CN1275278A - 利用不带有交织的并行编码的通信系统和方法 - Google Patents

利用不带有交织的并行编码的通信系统和方法 Download PDF

Info

Publication number
CN1275278A
CN1275278A CN98810078A CN98810078A CN1275278A CN 1275278 A CN1275278 A CN 1275278A CN 98810078 A CN98810078 A CN 98810078A CN 98810078 A CN98810078 A CN 98810078A CN 1275278 A CN1275278 A CN 1275278A
Authority
CN
China
Prior art keywords
sequence
information
symbol
value
error correcting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98810078A
Other languages
English (en)
Other versions
CN1207861C (zh
Inventor
A·S·赫卡伊拉拉
A·A·哈桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clastres LLC
WIRELESS PLANET LLC
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of CN1275278A publication Critical patent/CN1275278A/zh
Application granted granted Critical
Publication of CN1207861C publication Critical patent/CN1207861C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3983—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for non-binary convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

信息符号的源序列按照多个代码的每个代码被编码,以便产生多个编码的符号序列,多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列。多个编码的符号序列被组合,以便产生通信符号序列。通信符号序列被处理,以便产生通信信号,然后在通信媒体上被传送。传送的通信信号被处理,以便产生信息符号的源序列的估值。源序列最好按照第一纠错码被编码,以便产生第一编码符号序列,以及按照第二纠错码被编码,以便产生第二编码符号序列。第一和第二编码符号序列最好被多路复用,以便产生通信符号序列。第一纠错码最好包括诸如二进制卷积码的随机纠错码,而第二纠错码最好包括诸如非二进制双－k卷积码的突发纠错码,由此,提供了随机和突发纠错能力。

Description

利用不带有交织的并行编码的通信系统和方法
                       发明领域
本发明涉及通信系统和方法，具体地，涉及利用纠错编码的通信系统和方法。
                       发明背景
在典型的通信系统中，信息是以表示信息的通信信号的形式从发送者发送的。通常将该通信信号在通信媒体，诸如无线电，光纤，同轴电缆或类似的链路上，传送到接收单元。通常，通信媒体的特性在通信信号中引入一些障碍，例如，噪声、延时、和失真。当在接收单元处从传送的通信信号中恢复原先的信息时，这些障碍会引起误差。
解决这个问题的传统的办法包括提高发射功率电平和在发送的通信信号中引入冗余度，以便提高原先的信息可被恢复的概率。然而，由于发射机电子学的功率限制、对峰值信号功率电平的规定、以及对可供使用于发射的功率的约束，例如，在诸如移动无线电话和卫星的装置中电源的限制，提高发射功率的能力可能是有限的。
通过使用错误控制编码技术可以把冗余度引入到通信信号中。如图1所示，数字通信系统中所使用的典型的编码器110把一组k个信息符号变换成一组k+n个编码的符号，其中一组k+n个编码的符号代表在一个码字集中的一个“码字”，该码字中附加的n个符号代表冗余符号。通常，冗余的n个符号可提供在码字集的字之间的附加的“间隔”，因此允许在嘈杂的通信信道上接收一组符号的接收机更容易地在码字集的字之间进行鉴别，典型地是通过确定码字集的哪个部分最接近地相似于接收的符号组。
许多错误控制码在纠正随机错误，例如以随机分布方式影响单独的符号的错误时，是有效的，而其它方法在补偿所谓的“突发”错误，例如持续出现在几个接连的符号上的错误时，是有效的。为了补偿突发错误，许多系统利用交织，它重新编排符号流中的符号的次序，以使得突发错误更随机地分布，例如通过使用按行存储符号流，然后按列恢复所存储的符号的装置，这样由该装置恢复的序列代表了原先输入序列的重新排序。为了消灭随机的和突发的错误，诸如图2所示的系统可以利用实现诸如卷积码的随机纠错码的随机纠错编码器210后面跟随交织器220的级联，交织器220交织由编码器210产生的符号，有助于消灭突发错误。
另一个常用的方法是使用随机纠错码和交织的组合，以便提升在所谓的“turbo编码”方案中的随机纠错能力，如在授权给Berrou等的美国专利5,446,747中所描述的。如图3所示，信息符号Xk的源序列按照第一系统码310被编码，例如，在Berrou等“Near Shannon LimitError-Correcting Coding and Decoding：Turbo Codes(接近香浓极限的纠错编码和译码)”，IEEE ICC Conference Record，1993，pp.1064-1070中所描述的递归系统码族中的一个递归系统码。源序列Xk也在交织器320中被交织，然后按照第二系统码330被编码，这样产生两个编码的序列Y1k，Y2k，它们与源序列Xk多路复用，并在通信信道上被发送。如图4所示，接收的符号被传送到多路分路器410，以便产生分开的符号序列Xk，Y1k，Y2k。第一序列Y1k被馈送到第一译码器420，产生对数或然率比值LLR1序列。对数或然率比值LLR1序列然后在交织器430中被交织，以及被馈送到第二译码器440与去交织器460的级联，它产生第二对数或然率比值LLR2序列。第二对数或然率比值LLR2序列被判决装置470使用来产生符号的估值序列dk，它代表原先的序列Xk的估值。译码系统也可以包括从第二译码器440通过去交织器450到第一译码器420的反馈w2k。
虽然上述的交织系统在减少突发错误时是有效的，但交织会在通信信号的编码和译码中引入显著的延时。这种处理延时在许多应用中是很不希望的，例如，在双向话音通信应用项中引入恼人的延时。此外，由于需要附加的存储器，交织会在译码器设计中引入附加的复杂性。减小所使用的交织的深度可减小延时，但减小深度通常也减小编码方案的突发纠错能力，以及可能没有太大地减小译码器的复杂性。
                       发明概要
综上所述，本发明的目的是提供能给出增强的组合的随机和突发纠错能力的通信系统和方法。
本发明的另一个目的是提供能用不太复杂的编码器与译码器设计给出增强的纠错能力的通信系统和方法。
按照本发明，通过其中源序列被第一和第二代码并行编码而产生第一和第二编码序列的通信系统和方法可提供这些和其它目的、特性、和优点。最好，第一和第二代码是诸如二进制卷积码的随机纠错码，和诸如非二进制双-k卷积码的突发纠错码。第一和第二编码序列被多路复用，以形成多路复用的通信符号序列，然后该多路复用的通信符号序列在通信媒体上以由多路复用的通信符号序列所产生的通信信号的形式被传送。可能被噪声和失真污染的通信信号被接收和处理，以便产生接收的通信信号的序列，然后该接收的通信信号序列被多路分路，以便产生第一和第二多路分路的序列。第一和第二序列最好通过使用交叉耦合并行软输出译码器(该译码器利用先前被用来编码源序列的随机纠错码和突发纠错码)被递归地译码，产生代表源序列估值的估值的信息符号序列。
本发明的编码方案提供一种结构，由此，随机错误和突发错误可被有效地纠错，而没有经常与传统的编码方案有关的复杂性和延时。因为本发明不需要交织了消灭突发错误，所以本发明可通过利用突发纠错码来避免与交织有关的延时，而同时提供对抗突发错误的保护。另外，因为不需要交织，本发明可采用不太复杂的编码器和译码器设计。
具体地，按照本发明，用于在通信媒体上传送信息符号的源序列的通信系统包括并行纠错编码装置，用于按照多个纠错码对信息符号的源序列进行编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列。响应于并行纠错编码装置，提供了用于处理多个编码的符号序列以便产生通信信号的装置。通信符号处理装置响应于多路复用装置，用来处理通信符号序列以便产生通信信号。通信信号传送装置响应于通信符号处理装置，用来在通信媒体上传送通信信号。通信信号处理装置响应于通信信号传送装置，处理被传送的通信信号以便产生信息符号的源序列的估值。第一纠错码最好包括诸如二进制卷积码的随机纠错码，而第二纠错码最好包括诸如非二进制双-k卷积码的突发纠错码。由此，提供了随机和突发纠错能力，而不需要交织。
按照本发明，并行纠错编码装置最好包括第一纠错编码装置，用于按照第一纠错码编码信息符号的源序列以便产生第一编码符号序列，以及第二纠错编码装置，用于按照第二纠错码编码信息符号的源序列以便产生第二编码符号序列。用于处理多个编码符号序列的装置最好包括多路复用装置，它响应于第一和第二纠错编码装置，用于多路复用第一和第二编码符号序列以便产生通信符号序列。最好，该多路复用装置按照预定的多路复用序列多路复用第一和第二编码符号序列。通信信号处理装置最好包括用于处理传送的通信信号以便产生接收通信符号序列的装置，和多路分路装置，用于按照预定的多路复用序列多路分路接收通信符号序列以便产生第一多路分路通信符号序列和第二多路分路通信符号序列。响应于多路分路装置，提供了用于按照第一和第二纠错码译码第一和第二多路分路的序列以便产生代表信息符号的源序列估值的估值的信息符号序列的装置。
用于译码第一和第二多路分路的序列的装置最好包括第一软输出译码装置，用于按照第一纠错码译码第一多路分路的通信符号序列以便产生第一软信息值序列，第二软输出译码装置，用于按照第二纠错码译码第二多路分路的通信符号序列以便产生第二软信息值序列，以及组合装置，用于组合第一和第二软信息值序列以便产生代表信息符号的源序列估值的估值的信息符号序列。最好，第一软输出译码装置包括译码装置，用于按照被第二软信息值序列增扩的第一纠错码译码第一多路分路的通信符号序列。第二软输出译码装置最好包括译码装置，响应于第一软输出译码装置，用于按照被第一软信息值序列增扩的第二纠错码译码第二多路分路的通信符号序列。判决装置，响应于第一和第二软输出译码装置，最好根据叠代计算的软信息值确定对于该估值的信息符号的该一个比特的数值。
按照本发明的方法方面，信息符号的源序列按照多个代码的每个代码被编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列。多个编码的符号序列被组合，以便产生通信符号序列。通信符号序列被处理，以便产生通信信号，然后该通信信号在通信媒体上被传送。被传送的通信信号被处理，以便产生信息符号的源序列的估值。源序列最好按照第一纠错码被编码，以便产生第一编码符号序列，而源序列也按照第二纠错码被编码，以便产生第二编码符号序列。第一和第二编码符号序列最好被多路复用，以便产生通信符号序列。第一纠错码最好包括诸如二进制卷积码的随机纠错码，而第二纠错码最好包括诸如非二进制双-k卷积码的突发纠错码。由此，提供了随机和突发纠错。
最好，第一和第二编码符号序列按照按照预定的多路复用序列被多路复用。传送的通信信号被处理以便产生接收通信符号序列，以及接收通信符号序列按照预定的多路复用序列被多路分路以便产生第一多路分路通信符号序列和第二多路分路通信符号序列。第一和第二多路分路通信符号序列按照第一和第二纠错码被译码以便产生代表信息符号的源序列估值的估值的信息符号序列。
第一多路分路的通信符号序列最好按照第一纠错码被译码以便产生第一软信息值序列，而第二多路分路的通信符号序列最好按照第一纠错码被译码以便产生第一软信息值序列。第一和第二软信息值序列被组合以便产生代表信息符号的源序列估值的估值的信息符号序列。按照优选的递归译码方面，第一多路分路的通信符号序列按照被第二软信息值序列增扩的第一纠错码被译码。第二多路分路的通信符号序列按照被第一软信息值序列增扩的第二纠错码被译码。
按照另一方面，信息符号的源序列的各个信息符号包括至少一个比特，各个比特具有第一数值和与此有关的第二数值中的一个数值。第一和第二多路分路的通信符号序列通过从第一多路分路的通信符号序列按照第一纠错码计算对于一个估值的信息符号的一个比特的第一软信息值而被译码，第一软信息值代表在具有第一值或第二值的信息符号的源序列的相应的符号中的相应的比特的或然率的相对量度。然后，从第二多路分路的通信符号序列按照第二纠错码计算对于一个估值的信息符号的一个比特的第二软信息值，第二软信息值代表在具有第一值或第二值的信息符号的源序列的相应的符号中的相应的比特的或然率的相对量度。
最好，对于一个估值的信息符号的一个比特的第一软信息值是从第一多路分路的通信符号序列按照被先前从第二多路分路的通信符号序列所计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码被计算的。第二软信息值最好是从第二多路分路的通信符号序列按照被先前从第一多路分路的通信符号序列所计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码被计算的。第一和第二多路分路的序列的译码最好包括从第一和第二多路分路的序列叠代计算软信息值，直到预定的叠代准则满足为止。在叠代计算软信息值以后，根据从第一和第二多路分路的序列叠代计算的软信息值确定对于一个估值的信息符号的一个比特的数值。
                       附图简述
在阐述了本发明的某些目的和优点后，其它的目的和优点通过参照附图所作的详细描述将更充分地了解，其中：
图1显示了按照现有技术的编码器；
图2-4显示了按照现有的技术的用于突发错误防护的交织；
图5显示按照本发明的通信系统；
图6显示按照本发明的译码器实施例；
图7和8显示按照本发明的通信系统的最佳实施例；以及
图9和10显示按照本发明的用于处理通信信号的运行。
                    最佳实施例详细描述
现在将参照附图(图上显示本发明的实施例)更全面地描述本发明。然而，本发明可以以许多不同的形式来实施，不应当被认为限制于这里所阐述的实施例；而是提供这些实施例，以使得本揭示内容将是透彻的和全面的，以及把本发明的范围充分地传达给本领域技术人员。在附图中，相同的数字在全文中是指相同的部件。
图5显示了按照本发明的通信系统500，包括第一和第二编码装置510a，510b，它们分别按照第一和第二码字编码信息符号的源序列505，以便分别产生第一和第二编码符号序列515a，515b。第一和第二编码符号序列515a，515b被输入到多路复用装置520，它由此产生多路复用的通信符号序列525。通信符号处理装置530从多路复用的序列525产生通信信号535，然后，该通信信号由通信信号传送装置540在通信媒体上，例如无线链路、光纤链路等等被传送。传送的通信信号545然后被通信信号处理装置550处理以便产生估值的信息符号序列555，它代表信息符号的源序列505的估值。
本领域技术人员将会看到，第一和第二编码装置510a，510b，多路复用装置520，通信符号处理装置可以通过使用各种各样的硬件、软件、或它们的组合而被实现。例如，第一和第二编码装置510a，510b可以通过使用在计算机或其它数据处理设备上运行的软件或在专用的硬件(诸如，数字信号处理(DSP)芯片)上运行的硬件、或它们的组合而被实现。通信符号处理装置530可以包括这种通常使用的通信部件，例如交织器，数字-模拟变换器(D/A)，调制器，等等。第一和第二编码装置510a，510b，多路复用装置520，通信符号处理装置530的功能，例如，也可以被集成在专用硬件和/或软件中，诸如专用集成电路(ASIC)，或可以被分布在不同的部件中间。通信信号处理装置540可以用通常使用的适合于所使用的通信媒体(例如，无线链路、光纤链路、同轴电缆等)的通信部件，例如放大器，天线，接收机等来实现。这些部件的运行对于本领域技术人员是熟知的，所以这里不需要更详细地描述。
现在参照图6，通信信号处理装置550最好包括处理装置552，它从传送的通信信号545产生接收的通信符号序列553。多路分路装置554最好按照与图5的多路复用装置520中所使用的相同的序列多路分路接收的通信符号序列553，以便产生第一和第二多路分路的序列557a，557b。第一和第二软输出译码装置556a，556b分别译码第一和第二多路分路的序列557a，557b，以便分别产生第一和第二软信息序列559a，559b。第一软输出译码装置556a按照在图5的第一译码装置510a中采用的第一代码，最好被从第二软输出译码装置556b反馈的第二软信息序列559b增扩的第一代码，译码第一多路分路的序列557a。同样地，第二软输出译码装置556b按照在图5的第二译码装置510b中采用的第二代码，最好被从第一软输出译码装置556a反馈的第一软信息序列559a增扩的第二代码，译码第二多路分路的序列557b。判决装置558从第一和第二软信息序列559a，559b确定代表源序列505的估值的估值的信息符号序列555。
本领域技术人员将会看到，处理装置552，多路分路装置554，第一和第二软输出译码装置556a，556b，和判决装置558可以包括这种通常使用的通信部件，例如匹配滤波器、解调器、模拟-数字变换器(A/D)，信号处理器等等。这些部件的运行对于本领域技术人员是熟知的，所以这里不需要更详细地描述。将会看到，处理装置552，多路分路装置554，第一和第二软输出译码装置556a，556b，和判决装置558通常可以通过使用专用硬件、在计算机或其它数据处理设备上运行的软件，或它们的组合而被实现。
本领域技术人员将看到，第一和第二软输出译码装置556a，556b可采用多种不同的译码技术或算法。例如，第一和第二软输出译码装置556a，556b可采用在共同地委托给本发明的代理人的Hassan等的美国专利申请序列号NO.08/699,101中描述的那种软输出译码器。按照那里所揭示的译码器，产生对于要被译码的一个符号的最大经验(MAP)估值，然后对于该符号中的每个比特位置产生软信息值，软信息输出给出具有特定的二进制值的特定的比特的相对概率的指示值。本领域技术人员将看到，按照本发明也可以使用其它类型的产生软信息输出的译码器，例如，在Bahl等“Optimal decoding of linear codes for minimizingsymbol error rate(用于符号错误率最小化的线性码最佳译码)”中描述的MAP符号估值器，或利用软输出维特(Viterbi)比算法(SOVA)的序列估值器。本领域技术人员也将看到，由第一和第二软输出译码装置556a，556b和判决装置558进行的译码可以以叠代方式进行，它可能涉及，例如，在第一和第二译码装置556a，556b中的对于符号的固定的数目的估值叠代计算，或基于由译码装置556a，556b产生的可靠性度量的选择性递归译码处理，如委托给本申请的代理人、并与本申请同时提交的Hassan等的题为“Communication Systems and MethodsEmploying Selective Recursive Decoding(采用选择递归译码的通信系统和方法)”的专利申请中所描述的。
图7和8显示了按照本发明的提供改进的随机和突发纠错能力的优选实施例。信息符号的源序列505在随机纠错编码器710a中按照随机纠错码，例如二进制卷积码或块码被编码，以便产生第一编码序列515a。信息符号的源序列505在随机纠错编码器710b中按照突发纠错码，例如非二进制卷积码，诸如双-k卷积码被编码，以便产生第二编码序列515b。第一和第二编码序列515a，515b被多路复用装置520多路复用，以便产生多路复用的序列525，该序列被编码来防护对抗随机和突发错误。正如本领域技术人员将看到的，在多路复用以前，第一和第二编码序列515a，515b可以被适当地截断，以便产生对于多路复用的序列525的希望的编码速率。多路复用的序列525然后可以在通信媒体上被传送，如上面参照图5和6所描述的。
现在参照图8，接收的通信符号序列553在多路分路装置554中被多路分路，以便产生第一和第二多路分路序列557a，557b，如参照图6所描述的。第一和第二多路分路序列557a，557b由随机纠错译码装置756a和突发纠错译码装置756b被译码，以便产生第一和第二软信息序列559a，559b。随机纠错译码装置756a最好按照图7的随机纠错编码装置的随机纠错码710a，最好，由第二软信息序列559b增扩的随机纠错码，来译码第一多路分路序列557a。同样地，随机纠错译码装置756b最好按照图7的随机纠错编码装置的随机纠错码710b，最好，由第一软信息序列559a增扩的随机纠错码，来译码第二多路分路序列557b。判决装置558从第一和第二软信息序列559a，559b确定估值的信息符号序列555。
本领域技术人员将看到，因为随机纠错译码装置756a善于纠正随机错误，以及突发纠错译码装置756b善于纠正突发错误，所以，随机纠错译码装置756a和突发纠错译码装置756b中的至少一个纠错译码装置通常对于它的源序列估值是有把握的。正因为此，来自译码器的具有较高可信度的信息可被用来偏重于具有较小可信度的译码器的输出，以使得后者能够偏重于有利于前者时它的估值。在两个译码器的软输出在相反的估值上具有相同的可信度的情况下，判决装置558可根据预定的选择准则在两个估值之间判断。例如，判决装置可包括随机数产生器，它可被用来在之间随机地选择，或门限寄存器，它拒绝这两个估值，如果没有一个呈现显著地高的可信度的话。
本领域技术人员将看到，随机纠错和突发纠错编码装置710a，710b以及随机纠错和突发纠错译码装置756a，756b可通过使用专用硬件，例如专用集成电路(ASIC)或在专用的计算硬件，例如数字信号处理(I)SP)芯片上运行的固件而被实现。也将看到，随机纠错编码装置710a，突发纠错编码装置710b，随机纠错译码装置756a，突发纠错译码装置756b通常可以通过使用专用硬件，在计算机或其它数据处理设备上运行的软件，或它们的组合而被实现。
本领域技术人员将看到，在随机纠错码装置710a和随机纠错译码装置756a中所采用的随机纠错码可以是多种通常使用的适合于纠正传送的符号序列中的随机错误的代码中的一个代码，例如，适合于随机纠错的二进制卷积码或块码。在突发纠错码装置710b和突发纠错译码装置756b中所采用的突发纠错码可以包括多种被设计用于不带有交织的突发纠错的不同的代码，诸如，被称为双-k卷积码的非二进制卷积码族，如在Proakis著：Digital Communications书(第三版，McGraw-Hill出版)pp.492-500中所描述的。
图9-10是显示用于处理通信信号以便产生估值的信息符号序列的方法和设备的流程图，该估值的信息符号序列代表由通信信号传送的信息符号的源序列的估值。本领域技术人员将看到，流程图上的每个方框，以及流程图的方框的组合可以由各种常用的通信系统部件来实现。也将看到，流程图上描述的大部分运行可作为在计算机或其它数据处理设备中装载的计算机程序指令被执行，这样，产生了能够提供用于实现流程图方框及其组合所规定的功能的装置的机器。计算机程序可引起在计算机或数据处理设备上要被执行的运行步骤，以便产生计算机实现的处理过程，以使得在计算机或数据处理设备上执行的指令提供用于实现流程图方框及其组合的功能的步骤。因此，流程图的方框支持用于实现规定的功能的装置的组合和用于实现规定的功能的步骤的组合。
图9显示了用于处理通信信号的运行(方框900)，该通信信号代表按照并行的第一和第二代码被编码的源信息序列，如上所述。通信信号被处理，以便产生接收的通信符号序列(方框910)。接收的通信符号序列被多路分路，以便产生第一和第二多路分路的符号序列(方框920)。第一和第二多路分路的符号序列然后按照第一和第二代码被译码，以便产生代表信息符号源序列(通信信号就是由它产生的)的估值的估值的信息符号序列(方框930)。
图10显示了按照优选的叠代译码方面用于确定估值的序列的符号的一个比特的数值的详细运行(方框1000)。通过使用第一代码从第一多路分路的序列计算对于源序列的一个比特的软信息值(方框1010)。然后，按照第二代码和从第一多路分路的序列计算的软信息值从第二多路分路的序列计算对于那一个比特的软信息值(方框1020)。如果叠代满足的话，则根据从第一和第二多路分路的序列计算的软信息值确定对于那一个比特的数值(方框1060)。如果叠代不满足的话，则按照由从第二多路分路的序列计算的软信息值增扩的第一代码从第一多路分路的序列计算对于那一个比特的新的软信息值(方框1040)。如果叠代满足的话(方框1050)，则根据从第一和第二多路分路的序列计算的软信息值确定那一个比特的数值(方框1060)。如果不满足的话，则从先前从第一多路分路的序列计算的软信息值增扩的第二多路分路的序列计算新的软信息值(方框1020)。最好重复进行叠代(方框1020-1050)，直到叠代准则满足为止。
现在将参照图5和6说明一个软译码器的输出如何可被使用来增扩第二软输出译码器的例子。假定系统编码，令x表示源序列505的信息比特，y表示由第一编码装置510a产生的奇偶校验比特，以及z表示由第二编码装置510b产生的奇偶校验比特。在通信信号处理装置处，解调器可以便产生相应于x，y，和z的序列x，y，和z。第一软输出译码装置556a处理由来自第二软输出译码装置556b的信息增扩的x和y，以及第二软输出译码装置556b处理由来自第一软输出译码装置556a的信息增扩的x和z。
具体地，第一软输出译码装置556a，除了来自第二软输出译码装置556b的偏移信息Lj (2)以外，接受序列x和y。第一软输出译码装置556a运行的第一时间，Lj (2)可能是不可提供的，因此，对于所有的j，它可以用1来代替。从Lj (2)，第一软输出译码装置556a首先计算： q j ( 2 ) ( 0 ) = L j ( 2 ) ( 1 + L j ( 2 ) ) 和 q j ( 2 ) ( 1 ) = 1 - q j ( 2 ) 第一软输出译码装置556a接着计算对于比特xi的或然比值lj (1)： l i ( 1 ) = Σ x : x i = 0 Π j p ( x ^ j | x j ) Π k p ( y ^ k | y k ) Π l q l ( 2 ) ( x l ) Σ x : x j = 1 Π j p ( x ^ j | x j ) Π k p ( y ^ k | y k ) Π l q l ( 2 ) ( x l )
其中p(xj|xj)和p(yk|yk)取决于信道模式。从第一软输出译码装置556a的观点看来，数值li (1)＞1表示xi＝0，以及数值li (1)≤1表示xi＝1。第一软输出译码装置556a也计算“内在的”信息 M i ( 1 ) = p ( x ^ i | x i = 0 ) p ( x ^ i | x i = 1 ) 和“外来的”信息 L i ( 1 ) = l i ( 1 ) M i ( 1 )
第二软输出译码装置556b可以同样地运行，接受序列x和z，以及来自第一软输出译码装置556a的偏移信息Lj (1)。第二软输出译码装置556b可以以第一软输出译码装置556a计算li (1)和Li (1)相同的方式计算li (2)和Li (2)。再次地，从第二软输出译码装置556b的观点看来，数值li (2)＞0表示xi＝0，以及数值li (2)≤0表示xi＝1。第二软输出译码装置556b也把外来的信息Li (2)作为偏移信息发送到第一软输出译码装置556a。
本领域技术人员将看到，上述的运行可以按照本发明变化，包括附加的运行，重新安排所说明的运行，或它们的组合。例如，被用来增扩计算附加软信息值的软信息值可被分配以各种加权因子，它又可以自适应地调整，例如，取决于估值的信道特性。在另一个变例中，多个先前计算的软信息值可被利用来增扩计算新的软信息值。
在附图和技术说明中，已经揭示了本发明的典型的实施例，虽然采用了具体的项目，但它们只是在通用的和说明的意义上被使用，以及不是为了限制，本发明的范围是在以下的权利要求中阐述的。

Claims (60)

1.一种用于在通信媒体上传送信息符号源序列的通信系统，该系统包括：
并行纠错编码装置，用于按照多个纠错码对信息符号的源序列进行编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列；
用于响应于所述并行纠错编码装置，处理多个编码的符号序列以便产生通信信号的装置；
通信符号处理装置，响应于所述多路复用装置，用来处理通信符号序列以便产生通信信号；
通信信号传送装置，响应于所述通信符号处理装置，用来在通信媒体上传送通信信号；以及
通信信号处理装置，响应于所述通信信号传送装置，处理被传送的通信信号以便产生信息符号的源序列的估值。
2.按照权利要求1的系统，其特征在于，
其中所述并行纠错编码装置包括：
第一纠错编码装置，用于按照第一纠错码编码信息符号的源序列以便产生第一编码符号序列；
第二纠错编码装置，用于按照第二纠错码编码信息符号的源序列以便产生第二编码符号序列；以及
其中所述用于处理多个编码符号序列的装置包括：
多路复用装置，响应于所述第一和第二纠错编码装置，用于多路复用第一和第二编码符号序列以便产生通信符号序列。
3.按照权利要求2的系统，其特征在于，
其中所述多路复用装置包括用于按照预定的多路复用序列多路复用第一和第二编码符号序列的装置；以及
其中所述通信信号处理装置包括：
用于处理传送的通信信号以便产生接收通信符号序列的装置；
多路分路装置，响应于所述用于处理传送的通信信号以便产生接收通信符号序列的装置，用于按照预定的多路复用序列多路分路接收通信符号序列以便产生第一多路分路通信符号序列和第二多路分路通信符号序列；以及
用于响应于所述多路分路装置，按照第一和第二纠错码译码第一和第二多路分路的序列以便产生代表信息符号的源序列估值的估值的信息符号序列的装置。
4.按照权利要求3的系统，其中所述用于译码第一和第二多路分路的序列的装置包括：
第一软输出译码装置，用于按照第一纠错码译码第一多路分路的通信符号序列以便产生第一软信息值序列；
第二软输出译码装置，用于按照第二纠错码译码第二多路分路的通信符号序列以便产生第二软信息值序列；以及
组合装置，响应于所述第一和第二软输出译码装置，用于组合第一和第二软信息值序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
5.按照权利要求4的系统，
其中所述第一软输出译码装置包括用于响应于所述第二软输出译码装置，按照被第二软信息值序列增扩的第一纠错码译码第一多路分路的通信符号序列的装置；以及
其中所述第二软输出译码装置包括用于响应于所述第一软输出译码装置，按照被第一软信息值序列增扩的第二纠错码译码第二多路分路的通信符号序列的装置。
6.按照权利要求3的系统，其中信息符号源序列的各个信息符号包括至少一个比特，各个比特具有第一数值和与此有关的第二数值中的一个数值；以及其中所述用于译码第一和第二多路分路的通信符号序列的装置包括：
第一软输出译码装置，用于按照第一纠错码从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值，第一软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度；
第二软输出译码装置，用于按照第二纠错码从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值，第二软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度。
7.按照权利要求6的系统，
其中所述第一软输出译码装置包括叠代计算装置，用于按照由先前从第二多路分路的通信符号序列计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码，从第一多路分路的通信符号序列叠代计算对于一个估值的信息符号的那一个比特的软信息值，直到预定的叠代准则满足为止；
其中所述第二软输出译码装置包括叠代计算装置，用于按照由先前从第一多路分路的通信符号序列计算的对于那一个估值的信息符号的一个比特的软信息值增扩的第二纠错码，从第二多路分路的通信符号序列叠代计算对于一个估值的信息符号的那一个比特的软信息值，直到预定的叠代准则满足为止。
8.按照权利要求7的系统，还包括判决装置，响应于所述第一和第二软输出译码装置，用于根据叠代计算的软信息值确定对于该估值的信息符号的那一个比特的数值。
9.按照权利要求2的系统，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
10.按照权利要求9的系统，其中随机纠错码包括二进制卷积码。
11.按照权利要求9的系统，其中突发纠错码包括非二进制卷积码。
12.按照权利要求11的系统，其中非二进制卷积码包括双-k卷积码。
13.一种用于从信息符号源序列产生通信信号的设备，该设备包括：
并行纠错编码装置，用于按照多个纠错码对信息符号的源序列进行编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列；
用于响应于所述并行纠错编码装置，处理多个编码的符号序列以便产生通信信号的装置。
14.按照权利要求13的设备，
其中所述并行纠错编码装置包括：
第一纠错编码装置，用于按照第一纠错码编码信息符号的源序列以便产生第一编码符号序列；
第二纠错编码装置，用于按照第二纠错码编码信息符号的源序列以便产生第二编码符号序列；以及
其中所述用于处理多个编码符号序列的装置包括：
多路复用装置，响应于所述第一和第二纠错编码装置，用于多路复用第一和第二编码符号序列以便产生通信符号序列。
15.按照权利要求14的设备，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
16.按照权利要求15的设备，其中随机纠错码包括二进制卷积码。
17.按照权利要求15的设备，其中突发纠错码包括非二进制卷积码。
18.按照权利要求17的设备，其中非二进制卷积码包括双-k卷积码。
19.一种用于从通信媒体上接收的通信信号估值信息符号源序列的设备，通信信号代表分别按照第一和第二纠错码从信息符号源序列产生的第一和第二编码符号序列的多路复用，与由通信媒体引入的噪声的组合，该设备包括：
用于处理传送的通信信号以便产生接收通信符号序列的装置；
多路分路装置，响应于所述用于处理传送的通信信号以便产生接收通信符号序列的装置，用于按照预定的多路复用序列多路分路接收通信符号序列以便产生第一多路分路通信符号序列和第二多路分路通信符号序列；以及
用于响应于所述多路分路装置，按照第一和第二纠错码译码第一和第二多路分路的序列以便产生代表信息符号的源序列估值的估值的信息符号序列的装置。
20.按照权利要求19的设备，其中所述用于译码第一和第二多路分路的序列的装置包括：
第一软输出译码装置，用于按照第一纠错码译码第一多路分路的通信符号序列以便产生第一软信息值序列；
第二软输出译码装置，用于按照第二纠错码译码第二多路分路的通信符号序列以便产生第二软信息值序列；以及
组合装置，响应于所述第一和第二软输出译码装置，用于组合第一和第二软信息值序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
21.按照权利要求20的设备，
其中所述第一软输出译码装置包括用于响应于所述第二软输出译码装置，按照由第二软信息值序列增扩的第一纠错码译码第一多路分路的通信符号序列的装置；以及
其中所述第二软输出译码装置包括用于响应于所述第一软输出译码装置，按照由第一软信息值序列增扩的第二纠错码译码第二多路分路的通信符号序列的装置。
22.按照权利要求19的设备，其中信息符号源序列的各个信息符号包括至少一个比特，各个比特具有第一数值和与此有关的第二数值中的一个数值，以及其中所述用于译码第一和第二多路分路的通信符号序列的装置包括：
第一软输出译码装置，用于按照第一纠错码从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值，第一软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度；
第二软输出译码装置，用于按照第二纠错码从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值，第二软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度。
23.按照权利要求22的设备，
其中所述第一软输出译码装置包括叠代计算装置，用于按照由先前从第二多路分路的通信符号序列计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码，从第一多路分路的通信符号序列叠代计算对于一个估值的信息符号的那一个比特的软信息值，直到预定的叠代准则满足为止；
其中所述第二软输出译码装置包括叠代计算装置，用于按照由先前从第一多路分路的通信符号序列计算的对于那一个估值的信息符号的一个比特的软信息值增扩的第二纠错码，从第二多路分路的通信符号序列叠代计算对于一个估值的信息符号的那一个比特的软信息值，直到预定的叠代准则满足为止。
24.按照权利要求23的设备，还包括判决装置，响应于所述第一和第二软输出译码装置，用于根据叠代计算的软信息值确定对于该估值的信息符号的那一个比特的数值。
25.按照权利要求19的设备，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
26.按照权利要求25的设备，其中随机纠错码包括二进制卷积码。
27.按照权利要求25的设备，其中突发纠错码包括非二进制卷积码。
28.按照权利要求27的系统，其中非二进制卷积码包括双-k卷积码。
29.一种用于在通信媒体上传送信息符号源序列的方法，该方法包括以下步骤：
按照多个纠错码对信息符号的源序列进行编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列；
组合多个编码的符号序列以便产生通信符号序列；
处理通信符号序列以便产生通信信号；
在通信媒体上传送通信信号；以及
处理被传送的通信信号以便产生信息符号的源序列的估值。
30.按照权利要求29的方法，
其中所述编码步骤包括：
按照第一纠错码编码信息符号的源序列以便产生第一编码符号序列；
按照第二纠错码编码信息符号的源序列以便产生第二编码符号序列；以及
其中所述组合多个编码符号序列的步骤包括多路复用第一和第二编码符号序列以便产生通信符号序列的步骤。
31.按照权利要求30的方法，
其中所述组合步骤包括按照预定的多路复用序列多路复用第一和第二编码符号序列的步骤；以及
其中所述处理被传送的通信信号的步骤包括以下步骤：
处理传送的通信信号以便产生接收的通信符号序列；
按照预定的多路复用序列多路分路接收通信符号序列以便产生第一多路分路通信符号序列和第二多路分路通信符号序列；以及
按照第一和第二纠错码译码第一和第二多路分路的序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
32.按照权利要求31的方法，其中所述译码第一和第二多路分路的序列的步骤包括以下步骤：
按照第一纠错码译码第一多路分路的通信符号序列以便产生第一软信息值序列；
按照第二纠错码译码第二多路分路的通信符号序列以便产生第二软信息值序列；以及
组合第一和第二软信息值序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
33.按照权利要求32的方法，
其中所述译码第一多路分路的通信符号序列的步骤包括按照被第二软信息值序列增扩的第一纠错码译码第一多路分路的通信符号序列的步骤；以及
其中所述译码第二多路分路的通信符号序列的步骤包括按照被第一软信息值序列增扩的第二纠错码译码第二多路分路的通信符号序列的步骤。
34.按照权利要求31的方法，其中信息符号源序列的各个信息符号包括至少一个比特，各个比特具有第一数值和与此有关的第二数值中的一个数值，以及其中所述译码第一和第二多路分路的通信符号序列的步骤包括以下步骤：
按照第一纠错码从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值，第一软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度；
按照第二纠错码从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值，第二软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度。
35.按照权利要求34的方法，
其中所述从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值的步骤包括按照由先前从第二多路分路的通信符号序列计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码，从第一多路分路的通信符号序列计算对于一个估值的信息符号的那一个比特的软信息值的步骤；
其中所述从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值的步骤包括按照由先前从第一多路分路的通信符号序列计算的对于那一个估值的信息符号的一个比特的软信息值增扩的第二纠错码，从第二多路分路的通信符号序列计算对于一个估值的信息符号的那一个比特的软信息值的步骤；以及
其中所述译码第一和第二多路分路的序列的步骤还包括叠代进行所述软信息值计算步骤，直到预定的叠代准则满足为止的步骤。
36.按照权利要求35的方法，其中所述叠代步骤后面进行以下步骤：根据从第一和第二多路分路的通信符号序列计算的叠代计算软信息值确定对于该估值的信息符号的那一个比特的数值。
37.按照权利要求36的方法，其中从第一和第二多路分路的序列计算的软信息值都表示信息符号源序列的相应的信息符号的相应的比特具有第一值的或然率比起第二值的或然率大，以及其中所述确定对于那一个估值的信息符号的那一个比特的数值的步骤包括把第一值指派给那一个估值的信息符号的那一个比特的步骤。
38.按照权利要求36的方法，其中从第一多路分路的序列计算的软信息值表示信息符号源序列的相应的信息符号的相应的比特具有第一值的或然率比起第二值的或然率大，其中从第二多路分路的序列计算的软信息值表示信息符号源序列的相应的信息符号的相应的比特具有第二值的或然率比起第一值的或然率大，以及其中所述确定对于那一个估值的信息符号的那一个比特的数值的步骤包括按照预定的选择准则把第一值和第二值中的一个值指派给那一个估值的信息符号的那一个比特的步骤。
39.按照权利要求30的方法，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
40.按照权利要求39的方法，其中随机纠错码包括二进制卷积码。
41.按照权利要求39的方法，其中突发纠错码包括非二进制卷积码。
42.按照权利要求41的系统，其中非二进制卷积码包括双-k卷积码。
43.一种用于从信息符号源序列产生通信信号的方法，该方法包括以下步骤：
按照多个纠错码的每个纠错码对信息符号的源序列进行编码，以便产生多个编码的符号序列，多个纠错码中各个纠错码从信息符号的源序列产生多个编码的符号序列中各个编码的符号序列；
组合多个编码的符号序列以便产生通信符号序列；以及
处理通信符号序列以便产生通信信号。
44.按照权利要求43的方法，
其中所述编码步骤包括以下步骤：
按照第一纠错码编码信息符号的源序列以便产生第一编码符号序列；
按照第二纠错码编码信息符号的源序列以便产生第二编码符号序列；以及
其中所述组合多个编码符号序列的步骤包括多路复用第一和第二编码符号序列以便产生通信符号序列的步骤。
45.按照权利要求44的方法，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
46.按照权利要求45的方法，其中随机纠错码包括二进制卷积码。
47.按照权利要求45的方法，其中突发纠错码包括非二进制卷积码。
48.按照权利要求47的方法，其中非二进制卷积码包括双-k卷积码。
49.一种用于从通信媒体上接收的通信信号估值信息符号源序列的方法，通信信号代表分别按照第一和第二纠错码从信息符号源序列产生的第一和第二编码符号序列的多路复用，与由通信媒体引入的噪声的组合，该方法包括以下步骤：
处理接收的通信信号以便产生接收通信符号序列；
多路分路接收的通信符号序列以便产生第一多路分路通信符号序列和第二多路分路通信符号序列；以及
按照第一和第二纠错码译码第一和第二多路分路的序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
50.按照权利要求49的方法，其中所述译码第一和第二多路分路的序列的步骤包括以下步骤：
按照第一纠错码译码第一多路分路的通信符号序列以便产生第一软信息值序列；
按照第二纠错码译码第二多路分路的通信符号序列以便产生第二软信息值序列；以及
组合第一和第二软信息值序列以便产生代表信息符号的源序列估值的估值的信息符号序列。
51.按照权利要求50的方法，
其中所述译码第一多路分路通信符号序列的步骤包括按照由第二软信息值序列增扩的第一纠错码译码第一多路分路的通信符号序列的步骤；以及
其中所述译码第二多路分路通信符号序列的步骤包括按照由第一软信息值序列增扩的第二纠错码译码第二多路分路的通信符号序列的步骤。
52.按照权利要求49的方法，其中信息符号源序列的各个信息符号包括至少一个比特，各个比特具有第一数值和与此有关的第二数值中的一个数值，以及其中所述译码第一和第二多路分路的通信符号序列的步骤包括以下步骤：
按照第一纠错码从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值，第一软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度；
按照第二纠错码从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值，第二软信息值代表在具有第一值或第二值的信息符号源序列的相应符号中的相应比特的或然率的相对量度。
53.按照权利要求52的方法，
其中所述从第一多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第一软信息值的步骤包括按照由先前从第二多路分路的通信符号序列计算的对于一个估值的信息符号的一个比特的软信息值增扩的第一纠错码，从第一多路分路的通信符号序列计算对于一个估值的信息符号的那一个比特的软信息值的步骤；
其中所述从第二多路分路的通信符号序列计算对于一个估值的信息符号的一个比特的第二软信息值的步骤包括按照由先前从第一多路分路的通信符号序列计算的对于那一个估值的信息符号的一个比特的软信息值增扩的第二纠错码，从第二多路分路的通信符号序列计算对于一个估值的信息符号的那一个比特的软信息值的步骤；以及
其中所述译码第一和第二多路分路的序列的步骤还包括叠代进行所述软信息值计算步骤，直到预定的叠代准则满足为止的步骤。
54.按照权利要求53的方法，其中所述叠代步骤后面进行以下步骤：根据从第一和第二多路分路的通信符号序列计算的叠代计算软信息值确定对于该估值的信息符号的那一个比特的数值。
55.按照权利要求54的方法，其中从第一和第二多路分路的序列计算的软信息值都表示信息符号源序列的相应的信息符号的相应的比特具有第一值的或然率比起第二值的或然率大，以及其中所述确定对于那一个估值的信息符号的那一个比特的数值的步骤包括把第一值指派给那一个估值的信息符号的那一个比特的步骤。
56.按照权利要求54的方法，其中从第一多路分路的序列计算的软信息值表示信息符号源序列的相应的信息符号的相应的比特具有第一值的或然率比起第二值的或然率大，其中从第二多路分路的序列计算的软信息值表示信息符号源序列的相应的信息符号的相应的比特具有第二值的或然率比起第一值的或然率大，以及其中所述确定对于那一个估值的信息符号的那一个比特的数值的步骤包括按照预定的选择准则把第一值和第二值中的一个值指派给那一个估值的信息符号的那一个比特的步骤。
57.按照权利要求49的方法，其中第一纠错码包括随机纠错码，以及其中第二纠错码包括突发纠错码。
58.按照权利要求57的方法，其中随机纠错码包括二进制卷积码。
59.按照权利要求57的方法，其中突发纠错码包括非二进制卷积码。
60.按照权利要求59的系统，其中非二进制卷积码包括双-k卷积码。
CNB988100789A 1997-08-14 1998-08-13 利用不带有交织的并行编码的通信系统和方法 Expired - Lifetime CN1207861C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/911,412 1997-08-14
US08/911,412 US5983385A (en) 1997-08-14 1997-08-14 Communications systems and methods employing parallel coding without interleaving

Publications (2)

Publication Number Publication Date
CN1275278A true CN1275278A (zh) 2000-11-29
CN1207861C CN1207861C (zh) 2005-06-22

Family

ID=25430196

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988100789A Expired - Lifetime CN1207861C (zh) 1997-08-14 1998-08-13 利用不带有交织的并行编码的通信系统和方法

Country Status (9)

Country Link
US (1) US5983385A (zh)
EP (1) EP1004182B1 (zh)
JP (1) JP4194015B2 (zh)
KR (1) KR20010052058A (zh)
CN (1) CN1207861C (zh)
AU (1) AU742116B2 (zh)
CA (1) CA2300999A1 (zh)
DE (1) DE69810485T2 (zh)
WO (1) WO1999009697A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510147B1 (en) * 1997-07-15 2003-01-21 Hughes Electronics Corporation Method and apparatus for orthogonally overlaying variable chip rate spread spectrum signals
US6192503B1 (en) * 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
US7536624B2 (en) * 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
KR100557177B1 (ko) * 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
US6349117B1 (en) * 1998-06-01 2002-02-19 Lsi Logic Corporation Recursive decoder architecture for binary block codes
US6480503B1 (en) * 1998-12-28 2002-11-12 Texas Instruments Incorporated Turbo-coupled multi-code multiplex data transmission for CDMA
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
EP1919086B1 (en) * 1999-03-01 2013-02-27 Fujitsu Limited Turbo decoder
WO2001043310A2 (en) 1999-12-03 2001-06-14 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
AU4515801A (en) * 1999-12-03 2001-06-18 Broadcom Corporation Viterbi slicer for turbo codes
DE19959409A1 (de) * 1999-12-09 2001-06-21 Infineon Technologies Ag Turbo-Code-Decoder und Turbo-Code-Decodierverfahren mit iterativer Kanalparameterschätzung
US6654927B1 (en) * 2000-01-10 2003-11-25 Lg Electronics Inc. Iterative error-correction for turbo code decoding
KR100374787B1 (ko) 2000-01-18 2003-03-04 삼성전자주식회사 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
MXPA01010239A (es) * 2000-02-10 2002-07-30 Hughes Electronics Corp Sistema y metodo que emplean un decodificador modular para decodificar codigos turbo y similares al turbo en una red de comunicaciones.
FR2805106A1 (fr) * 2000-02-14 2001-08-17 Mitsubishi Electric Inf Tech Procede de transmission numerique de type a codage correcteur d'erreurs
US6681362B1 (en) * 2000-03-06 2004-01-20 Sarnoff Corporation Forward error correction for video signals
US6888897B1 (en) * 2000-04-27 2005-05-03 Marvell International Ltd. Multi-mode iterative detector
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6542559B1 (en) * 2000-05-15 2003-04-01 Qualcomm, Incorporated Decoding method and apparatus
US6965652B1 (en) 2000-06-28 2005-11-15 Marvell International Ltd. Address generator for LDPC encoder and decoder and method thereof
US7000177B1 (en) 2000-06-28 2006-02-14 Marvell International Ltd. Parity check matrix and method of forming thereof
US7072417B1 (en) 2000-06-28 2006-07-04 Marvell International Ltd. LDPC encoder and method thereof
US7254190B2 (en) * 2000-09-01 2007-08-07 Broadcom Corporation Satellite receiver
US7421044B2 (en) * 2000-09-05 2008-09-02 Broadcom Corporation Quasi error free (QEF) communication using turbo codes
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US7099411B1 (en) 2000-10-12 2006-08-29 Marvell International Ltd. Soft-output decoding method and apparatus for controlled intersymbol interference channels
US6518892B2 (en) 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
JP3993035B2 (ja) * 2001-07-19 2007-10-17 松下電器産業株式会社 データ記録方法、記録媒体、および再生装置
US7003712B2 (en) * 2001-11-29 2006-02-21 Emin Martinian Apparatus and method for adaptive, multimode decoding
US20030123595A1 (en) * 2001-12-04 2003-07-03 Linsky Stuart T. Multi-pass phase tracking loop with rewind of future waveform in digital communication systems
US7164734B2 (en) * 2001-12-04 2007-01-16 Northrop Grumman Corporation Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems
US20030128777A1 (en) * 2001-12-04 2003-07-10 Linsky Stuart T. Decision directed phase locked loops (DD-PLL) with multiple initial phase and/or frequency estimates in digital communication systems
US20050102600A1 (en) * 2003-11-10 2005-05-12 Anand Anandakumar High data rate communication system for wireless applications
US20050278023A1 (en) 2004-06-10 2005-12-15 Zwirkoski Paul A Method and apparatus for filling a cavity
US7395461B2 (en) 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
US7861131B1 (en) 2005-09-01 2010-12-28 Marvell International Ltd. Tensor product codes containing an iterative code
US7984367B1 (en) * 2006-07-25 2011-07-19 Marvell International Ltd. Method for iterative decoding in the presence of burst errors
WO2009108562A2 (en) 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
US8719670B1 (en) * 2008-05-07 2014-05-06 Sk Hynix Memory Solutions Inc. Coding architecture for multi-level NAND flash memory with stuck cells
US8321769B1 (en) 2008-11-06 2012-11-27 Marvell International Ltd. Multi-parity tensor-product code for data channel
US9979416B2 (en) 2014-12-10 2018-05-22 Rambus Inc. Memory controller and method of data bus inversion using an error detection correction code

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2634035B1 (fr) * 1988-07-07 1994-06-10 Schlumberger Ind Sa Dispositif pour le codage et la mise en forme de donnees pour enregistreurs a tetes tournantes
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
US5761223A (en) * 1994-07-21 1998-06-02 Matsushita Electric Industrial Co., Ltd. Error correcting device
KR0145472B1 (ko) * 1995-07-18 1998-07-15 김광호 와이드 스크린 디스플레이시스템의 이미지 처리장치
DE19526416A1 (de) * 1995-07-19 1997-01-23 Siemens Ag Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation
JP2944489B2 (ja) * 1995-10-14 1999-09-06 日本電気株式会社 無線伝送システムにおける誤り訂正方式

Also Published As

Publication number Publication date
AU8906798A (en) 1999-03-08
US5983385A (en) 1999-11-09
KR20010052058A (ko) 2001-06-25
DE69810485T2 (de) 2003-10-09
EP1004182B1 (en) 2003-01-02
AU742116B2 (en) 2001-12-20
DE69810485D1 (de) 2003-02-06
CA2300999A1 (en) 1999-02-25
EP1004182A1 (en) 2000-05-31
JP4194015B2 (ja) 2008-12-10
WO1999009697A1 (en) 1999-02-25
JP2001516176A (ja) 2001-09-25
CN1207861C (zh) 2005-06-22

Similar Documents

Publication Publication Date Title
CN1207861C (zh) 利用不带有交织的并行编码的通信系统和方法
JP3494994B2 (ja) 通信システムで直列鎖相構造を有する符号化及び復号化装置
EP1060580B1 (en) Puncturing device and method for turbo encoder in mobile communication system
US6119264A (en) Data block convolutional coding device and method, and corresponding decoding method and device
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
JP3354554B2 (ja) チャンネル・デコータ及びチャンネル復号化方法
US6904555B2 (en) Decoding apparatus and decoding method, and data receiving apparatus and data receiving method
US6192503B1 (en) Communications system and methods employing selective recursive decording
EP1933466A2 (en) Turbo-coding with staged data transmission and processing
CN101523734B (zh) 用于turbo编码的方法和装置
CN1449152A (zh) 用两个分组码纠错
US6816556B2 (en) Bandwidth-efficient concatenated trellis-coded modulation decoder and decoding method thereof
WO1998012820A1 (en) Convolutional decoding with the ending state decided by crc bits placed inside multiple coding bursts
CN1198399C (zh) 用于在数字系统中卷积编码的设备和方法
US20040128696A1 (en) Turbo coding for upstream and downstream transmission in cable systems
US6795507B1 (en) Method and apparatus for turbo decoding of trellis coded modulated signal transmissions
US6385752B1 (en) Method and apparatus for puncturing a convolutionally encoded bit stream
US6374382B1 (en) Short block code for concatenated coding system
US20030115532A1 (en) Turbo code encoder and code rate decreasing method thereof
CN1694439A (zh) 软信息保留的迭代接收方法
JP2001285261A (ja) エラー訂正符号化型ディジタル伝送方法
US6757859B1 (en) Parallel turbo trellis-coded modulation
US20120326898A1 (en) Coding and Decoding by Means of a Trellis Coded Modulation System
US20040163030A1 (en) Iterative error correcting system
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CLUSTER CO., LTD.

Free format text: FORMER OWNER: ERICSSON CO.

Effective date: 20130628

Owner name: UNWIRED PLANET INC.

Free format text: FORMER OWNER: CLUSTER CO., LTD.

Effective date: 20130628

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130628

Address after: Nevada

Patentee after: Wireless Planet LLC

Address before: Delaware

Patentee before: Clastres LLC

Effective date of registration: 20130628

Address after: Delaware

Patentee after: Clastres LLC

Address before: North Carolina

Patentee before: ERICSSON Inc.

CX01 Expiry of patent term

Granted publication date: 20050622

CX01 Expiry of patent term