DE10059490A1 - Exklusiv-Oder-Code (XOR-Code) und serielle Verkettungscodierer/-decodierer, die selbigen verwenden - Google Patents
Exklusiv-Oder-Code (XOR-Code) und serielle Verkettungscodierer/-decodierer, die selbigen verwendenInfo
- Publication number
- DE10059490A1 DE10059490A1 DE10059490A DE10059490A DE10059490A1 DE 10059490 A1 DE10059490 A1 DE 10059490A1 DE 10059490 A DE10059490 A DE 10059490A DE 10059490 A DE10059490 A DE 10059490A DE 10059490 A1 DE10059490 A1 DE 10059490A1
- Authority
- DE
- Germany
- Prior art keywords
- code
- decoder
- encoder
- xor
- information bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000009897 systematic effect Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Ein XOR-Code und serielle Verkettungscodierer/ -decodierer werden vorgesehen. Mit dem XOR-Code werden die eingegebenen Informationsbits nach einer durch den Benutzer bestimmten Kombinationsordnung kombiniert und mit einer Coderate r durch eine Modulo-2-Operation codiert, wobei O < r 1 ist. Der XOR-Code ist in Echtzeit codierbar und decodierbar. Da der serielle Verkettungscodierer keinen Verschachteler benötigt, können die Informationsbits ferner ohne eine mit der Verarbeitungszeit eines Verschachtelers korrespondierenden Verzögerung codiert und dann übertragen werden.
Description
Die vorliegende Erfindung bezieht sich auf einen Codierer/
Decodierer, und besonders auf einen Exklusiv-Oder-(XOR)-Code und
auf serielle Verkettungscodierer/-decodierer, die selbigen ver
wenden.
In einem digitalen Mobilkommunikationssystem ist es wahr
scheinlich, dass aufgrund der Charakteristiken eines Funkkanals
Bitfehler bei der Datenübertragung auftreten. Deshalb ist eine
Kanalcodierung, die für die Korrektur der in einem Übertragungs
kanal erzeugten Bitfehlern verwendet werden, eine der wichtig
sten Techniken in einem Mobilkommunikationssystem. Ein in dem
Mobilkommunikationssystem benutzter, konventioneller Kanalcode
enthält einem Faltungscode, der durch einen Viterbi-Decodierer
decodiert wird, aber kürzlich erhielt ein Turbo-Code aufgrund
seiner ausgezeichneten Leistung eine hohe Bedeutung. Ein Turbo-
Code bezieht sich auf einen fehlerkorrigierenden Code, der sich
aus der parallelen Verkettung von Faltungscodes ableitet, und es
ist bekannt, dass seine Korrekturkapazität näher an die Shannon-
Grenze heranreicht, wenn die Spanne eines Verschachtelers größer
wird.
Neben dem oben erwähnten Turbo-Code gibt es einen seriell
verketteten Code, der aus einem Wiederholungscode und einem Fal
tungscode besteht. Ein Beispiel eines seriell verketteten Codes
ist ein Wiederholungsansammlungscode, der durch H. Tin und R. J.
McEliece eingeführt wurde (Repeat-Accumulate Codes, AAECC-13,
Nov. 1999).
Fig. 1 ist ein Blockdiagramm, das einen Wiederholungsansamm
lungscodierer und Wiederholungsansammlungsdecodierer zeigt.
Mit Bezug auf Fig. 1 enthält der Wiederholungsansammlungsco
dierer einen Wiederholungscodierer 100, einen Verschachteler 102
und einen Ansammlungscodierer 104, während der Wiederholungsan
sammlungsdecodierer einen Ansammlungsdecodierer 110, einen Entschachteler
112, einen Wiederholungsdecodierer 114 und einen
Verschachteler 116 enthält. Der Wiederholungscodierer 100
kopiert jedes Bit der eingegebenen Information entsprechend
einer Coderate r und gibt dann das kopierte Ergebnis aus. Unter
der Annahme, dass z. B. die eingegebenen Informationsbits '10'
und eine Coderate 1/3 sind, gibt der Wiederholungscodierer 100
'111000' aus. Der Verschachteler 102 verschachtelt die codierten
Daten wiederholt nach einer vorbestimmten Regel. Der Ansamm
lungscodierer 104 codiert durch Ansammlung der verschachtelten
Daten nach einer vorbestimmten Regel. Die in dem Ansammlungs
codierer 104 codierten Daten werden zu einem Codewort des gesam
ten Codes, der über den Kanal zu übertragen ist. Da in diesem
Fall die Coderate des Wiederholungscodierers 100 r und die Code
rate des Ansammlungscodierers 1 ist, ist die Gesamtcoderate r.
Der Ansammlungsdecodierer 110, der Entschachteler 112 und der
Wiederholungsdecodierer 114 decodieren die empfangenen Daten und
zurückgeführten Daten unter Verwendung eines konventionellen
Annahmefortpflanzungsalgorithmus (BPA, belief propagation algo
rithm). Der Verschachteler 116 verschachtelt die decodierten
Daten erneut nach derselben Regel wie der Verschachteler 102 auf
der Sendeseite und führt die verschachtelten Daten zum Ansamm
lungsdecodierer 110 zurück.
Während jedoch der Wiederholungscodierer 100 im Betrieb rela
tiv einfach ist, sind die Hamming-Abstände zwischen den ausgege
benen Daten klein, so daß Fehlerkorrektur erschwert wird. Des
halb ist der Einsatz des Verschachtelers 102 erforderlich. Der
Ansammlungscodierer 104 kann die eingegebenen Daten nicht trans
formieren, da die eingegebenen Daten sequentiell angesammelt und
codiert werden. Falls ferner die Coderate niedrig ist, erreichen
der Wiederholungsansammlungscodierer und -decodierer hinsicht
lich der Fehlerkorrekturkapazität eine theoretische Grenze.
Um die obigen Probleme zu lösen, ist es ein Ziel der vorlie
genden Erfindung, einen Exklusiv-Oder-(XOR-)Code vorzusehen, der
modulo-2 arbeitet und mit einer durch einen Benutzer bestimmten
Kombinationsordnung codiert, und einem seriellen Verkettungs
codierer und seriellen Verkettungsdecodierer vorzusehen, die den
XOR-Code verwenden.
Um die obigen Ziele zu erreichen, sieht die vorliegende
Erfindung dementsprechend einen XOR-Code vor, wobei die eingege
benen Informationsbits entsprechend einer durch den Benutzer
bestimmten Kombinationsordnung kombiniert und mit einer Coderate
r durch eine Modulo-2-Operation codiert werden, mit 0 < r ≦ 1.
Die vorliegende Erfindung sieht auch einen seriellen Verket
tungscodierer vor, der den XOR-Code verwendet und einen XOR-
Codierer enthält, welcher die eingegebene Information nach einer
durch den Benutzer bestimmten Kombinationsordnung kombiniert und
eine Modulo-2-Operation durchführt, um sie mit einer Coderate r
zu codieren, mit 0 < r ≦ 1, und sie sieht auch einen Faltungsco
de-Codierer vor, der die von dem XOR-Codierer ausgegebenen Daten
nach einer vorbestimmten Faltungsformel codiert.
Die vorliegende Erfindung sieht auch einen seriellen Verket
tungsdecodierer vor, der einen XOR-Code verwendet und einen Fal
tungsdecodierer enthält, der eine mit den auf der Sendeseite
eingegebenen Informationsbits korrespondierende Datensequenz in
den empfangenen Daten decodiert und die codierten Daten mit den
empfangenen Daten vergleicht, um einen Wert zu bekommen, welcher
mit den empfangenen Daten am besten übereinstimmt, und einen
XOR-Decodierer enthält, der Fehler in den von dem Faltungsdeco
dierer ausgegebenen Daten unter Verwendung einer Paritätsprü
fungsmatrix korrigiert, welche durch eine Codiermatrix auf der
Sendeseite bestimmt wird.
Die obigen Ziele und Vorteile der vorliegenden Erfindung
werden deutlicher werden durch die detaillierte Beschreibung
einer bevorzugten Ausführungsform mit Bezug auf die angefügten
Zeichnungen, in denen:
Fig. 1 ein Blockdiagramm ist, das einen Wiederholungsansamm
lungscodierer und Wiederholungsansammlungsdecodierer zeigt.
Fig. 2 ein Blockdiagramm ist, das einen seriellen Verket
tungscodierer und einen seriellen Verkettungsdecodierer zeigt,
die einen XOR-Code nach der vorliegenden Erfindung benutzen; und
Fig. 3 ein Beispiel der Operation des XOR-Codierers von Fig.
2 erläutert.
Mit Bezug auf Fig. 2 enthält ein serieller Verkettungscodie
rer nach der vorliegenden Erfindung einen XOR-Codierer 200 und
einen Faltungscode-Codierer 202. Ein serieller Verkettungsdeco
dierer nach der Erfindung enthält einen Faltungscode-Decodierer
210 und einen XOR-Decodierer 212.
Der XOR-Codierer 200 kombiniert n Bits der eingegebenen Daten
nach einer vorbestimmten Regel, um mit einer Modulo-2-Operation
das Kombinationsergebnis zu erreichen, und gibt dann k Datenbits
aus. Mit Bezug auf Fig. 3 werden die eingegebenen Informations
bits i1, i2, i3 und i4 nach einer vorbestimmten Regel kombiniert
und einer Modulo-2-Operation unterzogen, um ein codiertes Code
wort xi (mit i = 1, 2, . . .,7) auszugeben. Die Kombinationsregel ist
wie folgt:
x1 = i1
x2 = i2
x3 = i3
x4 = i4
x5 = i1 ⊕ i2 ⊕ i4
x6 = i1 ⊕ i3 ⊕ i4
x7 = i2 ⊕ i3 ⊕ i4 (1)
x2 = i2
x3 = i3
x4 = i4
x5 = i1 ⊕ i2 ⊕ i4
x6 = i1 ⊕ i3 ⊕ i4
x7 = i2 ⊕ i3 ⊕ i4 (1)
wo ⊕ eine Modulo-2-Operation bezeichnet. Falls Gleichung (1)
umgestellt wird, wird Gleichung (2) wie folgt gebildet:
= (i1, i2, i3, i4, i1 ⊕ i2 ⊕ i4, i1 ⊕ i3 ⊕ i4, i2 ⊕ i3 ⊕ i4) (2)
Falls sie weiter generalisiert wird, wird Gleichung (3) wie
folgt gebildet:
wo Ij = {k'|k' ∈ {1, 2, . . ., k}}, und k eine natürliche Zahl ist.
Der XOR-Code kann ein systematischer Hamming-Code sein, der
durch eine Generatormatrix G definiert ist. Ein Ausgabevektor
ist gleich G . In diesem Fall ist die Generatormatrix G eine
systematische Matrix, die bewirkt, dass die ersten k Bits eines
jeden Codeworts die eingegebenen Informationsbits ohne jede
Transformation kopieren. Die Generatormatrix G, die mit Glei
chung (2) korrespondiert, wird durch die folgende Matrix ausge
drückt:
Der Faltungscode-Codierer 202 codiert die Ausgabe des XOR-
Codierers 200 in Übereinstimmung mit einer Faltungsformel, die
durch den Benutzer passend ausgewählt ist. Die Ausgabe des Fal
tungscode-Codierers 202 ist ein Codewort des Gesamtcodes. Falls
r1 und r2 die Coderaten des XOR-Codierers 200 bzw. des Faltungs
code-Codierers 202 bezeichnen, wo 0 < r1 ≦ 1 und 0 < r2 ≦ 1 ist,
ist die Gesamtcoderate r1 × r2. Die so codierten Daten werden
über den Kanal übertragen.
Der Faltungscode-Decodierer 210 und der XOR-Decodierer 212
decodieren die empfangenen Daten unter Verwendung von BPA, was
in der Technik wohlbekannt ist. Nach einem konventioneller.
Maximum-a-posteriori-Decodierungsalgorithmus decodiert der Fal
tungscode-Decodierer 210 die Datensequenz in den Empfangsdaten,
die mit den auf der Sendeseite eingegebenen Informationsbits
korrespondiert, und vergleicht die decodierten Daten mit den
empfangenen Daten, um einen Wert zu erhalten, der mit den emp
fangenen Daten am besten übereinstimmt. Der XOR-Decodierer 212
wendet BPA auf eine Paritätsprüfungsmatrix an, die als die
systematische Matrix G bestimmt ist, um Fehler in den von dem
Faltungscode-Decodierer 210 ausgegebenen Daten zu korrigieren.
Ein XOR-Code nach der vorliegenden Erfindung ist in Echtzeit
zu codieren und zu decodieren. Da ein serieller Verkettungsco
dierer, der den XOR-Code nach der Erfindung verwendet, keinen
Verschachteler benötigt, können die eingegebenen Informations
bits ferner ohne eine mit der Verarbeitungszeit eines Verschach
telers korrespondierenden Verzögerung codiert und übertragen
werden.
Claims (4)
1. XOR-Code, wobei die eingegebenen Informationsbits nach einer
durch den Benutzer bestimmten Kombinationsordnung kombiniert und
mit einer Coderate r durch eine Modulo-2-Operation codiert wer
den, wo 0 < r ≦ 1 ist.
2. Serieller Verkettungscodierer, der einen XOR-Code verwendet,
und der serielle Verkettungscodierer enthält:
einen XOR-Codierer, der die eingegebenen Informationsbits nach einer durch den Benutzer bestimmten Kombinationsordnung kombiniert und auf dem Kombinationsergebnis eine Modulo-2- Operation durchführt, um sie mit einer Coderate r zu codieren, wo 0 < r ≦ 1 ist; und
einen Faltungscode-Codierer, der die Ausgabedaten des XOR- Codierers nach einer vorbestimmten Faltungsformel codiert.
einen XOR-Codierer, der die eingegebenen Informationsbits nach einer durch den Benutzer bestimmten Kombinationsordnung kombiniert und auf dem Kombinationsergebnis eine Modulo-2- Operation durchführt, um sie mit einer Coderate r zu codieren, wo 0 < r ≦ 1 ist; und
einen Faltungscode-Codierer, der die Ausgabedaten des XOR- Codierers nach einer vorbestimmten Faltungsformel codiert.
3. Codierer nach Anspruch 2, wobei der XOR-Codierer eine Ein
richtung für die Erzeugung eines systematischen Hamming-Codes
ist.
4. Serieller Verkettungsdecodierer, der einen XOR-Code verwen
det, und der serielle Verkettungsdecodierer enthält:
einen Faltungscode-Decodierer, der eine Datensequenz in den empfangenen Daten decodiert, die mit den auf einer Sendeseite eingegebenen Informationsbits korrespondiert, und die codierten Daten mit den empfangenen Daten vergleicht, um einen Wert zu bekommen, der mit den empfangenen Daten am besten übereinstimmt; und
einen XOR-Decodierer, der Fehler in den Ausgangsdaten des Faltungscode-Decodierers korrigiert und dabei eine Paritätsprü fungsmatrix verwendet, die durch die Codiermatrix auf der Sende seite bestimmt ist.
einen Faltungscode-Decodierer, der eine Datensequenz in den empfangenen Daten decodiert, die mit den auf einer Sendeseite eingegebenen Informationsbits korrespondiert, und die codierten Daten mit den empfangenen Daten vergleicht, um einen Wert zu bekommen, der mit den empfangenen Daten am besten übereinstimmt; und
einen XOR-Decodierer, der Fehler in den Ausgangsdaten des Faltungscode-Decodierers korrigiert und dabei eine Paritätsprü fungsmatrix verwendet, die durch die Codiermatrix auf der Sende seite bestimmt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058925A KR20010057145A (ko) | 1999-12-18 | 1999-12-18 | Xor 코드, 이를 이용한 직렬 연접 부호기 및 복호기 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10059490A1 true DE10059490A1 (de) | 2001-06-28 |
Family
ID=19626891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10059490A Ceased DE10059490A1 (de) | 1999-12-18 | 2000-11-30 | Exklusiv-Oder-Code (XOR-Code) und serielle Verkettungscodierer/-decodierer, die selbigen verwenden |
Country Status (6)
Country | Link |
---|---|
US (1) | US20010025361A1 (de) |
JP (1) | JP2001203589A (de) |
KR (1) | KR20010057145A (de) |
CN (1) | CN1301117A (de) |
DE (1) | DE10059490A1 (de) |
GB (1) | GB2361608A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9716567B2 (en) | 2006-12-14 | 2017-07-25 | Thomson Licensing | Rateless codes decoding method for communications systems |
US9729280B2 (en) | 2006-12-14 | 2017-08-08 | Thomson Licensing | ARQ with adaptive modulation for communication systems |
US9729274B2 (en) | 2006-12-14 | 2017-08-08 | Thomson Licensing | Rateless encoding in communication systems |
US9838152B2 (en) | 2006-12-14 | 2017-12-05 | Thomson Licensing | Modulation indication method for communication systems |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2373149B (en) | 2001-03-06 | 2004-07-07 | Ubinetics Ltd | Coding |
US7317756B2 (en) | 2001-12-06 | 2008-01-08 | Pulse-Link, Inc. | Ultra-wideband communication apparatus and methods |
US8045935B2 (en) | 2001-12-06 | 2011-10-25 | Pulse-Link, Inc. | High data rate transmitter and receiver |
US7406647B2 (en) * | 2001-12-06 | 2008-07-29 | Pulse-Link, Inc. | Systems and methods for forward error correction in a wireless communication network |
US7139963B1 (en) * | 2003-05-15 | 2006-11-21 | Cisco Technology, Inc. | Methods and apparatus to support error-checking of variable length data packets using a multi-stage process |
CN100388790C (zh) * | 2005-09-01 | 2008-05-14 | 南京信风软件有限公司 | 快速全息编解码方法 |
US20070127458A1 (en) * | 2005-12-06 | 2007-06-07 | Micrel, Inc. | Data communication method for detecting slipped bit errors in received data packets |
KR20070106913A (ko) * | 2006-05-01 | 2007-11-06 | 엘지전자 주식회사 | 통신 시스템에서의 코드 시퀀스 생성 방법 및 송신 장치 |
JP5153784B2 (ja) * | 2006-12-14 | 2013-02-27 | トムソン ライセンシング | 通信システムにおける連結符号化/復号 |
CN100485708C (zh) * | 2007-08-07 | 2009-05-06 | 江雨 | 一种输入数据的安全处理方法及装置 |
CN101345606B (zh) * | 2008-08-21 | 2011-03-09 | 炬力集成电路设计有限公司 | 一种确定汉明纠错码校验位的方法与装置 |
KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
US20110138255A1 (en) * | 2009-12-09 | 2011-06-09 | Lee Daniel Chonghwan | Probabilistic Learning-Based Decoding of Communication Signals |
KR101785656B1 (ko) * | 2010-03-04 | 2017-10-16 | 엘지전자 주식회사 | Ack/nack 신호를 전송하는 방법 및 이를 위한 장치 |
JP5772192B2 (ja) * | 2011-04-28 | 2015-09-02 | 富士通株式会社 | 半導体装置、情報処理装置およびエラー検出方法 |
FR2983372B1 (fr) * | 2011-11-29 | 2015-08-28 | Sagem Defense Securite | Decodeur de faible complexite pour codage convolutif |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60142430A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | 誤り訂正・検出装置 |
US4739506A (en) * | 1985-06-03 | 1988-04-19 | Unisys Corp. | IC chip error detecting and correcting apparatus |
JPH0760394B2 (ja) * | 1986-12-18 | 1995-06-28 | 株式会社日立製作所 | 誤り訂正・検出方式 |
US5014276A (en) * | 1989-02-06 | 1991-05-07 | Scientific Atlanta, Inc. | Convolutional encoder and sequential decoder with parallel architecture and block coding properties |
US5479416A (en) * | 1993-09-30 | 1995-12-26 | Micron Technology, Inc. | Apparatus and method for error detection and correction in radio frequency identification device |
US5910182A (en) * | 1996-05-03 | 1999-06-08 | Ericsson Inc. | Data communications systems and methods using interspersed error detection bits |
US5983383A (en) * | 1997-01-17 | 1999-11-09 | Qualcom Incorporated | Method and apparatus for transmitting and receiving concatenated code data |
-
1999
- 1999-12-18 KR KR1019990058925A patent/KR20010057145A/ko not_active Application Discontinuation
-
2000
- 2000-11-22 GB GB0028421A patent/GB2361608A/en not_active Withdrawn
- 2000-11-30 DE DE10059490A patent/DE10059490A1/de not_active Ceased
- 2000-12-04 JP JP2000369107A patent/JP2001203589A/ja active Pending
- 2000-12-15 CN CN00135350A patent/CN1301117A/zh active Pending
- 2000-12-18 US US09/737,823 patent/US20010025361A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9716567B2 (en) | 2006-12-14 | 2017-07-25 | Thomson Licensing | Rateless codes decoding method for communications systems |
US9729280B2 (en) | 2006-12-14 | 2017-08-08 | Thomson Licensing | ARQ with adaptive modulation for communication systems |
US9729274B2 (en) | 2006-12-14 | 2017-08-08 | Thomson Licensing | Rateless encoding in communication systems |
US9838152B2 (en) | 2006-12-14 | 2017-12-05 | Thomson Licensing | Modulation indication method for communication systems |
Also Published As
Publication number | Publication date |
---|---|
GB2361608A (en) | 2001-10-24 |
KR20010057145A (ko) | 2001-07-04 |
CN1301117A (zh) | 2001-06-27 |
GB0028421D0 (en) | 2001-01-10 |
JP2001203589A (ja) | 2001-07-27 |
US20010025361A1 (en) | 2001-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10059490A1 (de) | Exklusiv-Oder-Code (XOR-Code) und serielle Verkettungscodierer/-decodierer, die selbigen verwenden | |
DE69838451T2 (de) | Verfahren und schaltung zur adaptiven kanalkodierung | |
DE10139116B4 (de) | Kombination aus Reed-Solomon- und Turbo-Codierung | |
DE69815087T2 (de) | Listenausgaben-viterbi-dekodierung mit crc aussenkode für mehrratensignal | |
DE69532949T2 (de) | Verfahren und gerät zur dekoderoptimierung | |
JP3791013B2 (ja) | データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 | |
DE69634155T2 (de) | Erfassung einer Konfidenz und eines Rahmen-Qualitäts-Signals in einem "soft decision"-Faltungs-Dekoder | |
CN101232289B (zh) | 涡轮解码器及解码涡轮编码信号的方法 | |
Collins et al. | Determinate state convolutional codes | |
US6167552A (en) | Apparatus for convolutional self-doubly orthogonal encoding and decoding | |
DE69929652T2 (de) | Datenfehlerkorrektursystem | |
DE102005010006B4 (de) | Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung | |
DE602004012417T2 (de) | Dekodierungsvorrichtung und dekodierungsverfahren | |
DE112004002008B4 (de) | Vereinheitlichter Viterbi/Turbo-Decoder für mobile Telekommunikationssysteme | |
DE10296698B4 (de) | Verfahren und Vorrichtung zum Kodieren und Dekodieren von Daten mit unterschiedlichen Modulationsschemata und Kodierungen und einem ARQ-Protokoll | |
CN108199723B (zh) | 一种基于双递归的分组马尔可夫叠加编码方法 | |
CN1756090B (zh) | 信道编码装置和方法 | |
EP1236281B1 (de) | Turbo-code-decoder und turbo-code-decodierverfahren mit iterativer kanalparameterschätzung | |
CN109660265B (zh) | 一种基于DVB-RCS标准的自适应双二元Turbo码编译码方法 | |
DE10196688B3 (de) | Ein Decodierer für eine trellis-basierte Kanalcodierung | |
KR100445899B1 (ko) | 터보 코드 인코더 및 그의 부호율 감소 방법 | |
CN1614898B (zh) | Turbo码编码器及其编码方法 | |
CN108880569B (zh) | 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法 | |
WO2022135719A1 (en) | Staircase polar encoding and decoding | |
Belkasmi et al. | Iterative threshold decoding of product codes constructed from majority logic decodable codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |