JP2001198273A - 遊技機 - Google Patents

遊技機

Info

Publication number
JP2001198273A
JP2001198273A JP2000011678A JP2000011678A JP2001198273A JP 2001198273 A JP2001198273 A JP 2001198273A JP 2000011678 A JP2000011678 A JP 2000011678A JP 2000011678 A JP2000011678 A JP 2000011678A JP 2001198273 A JP2001198273 A JP 2001198273A
Authority
JP
Japan
Prior art keywords
ram
power supply
data
control device
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000011678A
Other languages
English (en)
Inventor
Sadao Ioki
定男 井置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sophia Co Ltd
Original Assignee
Sophia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sophia Co Ltd filed Critical Sophia Co Ltd
Priority to JP2000011678A priority Critical patent/JP2001198273A/ja
Publication of JP2001198273A publication Critical patent/JP2001198273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

(57)【要約】 【課題】 排出手段からの遊技価値排出を制御する排出
制御装置のRAMにバックアップ電源を設け、電源遮断
時においてもRAMのデータの少なくとも一部がバック
アップされるようにした遊技機において、排出制御装置
のRAM全体の初期化を、意図したときに、容易かつ間
違いなく行い得るようにしたものを提供する。 【解決手段】 排出制御装置30のRAM33へのロジ
ック電源回路14およびバックアップ用コンデンサー1
5からの電源供給を、コネクタ41、42の抜き差しに
より断続できるようにした。これによりRAM33の検
査領域のチェックデータを意図的に容易に破壊すること
ができ、、電源再投入時にCPU31に入力されるリセ
ット信号が入力されると、RAM33全体がクリアされ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、排出手段からの遊
技価値排出を制御する排出制御装置のRAMにバックア
ップ電源を設けた遊技機に関し、特に排出制御装置のR
AMの初期化を容易かつ間違いなく行い得るようにした
改良に関する。
【0002】
【従来の技術】遊技機(例えば弾球遊技機)には、主制
御装置(遊技制御装置)からの遊技価値排出に関するデ
ータ(例えば賞球データ)を排出制御装置のRAMに記
憶しておき、この遊技価値排出に関するデータに基づい
て排出制御装置が排出機構の駆動を制御することによ
り、遊技価値(例えば賞球)を排出するものがある。
【0003】このような遊技機では、排出制御装置のR
AMにバックアップ電源を設け、停電等の場合でも遊技
価値排出に関するデータが保存されるようにしたものが
ある。この場合、停電後の電源再投入時の初期化処理等
では、遊技価値排出に関するデータは通常クリアされな
いことになるから、RAMの全データを初期化するため
には、例えば、RAMの全データをクリアするためのリ
セットスイッチを設ける等の対策が必要となる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うにリセットスイッチを設けるのでは、コストアップの
原因となるし、またリセットスイッチを誤操作してしま
う恐れもある。
【0005】本発明は、このような問題点に着目してな
されたもので、排出手段からの遊技価値排出を制御する
排出制御装置のRAMにバックアップ電源を設け、電源
遮断時においてもRAMのデータの少なくとも一部がバ
ックアップされるようにした遊技機において、排出制御
装置のRAM全体の初期化を、意図したときに、容易か
つ間違いなく行い得るようにしたものを提供することを
目的とする。
【0006】
【課題を解決するための手段】第1の発明では、RAM
に記憶された遊技価値に関するデータに基づいて排出手
段からの遊技価値排出を制御する排出制御装置を備え、
前記RAMのバックアップ電源を設けることにより電源
遮断時にも前記RAM内のデータの少なくとも一部が保
存されるようにした遊技機において、電源投入時におけ
る前記RAMの検査用領域のデータに異常がある場合に
前記RAM全体を初期化する初期化手段を備えるととも
に、前記RAMのバックアップ電源を前記排出制御装置
の外部に設け、前記RAMとバックアップ電源との接続
を断続可能とした。
【0007】第2の発明では、前記RAMの通常電源を
前記排出制御装置の外部に備えるとともに、前記RAM
とバックアップ電源との接続の切断時には前記RAMと
通常電源との接続も切断されるようにした。
【0008】第3の発明では、前記RAMのバックアッ
プ電源と通常電源とを同一の電源供給装置に設けた。
【0009】
【発明の作用および効果】第1の発明では、RAMとバ
ックアップ電源との接続を断つことができる(例えば、
RAMとバックアップ電源とをつなぐコネクタを抜くこ
とができる)ので、RAMとバックアップ電源とを切断
するとともにRAMへの通常電源供給を断てば、RAM
の検査領域内のデータ(チェックデータ)が破壊され、
電源再投入時には初期化手段によるRAM全体の初期化
がなされる。したがって、通常ならばバックアップされ
る領域を含むRAM全体のクリアを、意図したときに、
容易に、かつ間違いなく行い得る。また、このために、
リセットスイッチ等の特別な構成を設けなくてもよいの
で、コスト削減を図り得る。
【0010】第2の発明では、RAMのバックアップ電
源の切断時には通常電源も切断されるので、RAMクリ
アの作業は容易となるとともに、通常電源とバックアッ
プ電源はともに排出制御装置外部に設けられているの
で、遊技機の排出制御装置以外の部分に電源供給がされ
ている場合でも、排出制御装置のRAMクリアを行うこ
とができる。
【0011】第3の発明では、RAMの通常電源とバッ
クアップ電源は同一の電源供給装置に設けられているの
で、排出制御装置への電源供給の構成をコンパクトにで
きる。
【0012】
【発明の実施の形態】以下、添付図面に基づいて、本発
明の実施の形態について説明する。
【0013】図1は、遊技機の制御系の一部を示す構成
図である。
【0014】図示されるように、電源供給装置10は、
外部からの交流電圧を直流電圧に変換して遊技機の各種
装置に供給するもので、整流回路11、平滑回路12、
定電圧回路13、ロジック電源回路14、バックアップ
用コンデンサー15、分圧回路16等から構成される。
【0015】整流回路11は、遊技機の電源ON(電源
供給装置10のスイッチON)により、電源供給装置1
0外部から供給されてきた24Vの交流電圧を24Vの
直流電圧に変換する回路である。また、平滑回路12
は、この24Vの直流電圧を32Vの直流電圧に変換す
る回路である。また、定電圧回路23は、この32Vの
直流電圧を12Vの直流電圧に変換する回路である。さ
らに、ロジック電源回路14は、この12Vの直流電圧
を5Vの直流電圧に変換する回路であって、RAM33
を含む各素子に通常電源を供給している。これら24
V、32V、12V、5Vの直流電圧は、遊技機の各種
装置に電源として供給される。また、バックアップ用コ
ンデンサー15は、排出制御装置30のRAM33のバ
ックアップ電源となるものである。
【0016】分圧回路16は、平滑回路12からの32
V電圧を所定の分圧電圧に分圧する回路である。この分
圧電圧は、後述する遊技制御装置20の電圧変動検出回
路22と、排出制御装置30の電圧変動検出回路34に
入力されている。
【0017】遊技制御装置20は、排出制御装置30等
の制御装置を指令信号の送信により統轄的に制御し、ま
た大当たりの抽選等を行う主制御装置であり、セキュリ
ティ回路付きワンチップCPU21、電圧変動検出回路
22等から構成される。
【0018】セキュリティ回路付きワンチップCPU2
1は、ROM、RAMを内蔵するもので、ロジック電源
回路14からの5V電源供給により動作する。このセキ
ュリティ回路付きワンチップCPU21は、各種入賞装
置への入賞を検出する入賞検出センサ群1からの検出信
号に基づいて排出すべき賞球数を決定し、この賞球数を
賞球データとして含む賞球排出指令を排出制御装置10
に向けて送信する。ここで、入賞検出センサとは、遊技
盤上の各種入賞部毎に設けられたセンサであり、入賞部
への遊技球入賞を検出するものである。
【0019】また、電圧変動検出回路22は、セキュリ
ティ回路付きワンチップCPU21のリセット端子に向
けてHi出力またはLow出力を出力しているととも
に、分圧回路16からの入力された分圧電圧の変動によ
り、電源供給停止および電源供給開始の判定を行い、H
i出力とLow出力の切り換えをする。
【0020】この切り換えにより、電源遮断時には、セ
キュリティ回路付きワンチップCPU21は、まず制御
停止状態(リセット待機状態)となり、その後、ロジッ
ク電源回路14からの供給電圧がCPU動作電圧(CP
Uの動作に最低限必要な電圧)以下に落ちたところで完
全に動作停止する。このリセット待機状態では、賞球排
出指令(賞球データ)の送信処理は行われない。
【0021】また、電源投入時には、まずロジック電源
回路14の電源出力が所定のしきい値電圧を超えた時点
でリセット待機状態となり、その後、電圧変動検出回路
22の出力切り換えにより、初期化状態となって初期化
処理を実行し、この初期化処理の後に通常の制御へと移
行する。賞球排出指令は、通常状態に移行してから送信
が開始される。なお、初期化処理においては、RAM内
の各種データのクリアの他、セキュリティ回路によりR
OM内のプログラム等のチェックが実行される。
【0022】排出制御装置30は、遊技球を遊技者に排
出する排出機構を、遊技制御装置20からの賞球排出指
令に基づいて制御する制御装置であり、CPU31、R
OM32、RAM33、電圧変動検出回路34、伝達遅
延回路35等から構成される。
【0023】これら排出制御装置30の各構成要素は、
電源供給装置10のロジック電源回路14からの電源供
給を受けて動作する。この場合、特にRAM33は、ロ
ジック電源回路14とともにバックアップ用コンデンサ
ー15からの電圧供給も受け得るようになっている。ま
た、このロジック電源回路14およびバックアップ用コ
ンデンサー15からRAM33への電源供給線は、コネ
クタ41、42を介して接続されている。すなわち、R
AM33への電源供給は、コネクタ41、42の抜き差
しによって断続可能となっている。
【0024】CPU31は、排出制御装置30における
排出制御を司るICである。具体的に、CPU31は、
遊技制御装置20から賞球排出指令(賞球データ)を受
けると、この賞球データをRAM33に格納する。そし
て、CPU31は、所定の排出タイミング毎に、RAM
33に格納された賞球データに基づいて駆動装置群2
(例えば、遊技球の排出機構のモータ等)を制御して、
遊技価値である遊技球(賞球または貸球)の排出を行
う。なお、この場合、排出関連センサ群3(例えば、排
出された遊技球数を検出するセンサ等)からの検出信号
により、駆動装置群2の動作の調整が行われる。
【0025】ROM32は、排出制御のための不変の情
報を記憶しているもので、各種プログラムや定数等が記
憶されている。
【0026】RAM33は、排出制御時にワークエリア
として使用されるものであり、バックアップ対象領域と
バックアップ対象外領域から構成される。バックアップ
対象領域は、賞球データが記憶される賞球データ領域
と、チェックデータが記憶される検査領域からなる。
【0027】電圧変動検出回路34は、遊技制御装置2
0の電圧変動検出回路22と同一の構成のものであり、
分圧回路16から入力される分圧電圧の変動により、電
源供給停止および電源供給開始の判定を行い、Hi出力
とLow出力の切り換えをする。電圧変動検出回路34
の出力は、CPU31のリセット端子とNMI端子にに
入力される。CPU31は、リセット端子への入力切り
換えに対して、前述のセキュリティ回路付きワンチップ
CPU21と同様の動作をする。
【0028】また、CPU31は、NMI端子への入力
切り換えにより、所定の停電処理が実行される。この場
合、リセット端子への入力切り換えは、伝達遅延回路3
5によってNMI端子への入力切り換えよりも遅延され
るようになっているので、電源遮断時においては、NM
I端子への入力が切り換わってからリセット端子への入
力が切り換わるまで、停電処理が実行されることにな
る。
【0029】なお、停電処理の間においても賞球データ
の取り込みはなされる。そして、CPU31がリセット
待機状態となるのは、停電処理の時間分、セキュリティ
回路付きワンチップCPU21よりもこの遅くなるの
で、排出制御装置30が遊技制御装置20よりも早くに
リセット待機状態となってしまうことはなく、賞球デー
タの取りこぼしが生じないようになっている。
【0030】停電処理においては、RAM33の検査領
域にチェックデータ(例えば、賞球データの総和)が記
憶させられる。そして、停電からの復帰時にこのチェッ
クデータに異常がない限り、RAM33のバックアップ
対象領域のデータ(賞球データ)は、賞球排出に使用さ
れる。
【0031】詳しく説明すると、上述したようにRAM
33はロジック電源回路14からの電圧供給が途絶えた
後にも、バックアップ用コンデンサー15からのバック
アップ電源の供給を受け、データ内容が失われない。そ
して、電源再投入時の初期化処理(図2のフローチャー
ト参照)においては、バックアップ対象外領域のデータ
は自動的にクリアされるが、バックアップ対象領域のデ
ータはチェックデータに異常がない限りクリアされず、
賞球データは電源再投入後も使用されることになる。
【0032】このようにRAM33のバックアップ対象
領域のデータは、停電等によっても通常はリセットされ
ないが、RAM33へのバックアップ電源供給はコネク
タ41、42に抜き差しにより断続できるようになって
いるので、RAM33のバックアップ対象領域データを
含めたクリア(初期化)は、このRAMクリアを意図し
たときに、容易に、かつ間違いなく行い得るようになっ
ている。
【0033】すなわち、コネクタ41、42を切り離す
ことにより、RAM33へのロジック電源回路14およ
びバックアップ用コンデンサー15からの電源供給は完
全に途絶えるので、RAM33のデータは保存されな
い。したがって、再びコネクタ41、42を接続して電
源再投入したならば、チェックデータが不定の(ランダ
ムな)値となるので(ただし、素子によっては特定の値
が偏って出現しやすいものもある)、初期化処理におい
てチェックデータの異常が発見され、RAM33はバッ
クアップ対象領域を含めて全体がクリアされることにな
る。
【0034】図2には、排出制御装置30の初期化処理
をフローチャートで示す。
【0035】ステップS1では、RAM33の検査領域
のチェックがなされ、チェックデータが正しいものであ
るか否か(例えば、賞球データの総和と一致するか)を
確認する。
【0036】ステップS2では、チェックデータに異常
があったか否かによる分岐処理を行い、異常があればス
テップS3でバックアップ対象領域を初期化してからス
テップS4に進み、異常がなければそのままステップS
4に進む。
【0037】ステップS4では、RAM33のバックア
ップ対象外領域を初期化して、全体の処理を終了する。
【図面の簡単な説明】
【図1】本発明の実施の形態における遊技機の制御系を
示す構成図である。
【図2】同じく排出制御装置の初期化処理を示すフロー
チャートである。
【符号の説明】
10 電源供給装置 12 平滑回路 14 ロジック電源回路 15 バックアップ用コンデンサ 20 遊技制御装置 30 排出制御回路 31 CPU 41 コネクタ 42 コネクタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】RAMに記憶された遊技価値に関するデー
    タに基づいて排出手段からの遊技価値排出を制御する排
    出制御装置を備え、 前記RAMのバックアップ電源を設けることにより電源
    遮断時にも前記RAM内のデータの少なくとも一部が保
    存されるようにした遊技機において、 電源投入時における前記RAMの検査用領域のデータに
    異常がある場合に前記RAM全体を初期化する初期化手
    段を備えるとともに、 前記RAMのバックアップ電源を前記排出制御装置の外
    部に設け、前記RAMとバックアップ電源との接続を断
    続可能としたことを特徴とする遊技機。
  2. 【請求項2】前記RAMの通常電源を前記排出制御装置
    の外部に備えるとともに、前記RAMとバックアップ電
    源との接続の切断時には前記RAMと通常電源との接続
    も切断されるようにしたことを特徴とする請求項1に記
    載の遊技機。
  3. 【請求項3】前記RAMのバックアップ電源と通常電源
    とを同一の電源供給装置に設けたことを特徴とする請求
    項2に記載の遊技機。
JP2000011678A 2000-01-20 2000-01-20 遊技機 Pending JP2001198273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000011678A JP2001198273A (ja) 2000-01-20 2000-01-20 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000011678A JP2001198273A (ja) 2000-01-20 2000-01-20 遊技機

Publications (1)

Publication Number Publication Date
JP2001198273A true JP2001198273A (ja) 2001-07-24

Family

ID=18539512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000011678A Pending JP2001198273A (ja) 2000-01-20 2000-01-20 遊技機

Country Status (1)

Country Link
JP (1) JP2001198273A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003019259A (ja) * 2001-07-06 2003-01-21 Sankyo Kk 遊技機
JP2011218085A (ja) * 2010-04-14 2011-11-04 Fujishoji Co Ltd 遊技機
JP2016026038A (ja) * 2015-11-02 2016-02-12 株式会社ソフイア 遊技機
JP2016026037A (ja) * 2015-11-02 2016-02-12 株式会社ソフイア 遊技機
JP2019115758A (ja) * 2019-04-10 2019-07-18 株式会社サンセイアールアンドディ 遊技機
JP2020171492A (ja) * 2019-04-10 2020-10-22 株式会社サンセイアールアンドディ 遊技機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003019259A (ja) * 2001-07-06 2003-01-21 Sankyo Kk 遊技機
JP2011218085A (ja) * 2010-04-14 2011-11-04 Fujishoji Co Ltd 遊技機
JP2016026038A (ja) * 2015-11-02 2016-02-12 株式会社ソフイア 遊技機
JP2016026037A (ja) * 2015-11-02 2016-02-12 株式会社ソフイア 遊技機
JP2019115758A (ja) * 2019-04-10 2019-07-18 株式会社サンセイアールアンドディ 遊技機
JP2020171492A (ja) * 2019-04-10 2020-10-22 株式会社サンセイアールアンドディ 遊技機

Similar Documents

Publication Publication Date Title
JP3588016B2 (ja) 遊技機
JP2001198273A (ja) 遊技機
JP2001046602A (ja) 遊戯機及び遊戯機の制御装置
JP2002085656A (ja) 遊技機
JP2001161910A (ja) 遊技機
JP4577337B2 (ja) 遊技機
JP4008165B2 (ja) 遊技機
EP0785508B1 (en) Method of controlling data writing into on-board microcomputer
JP2002292084A (ja) 遊技機の制御装置及び制御方法
JP2002035240A (ja) 遊技機
JP2001087472A (ja) 遊技機
JP2002224399A (ja) 遊技機
JP2001198330A (ja) 遊技機
JP2001190801A (ja) 遊技機
JP2002166025A (ja) 遊技機のバックアップ・クリア方法およびそのシステム
JP4452667B2 (ja) 遊戯機
JPH04105693A (ja) 洗濯機の運転制御装置
JP2001087527A (ja) 遊技機
JP2001079246A (ja) 遊技機
JP4076692B2 (ja) 遊技機
JP3581057B2 (ja) 遊技機
JP2001149536A5 (ja)
KR101288660B1 (ko) 자동 부팅 장치 및 방법
JP4008647B2 (ja) 車両用電子制御ユニットの電源装置
JP2001340545A (ja) 電源供給制御システムおよび遊技装置