JP2001196522A - プリント配線板およびマルチチップ・モジュール - Google Patents

Abstract

(57)【要約】 【課題】 ワイヤボンディングやフリップチップボンデ
ィングのような専用設備を要するボンディング工程を経
由せずに、埋設された半導体素子のベアチップへの電気
的接続を行え、しかも、埋設されたベアチップを覆う絶
縁層上にそのベアチップと重なるように導電層や電子回
路部品を配置できるようにする。 【解決手段】 プリント配線板１０の内部に、複数の接
続用電極２１、２２を有する半導体素子のベアチップ２
０を埋設する。ベアチップ２０を覆うプリント配線板１
０の絶縁層１６は、ベアチップ２０の接続用電極２１、
２２を露出させる複数のビアホール１９ａ、１９ｂを有
する。ベアチップ２０の接続用電極２１、２２は、ビア
ホール１９ａ、１９ｂを介して、絶縁層１６上に形成さ
れたプリント配線板１０の導電層１７の対応する箇所に
電気的に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント配線板
（Printed Wiring Board）およびマルチチップ・モジュ
ールに関し、さらに言えば、半導体素子のベアチップが
埋設されたプリント配線板と、プリント配線板上に複数
の半導体素子チップを実装してなるマルチチップ・モジ
ュールに関する。

【０００２】

【従来の技術】半導体集積回路などの半導体素子のベア
チップをプリント配線板上に実装する場合、導電性ワイ
ヤを用いて接続を行うワイヤ・ボンディング法や導電性
バンプを用いて接続を行うフリップチップ・ボンディン
グ法を使用して、ベアチップの接続用電極をプリント配
線板上の配線に電気的に接続するのが一般的である。し
かし、これらのボンディング法を実施するには、高価な
専用設備が必要であり、またボンディング完了後に、プ
リント配線板上に実装されたベアチップを樹脂で封止す
る作業が必要であるという問題がある。さらに、封止用
樹脂は実装されたベアチップよりも広い範囲に及ぶた
め、ベアチップが実装された箇所のみならず封止用樹脂
に覆われた箇所にも他の電子部品を実装できず、実装密
度の向上に支障があるという問題もある。そこで、これ
らの問題を解消ないし抑制すべく、従来より種々の改良
案が開発・提案されている。

【０００３】特開平９−８２１３号公報には、多層配線
基板の内部に二段構成とした凹部または穴部を設け、そ
の凹部または穴部の中に半導体素子のベアチップを実装
する技術が開示されている。半導体素子のベアチップ
は、凹部または穴部の下段の部分に埋設される。そのベ
アチップを多層配線基板の配線と電気的に接続するボン
ディングワイヤは、その凹部または穴部の上段の部分
（下段の部分よりも広い）に埋設される。封止用樹脂
は、その凹部または穴部からはみ出さないようにスクリ
ーン印刷でその凹部または穴部の全体に充填される。こ
のため、この従来技術では、封止用樹脂の及ぶ範囲はそ
の凹部または穴部の大きさと同じとなり、その結果、樹
脂封止に必要な面積を減少することができる。すなわ
ち、上記の実装密度の向上に関する問題を解消できる。

【０００４】半導体素子のベアチップを埋設するもので
はないが、本発明に関連する従来技術が、特開平５−３
２７２２８号公報と特開平９−２７０３６７号公報に開
示されている。

【０００５】特開平５−３２７２２８号公報には、内層
導体回路を覆う接着剤層を有する多層プリント配線板に
おいて、前記内層導体回路に電子回路部品を実装し、そ
の内層導体回路と上部または下部の導体回路層との間の
電気的接続を前記多層プリント配線板に形成されたスル
ーホールまたはバイアホールを介して行う技術が開示さ
れている。この従来技術によれば、電子回路部品は多層
プリント配線板の（外層回路ではなく）内層回路と共に
実装されるため、その電子回路部品を覆う封止用樹脂が
不要であると共に、前記接着剤層上に埋設された電子回
路部品と重なるように他の電子回路部品を実装すること
ができる。よって、上記の樹脂封止および実装密度の向
上に関する問題を解消できる。

【０００６】特開平９−２７０３６７号公報には、絶縁
基板内にインダクタンス、導電路、キャパシタンス等の
第１回路素子を埋め込み形成すると共に、前記絶縁基板
上に同様の第２回路素子を形成し、前記第１および第２
の回路素子同士の電気的接続を、前記絶縁基板に貫通・
形成されたバイアホール導体を介して行う技術が開示さ
れている。これらバイアホール導体は、第１回路素子の
端子電極として使用される。この従来技術によれば、前
記第１および第２の回路素子同士の電気的接続を行うバ
イアホール導体が端子電極として使用されるため、複合
電子部品または回路モジュールの小型化・薄型化が可能
となる。

【０００７】

【発明が解決しようとする課題】しかし、上述した従来
技術では次のような問題がある。

【０００８】特開平９−８２１３号公報に開示された従
来技術では、プリント配線板の配線層と埋設された半導
体素子のベアチップの電極との接続は、ワイヤボンディ
ングによって行う。このため、ワイヤボンディング用の
専用設備が必要である。また、プリント配線板の凹部ま
たは穴部の表面には、ベアチップを覆う封止用樹脂が露
出するため、配線用導電層やベアチップよりも小型の電
子部品をその封止用樹脂上に配置することはできない。

【０００９】特開平５−３２７２２８号公報に開示され
た従来技術では、前記内層導体回路に埋設される電子回
路部品は、その内層導体回路との電気的接続をハンダ付
けによって行うため、特開平９−８２１３号公報に開示
された従来技術の場合と同様に、ハンダ付け工程が必要
である。また、前記内層導体回路に埋設されるのは電子
回路部品に限定され、半導体素子のベアチップを埋設す
る場合については言及されていない。また、この従来技
術を半導体素子のベアチップに適用するのは困難であ
る。

【００１０】特開平９−２７０３６７号公報に開示され
た従来技術では、前記絶縁基板内に埋設されるのはイン
ダクタンスなどの回路素子に限定され、半導体素子のベ
アチップを埋設する場合については言及されていない。
また、この従来技術を半導体素子のベアチップに適用す
るのは、次のような理由により不可能である。

【００１１】すなわち、この従来技術では電気的接続に
絶縁基板に貫通・形成されたバイアホール導体を使用す
るため、絶縁基板内に埋設される第１回路素子が半導体
素子のベアチップである場合には、そのベアチップの多
数の接続用電極と同数のバイアホール導体を小ピッチで
絶縁基板に貫通・形成する必要がある。しかし、そのよ
うなことは極めて困難であるか、実現不可能である。

【００１２】そこで、本発明の目的は、ワイヤボンディ
ングやフリップチップボンディングのような専用設備を
要するボンディング工程を経由せずに、埋設された半導
体素子のベアチップへの電気的接続を行えるプリント配
線板およびマルチチップ・モジュールを提供することに
ある。

【００１３】本発明の他の目的は、埋設された半導体素
子のベアチップを覆う絶縁層上に、そのベアチップと重
なるように導電層を配置したり他の電子回路部品を実装
したりすることができるプリント配線板およびマルチチ
ップ・モジュールを提供することにある。

【００１４】本発明のさらに他の目的は、埋設された半
導体素子のベアチップに対するボンディング工程の簡略
化と、電子回路部品の実装密度の向上とを達成できるプ
リント配線板およびマルチチップ・モジュールを提供す
ることにある。

【００１５】

【課題を解決するための手段】（１） 本発明のプリン
ト配線板は、複数の接続用電極を有する半導体素子の第
１ベアチップと、前記第１ベアチップを覆う第１絶縁層
と、前記第１絶縁層上に形成された第１導電層とを備
え、前記第１絶縁層は、前記第１ベアチップの接続用電
極を露出させる第１群のビアホールを有しており、しか
も、前記接続用電極は、前記第１群のビアホールを介し
て前記第１導電層の対応する箇所に電気的に接続されて
いることを特徴とする。

【００１６】（２） 本発明のプリント配線板では、半
導体素子の第１ベアチップを覆う第１絶縁層に、その第
１ベアチップの複数の接続用電極を露出させる第１群の
ビアホールが形成されている。そして、それらの接続用
電極は、前記ビアホールを介して第１絶縁層上に形成さ
れた第１導電層の対応する箇所に電気的に接続されてい
る。このため、第１導電層をメッキ法などで形成する際
に、その第１導電層の対応する箇所を前記ビアホールを
介して前記第１ベアチップの複数の接続用電極にそれぞ
れ接触せしめることができる。よって、ワイヤボンディ
ングやフリップチップボンディングのような高価な専用
設備を要するボンディング工程を経由せずに、埋設され
た第１ベアチップの接続用電極と前記第１導電層との電
気的接続を行うことが可能である。これは、埋設された
半導体素子のベアチップに対するボンディング工程の簡
略化につながるものである。

【００１７】また、前記半導体素子の第１ベアチップを
覆っているのは、封止用樹脂ではなく、前記プリント配
線板を構成する第１絶縁層であるため、その第１絶縁層
上に他の導電層を配置したり他の電子回路部品を実装し
たりすることができる。すなわち、埋設された前記ベア
チップと重なるように他の導電層を配置したり他の電子
回路部品を実装したりすることが可能である。これは、
電子回路部品の実装密度の向上につながるものである。 （３） 本発明のプリント配線板の好ましい例では、複
数の接続用電極を有する半導体素子の第２ベアチップ
が、前記プリント配線板の前記第１ベアチップと同じ側
にさらに設けられる。前記第１絶縁層は、前記第２ベア
チップを覆っていると共に、前記第２ベアチップの接続
用電極を露出させる第２群のビアホールを有している。
そして、前記第２ベアチップの接続用電極は、前記第２
群のビアホールを介して前記第１導電層の対応する箇所
に電気的に接続される。この例では、小型のマルチチッ
プ・モジュールが簡単に得られる利点がさらに得られ
る。

【００１８】この例では、前記第１および第２のベアチ
ップは、前記第１導電層を介して互いに電気的に接続さ
れているのが好ましい。前記第１および第２のベアチッ
プ間の電気的接続が容易に行える利点がさらに得られ
る。

【００１９】本発明のプリント配線板の他の好ましい例
では、複数の接続用電極を有する半導体素子の第２ベア
チップが、前記プリント配線板の前記第１ベアチップと
反対側にさらに設けられる。前記第２ベアチップは第２
絶縁層によって覆われると共に、その第２絶縁層の上に
は第２導電層が形成される。そして、前記第２絶縁層
は、前記第２ベアチップの接続用電極を露出させる第２
群のビアホールを有していて、前記第２ベアチップの接
続用電極は、前記第２群のビアホールを介して前記第２
導電層の対応する箇所に電気的に接続される。この例で
も、小型のマルチチップ・モジュールが簡単に得られる
利点がさらに得られる。

【００２０】この例では、前記第１および第２のベアチ
ップは、前記プリント配線板を貫通するスルーホールを
介して互いに電気的に接続されているのが好ましい。前
記第１および第２のベアチップ間の電気的接続が容易に
行える利点がさらに得られる。

【００２１】（４） 本発明のマルチチップ・モジュー
ルは、プリント配線板と、前記プリント配線板の内部に
埋設された、複数の接続用電極を有する半導体素子の第
１ベアチップとを備え、前記第１ベアチップを覆う前記
プリント配線板の第１絶縁層が、前記第１ベアチップの
接続用電極を露出させる第１群のビアホールを有してお
り、しかも、前記第１ベアチップの接続用電極は、前記
第１群のビアホールを介して、前記第１絶縁層上に形成
された前記プリント配線板の第１導電層の対応する箇所
に電気的に接続されていることを特徴とする。

【００２２】（５） 本発明のマルチチップ・モジュー
ルでは、本発明のプリント配線板について述べたのと同
じ理由により、ワイヤボンディングやフリップチップボ
ンディングのようなボンディング工程を経由せずに、埋
設された半導体素子の第１ベアチップへの電気的接続を
行うことが可能であり、しかも、埋設されたベアチップ
と重なるように他の導電層を配置したり他の電子回路部
品を実装したりすることも可能である。よって、埋設さ
れた半導体素子のベアチップに対するボンディング工程
の簡略化と、電子回路部品の実装密度の向上が達成でき
る。

【００２３】（６） 本発明のマルチチップ・モジュー
ルの好ましい例では、前記プリント配線板の外部に実装
された、複数の接続用リードを有する半導体素子のパッ
ケージ付きチップをさらに備える。前記パッケージ付き
チップの接続用リードは、前記第１導電層の対応する箇
所に電気的に接続される。この例では、前記パッケージ
付きチップの接続用リードを前記第１ベアチップと重な
る位置に設けることが可能であり、したがって、前記パ
ッケージ付きチップのレイアウトの自由度が増加する利
点がさらに得られる。

【００２４】本発明のマルチチップ・モジュールの他の
好ましい例では、複数の接続用電極を有する半導体素子
の第２ベアチップが、前記プリント配線板の前記第１ベ
アチップと同じ側にさらに設けられる。前記第１絶縁層
は、前記第２ベアチップを覆っていると共に、前記第２
ベアチップの接続用電極を露出させる第２群のビアホー
ルを有している。そして、前記第２ベアチップの接続用
電極は、前記第２群のビアホールを介して前記第１導電
層の対応する箇所に電気的に接続される。この例では、
小型のマルチチップ・モジュールが簡単に得られる利点
がさらに得られる。

【００２５】この例では、前記第１および第２のベアチ
ップは、前記第１導電層を介して互いに電気的に接続さ
れているのが好ましい。前記第１および第２のベアチッ
プ間の電気的接続が容易に行える利点がさらに得られ
る。

【００２６】本発明のマルチチップ・モジュールのさら
に他の好ましい例では、複数の接続用電極を有する半導
体素子の第２ベアチップが、前記プリント配線板の前記
第１ベアチップと反対側にさらに設けられる。前記第２
ベアチップは前記プリント配線板の第２絶縁層によって
覆われると共に、その第２絶縁層の上には前記プリント
配線板の第２導電層が形成される。そして、前記第２絶
縁層は、前記第２ベアチップの接続用電極を露出させる
第２群のビアホールを有していて、前記第２ベアチップ
の接続用電極は、前記第２群のビアホールを介して前記
第２導電層の対応する箇所に電気的に接続される。この
例では、小型のマルチチップ・モジュールが簡単に得ら
れる利点がさらに得られる。

【００２７】この例では、前記第１および第２のベアチ
ップは、前記プリント配線板を貫通するスルーホールを
介して互いに電気的に接続されているのが好ましい。前
記第１および第２のベアチップ間の電気的接続が容易に
行える利点がさらに得られる。

【００２８】また、前記第１および第２のベアチップ
は、互いに背中合わせになるように配置されるのが好ま
しい。

【００２９】

【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。

【００３０】（第１実施形態）図１は本発明の第１実施
形態のマルチチップ・モジュールを示す。

【００３１】図１より明らかなように、この第１実施形
態のこのマルチチップ・モジュールは、半導体素子のベ
アチップ２０が内部に埋設されたプリント配線板１０
と、そのプリント配線板１０の片面に実装された半導体
素子のパッケージ付きチップ３０とを備えている。ベア
チップ２０は、その表面に配置された接続用電極２１と
２２を有している。パッケージ付きチップ３０は、ベア
チップ２０と異なり、プラスチック、セラミック等のパ
ッケージを有しており、そのパッケージの両側には複数
の接続用リード３１が突出形成されている。

【００３２】プリント配線板１０は、ガラスまたはセラ
ミックの板状コア１１を備えており、その表面は絶縁層
１２で覆われている。絶縁層１２の上には、所定パター
ンを持つ導電層１３と半導体素子のベアチップ２０とが
配置されている。ベアチップ２０の一面に形成された接
続用電極２１、２２は、コア１１とは反対側（すなわち
外側）に位置している。

【００３３】絶縁層１２の上にはさらに、導電層１３を
覆う絶縁層１４が形成されているが、ベアチップ２０は
その絶縁層１４から露出している。絶縁層１４の上に
は、所定パターンを持つ導電層１５が形成され、その絶
縁層１４の上にはさらに、導電層１５を覆う絶縁層１６
が形成されている。絶縁層１６は、ベアチップ２０をも
覆っている。こうして、ベアチップ２０はプリント配線
板１０の内部に埋設されている。導電層１３と１５は、
それぞれ所定の内層回路を構成する。

【００３４】ベアチップ２０を覆う絶縁層１６は、ベア
チップ２０の接続用電極２１と２２に対応する箇所にそ
れぞれビアホール１９ａと１９ｂを有している。電極２
１の各々は対応するビアホール１９ａから露出し、電極
２２の各々は対応するビアホール１９ｂから露出してい
る。ベアチップ２０を覆う絶縁層１６はさらに、ビアホ
ール１９ｃを有しており、絶縁層１６の下方にある導電
層１５の一部がそのビアホール１９ｃから露出してい
る。

【００３５】絶縁層１６の上には、所定パターンを持つ
最外層の導電層１７が形成されている。導電層１７は、
所定の外層回路を構成するが、下方に埋設されたベアチ
ップ２０の電極２１、２２にビアホール１９ａと１９ｂ
を介して接触している。こうして、導電層１７はその対
応する箇所において、電極２１と２２に電気的に接続さ
れている。導電層１７はまた、ビアホール１９ｃを介し
て下方にある導電層１５に接触しており、その結果、導
電層１７は導電層１５にも電気的に接続されている。

【００３６】絶縁層１６の上にはさらに、導電層１５を
覆う最外層の絶縁層１８が形成されている。導電層１５
は、半導体素子のパッケージ付きチップ３０や図示しな
い他の電子部品等の接続に必要な箇所を除いて、絶縁層
１８から露出している。パッケージ付きチップ３０は、
ハンダ付け等によってその接続用リード３１を導電層１
７の露出した箇所に固着することにより、プリント配線
板１０の所定回路に電気的に接続されている。

【００３７】次に、以上の構成を持つ第１実施形態のマ
ルチチップ・モジュールの製造方法について、図２を参
照しながら説明する。

【００３８】まず、図２（ａ）に示すように、コア１１
の表面に絶縁層１２、所定パターンを持つ導電層１３、
絶縁層１４、および所定パターンを持つ導電層１５を順
に形成する。その後、絶縁層１４の所定箇所に穴をあ
け、半導体素子のベアチップ２０をその穴を介して下方
の絶縁層１２上に載置する。この時、ベアチップ２０の
電極２１が上方すなわちコア１１とは反対側を向くよう
にする。この時の状態を図２（ａ）に示す。

【００３９】続いて、図２（ｂ）に示すように、導電層
１５とベアチップ２０を含めてプリント配線板１０の全
体を覆うように絶縁層１６を形成する。そして、公知の
方法により、絶縁層１６にビアホール１９ａ、１９ｂ、
１９ｃを形成し、ベアチップ２０の電極２１、２２をビ
アホール１９ａ、１９ｂからそれぞれ露出させると共
に、導電層１５の所定箇所をビアホール１９ｃから露出
させる。絶縁層１６は、適当な絶縁材料を塗布して形成
してもよいし、絶縁材料の膜を貼り付けて形成してもよ
い。この時の状態を図２（ｂ）に示す。

【００４０】次に、ビアホール１９ａ、１９ｂ、１９ｃ
を形成した絶縁層１６の上に、メッキ法により、所定パ
ターンを持つ導電層１７を選択的に形成する。すると、
その導電層１７は、ビアホール１９ａと１９ｂを介して
ベアチップ２０の電極２１と２２に接触し、その結果、
導電層１７はその所定箇所で対応する電極２１と２２の
各々に電気的に接続される。それと同時に、導電層１７
は、ビアホール１９ｃを介して下方の導電層１５の所定
箇所に接触し、その結果、導電層１７は導電層１５の所
定箇所に電気的に接続される。

【００４１】次に、絶縁層１６の上に最外層の絶縁層１
８を形成して、導電層１７を覆う。絶縁層１８は、半導
体素子のパッケージ付きチップ３０の搭載に使用される
導電層１７の所定箇所を露出させるように、所定のパタ
ーンを有している。この時の状態を図２（ｃ）に示す。

【００４２】最後に、図１に示すように、パッケージ付
きチップ３０の接続用リード３１を導電層１７の所定の
露出箇所にハンダ付け等によって固着させることによ
り、チップ３０をプリント配線板１０上に搭載する。チ
ップ３０は、プリント配線板１０の内部に埋設されたベ
アチップ２０と重なる位置にある。こうして図１に示す
マルチチップ・モジュールが完成する。

【００４３】なお、図示していないが、必要に応じて、
キャパシタ等の他の電子回路部品や他のパッケージ付き
チップを導電層１７上に固着してもよいことは言うまで
もない。

【００４４】以上述べたように、本発明の第１実施形態
のマルチチップ・モジュールでは、半導体素子のベアチ
ップ２０を覆う絶縁層１６に、そのベアチップ２０の複
数の接続用電極２１と２２を露出させる複数のビアホー
ル１９ａと１９ｂが形成されている。そして、接続用電
極２１と２２は、ビアホール１９ａと１９ｂを介して絶
縁層１６上に形成された導電層１７の対応する箇所に電
気的に接続されている。このため、導電層１７をメッキ
法などで形成する際に、その導電層１７の対応する箇所
をビアホール１９ａと１９ｂを介してベアチップ２０の
複数の接続用電極２１と２２にそれぞれ接触せしめるこ
とができる。よって、ワイヤボンディングやフリップチ
ップボンディングのような高価な専用設備を要するボン
ディング工程を経由せずに、埋設されたベアチップ２０
の接続用電極２１、２２と導電層１７との電気的接続を
行うことが可能である。すなわち、埋設された半導体素
子のベアチップ２０に対するボンディング工程を簡略化
できる。

【００４５】また、ベアチップ２０を覆っているのは、
封止用樹脂ではなく、プリント配線板１０を構成する絶
縁層１６であるため、その絶縁層１６上に、ベアチップ
２０と重なるように他の導電層を配置したり他の電子回
路部品を実装したりすることができる。そして、その上
にさらにパッケージ付きチップ３０を重なるように搭載
することにより、半導体素子や電子回路部品をプリント
配線板１０上に三次元的に実装することも可能となり、
実装密度のいっそうの向上が可能となる。

【００４６】なお、上述した第１実施形態のマルチチッ
プ・モジュールでは、プリント配線板１０がコア１１を
有しているが、コアを持たなくてもよいことは言うまで
もない。

【００４７】（第２実施形態）図３は、本発明の第２実
施形態のマルチチップ・モジュールを示す。このマルチ
チップ・モジュールは、コアのないプリント配線板４０
の内部に二つの半導体素子のベアチップ２０ａと２０ｂ
を隣接して埋設したものである。

【００４８】図３に示すように、プリント配線板４０は
また、絶縁層４１、所定パターンを持つ導電層４２、絶
縁層４３、所定パターンを持つ導電層４４、絶縁層４
５、所定パターンを持つ導電層４６、絶縁層４７、所定
パターンを持つ導電層４８、絶縁層４９をこの順に積層
して構成されている。半導体素子のベアチップ２０ａと
２０ｂは、絶縁層４３上に載置され、絶縁層４５と４７
によってその側部と上部を覆われている。

【００４９】ベアチップ２０ａと２０ｂを覆う絶縁層４
７は、ベアチップ２０ａの複数の電極２１ａ、２２ａに
対応する箇所に複数のビアホール５０ａ、５０ｂを有
し、ベアチップ２０ｂの複数の電極２１ｂ、２２ｂに対
応する箇所に複数のビアホール５０ｃ、５０ｄを有して
いる。ベアチップ２０ａの電極２１ａの各々は、対応す
るビアホール５０ａから露出し、電極２２ａの各々は、
対応するビアホール５０ｂから露出している。ベアチッ
プ２０ｂの電極２１ｂ各々は、対応するビアホール５０
ｃから露出し、電極２２ｂの各々は、対応するビアホー
ル５０ｄから露出している。

【００５０】ベアチップ２０ａと２０ｂを覆う絶縁層４
７の上には、所定パターンを持つ最外層の導電層４８が
形成されている。この導電層４８は、ビアホール５０ａ
と５０ｂを介してベアチップ２０ａの電極２１ａと２２
ａにそれぞれ接触しており、その結果、導電層４８はそ
の所定箇所において電極２１ａ、２２ａに電気的に接続
されている。さらに、この導電層４８は、ビアホール５
０ｃと５０ｄを介してベアチップ２０ｂの電極２１ｂ、
２２ｂにそれぞれ接触しており、その結果、導電層４８
はその所定箇所において電極２１ｂ、２２ｂに電気的に
接続されている。

【００５１】プリント配線板４０は、ベアチップ２０ａ
と２０ｂの周囲にプリント配線板４０を貫通する複数の
スルーホール５１ａと５１ｂを有している。スルーホー
ル５１ａと５１ｂの内壁には、導電層５２ａと５２ｂが
それぞれ形成されており、それら導電層５２ａと５２ｂ
によって、最外層の導電層４８が反対側にある最外層の
導電層４２に電気的に接続されている。その結果、ベア
チップ２０ａの電極２１ａとベアチップ２０ｂの電極２
２ｂとが互いに電気的に接続されている。なお、ベアチ
ップ２０ａの電極２１ｂとベアチップ２０ｂの電極２２
ａとは、導電層４８によって電気的に接続されている。

【００５２】以上述べたように、本発明の第２実施形態
のマルチチップ・モジュールにおいても、半導体素子の
ベアチップ２０ａと２０ｂを覆う絶縁層４７に、ベアチ
ップ２０ａの接続用電極２１ａと２２ａを露出させる複
数のビアホール５０ａ、５０ｂと、ベアチップ２０ｂの
接続用電極２１ｂと２２ｂを露出させる複数のビアホー
ル５０ｃ、５０ｄとが形成されており、それらの電極２
１ａ、２２ａ、２１ｂ、２２ｂはそれらビアホール５０
ａ、５０ｂ、５０ｃ、５０ｄを介して絶縁層４７上に形
成された導電層４８に電気的に接続されている。このた
め、第１実施形態の場合と同様に、ワイヤボンディング
やフリップチップボンディングのような高価な専用設備
を要するボンディング工程を経由せずに、埋設されたベ
アチップ２０ａと２０ｂの接続用電極２１ａ、２２ａ、
２１ｂ、２２ｂと導電層４８との電気的接続を行うこと
が可能である。すなわち、埋設された半導体素子のベア
チップ２０あ、２０ｂに対するボンディング工程を簡略
化できる。

【００５３】また、ベアチップ２０ａ、２０ｂが、プリ
ント配線板１０を構成する絶縁層１６によって覆われて
いるため、その絶縁層１６上にベアチップ２０と重なる
ように他の導電層を配置したり他の電子回路部品を実装
したりすることができる。そして、その上にさらにパッ
ケージ付きチップ３０を重なるように搭載することによ
り、半導体素子や電子回路部品をプリント配線板１０上
に三次元的に実装することも可能となり、実装密度のい
っそうの向上が可能となる。

【００５４】（第３実施形態）図４は、本発明の第３実
施形態のマルチチップ・モジュールを示す。このマルチ
チップ・モジュールは、コアのないプリント配線板６０
の内部に二つの半導体素子のベアチップ２０ａと２０ｂ
を背中合わせにして埋設したものである。

【００５５】図４に示すように、プリント配線板６０
は、絶縁層６１、所定パターンを持つ導電層６２、絶縁
層６３、所定パターンを持つ導電層６４、絶縁層６５、
所定パターンを持つ導電層６６、絶縁層６７、所定パタ
ーンを持つ導電層６８、絶縁層６９、所定パターンを持
つ導電層７０、絶縁層７１をこの順に積層して構成され
ている。半導体素子のベアチップ２０ａと２０ｂは、絶
縁層６７を間に挟んで背中合わせに配置され、絶縁層６
３、６５、６７、６９によってその周囲を覆われてい
る。

【００５６】ベアチップ２０ｂを覆う絶縁層６３は、ベ
アチップ２０ｂの複数の電極２１ｂと２２ｂに対応する
箇所に複数のビアホール７２ｃと７２ｄを有している。
電極２１ｂと２２ｂは、それぞれビアホール７２ｃと７
２ｄから露出している。絶縁層６３の下面に形成された
導電層６２は、ビアホール７２ｃと７２ｄを介してベア
チップ２０ｂの電極２１ｂと２２ｂにそれぞれ接触して
おり、その結果、導電層６２はその所定箇所において電
極２１ｂ、２２ｂに電気的に接続されている。

【００５７】同様に、ベアチップ２０ａを覆う絶縁層６
９は、ベアチップ２０ａの複数の電極２１ａと２２ａに
対応する箇所にビアホール７２ａと７２ｂを有してい
る。電極２１ａと２２ａは、それぞれビアホール７２ａ
と７２ｂから露出している。絶縁層６９の上面に形成さ
れた導電層７０は、ビアホール７２ａと７２ｂを介して
ベアチップ２０ａの電極２１ａと２２ａにそれぞれ接触
しており、その結果、導電層７０はその所定箇所におい
て電極２１ａ、２２ａに電気的に接続されている。

【００５８】プリント配線板６０は、それを貫通するス
ルーホール７３ａと７３ｂをベアチップ２０ａと２０ｂ
の周囲に有している。スルーホール５１ａと５１ｂの内
壁には、導電層７４ａと７４ｂがそれぞれ形成されてお
り、それら導電層７４ａと７４ｂにより、最外層の二つ
の導電層６２と７０は互いに電気的に接続されている。
こうして、ベアチップ２０ａの電極２１ａとベアチップ
２０ｂの電極２１ｂとが互いに電気的に接続されてい
る。

【００５９】以上述べたように、本発明の第３実施形態
のマルチチップ・モジュールにおいても、半導体素子の
ベアチップ２０ａを覆う絶縁層６９に、ベアチップ２０
ａの接続用電極２１ａと２２ａを露出させる複数のビア
ホール７２ａと７２ｂが形成され、ベアチップ２０ｂを
覆う絶縁層６３に、ベアチップ２０ｂの接続用電極２１
ｂと２２ｂを露出させる複数のビアホール７２ｃと７２
ｄが形成されている。そして、ベアチップ２０ａの電極
２１ａと２２ａはビアホール７２ａと７２ｂを介して導
電層７０に電気的に接続され、ベアチップ２０ｂの電極
２１ｂと２２ｂはビアホール７２ｃと７２ｄを介して導
電層６２に電気的に接続されている。その結果、上述し
た第２実施形態の場合と同じ効果が得られる。

【００６０】さらに、半導体素子のベアチップ２０ａと
２０ｂを背中合わせにしてプリント配線板６０内に埋設
されているので、第２実施形態の場合に比べて一層の小
型化が達成できる利点がある。

【００６１】なお、上記第１〜第３の実施形態のプリン
ト配線板１０、４０、６０の内部構成は、あくまで例と
して示したものであり、少なくとも一つの半導体素子の
ベアチップが埋設されていさえすれば、それらの層構造
は任意に変更できるものである。また、上記第２および
第３の実施形態において、第１実施形態と同様に、半導
体素子のパッケージ付きチップや他の電子回路部品を搭
載してもよいことは言うまでもない。

【００６２】

【発明の効果】以上説明したように、本発明のプリント
配線板およびマルチチップ・モジュールによれば、ワイ
ヤボンディングやフリップチップボンディングのような
専用設備を要するボンディング工程を経由せずに、埋設
された半導体素子のベアチップへの電気的接続を行うこ
とができる。よって、埋設された半導体素子のベアチッ
プに対するボンディング工程を簡略化できる。

【００６３】また、埋設された半導体素子のベアチップ
を覆う絶縁層上に、そのベアチップと重なるように導電
層を配置したり他の電子回路部品を実装したりすること
もできる。よって、電子回路部品の実装密度を向上でき
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態のマルチチップ・モジュ
ールの構成を示す要部断面図である。

【図２】本発明の第１実施形態のマルチチップ・モジュ
ールの製造方法を示す要部断面図である。

【図３】本発明の第２実施形態のマルチチップ・モジュ
ールの構成を示す要部断面図である。

【図４】本発明の第３実施形態のマルチチップ・モジュ
ールの構成を示す要部断面図である。

【符号の説明】

１０、４０、６０ プリント配線板 １１ プリント配線板のコア １２、１４、１６、１８、４１、４３、４５、４７、４
９、６１、６３、６５、６７、６９、７１ 絶縁層 １３、１５、１７、４２、４４、４６、４８、５２ａ、
５２ｂ、６２、６４、６６、６８、７０、７４ａ、７４
ｂ 導電層 １９ａ、１９ｂ、１９ｃ、５０ａ、５０ｂ、５０ｃ、５
０ｄ、７２ａ、７２ｂ、７２ｃ、７２ｄ ビアホール ２０、２０ａ、２０ｂ 半導体素子のベアチップ ２１、２１ａ、２１ｂ、２２、２２ａ、２２ｂ ベアチ
ップの接続用電極 ３０ 半導体素子のパッケージ付きチップ ３１ パッケージ付きチップの接続用リード ５１ａ、５１ｂ、７３ａ、７３ｂ スルーホール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 3/46

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の接続用電極を有する半導体素子の
   第１ベアチップと、 前記第１ベアチップを覆う第１絶縁層と、 前記第１絶縁層上に形成された第１導電層とを備え、 前記第１絶縁層は、前記第１ベアチップの接続用電極を
   露出させる第１群のビアホールを有しており、しかも、
   前記接続用電極は、前記第１群のビアホールを介して前
   記第１導電層の対応する箇所に電気的に接続されている
   ことを特徴とするプリント配線板。
2. 【請求項２】 複数の接続用電極を有する半導体素子の
   第２ベアチップを、前記プリント配線板の前記第１ベア
   チップと同じ側に備えており、 前記第１絶縁層は、前記第２ベアチップを覆っていると
   共に、前記第２ベアチップの接続用電極を露出させる第
   ２群のビアホールを有しており、 しかも、前記第２ベアチップの接続用電極は、前記第２
   群のビアホールを介して前記第１導電層の対応する箇所
   に電気的に接続されている請求項１に記載のプリント配
   線板。
3. 【請求項３】 複数の接続用電極を有する半導体素子の
   第２ベアチップを、前記プリント配線板の前記第１ベア
   チップと反対側に備えており、 前記第２ベアチップは、第２絶縁層によって覆われると
   共に、その第２絶縁層の上には第２導電層が形成されて
   おり、 しかも、前記第２絶縁層は、前記第２ベアチップの接続
   用電極を露出させる第２群のビアホールを有していて、
   前記第２ベアチップの接続用電極は、前記第２群のビア
   ホールを介して前記第２導電層の対応する箇所に電気的
   に接続されている請求項１に記載のプリント配線板。
4. 【請求項４】 プリント配線板と、 前記プリント配線板の内部に埋設された、複数の接続用
   電極を有する半導体素子の第１ベアチップとを備え、 前記第１ベアチップを覆う前記プリント配線板の第１絶
   縁層が、前記第１ベアチップの接続用電極を露出させる
   第１群のビアホールを有しており、 しかも、前記第１ベアチップの接続用電極は、前記第１
   群のビアホールを介して、前記第１絶縁層上に形成され
   た前記プリント配線板の第１導電層の対応する箇所に電
   気的に接続されていることを特徴とするマルチチップ・
   モジュール。
5. 【請求項５】 前記プリント配線板の外部に実装され
   た、複数の接続用リードを有する半導体素子のパッケー
   ジ付きチップをさらに備えており、 前記パッケージ付きチップの接続用リードは、前記第１
   導電層の対応する箇所に電気的に接続されている請求項
   ４に記載のマルチチップ・モジュール。
6. 【請求項６】 複数の接続用電極を有する半導体素子の
   第２ベアチップが、前記プリント配線板の前記第１ベア
   チップと同じ側にさらに設けられており、 前記第１絶縁層は、前記第２ベアチップを覆っていると
   共に、前記第２ベアチップの接続用電極を露出させる第
   ２群のビアホールを有しており、 前記第２ベアチップの接続用電極は、前記第２群のビア
   ホールを介して前記第１導電層の対応する箇所に電気的
   に接続されている請求項４または５に記載のマルチチッ
   プ・モジュール。
7. 【請求項７】 前記第１および第２のベアチップは、前
   記第１導電層を介して互いに電気的に接続されている請
   求項６に記載のマルチチップ・モジュール。
8. 【請求項８】 複数の接続用電極を有する半導体素子の
   第２ベアチップが、前記プリント配線板の前記第１ベア
   チップと反対側にさらに設けられており、 前記第２ベアチップは、前記プリント配線板の第２絶縁
   層によって覆われると共に、その第２絶縁層の上には前
   記プリント配線板の第２導電層が形成されており、 前記第２絶縁層は、前記第２ベアチップの接続用電極を
   露出させる第２群のビアホールを有していて、前記第２
   ベアチップの接続用電極は、前記第２群のビアホールを
   介して前記第２導電層の対応する箇所に電気的に接続さ
   れている請求項４または５に記載のマルチチップ・モジ
   ュール。
9. 【請求項９】 前記第１および第２のベアチップは、前
   記プリント配線板を貫通するスルーホールを介して互い
   に電気的に接続されている請求項８に記載のマルチチッ
   プ・モジュール。
10. 【請求項１０】 前記第１および第２のベアチップは、
    互いに背中合わせになるように配置されている請求項８
    または９に記載のマルチチップ・モジュール。