JP2001194429A - 実装検査装置及び実装検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 試験カード１枚当たりに要するバウンダ
リスキャンテストを行うための準備の手間を少なくする
ことによって、複数枚の試験カードをテストする場合で
も、そのテスト時間を短縮すること。 【解決手段】 実装検査が行われる試験カード１０４ａ
が挿抜自在に格納され、この格納された試験カード１０
４ａを任意にコネクタに接続することが可能な複数のス
ロット１０２ａ〜１０２ｎと、この各スロット１０２ａ
〜１０２ｎと上記コネクタを介して配線接続され、この
配線を介して実装検査信号をコネクタに接続されたカー
ド１０４ａへ出力する冶具部１０３とを備え、複数のカ
ード１０４ａを、一旦、各スロット１０２ａ〜１０２ｎ
に挿入し、この中の１枚をコネクタに接続した後、検査
信号を生成して実装検査を行い、この実装検査後のカー
ド１０４ａをコネクタから外す一連の処理を繰り返し
て、全てのカード１０４ａの実装検査を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、国際標準規格であ
るＪＴＡＧ規格であってプリント基板の実装検査を行う
ためのバウンダリスキャンテストによって、移動体通信
システムにおける基地局装置等に搭載されるプリント基
板の実装検査を行う実装検査装置及び実装検査方法に関
する。

【０００２】

【従来の技術】従来、この種の実装検査装置及び実装検
査方法としては、特開平８−２７４８２１号公報に記載
されているものがある。

【０００３】図４は、従来のバウンダリスキャンテスト
によるプリント基板の実装検査を行うためのシステム構
成図である。

【０００４】この図４に示すように、図示せぬプリント
基板に複数の電子部品が実装されて所定の配線が行われ
た試験カード４０１に、バウンダリスキャンテスト用冶
具４０２を接続し、この冶具４０２にパソコン（パーソ
ナルコンピュータ）４０３を接続する。

【０００５】このような構成によって、パソコン４０３
の制御に応じて冶具４０２から試験カード４０１に、試
験カード４０１を動作させるに必要な電源クロックや、
テストを行うためのＪＴＡＧ規格のＴＤＩ，ＴＤＯ，Ｔ
ＭＳ，ＴＣＫ，ＴＲＳＴの各信号を出力することによっ
て、次に記述するバウンダリスキャンテストを行う。

【０００６】まず、パソコン４０３から冶具４０２に、
バウンダリスキャンテストの試験データを送出する。こ
のデータは、ＴＤＩ信号を通して試験カード４０１に送
られる。これによって、試験カード４０１内でバウンダ
リスキャンテストが行われ、このテスト結果が冶具４０
２を介してパソコン４０３に送出されることによりテス
ト結果が表示される。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
装置においては、試験カード４０１のバウンダリスキャ
ンテストを行う場合に、試験カード４０１を１枚ずつ冶
具４０２に接続してテストを行った後、着脱を行う作業
が必要となるため、テストを行うための作業に時間がか
かり、試験カード４０１の数が増えるほどにテストに多
大な時間を要するという問題がある。

【０００８】本発明はかかる点に鑑みてなされたもので
あり、試験カード１枚当たりに要するバウンダリスキャ
ンテストを行うための準備の手間を少なくすることによ
って、複数枚の試験カードをテストする場合でも、その
テスト時間を短縮することができる実装検査装置及び実
装検査方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の実装検査装置
は、配線接続された電子部品の実装検査が行われる被試
験手段が挿抜自在に格納され、この格納された前記被試
験手段を任意にコネクタに接続することが可能な複数の
スロット手段と、この複数のスロット手段と前記コネク
タを介して配線接続され、この配線を介して前記実装検
査を行うための検査信号を前記コネクタに接続された被
試験手段へ出力する検査信号生成手段と、を具備する構
成を採る。

【００１０】この構成によれば、複数のスロット手段の
全てに一旦被試験手段をコネクタが接続されないように
格納しておき、この格納された中から１つずつ、被試験
手段をコネクタに接続して実装検査を実施することがで
きるので、複数の被試験手段を実装検査する場合に、そ
の準備の手間を少なくすることができ、これによって、
実装検査時間を短縮することができる。

【００１１】本発明の実装検査装置は、上記構成におい
て、スロット手段は、格納された被試験手段を押し込む
ことによりコネクタに接続できる構造を具備する構成を
採る。

【００１２】この構成によれば、被試験手段を容易にコ
ネクタに接続することができる。

【００１３】本発明の実装検査装置は、上記構成におい
て、被試験手段が、プリント基板である構成を採る。

【００１４】この構成によれば、プリント基板の実装検
査を短時間で容易に行うことができる。

【００１５】本発明の実装検査方法は、配線接続された
電子部品の実装検査が行われる被試験手段が挿抜自在に
格納され、この格納された前記被試験手段を任意にコネ
クタに接続することが可能な複数のスロット手段と、こ
の複数のスロット手段と前記コネクタを介して配線接続
され、この配線を介して前記実装検査を行うための検査
信号を前記コネクタに接続された被試験手段へ出力する
検査信号生成手段とを具備し、複数の前記被試験手段
を、一旦、前記複数のスロット手段に挿入し、この挿入
された中の１つの被試験手段を前記コネクタに接続した
後、前記検査信号生成手段から前記検査信号を生成して
前記実装検査を行い、この実装検査が行われた被試験手
段を前記コネクタから外す一連の処理を繰り返すことに
よって、前記挿入された全ての被試験手段の実装検査を
行うようにした。

【００１６】この方法によれば、複数の被試験手段を実
装検査する場合に、その準備の手間を少なくすることが
でき、これによって、実装検査時間を短縮することがで
きる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００１８】（実施の形態）図１は、本発明の実施の形
態に係る実装検査装置の外観構成図である。

【００１９】この図１に示す実装検査装置１００は、装
置１００に電源を供給する電源部１０１と、第１〜第ｎ
スロット１０２ａ〜１０２ｎと、バウンダリスキャンテ
スト用冶具部１０３とを備えて構成されている。

【００２０】各スロット１０２ａ〜１０２ｎは、試験カ
ード１０４ａを挿抜自在に格納するものであり、図２に
示すように、バックプレーンボードの信号配線１０５〜
１０９によってバウンダリスキャンテスト用冶具部１０
３と接続されている。

【００２１】試験カード１０４ａは、図示せぬプリント
基板に複数の電子部品が実装されて所定の配線が行われ
たバウンダリスキャンテスト対象のカードであり、各ス
ロット１０２ａ〜１０２ｎに挿入した後、更に奥側に押
し込むことによって、図２に示すように信号配線１０５
〜１０９に接続されるようになっている。この接続は、
試験カード１０４ａと、各スロット１０２ａ〜１０２ｎ
との図示せぬコネクタ同士が勘合されることによって行
われるようになっている。

【００２２】バウンダリスキャンテスト用冶具部１０３
は、バウンダリスキャンテスト用ソフトが搭載されたパ
ソコン１０６を接続する図１に示すＩ／Ｆ（インタフェ
ース）部１１０を備え、このＩ／Ｆ部１１０に接続され
たパソコン１１１の制御に応じて、テストを行うための
ＪＴＡＧ規格のＴＤＩ，ＴＤＯ，ＴＭＳ，ＴＣＫ，ＴＲ
ＳＴの各信号を、信号配線１０５〜１０９を介して、ス
ロット１０２ａ〜１０２ｎに差し込まれて配線接続され
た試験カード１０４ａへ出力するものである。

【００２３】このような実装検査装置１００を用いた図
２に示す複数の試験カード１０４ａ〜１０４ｎのバウン
ダリスキャンテストの動作を、図３のフロー図を参照し
て説明する。

【００２４】まず、ステップＳＴ３０１において、全て
のスロット１０２ａ〜１０２ｎに、各試験カード１０４
ａ〜１０４ｎを挿入する。この際、コネクタ同士の接続
は行わない。

【００２５】次に、ステップＳＴ３０２において、挿入
された中の１枚の試験カード１０４ａをスロットの奥ま
で差し込んでコネクタ同士の接続を行う。

【００２６】ステップＳＴ３０３において、パソコン１
１１のソフトを起動することによって冶具部１０３へバ
ウンダリスキャンテストの制御信号を出力する。これに
よってＴＤＩ，ＴＤＯ，ＴＭＳ，ＴＣＫ，ＴＲＳＴの各
信号が、信号配線１０５〜１０９を介して、スロット１
０２ａに差し込まれて配線接続された試験カード１０４
ａへ出力され、バウンダリスキャンテストが実施され
る。

【００２７】ステップＳＴ３０４において、そのテスト
が実施された試験カード１０４ａをスロット１０２ａか
ら抜き取り、ステップＳＴ３０５において、次の試験カ
ード１０４ｂをスロット１０２ｂに差し込んでコネクタ
接続する。

【００２８】この後、全スロットが終了したかどうかを
判断し（ＳＴ３０６）、全スロット終了していなければ
ステップＳＴ３０３に戻って、バウンダリスキャンテス
トを実施する。このようなステップＳＴ３０３〜ＳＴ３
０５までの作業工程を全スロット１０２ａ〜１０２ｎ分
の試験カード１０４に対して実施し、全てのスロット１
０２ａ〜１０２ｎ分の検査が終了したら、全スロット１
０２ａ〜１０２ｎに対して試験カードを入れ換える（Ｓ
Ｔ３０７）。

【００２９】このように、本実施の形態の実装検査装置
１００によれば、複数のスロット１０２ａ〜１０２ｎの
全てに一旦試験カード１０４ａ〜１０４ｎをコネクタが
接続されないように挿入しておき、この挿入された中か
ら１枚づつ、スロット１０２ａ〜１０２ｎのコネクタに
接続してバウンダリスキャンテストを実施するようにし
たので、複数枚の試験カード１０４ａ〜１０４ｎをテス
トする場合に、その準備の手間を少なくすることがで
き、これによって、テスト時間を短縮することができ
る。

【００３０】このようにテスト時間を短縮することがで
きるので、例えば、商品量産時に、工場にて実施するバ
ウンダリスキャンテストの時間が短縮され、これによっ
て商品のコストダウンを図ることができる。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
試験カード１枚当たりに要するバウンダリスキャンテス
トを行うための準備の手間を少なくすることによって、
複数枚の試験カードをテストする場合でも、そのテスト
時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る実装検査装置の外観
構成図

【図２】上記実施の形態に係る実装検査装置におけるバ
ックプレーンボードの信号配線図

【図３】上記実施の形態に係る実装検査装置の動作を説
明するためのフロー図

【図４】従来のバウンダリスキャンテストによるプリン
ト基板の実装検査を行うためのシステム構成図

【符号の説明】

１００ 実装検査装置 １０２ａ〜１０２ｎ スロット １０３ バウンダリスキャンテスト用冶具部 １０４ａ〜１０４ｎ 試験カード １０５〜１０９ 信号配線 １１０ Ｉ／Ｆ部 １１１ パソコン

Claims (4)

【特許請求の範囲】
1. 【請求項１】 配線接続された電子部品の実装検査が行
   われる被試験手段が挿抜自在に格納され、この格納され
   た前記被試験手段を任意にコネクタに接続することが可
   能な複数のスロット手段と、この複数のスロット手段と
   前記コネクタを介して配線接続され、この配線を介して
   前記実装検査を行うための検査信号を前記コネクタに接
   続された被試験手段へ出力する検査信号生成手段と、を
   具備することを特徴とする実装検査装置。
2. 【請求項２】 スロット手段は、格納された被試験手段
   を押し込むことによりコネクタに接続できる構造を具備
   することを特徴とする請求項１記載の実装検査装置。
3. 【請求項３】 被試験手段が、プリント基板であること
   を特徴とする請求項１記載の実装検査装置。
4. 【請求項４】 配線接続された電子部品の実装検査が行
   われる被試験手段が挿抜自在に格納され、この格納され
   た前記被試験手段を任意にコネクタに接続することが可
   能な複数のスロット手段と、この複数のスロット手段と
   前記コネクタを介して配線接続され、この配線を介して
   前記実装検査を行うための検査信号を前記コネクタに接
   続された被試験手段へ出力する検査信号生成手段とを具
   備し、複数の前記被試験手段を、一旦、前記複数のスロ
   ット手段に挿入し、この挿入された中の１つの被試験手
   段を前記コネクタに接続した後、前記検査信号生成手段
   から前記検査信号を生成して前記実装検査を行い、この
   実装検査が行われた被試験手段を前記コネクタから外す
   一連の処理を繰り返すことによって、前記挿入された全
   ての被試験手段の実装検査を行うことを特徴とする実装
   検査方法。