CN111752780B - 一种服务器jtag部件自适应互连系统、方法 - Google Patents

一种服务器jtag部件自适应互连系统、方法 Download PDF

Info

Publication number
CN111752780B
CN111752780B CN202010537994.6A CN202010537994A CN111752780B CN 111752780 B CN111752780 B CN 111752780B CN 202010537994 A CN202010537994 A CN 202010537994A CN 111752780 B CN111752780 B CN 111752780B
Authority
CN
China
Prior art keywords
jtag
component
programmable device
link
tdo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010537994.6A
Other languages
English (en)
Other versions
CN111752780A (zh
Inventor
黄炎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010537994.6A priority Critical patent/CN111752780B/zh
Publication of CN111752780A publication Critical patent/CN111752780A/zh
Priority to US17/923,669 priority patent/US11953550B2/en
Priority to PCT/CN2021/076838 priority patent/WO2021248933A1/zh
Application granted granted Critical
Publication of CN111752780B publication Critical patent/CN111752780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种服务器JTAG部件自适应互连系统、方法,所述系统包括JTAG主器件、可编程器件、若干JTAG部件；可编程器件，用于按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试；将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上形成JTAG互联链路。减少电平转换器，降低硬件成本。点对点设计减少设计复杂度。将部件自适应增加到JTAG链中，减少设计难度和人工干预。

Description

一种服务器JTAG部件自适应互连系统、方法
技术领域
本发明涉及服务器JTAG链路设计技术领域，具体涉及一种服务器JTAG部件自适应互连系统、方法。
背景技术
随着技术的发展，当前服务器硬件规模越来越大，每个系统，主板、子卡、背板的配置灵活多样，比如，某槽位子卡是否安装，安装什么型号的子卡等具体系统配置都是可变的，因此，把支持JTAG的部件全部连接到JTAG链中的难度非常的大。
现有技术中，JTAG主器件通过JTAG链路连接PCH、CPU0、CPU1。在链路中，使用多个电平转换芯片来达转换电平。这种JTAG链路，只能连接PCH、CPU0、CPU1，覆盖器件很少,不能根据系统板卡配置自适应将支持JTAG的部件连接到JTAG链中；有多个电平转换器，成本较高；布线需要按菊花链设计，对PCB设计要求高；JTAG链路无法自动选择合适的速率，当速率过高时，JTAG链路无法扫通，也无法测试。
现有技术的缺点主要为：JTAG链路只覆盖PCH、CPU0、CPU1，部件较少，不能自适应将多个部件的连接到JTAG链中；JTAG链路布线、布局难度大；使用分立多，硬件成本大；JTAG链路无法自适应选择合适的速率。
发明内容
针对系统里JTAG部件的覆盖率低；硬件设计难度大；以及JTAG链路无法自适应选择合适的速率的问题，本发明提供一种服务器JTAG部件自适应互连系统、方法。
本发明的技术方案是：
第一方面，本发明技术方案提供一种服务器JTAG部件自适应互连系统，包括JTAG主器件、可编程器件、若干JTAG部件；
若干JTAG部件分别与可编程器件连接；
可编程器件，用于按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试；并将测试正常的JTAG部件连接，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。可编程器件将服务器上JTAG部件侦测出来，并将JTAG部件加入到JTAG链上来。
进一步的，可编程器件，还用于对JTAG通道测试后形成JTAG测试链路进行压力测试。并将压力测试正常的前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在CPLD内串联起来，并将第一个JTAG部件的TDI信号与最后一个JTAG部件的TDO信号分别连接到JTAG主器件的TDI、TDO信号上，形成JTAG互联链路。
进一步的，可编程器件，具体用于模拟JTAG的时序，逐一将每个连接在可编程器件上的JTAG部件的JTAG TAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中；还用于模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出形成JTAG测试链路。可编程器件模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件，发出TMS、TRST、TCK、TDI信号进行测试。
进一步的，可编程器件，用于将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对来判断JTAG测试链路是否正常；通道异常的JTAG部件，可能是硬件故障，也可能是不在位。还用于在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率。可编程器件在侦测中选择不同的速率，用于识别链路中最大可以支持的JTAG速率。并将此链路最大速率调整为链路上所有JTAG部件所支持的最大速率的最小值或更低速率。
进一步的，JTAG主器件与可编程器件通过JTAG信号接口连接，用于控制可编程器件将任意JTAG部件添加到JTAG互联链路中或从JTAG互联链路中剔除；
JTAG主器件与可编程器件通过通信接口连接，用于通过可编程器件建立起来的自适应互联对服务器的JTAG互联链路进行测试；还用于通过通信接口读取可编程器件中关于JTAG互联链路中的信息。
第二方面，本发明技术方案提供一种服务器JTAG部件自适应互连方法，包括如下步骤：
可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试形成JTAG测试链路；
将测试正常的JTAG部件相连形成JTAG互联链路，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来，并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。
进一步的，将测试正常的JTAG部件相连形成JTAG互联链路的步骤之前还包括：
可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试。
进一步的，可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试的步骤包括：
可编程器件模拟JTAG的时序，逐一将每个连接在可编程器件上的JTAG部件的JTAGTAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中，此时每个JTAG部件的TDI和TDO之间形成最短的串行路径；
可编程器件模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出，形成JTAG测试链路。
进一步的，可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试的步骤包括：
可编程器件将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；
将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对，若一致时，JTAG测试链路正常；否则JTAG测试链路异常。
进一步的，可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试的步骤还包括：
在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率。
从以上技术方案可以看出，本发明具有以下优点：1)减少电平转换器，降低硬件成本。2)将JTAG的菊花链设计，简化成为点对点设计，减少设计复杂度。3)将部件自适应增加到JTAG链中，减少设计难度和人工干预。4)可以通过JTAG主器件与可编程器件的通信接口控制可编程器件，任意将组件添加到JTAG链中，也可以从JTAG链中剔除。5)增升了JTAG测试工具覆盖率，可以研发测试、生产测试中应用，提高研发测试效率，提高生产良率。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的TDI、TDO信号在可编程器件中的处理方式示意图。
图2是本发明一个实施例提供的TMS、TRST、TCK信号在可编程器件中的处理方式示意图。
图3是本发明一个实施例提供的测试PCIe卡a和背板A时的TDI、TDO信号拓扑。
图4是本发明一个实施例提供的测试PCIe卡a和背板A时的TMS、TRST、TCK信号拓扑。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
英文缩写：CPLD，英文全称：Complex Programmable Logic Device，中文全称：复杂可编程逻辑器件
英文缩写：JTAG，英文全称：Joint Test Action Group，中文全称：联合测试工作组，是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。
英文缩写：TAP，英文全称：TEST ACCESS PORT，中文全称：测试访问接口。
英文缩写：Shift-DR，英文全称：shift Data Register，中文全称：数据寄存器移位状态，为TAP控制器状态机跳转图中的一个状态，在这个状态中，由TCK驱动，每一个时钟周期，被连接在TDI和TDO之间的数据寄存器将从TDI接收一位数据，同时通过TDO输出一位数据。
英文缩写：IO，英文全称：input/output，中文全称：输入输出。
TDI：测试数据输入，数据通过TDI输入JTAG口；
TDO：测试数据输出，数据通过TDO从JTAG口输出；
TMS：测试模式选择，TMS用来设置JTAG口处于某种特定的测试模式。
TRST：测试复位，输入引脚，低电平有效，可选引脚；
TCK：测试时钟输入。
BYPASS指令和BYPASS寄存器：BYPASS寄存器是一个一位的移位寄存器。
实施例一
本发明实施例提供一种服务器JTAG部件自适应互连系统，包括JTAG主器件、可编程器件、若干JTAG部件；
若干JTAG部件分别与可编程器件连接；
可编程器件，用于按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试；并将测试正常的JTAG部件连接，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。可编程器件将服务器上JTAG部件侦测出来，并将JTAG部件加入到JTAG链上来。
实施例二
本实施例中可编程器件选择CPLD进行详细的说明，本发明实施例提供一种服务器JTAG部件自适应互连系统，包括JTAG主器件、CPLD、若干JTAG部件；
若干JTAG部件分别与CPLD连接；
CPLD，用于按照JTAG协议模拟JTAG时序，逐一对连接在CPLD上的JTAG部件的JTAG通道进行测试；并将测试正常的JTAG部件连接，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在CPLD内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。需要说明的是，将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，在这里，JTAG主器件的TDI信号实际上式输出信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，在这里JTAG主器件的TDO信号实际是输入信号。
需要说明的是，CPLD，还用于对JTAG通道测试后形成JTAG测试链路进行压力测试并将压力测试正常的前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在CPLD内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。
CPLD，具体用于模拟JTAG的时序，逐一将每个连接在CPLD上的JTAG部件的JTAGTAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中；还用于模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出形成JTAG测试链路。CPLD模拟JTAG时序，逐一对连接在CPLD上的JTAG部件，发出TMS、TRST、TCK、TDI信号进行测试。通过BYPASS指令，可以将BYPASS寄存器连接到TDI和TDO之间。在不需要进行任何测试的时候，将BYPASS寄存器连接在TDI和TDO之间，在TDI和TDO之间提供一条长度最短的串行路径。
CPLD，用于将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对来判断JTAG测试链路是否正常；通道异常的JTAG部件，可能是硬件故障，也可能是不在位。在这里，串行数据码流为特定的串行数据，可以是连续若干个0跳变为1、连接若干个1跳变为0的串行数据，比如0000…01、1111…10，或其他更恶劣的码形，以增加链路信号质量的压力。
CPLD，还用于在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率。CPLD在侦测中选择不同的速率，用于识别链路中最大可以支持的JTAG速率。并将此链路最大速率调整为链路上所有JTAG部件所支持的最大速率的最小值或更低速率。
JTAG主器件与CPLD通过JTAG信号接口连接，用于控制CPLD将任意JTAG部件添加到JTAG互联链路中或从JTAG互联链路中剔除；
JTAG主器件与CPLD通过通信接口连接，用于通过CPLD建立起来的自适应互联对服务器的JTAG互联链路进行测试；还用于通过通信接口读取CPLD中关于JTAG互联链路中的信息。
当JTAG部件包括CPU0、CPU1、PCH、PCIe卡a、PCIe卡b、PCIe卡c、背板A和背板B，通过上述过程TDI、TDO信号在CPLD中的处理方式如图1所示，TMS、TRST、TCK信号在CPLD中的处理方式如图2所示。
当需要测试的JTAG互联链路上任意两个JTAG部件的信号时，只需要同时将对应两个部件添加到JTAG互联链路中(链路中可以不止这两个部件)并启动JTAG测试，即可测试对应两个部件中所有互连信号是否正常。测试PCIe卡a和背板A时的TDI、TDO信号拓扑如图3所示，测试PCIe卡a和背板A时的TMS、TRST、TCK信号拓扑如图4所示。
实施例三
本发明实施例还提供一种服务器JTAG部件自适应互连方法，包括如下步骤：
可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试形成JTAG测试链路；
将测试正常的JTAG部件相连形成JTAG互联链路，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来，并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。
将测试正常的JTAG部件相连形成JTAG互联链路的步骤之前还包括：
可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试。
需要说明的是，可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试的步骤包括：
可编程器件模拟JTAG的时序，逐一将每个连接在可编程器件上的JTAG部件的JTAGTAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中，此时每个JTAG部件的TDI和TDO之间形成最短的串行路径；
可编程器件模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出，形成JTAG测试链路。
需要说明的是，可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试的步骤包括：
可编程器件将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；
将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对，若一致时，JTAG测试链路正常；否则JTAG测试链路异常。
可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试的步骤还包括：
在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率。
上述实施例中，可编程器件可以包括CPLD、FPGA均在本发明的保护范围内。尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种服务器JTAG部件自适应互连系统，其特征在于，包括JTAG主器件、可编程器件、若干JTAG部件；
若干JTAG部件分别与可编程器件连接；
JTAG主器件通过通信接口与可编程器件连接，通过通信接口读取可编程器件中关于JTAG互联链路中的信息；
JTAG主器件通过JTAG信号接口与可编程器件连接，控制可编程器件将任意JTAG部件添加到JTAG互联链路中或从JTAG互联链路中剔除；
可编程器件，用于按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试形成JTAG测试链路，对JTAG通道测试后形成JTAG测试链路进行压力测试；将测试正常的JTAG部件相连形成JTAG互联链路，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来,并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路；
可编程器件在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率；将此链路最高速率调整为链路上所有JTAG部件所支持的最大速率的最小值。
2.根据权利要求1所述的一种服务器JTAG部件自适应互连系统，其特征在于，可编程器件，具体用于模拟JTAG的时序，逐一将每个连接在可编程器件上的JTAG部件的JTAG TAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中；还用于模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出形成JTAG测试链路。
3.根据权利要求2所述的一种服务器JTAG部件自适应互连系统，其特征在于，可编程器件，具体用于将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对来判断JTAG测试链路是否正常。
4.一种服务器JTAG部件自适应互连方法，其特征在于，包括如下步骤：
可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试形成JTAG测试链路；
可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试；在进行JTAG测试链路压力测试时通过不同的速率发送数据码流来确定JTAG互联链路支持的最高速率；
将测试正常的JTAG部件相连形成JTAG互联链路，其中，将前一个JTAG部件的TDO信号与下一个JTAG部件的TDI信号在可编程器件内串联起来，并将第一个JTAG部件的TDI信号连接到JTAG主器件的TDI信号，最后一个JTAG部件的TDO信号连接到JTAG主器件的TDO信号上，形成JTAG互联链路。
5.根据权利要求4所述的一种服务器JTAG部件自适应互连方法，其特征在于，可编程器件按照JTAG协议模拟JTAG时序，逐一对连接在可编程器件上的JTAG部件的JTAG通道进行测试的步骤包括：
可编程器件模拟JTAG的时序，逐一将每个连接在可编程器件上的JTAG部件的JTAG TAP状态机跳转到shift-IR状态，并将BYPASS命令输入到对应JTAG部件中，此时每个JTAG部件的TDI和TDO之间形成最短的串行路径；
可编程器件模拟JTAG的时序，将对应JTAG部件的JTAG TAP状态机跳转到shift-DR的状态中，对应JTAG部件的TDI的信号在一个TCK节拍之后从TDO送出，形成JTAG测试链路。
6.根据权利要求5所述的一种服务器JTAG部件自适应互连方法，其特征在于，可编程器件对JTAG通道测试后形成JTAG测试链路进行压力测试的步骤包括：
可编程器件将串行数据码流按TCK节拍通过TDI输入被测的JTAG部件；再按TCK节拍接收TDO输出的串行数据；
将通过TDI输入的串行数据码流与接收到的TDO输出的串行数据进行比对，若一致时，JTAG测试链路正常；否则JTAG测试链路异常。
CN202010537994.6A 2020-06-12 2020-06-12 一种服务器jtag部件自适应互连系统、方法 Active CN111752780B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010537994.6A CN111752780B (zh) 2020-06-12 2020-06-12 一种服务器jtag部件自适应互连系统、方法
US17/923,669 US11953550B2 (en) 2020-06-12 2021-02-19 Server JTAG component adaptive interconnection system and method
PCT/CN2021/076838 WO2021248933A1 (zh) 2020-06-12 2021-02-19 一种服务器jtag部件自适应互连系统、方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010537994.6A CN111752780B (zh) 2020-06-12 2020-06-12 一种服务器jtag部件自适应互连系统、方法

Publications (2)

Publication Number Publication Date
CN111752780A CN111752780A (zh) 2020-10-09
CN111752780B true CN111752780B (zh) 2023-03-21

Family

ID=72675219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010537994.6A Active CN111752780B (zh) 2020-06-12 2020-06-12 一种服务器jtag部件自适应互连系统、方法

Country Status (3)

Country Link
US (1) US11953550B2 (zh)
CN (1) CN111752780B (zh)
WO (1) WO2021248933A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752780B (zh) * 2020-06-12 2023-03-21 苏州浪潮智能科技有限公司 一种服务器jtag部件自适应互连系统、方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754760B1 (en) * 2000-08-21 2004-06-22 Xilinx, Inc. Programmable interface for a configurable system bus
US7191265B1 (en) * 2003-04-29 2007-03-13 Cisco Technology, Inc. JTAG and boundary scan automatic chain selection
US7383478B1 (en) * 2005-07-20 2008-06-03 Xilinx, Inc. Wireless dynamic boundary-scan topologies for field
CN101324653B (zh) * 2008-07-24 2010-12-01 杭州华三通信技术有限公司 边界扫描测试连接装置、方法以及系统
CN101937382B (zh) 2010-09-02 2012-05-30 中国电子科技集团公司第三十八研究所 基于jtag的多片微处理器同步调试方法
US8576570B2 (en) * 2011-03-21 2013-11-05 NCS Technologies, Inc. Adaptive computing system with modular control, switching, and power supply architecture
US9110142B2 (en) * 2011-09-30 2015-08-18 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-IC devices
CN102436385A (zh) * 2011-11-15 2012-05-02 电子科技大学 一种可编程逻辑器件配置文件在线更新装置
US9171110B2 (en) * 2012-06-27 2015-10-27 International Business Machines Corporation Accelerating functional verification of an integrated circuit
US9547034B2 (en) * 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
CN104111400A (zh) * 2014-06-19 2014-10-22 中国航天科工集团第三研究院第八三五七研究所 一种jtag链互联方法
CN105548863B (zh) * 2015-12-29 2018-04-17 广州慧睿思通信息科技有限公司 一种板级多芯片jtag链互联的结构及方法
US11108830B2 (en) * 2018-03-13 2021-08-31 Avago Technologies International Sales Pte. Limited System for coordinative security across multi-level networks
US10608640B1 (en) * 2019-05-10 2020-03-31 Achronix Semiconductor Corporation On-chip network in programmable integrated circuit
CN111752780B (zh) * 2020-06-12 2023-03-21 苏州浪潮智能科技有限公司 一种服务器jtag部件自适应互连系统、方法

Also Published As

Publication number Publication date
WO2021248933A1 (zh) 2021-12-16
US20230184831A1 (en) 2023-06-15
CN111752780A (zh) 2020-10-09
US11953550B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
EP1266236B1 (en) System and method for testing signal interconnections using built-in self test
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
US5708773A (en) JTAG interface system for communicating with compliant and non-compliant JTAG devices
EP0367710B1 (en) Diagnostics of a board containing a plurality of hybrid electronic components
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
CN103376340B (zh) 一种转接板、多平台串行测试系统及方法
CN112345925B (zh) 扫描链控制电路
CN102142911A (zh) 通信设备和通信测试方法
CN114563691B (zh) 一种集成电路高速数字接口通用检测装置及方法
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
CA2253968C (en) Large-scale integrated circuit and method for testing a board of same
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
CN111752780B (zh) 一种服务器jtag部件自适应互连系统、方法
US20090228751A1 (en) method for performing logic built-in-self-test cycles on a semiconductor chip and a corresponding semiconductor chip with a test engine
US6260166B1 (en) Observability register architecture for efficient production test and debug
CN100439930C (zh) 产品容错性测试方法及其故障插入装置
US11009547B2 (en) Device and method for testing a computer system
CN113990382B (zh) 片上系统芯片、测试方法及测试系统
CN114781304A (zh) 一种芯片的引脚状态控制方法、系统、芯片以及上位机
CN112345924B (zh) 扫描链控制电路
CN114609510A (zh) 用于处理器的测试控制电路以及测试控制方法
JP2001507809A (ja) コアのテスト制御
Nejedlo IBIST/spl trade/(interconnect built-in-self-test) architecture and methodology for PCI Express
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN112527710A (zh) 一种jtag数据捕获分析系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant