JP2001176214A - 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置 - Google Patents

誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置

Info

Publication number
JP2001176214A
JP2001176214A JP35373299A JP35373299A JP2001176214A JP 2001176214 A JP2001176214 A JP 2001176214A JP 35373299 A JP35373299 A JP 35373299A JP 35373299 A JP35373299 A JP 35373299A JP 2001176214 A JP2001176214 A JP 2001176214A
Authority
JP
Japan
Prior art keywords
error
data
memory
position information
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35373299A
Other languages
English (en)
Inventor
Taisuke Nishimura
泰典 西村
Masahiko Katada
雅彦 片田
Manabu Nasu
学 那須
Kazuto Asai
一人 浅井
Hiroyuki Hieda
裕之 稗田
Hajime Kawasaki
一 川崎
Katsuhiko Fukuda
克彦 福田
Sayuri Tanaka
小百合 田中
Takumi Komai
巧 駒井
Tatsuya Yamamoto
達哉 山本
Shinichi Usunaga
信一 碓永
Mitsuhiro Kajitani
光弘 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Peripherals Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Peripherals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Peripherals Ltd filed Critical Fujitsu Ltd
Priority to JP35373299A priority Critical patent/JP2001176214A/ja
Publication of JP2001176214A publication Critical patent/JP2001176214A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【課題】 検出されたデータの誤り情報とインターリー
ブバッファのアドレスとを簡単に対応させることがで
き、誤り訂正機能を簡単且つ低コストで向上できる誤り
訂正方法並びにその方法を利用した誤り訂正装置及び磁
気テープ装置を提供することを目的とする。 【解決手段】 訂正冗長度を有するデータが格納される
第1メモリ52と、訂正冗長度を有するデータから算出
された誤り情報を格納する第2メモリ60と、第2メモ
リから誤り情報に含まれる誤り位置情報を読み出し、そ
の誤り位置情報を所定の処理に従って変換する誤り位置
情報変換部66と、変換された誤り位置情報に従って第
1メモリ52に格納されたデータの誤りを訂正する誤り
訂正部64とを有することにより上記課題を解決する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、誤り訂正方法並び
にその方法を利用した誤り訂正装置及び磁気テープ装置
に係り、特に磁気テープ媒体のような複数トラックを有
する記録媒体から読み出した訂正冗長度を有するデータ
の誤りを検出し、その誤りを訂正する誤り訂正方法並び
にその方法を利用した誤り訂正装置及び磁気テープ装置
に関する。
【0002】
【従来の技術】磁気テープ媒体は、長年の間、データ記
録媒体として利用され続けている。このような磁気テー
プ媒体は、データ誤りを発生させるいくつかの特性を有
していることが知られている。したがって、磁気テープ
媒体の記録再生を行なう磁気テープ装置は、データの信
頼性を高める為の優れた誤り訂正機能が要求される。
【0003】例えば誤り訂正機能としては、誤り訂正符
号ECC(Error Correction Cod
e)を利用することにより、データ誤りを訂正すること
が行われている。また、磁気テープ媒体上に記録される
データをインターリーブさせることにより、誤り発生条
件を緩和させることが行われている。なお、インターリ
ーブ機能とは、バースト誤り等を防止する為に連続する
データを一定の法則に従って分散記録し、再生時に元の
状態に戻す機能をいう。したがって、分散記録された状
態でバースト誤り等が生じたとしても元の状態に戻すこ
とでバースト誤りを分散することができ、誤り訂正機能
を向上させることができる。
【0004】このような磁気テープ装置として、例えば
公開特許公報「特開平7−57401」に記載のものが
知られている。この磁気テープ装置は、第1,第2,及
び第3のECC冗長度及びインターリーブを利用してデ
ータの誤り訂正機能を実現している。なお、第3のEC
C冗長度はインターリーブ後のデータに従って生成した
ECC冗長度である。
【0005】
【発明が解決しようとする課題】本来、データ誤りの訂
正は実時間で行なう必要があり、最小限の遅れで誤りの
検出及びその誤りの訂正が行われるのが望ましい。しか
しながら、従来のECC冗長度を利用してデータの誤り
を検出し、その誤りを訂正する誤り訂正装置は、データ
誤りの検出及び訂正の為に計算遅延が生じることは避け
られない。従って、データ誤りの検出及び訂正の為の計
算遅延に応じたデータバッファが必要であった。
【0006】ところで、第1及び第2のECC冗長度と
第3のECC冗長度とは、インターリーブ前又は後のデ
ータに従って生成したECC冗長度であり、データバッ
ファに格納するデータの状態が異なっている。したがっ
て、第3のECC冗長度を利用する誤り訂正機能は、イ
ンターリーブ処理に利用するインターリーブバッファを
計算遅延に応じたデータバッファとして利用することが
できなかった。
【0007】本発明は、上記の点に鑑みなされたもの
で、本発明の課題は、検出されたデータの誤り情報とイ
ンターリーブバッファのアドレスとを簡単に対応させる
ことができ、誤り訂正機能を簡単且つ低コストで向上で
きる誤り訂正方法並びにその方法を利用した誤り訂正装
置及び磁気テープ装置を提供することを目的とする。
【0008】
【課題を解決するための手段】そこで、上記課題を解決
するため、本発明は、請求項1記載に記載されるよう
に、訂正冗長度を有するデータの誤りを検出し、その誤
りを訂正する誤り訂正方法において、前記訂正冗長度を
有するデータを読み出して第1メモリに格納すると共
に、前記データの誤り情報を算出して第2メモリに格納
し、前記データの誤り情報から誤り位置情報を読み出
し、その誤り位置情報を所定の処理に従って変換し、前
記変換された誤り位置情報に従って前記第1メモリに格
納されたデータの誤りを訂正することを特徴とする。
【0009】このような誤り訂正方法は、訂正冗長度を
有するデータから誤り情報を算出して第2メモリに格納
する。この誤り情報は少なくとも誤り位置情報を含んで
おり、誤り情報から誤り位置情報を読み出す。そして、
この誤り位置情報を第1メモリに格納された訂正冗長度
を有するデータの格納位置に従って変換することによ
り、第1メモリに格納されたデータの誤りを訂正するこ
とができる。
【0010】したがって、誤り訂正の処理により生じる
計算遅延に対応させる為のデータバッファとして第1メ
モリを利用することが可能である。バースト誤り等を防
止する為に、連続するデータを所定の規則に従って並び
替え、その並び替えられたデータから生成された訂正冗
長度を有するデータの誤りを訂正するという観点から、
本発明は、前記誤り訂正方法において、前記訂正冗長度
を有するデータは所定の規則に従って並び替えられてお
り、前記第1メモリに格納する際に前記所定の規則に従
って並び替えられているデータを元の状態に並び替える
ことができる。
【0011】このような誤り訂正方法では、所定の規則
に従って並び替えられている訂正冗長度を有するデータ
が元の状態に並び替えられて第1メモリに格納されてい
るとしても、第1メモリに格納された訂正冗長度を有す
るデータの格納位置に従って変換された誤り位置情報を
利用して、第1メモリに格納されたデータの誤りを訂正
することができる。
【0012】所定の規則に従って並び返られているデー
タから算出した誤り位置情報を元の状態に並び替えられ
ているデータに対応させるという観点から、本発明は、
前記誤り訂正方法において、前記誤り位置情報を前記所
定の規則に従って並び替えられているデータと元の状態
に並び替えられたデータとの関係に基づいて変換するこ
とができる。
【0013】このような誤り訂正方法では、所定の規則
に従って並び替えられているデータと元の状態に並び替
えられたデータとの関係に基づいて、所定の規則に従っ
て並び返られているデータから算出した誤り位置情報を
変換し、元の状態に並び替えられているデータに対応し
た誤り位置情報を算出できる。訂正冗長度を有するデー
タから誤り情報を算出するという観点から、本発明は、
前記誤り訂正方法において、前記データの誤り情報は、
少なくとも誤り位置情報及び誤り値情報を含むことがで
きる。
【0014】このような誤り訂正方法では、訂正冗長度
を有するデータから誤り位置情報及び誤り値情報を含む
誤り情報を算出できる。また、上記課題を解決するた
め、本発明は、請求項2に記載されるように、訂正冗長
度を有するデータの誤りを検出し、その誤りを訂正する
誤り訂正装置において、前記訂正冗長度を有するデータ
が格納される第1メモリと、前記訂正冗長度を有するデ
ータから算出された誤り情報を格納する第2メモリと、
前記第2メモリから誤り情報に含まれる誤り位置情報を
読み出し、その誤り位置情報を所定の処理に従って変換
する誤り位置情報変換部と、前記変換された誤り位置情
報に従って前記第1メモリに格納されたデータの誤りを
訂正する誤り訂正部とを有することを特徴とする。
【0015】このような誤り訂正装置は、訂正冗長度を
有するデータから誤り情報を算出して第2メモリに格納
する。この誤り情報は少なくとも誤り位置情報を含んで
おり、誤り情報から誤り位置情報を読み出す。そして、
この誤り位置情報を第1メモリに格納された訂正冗長度
を有するデータの格納位置に従って変換することによ
り、第1メモリに格納されたデータの誤りを訂正するこ
とができる。
【0016】したがって、誤り訂正の処理により生じる
計算遅延に対応させる為のデータバッファとして第1メ
モリを利用することが可能である。バースト誤り等を防
止する為に、連続するデータを所定の規則に従って並び
替え、その並び替えられたデータから生成された訂正冗
長度を有するデータの誤りを訂正するという観点から、
本発明は、前記誤り訂正装置において、前記第1メモリ
は、所定の規則に従って並び替えられている前記訂正冗
長度を有するデータを元の状態に並び替えて格納する第
1メモリ制御部を有することができる。
【0017】このような誤り訂正装置では、所定の規則
に従って並び替えられている訂正冗長度を有するデータ
が元の状態に並び替えられて第1メモリに格納されてい
るとしても、第1メモリに格納された訂正冗長度を有す
るデータの格納位置に従って変換された誤り位置情報を
利用して、第1メモリに格納されたデータの誤りを訂正
することができる。
【0018】所定の規則に従って並び返られているデー
タから算出した誤り位置情報を元の状態に並び替えられ
ているデータに対応させるという観点から、本発明は、
前記誤り訂正装置において、前記誤り位置情報変換部
は、前記所定の規則に従って並び替えられているデータ
と元の状態に並び替えられたデータとの関係に基づいて
前記誤り位置情報を変換する演算部を有することができ
る。
【0019】このような誤り訂正装置では、所定の規則
に従って並び替えられているデータと元の状態に並び替
えられたデータとの関係に基づいて、所定の規則に従っ
て並び返られているデータから算出した誤り位置情報を
変換し、元の状態に並び替えられているデータに対応し
た誤り位置情報を算出できる。誤り訂正装置を簡単且つ
低コストで実現するという観点から、本発明は、前記誤
り訂正装置において、前記演算部は、比較器,減算器,
加算器を含むように構成することができる。
【0020】このような誤り訂正装置では、演算部を比
較器,減算器,加算器を含むように構成することにより
誤り訂正装置を簡単且つ低コストで実現できる。また、
誤り訂正装置を簡単且つ低コストで実現するという観点
から、本発明は、前記誤り訂正装置において、前記演算
部は、テーブル部,加算器を含むように構成することが
できる。
【0021】このような誤り訂正装置では、演算部を比
較器,減算器,加算器を含むように構成することにより
誤り訂正装置を簡単且つ低コストで実現できる。また、
上記課題を解決するため、本発明は、請求項3に記載さ
れるように、訂正冗長度を有するデータの誤りを検出
し、その誤りを訂正する磁気テープ装置において、前記
訂正冗長度を有するデータが格納される第1メモリと、
前記訂正冗長度を有するデータから算出された誤り情報
を格納する第2メモリと、前記第2メモリから誤り情報
に含まれる誤り位置情報を読み出し、その誤り位置情報
を所定の処理に従って変換する誤り位置情報変換部と、
前記変換された誤り位置情報に従って前記第1メモリに
格納されたデータの誤りを訂正する誤り訂正部とを有す
ることを特徴とする。
【0022】このような磁気テープ装置は、訂正冗長度
を有するデータから誤り情報を算出して第2メモリに格
納する。この誤り情報は少なくとも誤り位置情報を含ん
でおり、誤り情報から誤り位置情報を読み出す。そし
て、この誤り位置情報を第1メモリに格納された訂正冗
長度を有するデータの格納位置に従って変換することに
より、第1メモリに格納されたデータの誤りを訂正する
ことができる。したがって、誤り訂正の処理により生じ
る計算遅延に対応させる為のデータバッファとして第1
メモリを利用することが可能である。
【0023】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて説明する。図1は、本発明の磁気テープ装
置の一実施例のブロック図を示す。図1中、磁気テープ
装置100は、2つのホスト102との間でデータの授
受を行なう。具体的には、磁気テープ装置100は、磁
気テープから読み出されたデータをホスト102に転送
し、又はホスト102からのデータを磁気テープに記録
する。磁気テープ装置100は、磁気テープ動作部10
3と磁気テープ制御部104とから主に構成されてい
る。
【0024】磁気テープ動作部103は、テープ機構1
05,ライト増幅部106,リード増幅部107,及び
ドライブコントローラ108を有している。テープ機構
105は、磁気ヘッドやそれを駆動させる為の機構等か
らなる。ライト増幅部106は、磁気テープに書き込ま
れるデータを増幅する為の回路である。リード増幅器1
07は、磁気テープから読み出されたデータを増加する
為の回路である。
【0025】磁気テープ制御部104は、フォーマット
検出部109,バッファ制御部110,バッファ11
1,MPU112,データ圧縮部113,及びSCSI
プロトコルコントローラ114を有している。フォーマ
ット検出部109は、磁気テープに関するデータの各種
フォーマットを検出する為の回路である。フォーマット
検出部109は、ライトフォーマット作成部116,リ
ードデータシーケンサ117,及びECC118を有し
ている。ライトフォーマット作成部116は、バッファ
制御部110から送られてきたデータの書き込み時にデ
ータブロックやIBGなどのパターンを作成し、次にラ
イト増幅部106にデータを送るようになっている。
【0026】リードデータシーケンサ117とバッファ
制御部110との間にはECC118が設けられてい
る。バッファ制御部110は、フォーマット検出部10
9から又は上位側から送られてきたデータをバッファ1
11に貯めることで転送のタイミングを調整している。
MPU112は、磁気テープ制御部104全体を制御
し、圧縮部113はデータの圧縮を行い、SCSIプロ
トコルコントローラ114はホスト2とのインターフェ
ースを構成している。以下、本実施例では図1のブロッ
ク図から適宜必要部分を抜き出した構成図を利用して本
発明の特徴について説明していく。
【0027】次に、本発明の理解を助ける為、磁気テー
プ媒体に記録されているデータについて、図2を参照し
て説明する。図2は、磁気テープ媒体に記録されている
データ及び訂正冗長度の構成を説明する一例の図を示
す。なお、図2のデータ単位は1バイトである。図2
は、データ及びECC冗長データから成る1つの生成配
列10を図示したものである。生成配列10は8つのデ
ータブロックA〜Hを有する。各データブロックA〜H
は、複数のデータ行R0〜R31と、複数のデータ列C
0〜C31とで構成される。データ列C32は、後述す
るように、ECC−2誤り検出冗長データを表わす為の
仮想のデータ列である。
【0028】各行及び列の夫々の交差点は、1バイトデ
ータを示している。したがって、各データ行は、32個
のバイトデータを含む構成である。また、各データ列は
32個のバイトデータを含む構成である。更に、1つの
配列行は8つのデータ行を含む構成である。すなわち、
データブロックA〜Hの同じ相対位置に対応する各々の
データ行は、配列行を構成する。例えば、データブロッ
クA〜Hのデータ行R0すべてが1つの配列行を構成す
る。
【0029】生成配列10の各交差点で示されるバイト
データは、データブロックAの上左角のバイトデータが
A−R0C0となるように、データブロックの番号,デ
ータ行の番号,及びデータ列の番号で記載できる。デー
タ行は、データブロックBの上から1番目のデータ行が
B−R0となるように、データブロックの番号,及びデ
ータ行の番号で記載できる。また、データ列は、データ
ブロックAの左から1番目のデータ列がA−C0となる
ように、データブロックの番号,及びデータ列の番号で
記載できる。
【0030】更に、データ行の範囲は、A−R0..R
23のように表わすことができる。データ列の範囲は、
A−C0..C31のように表わすことができる。そし
て、配列行はR0−A..Hのように表わすことができ
る。最初、磁気テープ媒体に記録する為のデータは、各
データブロックA〜HのR0C0..R23C31で表
わされる。そして、ECC−1誤り訂正冗長データは、
各データブロックA〜HのR0C0..R23C31で
表わされるデータに対して、データ列C0〜C31毎の
ECC−1誤り訂正冗長データがデータ行R24..R
31で表わされる。
【0031】また、ECC−2誤り検出冗長データは、
各データブロックA〜HのR0C0..R31C31で
表わされるデータに対して、データ行R0〜R31毎の
ECC−2誤り検出冗長データがデータ列C32で表わ
される。なお、ECC−3誤り訂正冗長データは図2に
示されていない。ECC−3誤り訂正冗長データは、夫
々の配列行に対して表わされるものである。
【0032】図2のような生成配列10は、複数のトラ
ックに同時にデータを記録できるヘッド(図示せず)を
使用して、いわゆる集合配列により磁気テープ媒体に記
録される。なお、夫々のデータ集合は、並列トラックの
夫々にビット直列形式で記録される。図3は、磁気テー
プ媒体に記録されたデータの配置について説明する一例
の図を示す。なお、図3の磁気テープ媒体は、説明に必
要な部分を概略的に示している。図3の磁気テープ媒体
は、16本のトラック0〜15を構成するようにデータ
が記録されている。
【0033】例えば、トラック0を参照して説明する
と、データ行A−RO及びB−R0はトラック部分20
に記録される。続いて、バイト再同期インディケータが
トラック部分26に記録される。データ行C−R0及び
D−R0は、トラック部分21に記録される。続いて、
バイト再同期インディケータがトラック部分28に記録
される。
【0034】更に、データ行E−RO及びF−R0はト
ラック部分22に記録される。続いて、バイト再同期イ
ンディケータがトラック部分30に記録される。データ
行G−R0及びH−R0は、トラック部分23に記録さ
れる。トラック部分23に続くトラック部分24は、E
CC−3誤り訂正冗長データが記録される。このとき、
トラック部分24に記録されているECC−3誤り訂正
冗長データは、データ配列行R0−A..Hの誤りを検
出する。また、トラック部分24に続くトラック部分3
2は、バイト再同期インディケータが記録される。以
降、トラック0は図示されるように、トラック部分20
〜32までと同様なフォーマットで、ブロック行A−R
1..H−R1を記録する。
【0035】その他のトラック1〜15についてもトラ
ック0と同様なフォーマットでデータ配列行R2−
A..HからR31−A..Hを記録している。しかし
ながら、各トラック0〜15は、記録を開始するデータ
行がA−R0,B−R2,・・・,H−R14,A−R
16,・・・,H−R30のように回転している。言い
換えれば、図2の生成配列10は、インターリーブされ
て磁気テープ媒体に記録されていることになる。
【0036】具体的には、トラック0がデータ行A−R
0,B−R0,・・・,H−R0の順番でデータを記録
しているのに対して、トラック2がデータ行B−R2,
C−R2,・・・,A−R2の順番でデータを記録して
いる。なお、図3中、各データ行はバイトデータC
0..C32により構成される。次に、図3に示すよう
なデータが記録されている磁気テープ媒体を再生する装
置のうち、特にECC−3誤り訂正冗長データを利用し
てデータの誤りを検出し、その誤りを訂正する部分につ
いて説明する。
【0037】図4は、本発明の誤り訂正装置の一実施例
の構成図を示す。同図中、読み取り回路50は、ヘッド
(図示せず)から複数のトラックに記録されていたデー
タが供給される。なお、ヘッドは複数のトラックに記録
されているデータを同時に再生できるものとする。読み
取り回路50は、供給されたビット単位のデータをバイ
ト単位のバイトデータに変換し、その変換したバイトデ
ータをインターリーブバッファ52及びECC3シンド
ローム部56を介してECC3復号部58に出力する。
このとき、インターリーブバッファ52は、供給される
バイトデータをインターリーブバッファ制御部54が発
生するアドレス信号に従って格納していく。
【0038】インターリーブバッファ制御部54は、磁
気テープ媒体に記録されるときにインターリーブされた
バイトデータを元の生成配列10に戻すようにアドレス
信号を発生している。したがって、インターリーブバッ
ファ52は、供給されるバイトデータをインターリーブ
バッファ制御部54が発生するアドレス信号に従って順
次格納し、図2に示すような元の生成配列10を生成す
る。
【0039】ここで、図5を参照して磁気テープ媒体に
記録されたデータとインターリーブバッファのアドレス
との対応について簡単に説明する。図5は、磁気テープ
媒体に記録されたデータとインターリーブバッファのア
ドレスとの対応について説明する一例の図を示す。読み
取り回路50から出力されるデータは、スキューがない
場合、バイトデータA−R00C00,B−R02C0
0,C−R04C00,・・・となる。このとき、イン
ターリーブバッファ制御部54はアドレス信号000
0,0402,0804,・・・を順次発生する。な
お、他のバイトデータが読み取り回路50から出力され
る場合についても図5に示すようなアドレス信号がイン
ターリーブバッファ制御部54から出力される。
【0040】一方、ECC3復号部58は供給されたデ
ータバイト及びECC−3誤り訂正冗長データを利用し
て誤り値情報及び誤り位置情報を算出し、その誤り値情
報及び誤り位置情報をロケーションメモリ60に供給す
る。ロケーションメモリ60は、供給された誤り値情報
及び誤り位置情報を格納する。なお、ロケーションメモ
リ60のアドレスと格納される誤り値情報及び誤り位置
情報との関係を図6を参照して説明する。図6は、ロケ
ーションメモリのアドレス構成について説明する一例の
図を示す。
【0041】ロケーションメモリ60は、例えば図3に
示すように磁気テープ媒体に記録されているデータを4
つのグループ(以下、ECC3グループという)に分類
して誤り値情報及び誤り位置情報を格納している。この
4つのECC3グループは、磁気テープ媒体上の記録位
置(フロント/リア),データ列(偶数/奇数)に従っ
て分類している。なお、1つのECC3グループで最大
4バイトの誤り訂正を可能とする為、少なくとも256
バイトの容量を必要とする。したがって、ロケーション
メモリのアドレスは8ビットで構成されている。また、
図3中、トラック部分24は2つのECC3グループに
対応するECC−3誤り訂正冗長データが記録されてい
る。
【0042】図6中、A07は、該当するECC3グル
ープの磁気テープ媒体上の記録位置がフロント又はリア
のどちらに記録されていたかを示す。A06−05は、
該当するECC3グループに含まれる誤り数を示してい
る。A04は、該当するECC3グループのデータ列が
偶数又は奇数のどちらに記録されていたかを示す。ま
た、A03−00は該当するECC3グループが記録さ
れていたトラックIDを示す。
【0043】次に、ロケーションメモリ60に格納され
ている誤り値情報及び誤り位置情報について図7を参照
して説明する。図7は、ロケーションメモリに格納され
ている誤り値情報及び誤り位置情報を説明する一例の図
を示す。図2に示すように、1つの配列行は264バイ
トで構成される。1つの配列行はデータ列の偶数/奇数
の違いによる2つのECC3グループを含むので、1つ
のECC3グループが132バイトで構成されているこ
とが分かる。図7(A)は、ECC3グループのデータ
バイトi131 〜i0 とECC−3誤り訂正冗長データd
3 〜d0とにより構成されている。
【0044】図7(B)は、図7(A)に対してガロア
体の元のベクトル表現を定義するものである。図7
(C)及び図7(D)は、図7(A)に対してべき数を
定義するものである。なお、ロケーションメモリ60
は、誤り位置情報を図7(B)に示すガロア体又は図7
(C),図7(D)に示すべき数で格納している。しか
しながら、ロケーションメモリ60に格納している誤り
位置情報は、磁気テープ媒体に記録されるときにインタ
ーリーブされたバイトデータの位置に対応するものであ
る。したがって、ロケーションメモリ60に格納してい
る誤り位置情報は、インターリーブバッファ52に格納
されている元の生成配列10のバイトデータに対応して
いない。
【0045】そこで、本発明の誤り訂正装置は、ロケー
ションメモリ60とインターリーブバッファ52との間
に設置されるECC3訂正部62にアドレス変換部66
を設けることを特徴とする。このアドレス変換部66
は、ロケーションメモリ60から出力される誤り位置情
報をインターリーブバッファ52に格納されているバイ
トデータの格納位置に対応させている。なお、アドレス
変換部66の処理の詳細については後述する。
【0046】ロケーションメモリ60から出力された誤
り位置情報はアドレス変換部66にてインターリーブバ
ッファ52に格納されているバイトデータの格納位置に
対応するように変換される。そして、ECC3訂正部6
2は変換した誤り位置情報に対応するバイトデータをイ
ンターリーブバッファ52からECC3誤り訂正部64
に読み出す。
【0047】ECC3誤り訂正部64は、読み出したバ
イトデータをロケーションメモリ60に格納されている
誤り値情報に従って誤り訂正する。そして、ECC3誤
り訂正部64は、誤り訂正を行なったバイトデータをイ
ンターリーブバッファ52の元の格納位置に書き込む。
以上の処理により、ECC−3誤り訂正冗長データによ
る誤り訂正を行なうことが可能である。その後、ECC
−3誤り訂正冗長データによる誤り訂正を行われたバイ
トデータは、ECC1復号部70,CRC部72,上位
バッファ74に順次供給されて処理が行われる。なお、
ECC1復号部70,CRC部72,上位バッファ74
の処理については説明を省略する。
【0048】次に、アドレス変換部66の処理について
図8を参照して更に説明する。図8は、アドレス変換部
の第1実施例の構成図を示す。図9は、アドレス変換部
の処理の一例のフローチャートを示す。図9において、
ステップS10では、ロケーションメモリ制御部80
は、ロケーションメモリ60にロケーションメモリアド
レスを供給して、そのロケーションメモリアドレスに格
納されている誤り位置情報を読み出す。そして、ロケー
ションメモリアドレス60から読み出された誤り位置情
報は比較器&減算器82に供給される。
【0049】ステップS10に続いてステップS20に
進み、比較器&減算器82は磁気テープ媒体の走行方向
がFWD又はBWDのどちらであるか判定する。走行方
向がFWDであると判定すると(S20においてFW
D)、ステップS40に進む。なお、走行方向がBWD
であると判定すると(S20においてBWD)、ステッ
プS30に進む。
【0050】ステップS30では、比較器&減算器82
は比較及び減算処理で利用する基準値,減算値等のパラ
メータをBWD時のパラメータに変更してステップS4
0に進む。なお、図10及び図11にFWD時及びBW
D時のパラメータの一例を示しておく。ステップS40
では、比較器&減算器82はロケーションメモリ制御部
80から供給されるロケーションメモリアドレスA4を
参照して、供給される誤り位置情報に対応するECC3
グループが偶数のデータ列又は奇数のデータ列のどちら
に分類されるか判定する。ECC3グループが偶数のデ
ータ列に分類されると判定すると(S40においてEV
EN)、ステップS50に進む。また、ECC3グルー
プが奇数のデータ列に分類されると判定すると(S40
においてODD)、ステップS60に進む。
【0051】ステップS50では、ロケーションメモリ
60から供給された誤り位置情報を図10,図11に示
す基準値と比較する。そして、ステップS50に続いて
ステップS70に進み、比較器&減算器82は誤り位置
情報と基準値との比較結果に応じた減算処理を行なう。
例えば、走行方向がFWDであって、ロケーションメモ
リ60から供給された誤り位置情報が「78」である場
合、比較器&減算器82は以下の式(1)に示す処理が
行われる。
【0052】 87(h)−誤り位置情報78(h)=0f(h)・・・・・ (1) 一方、ステップS60では、ロケーションメモリ60か
ら供給された誤り位置情報を図10,図11に示す基準
値と比較する。そして、ステップS60に続いてステッ
プS70に進み、比較器&減算器82は誤り位置情報と
基準値との比較結果に応じた減算処理を行なう。
【0053】ステップS70に続いてステップS80に
進み、比較器&減算器82は減算結果のうち下位7ビッ
トを3bit加算器84に出力する。そして、3bit
加算器84は供給される誤り位置情報に対応するトラッ
クに応じたオフセット値を決定し、減算結果の上位3ビ
ットと決定したオフセット値とを加算する。なお、オフ
セット値は、ロケーションメモリアドレスA2−A0を
参照することにより決定することができる。
【0054】例えば、減算結果として0001111
(b),オフセット値として000(b)が3bit加
算器84に供給された場合、3bit加算器84は減算
結果の上位3ビット000(b)と決定したオフセット
値000(b)とを加算した加算結果000(b)をb
it結合部86に出力する。ステップS80に続いてス
テップS90に進み、bit結合部86は、3bit加
算器84から供給される加算結果の3ビットと、比較器
&減算器82から供給される減算結果の下位5ビット
と、ロケーションメモリ80から供給されるロケーショ
ンメモリアドレスA7,A3−A0の5ビットとを以下
の式(2)のように結合してインターリーブアドレスを
生成できる。
【0055】 インターリーブバッファアドレス=加算結果(3ビット)&減算結果の下位4 ビット(d3−d0)&減算結果の下位5ビット目(d4)&ロケーションメモ リアドレスの下位4ビット(A3−A0)&ロケーションメモリアドレスの下位 8ビット目(A7)・・・・・ (2) 以上のように、アドレス変換部66はロケーションメモ
リ60から出力される誤り位置情報をインターリーブバ
ッファ52に格納されているバイトデータの格納位置に
対応させることが可能となる。
【0056】次に、アドレス変換部66の第2実施例に
ついて図13を参照して説明する。図13は、アドレス
変換部の第2実施例の構成図を示す。なお、図13は一
部を除いて図8と同様であり、同一部分には同一符号を
付して説明を省略する。コンバートROM90は、ロケ
ーションメモリアドレス60から読み出された誤り位置
情報とロケーションメモリ制御部80から出力されたロ
ケーションメモリアドレスA4とを供給される。なお、
ロケーションメモリ60は一例としてガロア体で表現さ
れた誤り位置情報を格納しているものとする。コンバー
トROM90は、供給された誤り位置情報及びロケーシ
ョンメモリアドレスA4とをROMアドレスとして利用
することにより8ビットのコンバートROMデータを出
力する。
【0057】図14,図15は、コンバートROMの処
理について説明する一例の図を示す。また図16は、コ
ンバートROMデータの構成について説明する一例の図
を示す。例えば、コンバートROM90は、誤り位置情
報としてA9(h),及びロケーションメモリアドレス
A4として0(b)がROMアドレスとして入力される
と、出力されるコンバートROMデータが000(h)
であることを示している。
【0058】ところで、コンバートROM90から出力
されるコンバートROMデータは、FWD又はBWD時
により扱いが異なっている。FWD時、コンバートRO
M90から出力されるコンバートROMデータはそのま
ま使用される。一方、BWD時、コンバートROM90
から出力されるコンバートROMデータのうち8ビット
(D07−D00)は反転されて使用される。
【0059】続いて、コンバートROM90から出力さ
れるコンバートROMデータのうち3ビット(D07−
D05)は加減算器92に供給される。加減算器92
は、供給される誤り位置情報に対応するトラックに応じ
たオフセット値を決定し、コンバートROMデータのう
ち3ビット(D07−D05)と決定したオフセット値
とを加算する。なお、オフセット値は、ロケーションメ
モリアドレスA2−A0を参照することにより決定する
ことができる。
【0060】例えば、走行方向がFWDであって、ロケ
ーションメモリのアドレス00(h)から出力された誤
り位置情報が3B(h)である場合、コンバートROM
90から出力されるコンバートROMデータは、図1
4,図15に示すように01E(h)となる。加減算器
92は、供給される誤り位置情報3B(h)に対応する
トラック0に応じたオフセット値000(b)を決定
し、コンバートROMデータのうち3ビット(D07−
D05)000(b)と決定したオフセット値000
(b)とを加算した加算結果000(b)をbit結合
部86に出力する。以降の処理は図8の第1実施例と同
様であるので説明を省略する。
【0061】次に、アドレス変換部66から出力される
インターリーブバッファアドレスについて図17を参照
して簡単に説明しておく。図17において、インタリー
ブバッファアドレスA12−A10は、データブロック
A−Hを示している。また、インタリーブバッファアド
レスA09−A05はデータ列C0−C31を示し、イ
ンタリーブバッファアドレスA04−A00はデータ行
R0−R31を示している。更に、インタリーブバッフ
ァアドレスA05はデータ列の偶数又は奇数を示し、イ
ンタリーブバッファアドレスA04−A01はトラック
IDを示し、インタリーブバッファアドレスA00はフ
ロント又はリアを示している。
【0062】なお、特許請求の範囲に記載した第1メモ
リはインタリーブバッファ52に対応し、第2メモリは
ロケーションメモリ60に対応し、誤り位置情報変換部
はアドレス変換部66に対応し、誤り訂正部はECC3
誤り訂正部64に対応する。
【0063】
【発明の効果】上述のごとく、本発明の請求項1乃至3
によれば、検出されたデータの誤り情報とインターリー
ブバッファのアドレスとを簡単に対応させることができ
るので、誤り訂正の処理により生じる計算遅延に対応さ
せる為のデータバッファとしてインタリーブバッファを
使用できる。
【0064】したがって、誤り訂正機能を簡単且つ低コ
ストで向上できる誤り訂正方法並びにその方法を利用し
た誤り訂正装置及び磁気テープ装置を提供することが可
能である。
【図面の簡単な説明】
【図1】本発明の磁気テープ装置の一実施例のブロック
図である。
【図2】磁気テープ媒体に記録されているデータ及び訂
正冗長度の構成を説明する一例の図である。
【図3】磁気テープ媒体に記録されたデータの配置につ
いて説明する一例の図である。
【図4】本発明の誤り訂正装置の一実施例の構成図であ
る。
【図5】磁気テープ媒体に記録されたデータとインタリ
ーブバッファのアドレスとの対応について説明する一例
の図である。
【図6】ロケーションメモリのアドレス構成について説
明する一例の図である。
【図7】ロケーションメモリに格納されている誤り値情
報及び誤り位置情報を説明する一例の図である。
【図8】アドレス変換部の第1実施例の構成図である。
【図9】アドレス変換部の処理の一例のフローチャート
である。
【図10】FWD時のパラメータを説明する一例の図で
ある。
【図11】BWD時のパラメータを説明する一例の図で
ある。
【図12】トラックに応じたオフセット値を説明する一
例の図である。
【図13】アドレス変換部の第2実施例の構成図であ
る。
【図14】コンバートROMの処理について説明する一
例の図である。
【図15】コンバートROMの処理について説明する一
例の図である。
【図16】コンバートROMデータの構成について説明
する一例の図である。
【図17】インターリーブバッファアドレスの構成を説
明する一例の図である。
【符号の説明】
50 読み取り回路 52 インターリーブバッファ 54 インターリーブバッファ制御部 56 ECC3シンドローム部 58 ECC3復号部 60 ロケーションメモリ 62 ECC3訂正部 64 ECC3誤り訂正部 66 アドレス変換部 80 ロケーションメモリ制御部 82 比較器&減算器 84 3bit加算器 86 bit結合部 90 コンバータROM 92 加減算器 100 磁気テープ装置 103 磁気テープ動作部 104 磁気テープ制御部 109 フォーマット検出部 110 バッファ制御部 111 バッファ 116 ライトフォーマット作成部 117 リードデータシーケンサ 118 ECC
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片田 雅彦 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 那須 学 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 浅井 一人 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 稗田 裕之 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 川崎 一 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 福田 克彦 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 田中 小百合 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 駒井 巧 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 山本 達哉 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 碓永 信一 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内 (72)発明者 梶谷 光弘 兵庫県加東郡社町佐保35番 富士通周辺機 株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 訂正冗長度を有するデータの誤りを検出
    し、その誤りを訂正する誤り訂正方法において、 前記訂正冗長度を有するデータを読み出して第1メモリ
    に格納すると共に、前記データの誤り情報を算出して第
    2メモリに格納し、 前記データの誤り情報から誤り位置情報を読み出し、そ
    の誤り位置情報を所定の処理に従って変換し、 前記変換された誤り位置情報に従って前記第1メモリに
    格納されたデータの誤りを訂正することを特徴とする誤
    り訂正方法。
  2. 【請求項2】 訂正冗長度を有するデータの誤りを検出
    し、その誤りを訂正する誤り訂正装置において、 前記訂正冗長度を有するデータが格納される第1メモリ
    と、 前記訂正冗長度を有するデータから算出された誤り情報
    を格納する第2メモリと、 前記第2メモリから誤り情報に含まれる誤り位置情報を
    読み出し、その誤り位置情報を所定の処理に従って変換
    する誤り位置情報変換部と、 前記変換された誤り位置情報に従って前記第1メモリに
    格納されたデータの誤りを訂正する誤り訂正部とを有す
    る誤り訂正装置。
  3. 【請求項3】 訂正冗長度を有するデータの誤りを検出
    し、その誤りを訂正する磁気テープ装置において、 前記訂正冗長度を有するデータが格納される第1メモリ
    と、 前記訂正冗長度を有するデータから算出された誤り情報
    を格納する第2メモリと、 前記第2メモリから誤り情報に含まれる誤り位置情報を
    読み出し、その誤り位置情報を所定の処理に従って変換
    する誤り位置情報変換部と、 前記変換された誤り位置情報に従って前記第1メモリに
    格納されたデータの誤りを訂正する誤り訂正部とを有す
    る磁気テープ装置。
JP35373299A 1999-12-13 1999-12-13 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置 Withdrawn JP2001176214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35373299A JP2001176214A (ja) 1999-12-13 1999-12-13 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35373299A JP2001176214A (ja) 1999-12-13 1999-12-13 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置

Publications (1)

Publication Number Publication Date
JP2001176214A true JP2001176214A (ja) 2001-06-29

Family

ID=18432851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35373299A Withdrawn JP2001176214A (ja) 1999-12-13 1999-12-13 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置

Country Status (1)

Country Link
JP (1) JP2001176214A (ja)

Similar Documents

Publication Publication Date Title
JPS63197123A (ja) エラ−訂正及びチエツク装置
JPS63251968A (ja) デイスク記録方式
JPH10340546A (ja) 再生装置及び再生方法
JP4140344B2 (ja) 復号化装置及びコンピュータプログラム
JP4386615B2 (ja) データ処理装置
JP2001176214A (ja) 誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置
JP4095587B2 (ja) データ処理装置及びデータ処理方法
JP2730892B2 (ja) ディスク記録方法
JP2605270B2 (ja) エラー訂正及びチエツク装置
JPH06161906A (ja) 半導体メモリー回路
JP3759992B2 (ja) 記録情報再生装置
JP3302896B2 (ja) 誤り訂正回路及びこれを用いたディスク再生装置及びcd−romドライブ
JP4004102B2 (ja) 符号誤り訂正検出装置
JP3774423B2 (ja) メモリ
JPH01307063A (ja) 光デイスク記録再生装置
JP3995693B2 (ja) 符号誤り訂正検出装置
JP3670758B2 (ja) Cd−romデコーダ
JPH038176A (ja) デジタルデータ記録用ベリファイ方法および装置
KR20050052344A (ko) 오류 정정 회로와 디스크 장치 및 오류 정정 방법과디스크 재생 방법
JP3768640B2 (ja) 再生装置
JP3237916B2 (ja) ディスク制御装置とそれを備えたディスク装置
JP2646587B2 (ja) 記録信号形成回路
JP2000215620A (ja) デ―タ記録装置およびそのリライト決定方法
JPH08124319A (ja) 記録再生装置
JP3345997B2 (ja) 誤り訂正符号化復号装置および誤り訂正符号化復号装置を備えたディスクアレイシステムコントローラ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306