JP2001168534A - 受動素子内蔵基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 部品としての信頼性を向上させ、かつ引き出
し配線を必要最小の長さに形成する。 【解決手段】 開示される受動素子内蔵基板１０は、例
えばガラスエポキシ樹脂から成る絶縁基板１に、受動素
子の一つであるコンデンサ２が内蔵されて、このコンデ
ンサ２は、一対の端子電極３Ａ、３Ｂがポリイミド樹
脂、エポキシ樹脂等のフレキシブルフィルムから成る絶
縁性キャリア４上に形成された一対のキャリア電極５
Ａ、５Ｂにそれぞれ接続されるように、絶縁性キャリア
４上に形成されて絶縁基板１に内蔵されている。絶縁基
板１の表面及び内部にはＣｕから成る電極あるいは配線
６、７が形成されると共に、キャリア電極５Ａ、５Ｂを
貫通するスルーホール８が形成されて、このスルーホー
ル８の内壁面に形成されたＣｕから成る導電層９を通じ
て、コンデンサ２の端子電極３Ａ、３Ｂと電極あるいは
配線６、７とが接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、受動素子内蔵基
板及びその製造方法に係り、詳しくは、絶縁性キャリア
上に形成された受動素子を用いた受動素子内蔵基板及び
その製造方法に関する。

【０００２】

【従来の技術】半導体装置の代表として知られているＬ
ＳＩ（大規模集積回路）は、各種の電子機器等の構成部
品として広く用いられているが、ＬＳＩはプリント基板
から成る実装基板に実装された状態で、電子機器等に組
み込まれる。ここで、電子機器等が動作しているとき
は、周囲から各種のノイズの混入、ＬＳＩの電圧変動に
起因するノイズの発生、あるいは配線内での信号の反射
に起因するノイズの発生が避けられないので、電子機器
等は誤動作を引き起こす可能性がある。したがって、Ｌ
ＳＩが組み込まれている電子機器等では何らかのノイズ
対策が欠かせなくなっている。

【０００３】上述のノイズ対策としては、従来から、Ｌ
ＳＩが実装される実装基板上に、コンデンサ、抵抗、イ
ンダクタ等の受動素子を組み込んでノイズフィルタを構
成することや、バイパスコンデンサの設置、デカップリ
ングコンデンサの設置あるいは終端抵抗の設置等が一般
的に行われている。このような受動素子は、チップ状の
部品（チップ部品）を用いて実装基板上に実装したり、
薄膜技術あるいは厚膜技術を利用して実装基板上に直接
に薄膜状あるいは厚膜状の受動素子を形成して取り付け
られている。一般には、取り扱いの容易性からチップ部
品を用いて実装基板上に実装することが多く行われてい
る。

【０００４】一方、ＬＳＩの高性能化につれて電子機器
等に要求される機能は益々高まっており、また、信号伝
送の高速化に伴って、電子機器等の実装基板に実装され
るＬＳＩはマルチチップ化に向かっている。したがっ
て、実装基板に実装されるチップ部品の数は、上述の受
動素子を含めて益々増加する傾向にある。それゆえ、実
装基板の面積を有効に利用するためには、受動素子の実
装面積をできるだけ制限することが望まれている。この
ような要望に沿わせるため、受動素子を実装基板に内蔵
させるようにした、いわゆる受動素子内蔵基板が考えら
れている。

【０００５】上述の受動素子として抵抗を形成する抵抗
内蔵基板の構成が、例えば特開平２−１６５６８７号公
報に開示されている。同抵抗内蔵基板は、図１８に示す
ように、樹脂基板５１上に回路５２を形成した内層基板
５３と、樹脂基板５４上に回路５５を形成した外層基板
５６とを、樹脂基板（プリプレグ）５７を介して積層し
て積層体を形成し、抵抗樹脂等から成る抵抗５８を内蔵
させるように構成したものである。また、抵抗５８を含
む積層体にはスルーホール５９が形成され、このスルー
ホール５９の内壁面には導電層６０が形成されて、抵抗
５８の端子電極は導電層６０を通じて基板の表面に引き
出されるように構成されている。

【０００６】同様にして、上述の受動素子としてコンデ
ンサを形成するコンデンサ内蔵基板の構成が、例えば特
開平６−９１３２１号公報に開示されている。同コンデ
ンサ内蔵基板は、図１９に示すように、下部電極パター
ン６１を形成した熱可塑性基板６２と、上部電極パター
ン６３を形成した熱可塑性基板６４とを、誘電体フィル
ム６５を介して積層して積層体を形成して、誘電体フィ
ルム６５から成るコンデンサ６６を内蔵させるようにし
たものである。ここで、コンデンサ６６の上部電極パタ
ーン６３は導電層６７を介して基板の表面に引き出され
るように構成されている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
受動素子内蔵基板では、それぞれ次に述べるような問題
がある。特開平２−１６５６８７号公報記載の抵抗内蔵
基板では、抵抗５８の端子電極を引き出すためのスルー
ホール５９を抵抗５８自身を分断するように形成してい
るため、抵抗５８の面積が均一にならないので抵抗値が
ばらつき易くなって、部品としての信頼性が低下する、
という問題がある。

【０００８】特開平６−９１３２１号公報記載のコンデ
ンサ内蔵基板では、コンデンサ６６の容量を決定する誘
電体フィルム６５を基板に形成するときに一定の膜厚で
形成するのが困難なため、容量値がばらつき易いので、
上述の抵抗内蔵基板の場合と同様に部品としての信頼性
が低下する、という問題がある。加えて、このコンデン
サ内蔵基板では、誘電体フィルム６５から上部電極パタ
ーン６３に至るまでの引き出し配線としての導電層６７
の経路（パス）が長くなっているので、特に高性能のＬ
ＳＩを実装する場合には、その長い導電層６７により生
ずるインダクタンスが高周波でのコンデンサのインピー
ダンスを上昇させるため高速化を妨げる原因になる、と
いう問題がある。したがって、特に実装される電子機器
等の機能を高めるために高性能のＬＳＩを実装する場合
には、引き出し配線の長さをできるだけ短くする必要が
ある。

【０００９】この発明は、上述の事情に鑑みてなされた
もので、部品としての信頼性を向上させ、かつ引き出し
配線を必要最小の長さに形成することができるようにし
た受動素子内蔵基板及びその製造方法を提供することを
目的としている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、絶縁基板に複数の受動素子
が内蔵され、該受動素子の端子電極が電極あるいは配線
に接続されてなる受動素子内蔵基板に係り、上記絶縁基
板は第１及び第２の単位絶縁基板、あるいは第１、第２
及び第３の単位絶縁基板が一体化されて表面あるいは内
部には上記電極あるいは配線が形成され、上記受動素子
は一対の端子電極が絶縁性キャリア上に形成された一対
のキャリア電極にそれぞれ接続されるように、上記絶縁
性キャリア上に形成されて上記絶縁基板に内蔵され、上
記絶縁基板に上記キャリア電極を貫通するスルーホール
が形成されて、該スルーホールの内壁面に形成された導
電層を通じて上記端子電極と上記電極あるいは配線とが
接続されていることを特徴としている。

【００１１】請求項２記載の発明は、請求項１記載の受
動素子内蔵基板に係り、上記受動素子は、チップ状に形
成されていることを特徴としている。

【００１２】請求項３記載の発明は、請求項１記載の受
動素子内蔵基板に係り、上記受動素子は、薄膜状に形成
されていることを特徴としている。

【００１３】請求項４記載の発明は、請求項１、２又は
３記載の受動素子内蔵基板に係り、上記絶縁性キャリア
上の一対のキャリア電極は、上記受動素子の両端部より
も外側に延長して形成されていることを特徴としてい
る。

【００１４】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の受動素子内蔵基板に係り、上記絶縁
基板上に能動素子が実装されていることを特徴としてい
る。

【００１５】請求項６記載の発明は、絶縁基板に複数の
受動素子が内蔵され、該受動素子の端子電極が電極ある
いは配線に接続されてなる受動素子内蔵基板の製造方法
に係り、絶縁性キャリア上に形成された受動素子を搭載
した第１の単位絶縁基板と、該第１の単位絶縁基板の両
面に配置された第２の単位絶縁基板と、該第２の単位絶
縁基板に隣接するように配置され表面に電極あるいは配
線が形成された第３の単位絶縁基板とを順次に積層する
単位絶縁基板積層工程と、上記第１、第２及び第３の単
位絶縁基板を加熱及び加圧して一体化させて絶縁基板を
形成する絶縁基板形成工程と、上記絶縁基板に上記電極
あるいは配線と上記絶縁性キャリアとを少なくとも結ぶ
スルーホールを形成するスルーホール形成工程と、上記
スルーホールの内壁面に導電層を形成するスルーホール
導電層形成工程とを含むことを特徴としている。

【００１６】請求項７記載の発明は、絶縁基板に複数の
受動素子が内蔵され、該受動素子の端子電極が電極ある
いは配線に接続されてなる受動素子内蔵基板の製造方法
に係り、絶縁性キャリア上に形成された受動素子を搭載
した第２の単位絶縁基板と、該第２の単位絶縁基板の両
面に配置され表面に電極あるいは配線が形成された第３
の単位絶縁基板とを順次に積層する単位絶縁基板積層工
程と、上記第２及び第３の単位絶縁基板を加熱及び加圧
して一体化させて絶縁基板を形成する絶縁基板形成工程
と、上記絶縁基板に上記電極あるいは配線と上記絶縁性
キャリアとを少なくとも結ぶスルーホールを形成するス
ルーホール形成工程と、上記スルーホールの内壁面に導
電層を形成するスルーホール導電層形成工程とを含むこ
とを特徴としている。

【００１７】請求項８記載の発明は、請求項６又は７記
載の受動素子内蔵基板の製造方法に係り、上記スルーホ
ール形成工程において、上記スルーホールを上記絶縁性
キャリアに形成されているキャリア電極を貫通するよう
に形成することを特徴としている。

【００１８】請求項９記載の発明は、請求項６、７又は
８記載の受動素子内蔵基板の製造方法に係り、上記受動
素子を位置決めするための貫通孔又は凹部を予め形成し
た第１あるいは第２の単位絶縁基板を用いることを特徴
としている。

【００１９】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である受動素子内蔵基板
の構成を示す断面図である。この例の受動素子内蔵基板
１０は、図１に示すように、例えばガラスエポキシ樹脂
から成る絶縁基板１に、受動素子の一つであるコンデン
サ２が内蔵されて、このコンデンサ２は、一対の端子電
極３Ａ、３Ｂがポリイミド樹脂、エポキシ樹脂等のフレ
キシブルフィルムから成る絶縁性キャリア４上に形成さ
れた一対のキャリア電極５Ａ、５Ｂにそれぞれ接続され
るように、絶縁性キャリア４上に形成されて絶縁基板１
に内蔵されている。絶縁基板１の表面及び内部にはＣｕ
から成る電極あるいは配線６、７が形成されると共に、
キャリア電極５Ａ、５Ｂを貫通するスルーホール８が形
成されて、このスルーホール８の内壁面に形成されたＣ
ｕから成る導電層９を通じて、コンデンサ２の端子電極
３Ａ、３Ｂと電極あるいは配線６、７とが接続されてい
る。なお、実際には、受動素子はコンデンサ２以外にも
抵抗、インダクタが内蔵されるが、説明を簡単にするた
めコンデンサ２に例をあげて説明するものとする。

【００２０】コンデンサ２は、一例として、図２及び図
３に示したような、市販の１００５（１０mm×０．５mm
サイズ）チップコンデンサが用いられて絶縁性キャリア
４上に形成されている。市販の１００５チップコンデン
サの端子電極には通常Ｓｎ（錫）めっき、あるいは半田
めっきが施されている。この例におけるコンデンサで２
は、チップ本体２Ａの両端に、膜厚が略２μｍのＮｉ
（ニッケル）膜及び膜厚が略０．５μｍのＡｕ（金）膜
が順次に無電解めっき法により形成された一対の端子電
極３Ａ、３Ｂを備えている。

【００２１】一方、絶縁性キャリア４は、膜厚が略２５
μｍのポリイミド樹脂等のフレキシブルフィルムを用い
て形成されている。この絶縁性キャリア４は、ポリイミ
ド樹脂上に膜厚が略１８μｍのＣｕ（銅）箔が形成され
て、このＣｕ箔上に膜厚が略３μｍのＮｉ膜及び膜厚が
略０．５μｍのＡｕ膜が順次に無電解めっき法により形
成された一対のキャリア電極５Ａ、５Ｂを備えている。
ここで、各キャリア電極５Ａ、５Ｂには、上述したよう
にスルーホール８が貫通されて、このスルーホール８の
内壁面の導電層９を通じて絶縁基板１の表面及び内部の
電極あるいは配線６、７と接続されるように、チップ本
体２Ａの両端部よりも外側に延長して形成されている。
このように、スルーホール８を受動素子であるコンデン
サ２自身に形成しないので、容量値のばらつきを避ける
ことができる。

【００２２】そして、図３に示すように、チップ本体２
Ａの一対の端子電極３Ａ、３ＢをＡｕから成るバンプ１
１を介して、絶縁性キャリア４の一対のキャリア電極５
Ａ、５ＢにＡｕ−Ａｕの接触となるように、３００〜４
００℃で熱圧着してコンデンサ２を形成する。絶縁性キ
ャリア４を構成しているポリイミド樹脂は、略４３０℃
の耐熱温度を有しているので、熱圧着時の加熱温度に十
分に耐えることができるので、安定した強度で接続を行
うことができる。

【００２３】上述のコンデンサ２は、図２に示すよう
に、最初に、膜厚が略２５μｍのポリイミド樹脂等のフ
レキシブルフィルムから成る絶縁性キャリア４を用い
て、全面に膜厚が略１８μｍのＣｕ箔を形成した後に、
周知のフォトリソグラフィ技術を利用してＣｕ箔を所定
の形状にパターニングして一対のキャリア電極５Ａ、５
Ｂを形成する。次に、各キャリア電極５Ａ、５Ｂ上に無
電解めっき法により膜厚が略３μｍのＮｉ膜及び膜厚が
略０．５μｍのＡｕ膜を順次に形成する。絶縁性キャリ
ア４の長さ方向に沿った両端部には、搬送用のスプロケ
ットホール１２が形成されている。

【００２４】次に、一対の端子電極３Ａ、３Ｂを備えた
チップ本体２Ａを用いて、各端子電極３Ａ、３Ｂを各キ
ャリア電極５Ａ、５Ｂに位置決めして、Ａｕから成るバ
ンプ１１を介して熱圧着することにより接続して、絶縁
性キャリア４上に多数のコンデンサ２を形成する。チッ
プ本体２Ａを絶縁性キャリア４上に接続するときは、ロ
ールトゥロールを用いることにより、チップ本体２Ａを
連続的に絶縁性キャリア４に供給して接続することがで
きるので、コンデンサ２を量産することができる。この
場合、上述のスプロケットホール１２が有効に働いて、
絶縁性キャリア４を順次に先送りする役割を担う。但
し、このスプロケットホール１２は必ずしも必要ではな
い。次に、絶縁性キャリア４を個々にカットすることに
より、図３に示したような、コンデンサ２が得られる。

【００２５】コンデンサ２は、図４に示すように、チッ
プ本体２Ａを半田付けにより絶縁性キャリア４上に接続
して形成された構成のものを用いることができる。この
場合には、チップ本体２Ａの各端子電極３Ａ、３Ｂを半
田１３により各キャリア電極５Ａ、５Ｂに接続してコン
デンサ２を形成する。

【００２６】また、図５に示すように、薄膜技術を利用
して絶縁性キャリア４上に形成された構成の薄膜コンデ
ンサ１５を、コンデンサ２と同様に用いることができ
る。同コンデンサ１５は、図５に示すように、膜厚が略
２５μｍのポリイミド樹脂等のフレキシブルフィルムか
ら成る絶縁性キャリア４を用いて、スパッタ法により全
面に膜厚が略０．０５μｍのＴｉ（チタン）膜及び膜厚
が略０．２μｍのＰｔ（白金）膜を順次に形成した後
に、フォトリソグラフィ技術を利用して所定の形状にパ
ターニングして下部電極１６を形成する。次に、略４０
０℃のＲＦスパッタ法により全面に膜厚が略０．１μｍ
のＳｒＴｉＯ₃(チタン酸ストロンチウム)膜を形成した
後に、フォトリソグラフィ技術を利用して所定の形状に
パターニングして誘電体薄膜１７を形成する。次に、下
部電極１６と略同様な方法により、誘電体薄膜１７上に
上部電極１８を形成して薄膜コンデンサ１５を形成す
る。一例として、下部電極１６と上部電極１８との交差
面積を略１００μｍ／□に形成する。この薄膜コンデン
サ１５の場合も、下部電極１６及び上部電極１８は誘電
体薄膜１７の両端部よりも外側に延長して形成して、各
電極１６、１８にスルーホールを貫通させることができ
る構成にする。

【００２７】コンデンサ以外の受動素子として、図６に
示すように、薄膜技術を利用して絶縁性キャリア４上に
形成された構成の薄膜抵抗２０を用いるようにする。同
薄膜抵抗２０は、図６に示すように、膜厚が略２５μｍ
のポリイミド樹脂等のフレキシブルフィルムから成る絶
縁性キャリア４を用いて、スパッタ法により全面に膜厚
が略０．０３μｍのＴｉＮ（窒化チタン）膜を形成した
後に、フォトリソグラフィ技術を利用して、一例として
略１００μｍ／□の面積にパターニングして抵抗体薄膜
２１を形成する。次に、抵抗体薄膜２１の両端に、幅が
略１００μｍ、長さが略１０μｍの面積の抵抗体薄膜２
１と重なるように、スパッタ法及びめっき法により、膜
厚が略２０μｍのＣｕから成る一対の端子電極２２Ａ、
２２Ｂを形成する。この薄膜抵抗２０の場合も、各端子
電極２２Ａ、２２Ｂは抵抗体薄膜２１の両端部よりも外
側に延長して形成して、各電極２２Ａ、２２Ｂにスルー
ホールを貫通させることができるように構成にする。

【００２８】同様にして、コンデンサ以外の受動素子と
して、図７に示すように、薄膜技術を利用して絶縁性キ
ャリア４上に形成された構成の薄膜インダクタ２３を用
いるようにする。同薄膜インダクタ２３は、図７に示す
ように、膜厚が略２５μｍのポリイミド樹脂等のフレキ
シブルフィルムから成る絶縁性キャリア４を用いて、ス
パッタ法及びめっき法により、膜厚が略５μｍのＣｕ膜
を形成した後、フォトリソグラフィ技術を利用して、一
例として略５０μｍ、間隔が略１５μｍにパターニング
して薄膜インダクタ２３を形成する。この薄膜インダク
タ２３の場合も、両端部あるいはいずれか一方の端部電
極２３Ａ、２３Ｂの面積を予めインダクタンスに影響を
与えない程度に大きく形成して、少なくとも一方の端部
にスルーホールを貫通させることができる構成にする。

【００２９】図１に示したような、この例の構成の受動
素子内蔵基板１０によれば、コンデンサ２が形成されて
いる絶縁性キャリア４の各キャリア電極５Ａ、５Ｂは、
チップ本体２Ａの両端部よりも外側に延長して形成され
ているので、スルーホール８はチップ本体２Ａに対して
ではなく、各端子電極５Ａ、５Ｂに対して形成される。
また、チップ本体２Ａは、市販のチップコンデンサを用
いることができる。したがって、容量値のばらつきが抑
制されるので、部品としての信頼性を向上させることが
できる。

【００３０】また、この例の構成の受動素子内蔵基板１
０によれば、コンデンサ２の各端子電極３Ａ、３Ｂは、
絶縁性キャリア４の各キャリア電極５Ａ、５Ｂを貫通す
るスルーホール８の内壁面に形成された導電層９を通じ
て電極あるいは配線６、７に引き出されるので、引き出
し配線の長さを最短距離で形成することができる。した
がって、特に高性能のＬＳＩを実装する場合でも、引き
出し配線を必要以上に長く形成することがないので、余
分なインダクタンスが生じないため、コンデンサの使用
可能周波数帯を上昇させることができる。

【００３１】受動素子として上述のコンデンサ２及び薄
膜コンデンサ１５と共に、薄膜抵抗２０及び薄膜インダ
クタ２３を用いて、絶縁性キャリア４上でそれぞれ電気
的特性を測定した。その結果、コンデンサ２は、１ｋＨ
ｚの測定信号で１００ｐＦの容量が測定され、薄膜コン
デンサ１５は、１ｋＨｚの測定信号で２．２ｆＦの容量
が測定された。同様にして、薄膜抵抗２０は、１ｋＨｚ
の測定信号で１００Ωの抵抗が測定され、薄膜インダク
タ２３は、１ＭＨｚの測定信号で２０ｎＨのインダクタ
ンスが測定された。

【００３２】次に、上述のコンデンサ２、薄膜コンデン
サ１５、薄膜抵抗２０及び薄膜インダクタ２３の各受動
素子を２０個ずつ絶縁基板１に内蔵して受動素子内蔵基
板１０を製造した後に、各受動素子の電気的特性を測定
した。その結果、薄膜コンデンサ１５、薄膜抵抗２０及
び薄膜インダクタ２３についてはそれぞれ２０個とも、
上述の内蔵前に得られた特性と略同様な特性が得られ
た。一方、コンデンサ２については、２０個中に１個だ
け内蔵前に得られた特性より略７５％に容量が低下した
結果が得られた。その１個については、受動素子内蔵基
板１０を製造する際の熱プレス工程時に応力の影響を受
けて、コンデンサ２にクラックが発生してこれが容量低
下の原因になったと推測される。

【００３３】以上の結果から、複数の受動素子を絶縁基
板１に内蔵して受動素子内蔵基板１０を製造しても、個
々の受動素子に対する電気的な影響はほとんどないこと
が確かめられた。

【００３４】図８は、この例の受動素子内蔵基板１０
に、ＬＳＩから成る能動素子２５を実装した構成を示し
ている。受動素子内蔵基板１０を実装基板として用いる
ことにより、受動素子の実装面積が制限されているた
め、その分ＬＳＩを実装する面積を増加させることがで
きるので、実装基板の面積を有効に利用することができ
る。それゆえ、実装基板に実装されるチップ部品の数が
増加する傾向にあっても、十分に対処させることができ
る。

【００３５】このように、この例の構成によれば、コン
デンサ２が形成されている絶縁性キャリア４の各キャリ
ア電極５Ａ、５Ｂは、チップ本体２Ａの両端部よりも外
側に延長して形成されているので、スルーホール８はチ
ップ本体２Ａにではなく各端子電極５Ａ、５Ｂに形成さ
れ、また、コンデンサ２の各端子電極３Ａ、３Ｂはスル
ーホール８の内壁面に形成された導電層９を通じて電極
あるいは配線６、７に引き出されるので、引き出し配線
の長さを最短距離で形成することができる。したがっ
て、部品としての信頼性を向上させ、かつ引き出し配線
を必要最小の長さに形成することができる。

【００３６】◇第２実施例 図９は、この発明の第２実施例である受動素子内蔵基板
の製造方法の構成を示すフローチャート、図１０及び図
１１は同受動素子内蔵基板の製造方法の構成を工程順に
示す工程図である。以下、図９乃至図１１を参照して、
同受動素子内蔵基板の製造方法について説明する。

【００３７】まず、図１０（ａ）に示すように、例えば
ガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍ
の第１の単位絶縁基板２６を用いて、この第１の単位絶
縁基板２６上の所定の位置に、図３に示したようなコン
デンサ２を複数個例えば２０個搭載する。なお、実際に
は抵抗、インダクタも同個数用いるが、説明を簡単にす
るためコンデンサ２に例をあげて説明する。次に、例え
ばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍ
ｍの一対の第２の単位絶縁基板（プリプレグ基板）２７
を用いてそれぞれを第１の単位絶縁基板２６の両面に配
置し、次に、例えばガラスエポキシ樹脂から成る膜厚が
０．５〜０．６ｍｍの一対の第３の単位絶縁基板２８を
用いてそれぞれを一対の第２の単位絶縁基板２７に隣接
するように配置して、第１、第２及び第３の単位絶縁基
板２６、２７、２８を積層する（ステップＳ１１）。な
お、一対の第３の単位絶縁基板１５の表面のスルーホー
ルの形成予定位置には、予めＣｕから成る電極あるいは
配線６、７をそれぞれ形成しておく。

【００３８】次に、図１０（ｂ）に示すように、第１、
第２及び第３の単位絶縁基板２６、２７、２８の積層体
を、温度が略１８０℃、圧力が略３０ＭＰａ(Mega Pasc
al)の条件で熱プレスして、一体化して絶縁基板１を形
成する（ステップＳ１２）。

【００３９】次に、図１１（ｃ）に示すように、絶縁基
板１の電極あるいは配線６、７を結び、かつ絶縁性キャ
リア４上の各端子電極５Ａ、５Ｂを貫通するように、直
径が２００〜３００μｍのスルーホール８を形成する
（ステップＳ１３）。

【００４０】次に、図１１（ｄ）に示すように、絶縁基
板１のスルーホール８の内壁面に、無電解めっき法によ
りＣｕから成る導電層９を形成する。この結果、コンデ
ンサ２の各端子電極３Ａ、３Ｂは、絶縁性キャリア４上
の各キャリア電極５Ａ、５Ｂを経由して、導電層９を通
じて電極あるいは配線６、７に引き出される（ステップ
Ｓ１４）。 以上により、図１に示したような、受動素
子内蔵基板１０を完成させる。

【００４１】このように、この例の構成によれば、所定
位置にコンデンサ２を搭載した第１の単位絶縁基板２
６、第２の単位絶縁基板２７及び電極あるいは配線６、
７を形成した第３の単位絶縁基板２８を積層した後、こ
の積層体を熱プレスにより一体化して絶縁基板１を形成
し、各電極あるいは配線６、７及び絶縁性キャリア４上
の各端子電極５Ａ、５Ｂを貫通するスルーホール８を形
成した後、このスルーホール８に導電層９を形成して受
動素子内蔵基板１０を製造するので、特別な工程を必要
とすることなく通常のプリント基板の製造方法と略同じ
ように受動素子内蔵基板１０を製造することができる。
したがって、部品としての信頼性を向上させ、かつ引き
出し配線を必要最小の長さに形成する受動素子内蔵基板
を簡単に製造することができる。

【００４２】◇第３実施例 図１２は、この発明の第３実施例である受動素子内蔵基
板の製造方法の構成を示すフローチャート、図１３及び
図１４は同受動素子内蔵基板の製造方法の主要部の工程
を示す工程図である。この発明の第３実施例である受動
素子内蔵基板の製造方法の構成が、上述した第２実施例
の構成と大きく異なるところは、第１の単位絶縁基板に
受動素子の位置決めを容易にするための及び熱プレス時
の受動素子への応力を緩和するための貫通孔又は凹部を
形成するようにした点である。以下、図１２乃至図１４
を参照して、同受動素子内蔵基板の製造方法について説
明する。

【００４３】この例の受動素子内蔵基板の製造方法は、
まず、図１３に示すように、例えばガラスエポキシ樹脂
から成る膜厚が０．５〜０．６ｍｍの第１の単位絶縁基
板２６として、所定の位置に予め位置決め用の貫通孔３
０を形成したものを用いて、この貫通孔３０にコンデン
サ２を上下を反転させて搭載して位置決めする。あるい
は、図１４に示すように、所定の位置に位置決め用の凹
部３１を形成した第１の単位絶縁基板２６を用いて、こ
の凹部３１にコンデンサ２を上下を反転させて搭載して
位置決めする（ステップＳ２１）。

【００４４】次に、例えばプリプレグから成る膜厚が
０．５〜０．６ｍｍの一対の第２の単位絶縁基板２７を
用いてそれぞれを第１の単位絶縁基板２６の両面に配置
し、次に、例えばガラスエポキシ樹脂から成る膜厚が
０．５〜０．６ｍｍで、表面に電極あるいは配線６、７
が形成された一対の第３の単位絶縁基板２８を用いてそ
れぞれを一対の第２の単位絶縁基板２７に隣接するよう
に配置して、第１、第２及び第３の単位絶縁基板２６、
２７、２８を積層する（ステップＳ２２）。

【００４５】これ以後の（ステップＳ２３）乃至（ステ
ップＳ２５）は、それぞれ第２の実施例の（ステップＳ
１２）乃至（ステップＳ１４）と略同様な工程を繰り返
して、受動素子内蔵基板１０を完成させる。この例の構
成では、第１の単位絶縁基板２６に位置決め用の貫通孔
３０あるいは凹部３１を形成して、これらの貫通孔３０
あるいは凹部３１にコンデンサ２を搭載して位置決めす
るようにしたので、熱プレス工程におけるコンデンサ２
の位置ずれを防止することができる。したがって、スル
ーホール形成工程において、正確な位置にスルーホール
を形成することができるようになる。また、貫通孔３０
あるいは凹部３１にコンデンサ２を上下を反転させて落
し込んだ状態で熱プレスを行うので、熱プレス工程時に
コンデンサ２に加わる応力を緩和させることができ、コ
ンデンサ２のクラック発生を防止することができる。

【００４６】このように、この例の構成によっても、第
２実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例の構成によれば、熱プレス工程
時の受動素子の位置ずれの防止及び受動素子に加わる応
力の緩和を図ることができる。

【００４７】◇第４実施例 図１５は、この発明の第４実施例である受動素子内蔵基
板の製造方法の構成を示すフローチャート、図１６及び
図１７は同受動素子内蔵基板の製造方法の主要部の工程
を示す工程図である。この発明の第４実施例である受動
素子内蔵基板の製造方法の構成が、上述した第３実施例
の構成と大きく異なるところは、第２の単位絶縁基板に
受動素子の位置決めを容易にするための貫通孔又は凹部
を形成して、第１の単位絶縁基板を不要にするようにし
た点である。以下、図１５乃至図１７を参照して、同受
動素子内蔵基板の製造方法について説明する。

【００４８】この例の受動素子内蔵基板の製造方法は、
まず、図１６に示すように、例えばプリプレグから成る
膜厚が０．５〜０．６ｍｍの第２の単位絶縁基板２７と
して、所定位置に予め位置決め用の貫通孔３２を形成し
たものを用いて、この貫通孔３２にコンデンサ２を上下
を反転させて搭載して位置決めする。あるいは、図１７
に示すように、所定の位置に位置決め用の凹部３３を形
成した第２の単位絶縁基板２７を用いて、この凹部３３
にコンデンサ２を上下を反転させて搭載して位置決めす
る（ステップＳ３１）。

【００４９】次に、例えばガラスエポキシ樹脂から成る
膜厚が０．５〜０．６ｍｍの一対の第３の単位絶縁基板
２８を用いてそれぞれを一対の第２の単位絶縁基板２７
に隣接するように配置して、第２及び第３の単位絶縁基
板２７、２８を積層する（ステップＳ３２）。

【００５０】これ以後の（ステップＳ３３）乃至（ステ
ップＳ３５）は、それぞれ第３の実施例の（ステップＳ
２３）乃至（ステップＳ２５）と略同様な工程を繰り返
して、受動素子内蔵基板１０を完成させる。この例の構
成では、第２の単位絶縁基板２７の所定位置に予め位置
決め用の貫通孔３２あるいは凹部３３を形成して、これ
らの貫通孔３２あるいは凹部３３にコンデンサ２を位置
決めするようにしたので、第３の実施例の場合と略同様
に、熱プレス工程におけるコンデンサ２の位置ずれを防
止することができる。したがって、スルーホール形成工
程において、正確な位置にスルーホールを形成すること
ができるようになる。また、貫通孔３２あるいは凹部３
３によりコンデンサ２を覆う状態で熱プレスを行うの
で、熱プレス工程時にコンデンサ２に加わる応力を緩和
させることができ、コンデンサ２のクラック発生を防止
することができる。また、第１の単位絶縁基板を不要と
したことにより、材料を節約できるのでコストダウンを
図ることができる。

【００５１】このように、この例の構成によっても、第
３実施例において述べたのと略同様の効果を得ることが
できる。加えて、この構成によれば、単位絶縁基板の使
用枚数を減らすことができるためコストダウンを図るこ
とができる。

【００５２】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、コンデ
ンサ等の受動素子を形成する絶縁性キャリアは、ポリイ
ミド樹脂に限らず、エポキシ樹脂等の他の材料を用いる
ことができる。また、複数の単位絶縁基板は、ガラスエ
ポキシ樹脂に限らず、エポキシ樹脂あるいはセラミック
ス等の他の材料を用いることができる。また、受動素子
の熱プレス工程時の位置ずれを防止するためには、単位
絶縁基板に接着剤を塗布しておいて、受動素子を仮接着
させておくことも有効な手段である。

【００５３】また、受動素子内蔵基板に実装する能動素
子はＬＳＩに限らずに、トランジスタ単体を実装するよ
うにしてもよい。また、絶縁基板に内蔵する受動素子と
しては、主としてコンデンサに例をあげて説明したが、
これに限らず抵抗、インダクタ等の他の受動素子を用い
て所望の数だけ内蔵させることができる。また、絶縁性
キャリア上に受動素子を接続する場合は、導電性接着剤
を用いることもできる。また、コンデンサ、抵抗、イン
ダクタ等の受動素子を構成する各種導電材料、絶縁材
料、これらの膜厚、形成手段の条件は一例を示したもの
であり、必要に応じて変更することができる。

【００５４】

【発明の効果】以上説明したように、この発明の受動素
子内蔵基板によれば、受動素子が形成されている絶縁性
キャリアの各キャリア電極は、チップ本体の両端部より
も外側に延長して形成されているので、スルーホールは
チップ本体にではなく各端子電極に形成され、また、受
動素子の各端子電極はスルーホールの内壁面に形成され
た導電層を通じて電極に引き出されるので、引き出し配
線の長さを最短距離で形成することができる。したがっ
て、部品としての信頼性を向上させ、かつ引き出し配線
を必要最小の長さに形成することができる。また、この
発明の受動素子内蔵基板の製造方法によれば、所定位置
に受動素子を搭載した単位絶縁基板及び電極あるいは配
線を形成した単位絶縁基板を少なくとも積層した後、こ
の積層体を熱プレスにより一体化して絶縁基板を形成
し、各電極あるいは配線及び絶縁性キャリア上の各端子
電極を貫通するスルーホールを形成した後、このスルー
ホールに導電層を形成して受動素子内蔵基板を製造する
ので、特別な工程を必要とすることなく通常のプリント
基板の製造方法と略同じように受動素子内蔵基板を製造
することができる。したがって、部品としての信頼性を
向上させ、かつ引き出し配線を必要最小の長さに形成す
る受動素子内蔵基板を簡単に製造することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例である受動素子内蔵基板
の構成を示す断面図である。

【図２】同受動素子内蔵基板に用いられる受動素子の形
成方法を示す平面図である。

【図３】図２のＡ−Ａ矢視断面図である。

【図４】同受動素子内蔵基板に用いられる受動素子を示
す断面図である。

【図５】同受動素子内蔵基板に用いられる受動素子を示
す断面図である。

【図６】同受動素子内蔵基板に用いられる受動素子を示
す断面図である。

【図７】同受動素子内蔵基板に用いられる受動素子を示
す平面図である。

【図８】同受動素子内蔵基板に能動素子が実装された構
成を示す断面図である。

【図９】この発明の第２実施例である受動素子内蔵基板
の製造方法の構成を示すフローチャートである。

【図１０】同受動素子内蔵基板の製造方法を工程順に示
す工程図である。

【図１１】同受動素子内蔵基板の製造方法を工程順に示
す工程図である。

【図１２】この発明の第３実施例である受動素子内蔵基
板の製造方法の構成を示すフローチャートである。

【図１３】同受動素子内蔵基板の製造方法の主要部の工
程を示す工程図である。

【図１４】同受動素子内蔵基板の製造方法の主要部の工
程を示す工程図である。

【図１５】この発明の第４実施例である受動素子内蔵基
板の製造方法の構成を示すフローチャートである。

【図１６】同受動素子内蔵基板の製造方法の主要部の工
程を示す工程図である。

【図１７】同受動素子内蔵基板の製造方法の主要部の工
程を示す工程図である。

【図１８】従来の受動素子内蔵基板の構成を示す断面図
である。

【図１９】従来の受動素子内蔵基板の構成を示す断面図
である。

【符号の説明】

１ 絶縁基板 ２ コンデンサ ２Ａ チップ本体 ３Ａ、３Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ 端
子電極 ４ 絶縁性キャリア ５Ａ、５Ｂ キャリア電極 ６、７ 電極あるいは配線 ８ スルーホール ９ 導電層 １０ 受動素子内蔵基板 １１ バンプ １２ スプロケットホール １３ 半田 １５ 薄膜コンデンサ １６ 下部電極 １７ 誘電体薄膜 １８ 上部電極 ２０ 薄膜抵抗 ２１ 抵抗体薄膜 ２３ 薄膜インダクタ ２５ 能動素子 ２６ 第１の単位絶縁基板 ２７ 第２の単位絶縁基板（プリプレグ基板） ２８ 第３の単位絶縁基板 ３０、３２ 位置決め用の貫通孔 ３１、３３ 位置決め用の凹部

フロントページの続き Ｆターム(参考） 4E351 AA03 BB01 BB04 BB05 BB09 BB18 BB20 BB23 BB32 CC03 CC06 DD37 DD43 GG07 5E336 AA07 AA08 AA11 AA16 BB03 BB12 BB15 BC01 BC15 BC26 BC34 CC32 CC38 CC42 CC43 CC51 CC52 CC53 EE01 EE05 5E346 AA02 AA12 AA15 AA22 AA26 AA29 AA32 AA42 AA52 AA60 BB01 BB16 CC04 CC09 CC10 CC32 DD02 EE06 EE07 EE09 FF07 FF13 GG15 GG17 GG28 HH06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁基板に複数の受動素子が内蔵され、
   該受動素子の端子電極が電極あるいは配線に接続されて
   なる受動素子内蔵基板であって、 前記絶縁基板は第１及び第２の単位絶縁基板、あるいは
   第１、第２及び第３の単位絶縁基板が一体化されて表面
   あるいは内部には前記電極あるいは配線が形成され、前
   記受動素子は一対の端子電極が絶縁性キャリア上に形成
   された一対のキャリア電極にそれぞれ接続されるよう
   に、前記絶縁性キャリア上に形成されて前記絶縁基板に
   内蔵され、前記絶縁基板に前記キャリア電極を貫通する
   スルーホールが形成されて、該スルーホールの内壁面に
   形成された導電層を通じて前記端子電極と前記電極ある
   いは配線とが接続されていることを特徴とする受動素子
   内蔵基板。
2. 【請求項２】 前記受動素子は、チップ状に形成されて
   いることを特徴とする請求項１記載の受動素子内蔵基
   板。
3. 【請求項３】 前記受動素子は、薄膜状に形成されてい
   ることを特徴とする請求項１記載の受動素子内蔵基板。
4. 【請求項４】 前記絶縁性キャリア上の一対のキャリア
   電極は、前記受動素子の両端部よりも外側に延長して形
   成されていることを特徴とする請求項１、２又は３記載
   の受動素子内蔵基板。
5. 【請求項５】 前記絶縁基板上に能動素子が実装されて
   いることを特徴とする請求項１乃至４のいずれか１に記
   載の受動素子内蔵基板。
6. 【請求項６】 絶縁基板に複数の受動素子が内蔵され、
   該受動素子の端子電極が電極あるいは配線に接続されて
   なる受動素子内蔵基板の製造方法であって、 絶縁性キャリア上に形成された受動素子を搭載した第１
   の単位絶縁基板と、該第１の単位絶縁基板の両面に配置
   された第２の単位絶縁基板と、該第２の単位絶縁基板に
   隣接するように配置され表面に電極あるいは配線が形成
   された第３の単位絶縁基板とを順次に積層する単位絶縁
   基板積層工程と、 前記第１、第２及び第３の単位絶縁基板を加熱及び加圧
   して一体化させて絶縁基板を形成する絶縁基板形成工程
   と、 前記絶縁基板に前記電極あるいは配線と前記絶縁性キャ
   リアとを少なくとも結ぶスルーホールを形成するスルー
   ホール形成工程と、 前記スルーホールの内壁面に導電層を形成するスルーホ
   ール導電層形成工程とを含むことを特徴とする受動素子
   内蔵基板の製造方法。
7. 【請求項７】 絶縁基板に複数の受動素子が内蔵され、
   該受動素子の端子電極が電極あるいは配線に接続されて
   なる受動素子内蔵基板の製造方法であって、 絶縁性キャリア上に形成された受動素子を搭載した第２
   の単位絶縁基板と、該第２の単位絶縁基板の両面に配置
   され表面に電極あるいは配線が形成された第３の単位絶
   縁基板とを順次に積層する単位絶縁基板積層工程と、 前記第２及び第３の単位絶縁基板を加熱及び加圧して一
   体化させて絶縁基板を形成する絶縁基板形成工程と、 前記絶縁基板に前記電極あるいは配線と前記絶縁性キャ
   リアとを少なくとも結ぶスルーホールを形成するスルー
   ホール形成工程と、 前記スルーホールの内壁面に導電層を形成するスルーホ
   ール導電層形成工程とを含むことを特徴とする受動素子
   内蔵基板の製造方法。
8. 【請求項８】 前記スルーホール形成工程において、前
   記スルーホールを前記絶縁性キャリアに形成されている
   キャリア電極を貫通するように形成することを特徴とす
   る請求項６又は７記載の受動素子内蔵基板の製造方法。
9. 【請求項９】 前記受動素子を位置決めするための貫通
   孔又は凹部を予め形成した第１あるいは第２の単位絶縁
   基板を用いることを特徴とする請求項６、７又は８記載
   の受動素子内蔵基板の製造方法。