JP2001168129A - 接続構造体の製造方法 - Google Patents
接続構造体の製造方法Info
- Publication number
- JP2001168129A JP2001168129A JP35245899A JP35245899A JP2001168129A JP 2001168129 A JP2001168129 A JP 2001168129A JP 35245899 A JP35245899 A JP 35245899A JP 35245899 A JP35245899 A JP 35245899A JP 2001168129 A JP2001168129 A JP 2001168129A
- Authority
- JP
- Japan
- Prior art keywords
- metal bump
- layer
- metal
- substrate
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Abstract
該金属バンプが被接続体の接続パッドに接続された接続
構造体を製造する際に、金属バンプの高さを均一化し、
しかも金属バンプの高さのバラツキだけでなく、被接続
体側の接続パッド面の高さのバラツキや接続パッド周囲
の絶縁層厚さのバラツキをキャンセルし易くする。 【解決手段】 基板1の導体層2が形成された金属バン
プ5が、被接続体7の接続パッド8に接続されてなる接
続構造体の製造方法は、以下の工程(a)〜(e): (a)基板1上の導体層2上に感光性レジスト層3を形
成する工程;(b)感光性レジスト層3に導体層2に達
する金属バンプ用孔4をフォトリソグラフ法により形成
する工程;(c)感光性レジスト層3に形成された金属
バンプ用孔4の底部に露出した導体層2上に、電解メッ
キ法により金属バンプ5を成長させる工程;(d)感光
性レジスト層3を除去して、導体層2とその上の金属バ
ンプ5とを露出させる工程;(e)接着剤6を介して基
板1上の金属バンプ5を被接続体7の接続パッド8に圧
着する工程を含んでなる。
Description
形成された基板(フレキシブル基板等)の当該金属バン
プが、被接続体(半導体素子や他の配線板等)の接続パ
ッドに接続されてなる接続構造体の製造方法に関する。
成された配線板が、被接続体(半導体素子や他の配線板
等)の接続パッドに接続された接続構造体が、電子部品
分野で広く用いられている。この種の接続構造体は図4
に説明するように製造されている。
箔をパターニングして導体パターン層42を形成する
(同図(a))。次に、導体パターン層42上にポリイ
ミド絶縁層43を形成する(同図(b))。そのポリイ
ミド絶縁層43に、強アルカリ性又は弱アルカリ性エッ
チング液の使用により又はレーザー光の照射により金属
バンプ用孔44を開口する(同図(c))。金属バンプ
用孔44の底部に露出した導体パターン層42上に電解
メッキ法により金属バンプ45を成長させる(同図
(d))。この金属バンプ45を、他の配線板46の接
続パッド47に接着剤48を介して圧着することにより
接続構造体40が得られる(同図(e))。
ミド絶縁層43に50μmレベルの大きさの径の金属バ
ンプ用孔44を強アルカリ性又は弱アルカリ性エッチン
グ液の使用により開口した場合、開口径のバラツキが±
10μmレベルで生じてしまい、その結果、金属バンプ
45の高さにも大きなバラツキが生じるという問題があ
る。また、レーザー光の照射により開口した場合も、金
属バンプ用孔44の真円度が出しにくく、更に金属バン
プ用孔44の底部に付着するスミア量のバラツキにより
開口面積がバラつき、その結果、金属バンプ45の高さ
にも大きなバラツキが生じるという問題がある。このた
め、図4のように製造した従来の接続構造体は、金属バ
ンプ45の高さのバラツキに基づく接続信頼性の劣化、
接続強度の劣化等の問題が生じる。
造体40の場合、金属バンプ45の頂部以外がポリイミ
ド絶縁層43中に埋まった状態となっており、このポリ
イミド絶縁層43の表面が圧着の際に、被接続体である
他の配線板46の接続パッド47に突き当たってしまう
ので、金属バンプ45の高さのバラツキだけでなく、被
接続体側の接続パッド面の高さのバラツキや接続パッド
周囲の絶縁層厚さのバラツキをキャンセルし難いという
傾向もある。
しようとするものであり、微小な金属バンプが形成され
た配線基板の当該金属バンプが被接続体の接続パッドに
接続された接続構造体を製造する際に、金属バンプの高
さを均一化し、しかも金属バンプの高さのバラツキだけ
でなく、被接続体側の接続パッド面の高さのバラツキや
接続パッド周囲の絶縁層厚さのバラツキをキャンセルし
易くすることを目的とする。
の成長ベースとなる導体層上に感光性レジスト層を積層
し、その感光性レジスト層に金属バンプ用孔をフォトリ
ソグラフ法により形成すると、開口径のバラツキのない
孔を形成できること;形成された孔内に電解メッキ法に
より高さにバラツキの少ない金属バンプを形成できるこ
と;金属バンプ形成後に感光性レジスト層を除去する
と、周囲に絶縁層のない金属バンプを形成できることを
見出し、第1の本発明を完成させるに至った。
当する厚みと導体層(配線回路層)の層厚とを合算した
厚みの金属層を、金属バンプの高さに相当する深さまで
ハーフエッチングすることにより、電解メッキ法以上に
均一な高さのバンプを作製することができ、且つ周囲に
絶縁層のない金属バンプを形成できることを見出し、第
2の本発明を完成させるに至った。
形成された金属バンプが、被接続体の接続パッドに接続
されてなる接続構造体の製造方法において、以下の工程
(a)〜(e): (a)基板上の導体層上に感光性レジスト層を形成する
工程; (b)感光性レジスト層に導体層に達する孔を金属バン
プ用孔としてフォトリソグラフ法により形成する工程; (c)感光性レジスト層に形成された孔の底部に露出し
た導体層上に、電解メッキ法により金属バンプを成長さ
せる工程; (d)感光性レジスト層を除去して金属バンプを露出さ
せる工程; (e)接着剤を介して基板上の金属バンプを被接続体の
接続パッドに圧着する工程を含んでなることを特徴とす
る接続構造体の製造方法を提供する。
形成された金属バンプが、被接続体の接続パッドに接続
されてなる接続構造体の製造方法において、以下の工程
(A)〜(E): (A)基板上に、導体層の厚みとその上に形成すべき金
属バンプの高さと合算した厚みを有する金属層を形成す
る工程; (B)金属層上に、金属バンプ形成用のエッチングマス
クを形成する工程; (C)エッチングマスク側から金属層を所期の金属バン
プの高さに相当する深さまでハーフエッチングする工
程; (D)エッチングマスクを除去して金属バンプを露出さ
せる工程; (E)接着剤を介して基板上の金属バンプを被接続体の
接続パッドに圧着する工程を含んでなることを特徴とす
る接続構造体の製造方法を提供する。
がら工程毎に詳細に説明する。
れた金属バンプが、被接続体の接続パッドに接続されて
なる接続構造体の製造方法であって、図1に示すよう
に、以下の工程(a)〜(e)から構成されている。
(図1(a))。
基板の絶縁基板(ポリイミドフィルム等)を利用するこ
とができる。その厚みは、その材質や後述する金属バン
プの大きさ等に応じて適宜決定することができるが、形
成する微小金属バンプの大きさが約20〜50μm径で
ある点を考慮すると、10〜50μm厚が好ましい。
が挙げられる。その厚みも特に制限はないが、数〜50
μm厚が好ましい。導体層2は、図1(a)に示すよう
にパターニングしておいてもよい。
うにフォトリソグラフ法によりパターニング可能な層で
あり、フォトリソグラフ法において汎用されているドラ
イフィルムを好ましく使用することができる。その厚み
は、微小金属バンプの所期の径に応じて決定することが
できる。
る方法としては、特に限定されず、公知の手法に従って
形成することができる。ドライフィルムを使用する場合
には、導体層2上にドライフィルムを載せ、加熱加圧し
て貼付けることにより感光性レジスト層3を形成するこ
とができる。
プ用孔4をフォトリソグラフ法により形成する(図1
(b))。
バンプ用孔4を形成するので、微細な開口径を高い精度
で形成することができる。例えば、50μmレベルの大
きさの径を開口する場合の開口径のバラツキを、±2μ
m以内に押さえることができる。
4の底部に露出した導体層2上に、電解メッキ法により
金属バンプ5を成長させる(図1(c))。
キが非常に小さく、しかも金属バンプ5を電解メッキ法
により成長させるので、金属バンプ5の高さのバラツキ
を±2μm以内に押さえることができる。
えば電子部品分野で公知の金属バンプと同様の構成とす
ることができる。好ましくは銅バンプが挙げられる。
ンプの材料、金属バンプの高さ等に応じて適宜設定する
ことができる。
バンプ5を露出させる(図1(d))。従って、基板1
上には、金属バンプ5に接触する絶縁層が存在せず、ま
た、複数の金属バンプを設けた場合には、それら間にも
絶縁層が存在しないこととなる。
1上の金属バンプ5を被接続体7の接続パッド8に圧着
(必要に応じて加熱してもよい)する。このとき、金属
バンプ5が絶縁層に埋まっていない状態となっているの
で、金属バンプ5の高さの微小なバラツキだけでなく、
被接続体7側の接続パッド8面の高さのバラツキや、接
続パッド8の周囲に必要に応じて設けられるの絶縁層9
の厚さのバラツキをキャンセルすることが容易となる。
こうして、図1(f)に示す接続構造体が得られる。
ルムやペーストを挙げることができる。異方性導電接着
フィルムやペーストを使用することもできる。
性や接続パッド8の材質、金属バンプ5の高さ等に応じ
て適宜設定することができる。
例えば、半導体素子、半導体素子モジュール、液晶表示
素子、フレキシブル基板等を挙げることができる。
領域で、基板1上の導体層2が被接続体7上の導体層に
対向する場合には、金属バンプ5に接触しないようにそ
の周囲の基板1上に絶縁層を形成することが好ましく、
具体的には、工程(d)の後に、以下の工程(d1)及
び工程(d2)を加入し、そして工程(e)を以下の工
程(e′)に代えることにより、図1(f′)に示す接
続構造体が得られる。
する(図1(d1))。絶縁前駆体層10としては、ポ
リアミック酸膜等のポリイミド前駆体膜や感光性レジス
ト膜を挙げることができる。
化させ、金属バンプ5に接触しないようにその周囲の基
板1上に絶縁層11を形成する(図1(d2))。
板1上の金属バンプ5を被接続体7の接続パッド8に圧
着(必要に応じて加熱してもよい)する。このとき、金
属バンプ5が絶縁層に埋まった状態となっていないの
で、金属バンプ5の高さの微小なバラツキだけでなく、
被接続体7側の接続パッド8面の高さのバラツキや、接
続パッド8の周囲に必要に応じて設けられるの絶縁層9
の厚さのバラツキをキャンセルすることが容易となる。
こうして、図1(f′)に示す接続構造体が得られる。
導体層2が予めパターニングされていた例であるが、導
体層2が予めパターニングされておらず且つパターニン
グが求められる場合には、基本的には、上述の工程
(d)と工程(e)との間で、導体層2をパターニング
する工程(d3)を設けてもよい。図2に従って説明す
る。
れていない導体層2上に感光性レジスト層3を形成する
(図2(a))。
に導体層2に達する金属バンプ用孔4をフォトリソグラ
フ法により形成する(図2(b))。
に形成された金属バンプ用孔4の底部に露出した導体層
2上に、電解メッキ法により金属バンプ5を成長させる
(図2(c))。
を常法により除去して、導体層2とその上に形成された
金属バンプ5とを露出させる(図2(d))。
グラフ法によりパターニングして導体パターンにする
(図2(d3))。
板1上の金属バンプ5を被接続体7の接続パッド8に圧
着(必要に応じて加熱してもよい)する(図2
(e))。こうして、図2(f)に示す接続構造体が得
られる。
5と接続パッド8以外の領域で、基板1上の導体層2が
被接続体7上の導体層に対向する場合には、金属バンプ
5に接触しないようにその周囲の基板1上に絶縁層を形
成することが好ましい。この場合、具体的には、工程
(d3)の後に、前述の工程(d1)及び工程(d2)
を加入し、そして工程(e)を前述の工程(e′)に代
えることにより、図1(f′)に示す接続構造体が得ら
れる。
法を図3を参照しながら説明する。
とその上に形成すべき金属バンプ5(図3(c)参照)
の高さと合算した厚みを有する金属層12を形成する
(図3(a))。金属層12としては、配線回路基板の
導体層に使用されている材料を使用することができ、好
ましくは銅箔を挙げることができる。
スク13を形成する(図3(b))。エッチングマスク
13は、金属層12上にレジストインクのスクリーン印
刷により形成することができる。あるいは感光性樹脂層
やドライフィルムを設け、常法により露光・現像してパ
ターニングすることにより形成することもできる。
ンプ5の高さに相当する深さまでハーフエッチングする
(図3(c))。ハーフエッチング条件(温度、エッチ
ング液組成等)は、金属層12の材料やエッチングすべ
き厚み等に応じて適宜選択することができる。
5を露出させる(図3(d))。
板1上の金属バンプ5を被接続体7の接続パッド8に圧
着する(図3(e))。これにより、基板1上の導体層
2に形成された金属バンプ5が、被接続体7の接続パッ
ド8に接続されてなる接続構造体が得られる(図3
(f))。このようにして得られる金属バンプ5の高さ
は均一となり、導体層2と金属バンプ5と合わせた厚み
も一定となる。従って、安定的なバンプ接続が可能とな
る。
いても、金属バンプ5と接続パッド8以外の領域で、基
板1上の導体層2が被接続体7上の導体層に対向する場
合には、金属バンプ5に接触しないようにその周囲の基
板1上に絶縁層を形成することが好ましい。この場合、
具体的には、工程(D)の後に、図1の工程(d1)及
び工程(d2)を加入し、そして工程(E)を図1の工
程(e′)に代えることにより、図1(f′)に示す接
続構造体が得られる。
成された配線基板の当該金属バンプが被接続体の接続パ
ッドに接続された接続構造体を製造する際に、金属バン
プの高さを均一化し、しかも金属バンプの高さのバラツ
キだけでなく、被接続体側の接続パッド面の高さのバラ
ツキや接続パッド周囲の絶縁層厚さのバラツキをキャン
セルし易くできる。
る。
る。
る。
属バンプ用孔、5 金属バンプ、6 接着剤、7 被接
続体、8 接続パッド
27)
形成されたフレキシブル基板の当該金属バンプが、被接
続体(半導体素子や他の配線板等)の接続パッドに接続
されてなる接続構造体の製造方法に関する。
成された配線板が、被接続体(半導体素子や他の配線板
等)の接続パッドに接続された接続構造体が、電子部品
分野で広く用いられている。この種の接続構造体は図3
に説明するように製造されている。
箔をパターニングして導体パターン層32を形成する
(同図(a))。次に、導体パターン層32上にポリイ
ミド絶縁層33を形成する(同図(b))。そのポリイ
ミド絶縁層33に、強アルカリ性又は弱アルカリ性エッ
チング液の使用により又はレーザー光の照射により金属
バンプ用孔34を開口する(同図(c))。金属バンプ
用孔34の底部に露出した導体パターン層32上に電解
メッキ法により金属バンプ35を成長させる(同図
(d))。この金属バンプ35を、他の配線板36の接
続パッド37に接着剤38を介して圧着することにより
接続構造体30が得られる(同図(e))。
ミド絶縁層33に50μmレベルの大きさの径の金属バ
ンプ用孔34を強アルカリ性又は弱アルカリ性エッチン
グ液の使用により開口した場合、開口径のバラツキが±
10μmレベルで生じてしまい、その結果、金属バンプ
35の高さにも大きなバラツキが生じるという問題があ
る。また、レーザー光の照射により開口した場合も、金
属バンプ用孔34の真円度が出しにくく、更に金属バン
プ用孔34の底部に付着するスミア量のバラツキにより
開口面積がバラつき、その結果、金属バンプ35の高さ
にも大きなバラツキが生じるという問題がある。このた
め、図3のように製造した従来の接続構造体は、金属バ
ンプ35の高さのバラツキに基づく接続信頼性の劣化、
接続強度の劣化等の問題が生じる。
造体30の場合、金属バンプ35の頂部以外がポリイミ
ド絶縁層33中に埋まった状態となっており、このポリ
イミド絶縁層33の表面が圧着の際に、被接続体である
他の配線板36の接続パッド37に突き当たってしまう
ので、金属バンプ35の高さのバラツキだけでなく、被
接続体側の接続パッド面の高さのバラツキや接続パッド
周囲の絶縁層厚さのバラツキをキャンセルし難いという
傾向もある。
体層に形成された金属バンプが、被接続体の接続パッド
に接続されてなる接続構造体の製造方法において、以下
の工程(a)〜(e): (a)フレキシブル基板の導体層上に感光性レジスト層
を形成する工程; (b)感光性レジスト層に導体層に達する孔を金属バン
プ用孔としてフォトリソグラフ法により形成する工程; (c)感光性レジスト層に形成された孔の底部に露出し
た導体層上に、電解メッキ法により金属バンプを成長さ
せる工程; (d)感光性レジスト層を除去して金属バンプを露出さ
せる工程; (e)接着剤を介して基板上の金属バンプを被接続体の
接続パッドに圧着する工程を含んでなることを特徴とす
る接続構造体の製造方法を提供する。
成された金属バンプが、被接続体(好ましくは被接続用
のフレキシブル基板)の接続パットに接続されてなる接
続構造体の製造方法であって、図1に示すように、以下
の工程(a)〜(e)から構成されている。
ルム等を利用する公知のフレキシブル配線基板を使用す
る。その厚みは、その材質や後述する金属バンプの大き
さ等に応じて適宜決定することができるが、形成する微
小金属バンプの大きさが約20〜50μm径である点を
考慮すると、10〜50μm厚が好ましい。
る。
る。
属バンプ用孔、5 金属バンプ、6 接着剤、7 被接
続体、8 接続パッド
8)
形成されたフレキシブル基板の当該金属バンプが、被接
続体(被接続用フレキシブル基板)の接続パッドに接続
されてなる接続構造体の製造方法に関する。
層に形成された金属バンプが、被接続体である被接続用
フレキシブル基板の接続パッドに直接接触するように接
続されてなる接続構造体の製造方法において、以下の工
程(a)〜(e): (a)フレキシブル基板の導体層上に感光性レジスト層
を形成する工程; (b)感光性レジスト層に導体層に達する孔を金属バン
プ用孔としてフォトリソグラフ法により形成する工程; (c)感光性レジスト層に形成された孔の底部に露出し
た導体層上に、電解メッキ法により金属バンプを成長さ
せる工程; (d)感光性レジスト層を除去して金属バンプを露出さ
せる工程; (e)接着剤を介してフレキシブル基板上の金属バンプ
を被接続体である被接続用フレキシブル基板の接続パッ
ドに直接接触するように圧着する工程を含んでなること
を特徴とする接続構造体の製造方法を提供する。
成された金属バンプが、被接続体である被接続用フレキ
シブル基板の接続パットに直接接触するように接続され
てなる接続構造体の製造方法であって、図1に示すよう
に、以下の工程(a)〜(e)から構成されている。
ル基板が挙げられる。
Claims (6)
- 【請求項1】 基板上の導体層に形成された金属バンプ
が、被接続体の接続パッドに接続されてなる接続構造体
の製造方法において、以下の工程(a)〜(e): (a)基板上の導体層上に感光性レジスト層を形成する
工程; (b)感光性レジスト層に導体層に達する孔を金属バン
プ用孔としてフォトリソグラフ法により形成する工程; (c)感光性レジスト層に形成された孔の底部に露出し
た導体層上に、電解メッキ法により金属バンプを成長さ
せる工程; (d)感光性レジスト層を除去して金属バンプを露出さ
せる工程; (e)接着剤を介して基板上の金属バンプを被接続体の
接続パッドに圧着する工程を含んでなることを特徴とす
る接続構造体の製造方法。 - 【請求項2】 工程(a)において、パターニングされ
た導体層上に感光性レジスト層としてドライフィルムを
積層する請求項1記載の製造方法。 - 【請求項3】 工程(d)と工程(e)との間におい
て、更に (d1)基板の金属バンプ側表面に絶縁前駆体層を形成
する工程; (d2)絶縁前駆体層をパターニングし、硬化すること
により金属バンプに接触させることなくその周囲に絶縁
層を形成する工程を有する請求項1記載の製造方法。 - 【請求項4】 工程(a)において導体層がパターニン
グされていない場合、工程(d)と工程(e)との間に
おいて、更に (d3)導体層をパターニングする工程を有する請求項
1記載の製造方法。 - 【請求項5】 導体層をパターニングした後、工程
(e)の前において、更に (d1)基板の金属バンプ側表面に絶縁前駆体層を形成
する工程; (d2)絶縁前駆体層をパターニングし、硬化すること
により金属バンプに接触させることなくその周囲に絶縁
層を形成する工程を有する請求項4記載の製造方法。 - 【請求項6】 基板上の導体層に形成された金属バンプ
が、被接続体の接続パッドに接続されてなる接続構造体
の製造方法において、以下の工程(A)〜(E): (A)基板上に、導体層の厚みとその上に形成すべき金
属バンプの高さと合算した厚みを有する金属層を形成す
る工程; (B)金属層上に、金属バンプ形成用のエッチングマス
クを形成する工程; (C)エッチングマスク側から金属層を所期の金属バン
プの高さに相当する深さまでハーフエッチングする工
程; (D)エッチングマスクを除去して金属バンプを露出さ
せる工程; (E)接着剤を介して基板上の金属バンプを被接続体の
接続パッドに圧着する工程を含んでなることを特徴とす
る接続構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35245899A JP3216130B2 (ja) | 1999-12-10 | 1999-12-10 | 接続構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35245899A JP3216130B2 (ja) | 1999-12-10 | 1999-12-10 | 接続構造体の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000398694A Division JP3770794B2 (ja) | 2000-12-27 | 2000-12-27 | 接続構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168129A true JP2001168129A (ja) | 2001-06-22 |
JP3216130B2 JP3216130B2 (ja) | 2001-10-09 |
Family
ID=18424220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35245899A Expired - Lifetime JP3216130B2 (ja) | 1999-12-10 | 1999-12-10 | 接続構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3216130B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100711377B1 (ko) | 2004-03-18 | 2007-04-30 | 세이코 엡슨 가부시키가이샤 | 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치 |
US7285734B2 (en) | 2003-04-28 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
JP2008072148A (ja) * | 2007-12-03 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2014014652A1 (en) * | 2012-07-16 | 2014-01-23 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
-
1999
- 1999-12-10 JP JP35245899A patent/JP3216130B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7285734B2 (en) | 2003-04-28 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US7288729B2 (en) | 2003-04-28 | 2007-10-30 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US7294532B2 (en) | 2003-04-28 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
CN100456444C (zh) * | 2003-04-28 | 2009-01-28 | 松下电器产业株式会社 | 布线基板及其制造方法和半导体器件及其制造方法 |
KR100711377B1 (ko) | 2004-03-18 | 2007-04-30 | 세이코 엡슨 가부시키가이샤 | 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치 |
JP2008072148A (ja) * | 2007-12-03 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2014014652A1 (en) * | 2012-07-16 | 2014-01-23 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
US8659153B2 (en) | 2012-07-16 | 2014-02-25 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods |
CN104471680A (zh) * | 2012-07-16 | 2015-03-25 | 美光科技公司 | 垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法 |
US9129869B2 (en) | 2012-07-16 | 2015-09-08 | Micron Technology, Inc. | Pillar on pad interconnect structures, semiconductor devices including same and related methods |
Also Published As
Publication number | Publication date |
---|---|
JP3216130B2 (ja) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140059851A1 (en) | Circuit board structure and method for manufacturing a circuit board structure | |
KR100442918B1 (ko) | 다층인쇄회로기판의 제조방법 | |
JP3593935B2 (ja) | バンプ付き配線回路基板の製造方法及びバンプ形成方法 | |
US5109601A (en) | Method of marking a thin film package | |
JP4038517B2 (ja) | Cof用フレキシブルプリント配線板およびその製造方法 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP2001168129A (ja) | 接続構造体の製造方法 | |
JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
US6763585B2 (en) | Method for producing micro bump | |
US4965700A (en) | Thin film package for mixed bonding of chips | |
JP3770794B2 (ja) | 接続構造体の製造方法 | |
JP2000012622A (ja) | 配線基板及びその製造方法 | |
JP2004134183A (ja) | 電極シートおよびその製造方法 | |
JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
JPH10199927A (ja) | 異方性導電膜付回路基体及び回路チップ並びにその製法 | |
JP2615149B2 (ja) | Icチップの実装方法 | |
JPH06204290A (ja) | 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法 | |
US8429813B2 (en) | Process to allow electrical and mechanical connection of an electrical device with a face equipped with contact pads | |
JP2002009110A (ja) | 半導体装置 | |
JP2003059959A (ja) | 半導体装置とその実装方法 | |
JPS6356991A (ja) | プリント配線板の製造法 | |
JP2002299361A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2594874Y2 (ja) | 液晶表示装置 | |
JP2001358176A (ja) | 半導体装置 | |
JPH11126794A (ja) | 実装回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3216130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |