JP2001168081A - エッチング方法および構造体の製造方法 - Google Patents
エッチング方法および構造体の製造方法Info
- Publication number
- JP2001168081A JP2001168081A JP35235199A JP35235199A JP2001168081A JP 2001168081 A JP2001168081 A JP 2001168081A JP 35235199 A JP35235199 A JP 35235199A JP 35235199 A JP35235199 A JP 35235199A JP 2001168081 A JP2001168081 A JP 2001168081A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- conductor
- etched
- hole
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00587—Processes for avoiding or controlling over-etching not provided for in B81C1/00571 - B81C1/00579
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/04—Optical MEMS
- B81B2201/042—Micromirrors, not used as optical switches
Abstract
(57)【要約】
【課題】 被エッチング物にドライエッチングにより貫
通孔を形成する場合にその貫通孔の末端部の寸法が大き
くなるのを防止する。 【解決手段】 被エッチング物の一方の面側から反応性
イオンエッチングのようなドライエッチングを行うこと
により貫通トレンチ４のような貫通孔を形成する場合
に、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行う。被エッチング物は例えばＳｉ基板１などの半
導体、導電体は例えばＡｌ膜５３などの金属膜である。
通孔を形成する場合にその貫通孔の末端部の寸法が大き
くなるのを防止する。 【解決手段】 被エッチング物の一方の面側から反応性
イオンエッチングのようなドライエッチングを行うこと
により貫通トレンチ４のような貫通孔を形成する場合
に、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行う。被エッチング物は例えばＳｉ基板１などの半
導体、導電体は例えばＡｌ膜５３などの金属膜である。
Description
【０００１】
【発明の属する技術分野】この発明は、エッチング方法
および構造体の製造方法に関し、特に、ＭＥＭＳ（Micr
oelectromechanical Systems）分野における微細構造
体、例えば微細な鏡（マイクロミラー）を含む微細構造
体の製造に適用して好適なものである。
および構造体の製造方法に関し、特に、ＭＥＭＳ（Micr
oelectromechanical Systems）分野における微細構造
体、例えば微細な鏡（マイクロミラー）を含む微細構造
体の製造に適用して好適なものである。
【０００２】
【従来の技術】従来、ＭＥＭＳ分野において、ドライエ
ッチングによりシリコン（Ｓｉ）基板にトレンチ（溝）
を貫通して形成する場合に、貫通する側のトレンチ末端
部の幅が大きくなってしまうという現象が知られている
（例えば、Transducers'99:J.JIAO et al.pp.546-54
9）。これは、トレンチ末端部でエッチング速度が大き
くなることによるものである。
ッチングによりシリコン（Ｓｉ）基板にトレンチ（溝）
を貫通して形成する場合に、貫通する側のトレンチ末端
部の幅が大きくなってしまうという現象が知られている
（例えば、Transducers'99:J.JIAO et al.pp.546-54
9）。これは、トレンチ末端部でエッチング速度が大き
くなることによるものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ようにトレンチの幅がその末端部で大きくなると、設計
通りのトレンチ形状を得ることができないため、ＭＥＭ
Ｓ分野の微細構造体を形成するに際してこれが障害とな
る。
ようにトレンチの幅がその末端部で大きくなると、設計
通りのトレンチ形状を得ることができないため、ＭＥＭ
Ｓ分野の微細構造体を形成するに際してこれが障害とな
る。
【０００４】また、ウェーハ面内でエッチング速度に±
５％程度のばらつきがあるのが普通であるので、ウェー
ハ全面においてオーバーエッチングをほとんど行わな
い、いわゆるジャストエッチで上記問題を解決すること
は不可能である。
５％程度のばらつきがあるのが普通であるので、ウェー
ハ全面においてオーバーエッチングをほとんど行わな
い、いわゆるジャストエッチで上記問題を解決すること
は不可能である。
【０００５】したがって、この発明が解決しようとする
課題は、基板にドライエッチングによりトレンチを貫通
して形成する場合、より一般的には、被エッチング物に
ドライエッチングにより貫通孔を形成する場合に、その
貫通孔の末端部の寸法が大きくなるのを防止することが
できるエッチング方法およびそのようなエッチング方法
を用いた構造体の製造方法を提供することにある。
課題は、基板にドライエッチングによりトレンチを貫通
して形成する場合、より一般的には、被エッチング物に
ドライエッチングにより貫通孔を形成する場合に、その
貫通孔の末端部の寸法が大きくなるのを防止することが
できるエッチング方法およびそのようなエッチング方法
を用いた構造体の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決するために、鋭意検討を行っ
た。以下にその概要について説明する。
有する上述の課題を解決するために、鋭意検討を行っ
た。以下にその概要について説明する。
【０００７】本発明者は、レジストマスクを用い、ドラ
イエッチングによりＳｉ基板のエッチングを行って貫通
トレンチを形成する実験を行った。具体的には、厚さ１
００μｍのＳｉ基板に幅１０μｍの貫通トレンチを形成
した。図１は、このようにしてＳｉ基板に形成した貫通
トレンチをエッチングする側、すなわちレジストマスク
がある側から撮影した光学顕微鏡写真を示す。図１から
わかるように、エッチングする側から見た貫通トレンチ
の幅はおよそ１０μｍであった。一方、図２は貫通トレ
ンチを貫通した側から撮影した光学顕微鏡写真を示し、
倍率は図１と同じである。図２からわかるように、貫通
した側の貫通トレンチの幅は最大で約３０μｍであり、
エッチングする側の貫通トレンチの幅の約３倍であっ
た。
イエッチングによりＳｉ基板のエッチングを行って貫通
トレンチを形成する実験を行った。具体的には、厚さ１
００μｍのＳｉ基板に幅１０μｍの貫通トレンチを形成
した。図１は、このようにしてＳｉ基板に形成した貫通
トレンチをエッチングする側、すなわちレジストマスク
がある側から撮影した光学顕微鏡写真を示す。図１から
わかるように、エッチングする側から見た貫通トレンチ
の幅はおよそ１０μｍであった。一方、図２は貫通トレ
ンチを貫通した側から撮影した光学顕微鏡写真を示し、
倍率は図１と同じである。図２からわかるように、貫通
した側の貫通トレンチの幅は最大で約３０μｍであり、
エッチングする側の貫通トレンチの幅の約３倍であっ
た。
【０００８】この実験結果は、貫通トレンチの末端部の
幅が大きくなる点でJ.JIAOらの実験結果と一致するもの
であるが、貫通トレンチの末端部の幅がエッチングする
側の幅に比べて３倍も大きくなってしまうことは、この
実験結果によって初めて見い出されたものといえる。
幅が大きくなる点でJ.JIAOらの実験結果と一致するもの
であるが、貫通トレンチの末端部の幅がエッチングする
側の幅に比べて３倍も大きくなってしまうことは、この
実験結果によって初めて見い出されたものといえる。
【０００９】本発明者は、上記のような実験結果が得ら
れる理由について考察を行った。すなわち、図２に示す
光学顕微鏡写真を注意深く観察するとわかるように、貫
通した側から見た貫通トレンチに、周辺に比べて幅が狭
く、しかもこの幅がエッチングする側から見た貫通トレ
ンチの幅とほぼ等しい部分が二箇所存在する。ここで注
目すべきことは、この部分の貫通トレンチの両側に、あ
る目的でＳｉ基板裏面に成膜されたＡｌ膜のエッチング
残り（図２の白い部分）が存在することである。これよ
り、貫通トレンチが貫通する部分の近傍のＳｉ基板裏面
にＡｌ膜が存在していたことが、貫通トレンチの幅が末
端部で大きくなるのを防止する効果を有すると解釈する
ことができる。
れる理由について考察を行った。すなわち、図２に示す
光学顕微鏡写真を注意深く観察するとわかるように、貫
通した側から見た貫通トレンチに、周辺に比べて幅が狭
く、しかもこの幅がエッチングする側から見た貫通トレ
ンチの幅とほぼ等しい部分が二箇所存在する。ここで注
目すべきことは、この部分の貫通トレンチの両側に、あ
る目的でＳｉ基板裏面に成膜されたＡｌ膜のエッチング
残り（図２の白い部分）が存在することである。これよ
り、貫通トレンチが貫通する部分の近傍のＳｉ基板裏面
にＡｌ膜が存在していたことが、貫通トレンチの幅が末
端部で大きくなるのを防止する効果を有すると解釈する
ことができる。
【００１０】このような効果が得られるメカニズムは現
時点では不明であるが、次のようなメカニズムが考えら
れる。すなわち、ドライエッチングによりＳｉ基板に貫
通トレンチを形成する場合にそのトレンチ末端部の幅が
大きくなるのは、エッチングの進行に伴い貫通トレンチ
内の側壁が入射イオンによって帯電し、これにより後続
イオンの軌道が曲げられる結果、トレンチ末端部で側壁
に入射するイオンの、側壁と垂直方向の速度成分が増加
するためと考えられる。これに対し、貫通トレンチが貫
通する部分の近傍のＳｉ基板裏面にＡｌ膜を形成してお
くと、トレンチ末端部までエッチングが進行してそのＡ
ｌ膜がトレンチ内に露出した時点でトレンチ側壁から電
荷がこのＡｌ膜に迅速に移動し、貫通トレンチ内の側壁
の帯電が完全に解消され、あるいは大幅に低減し、それ
によって後続イオンの軌道が曲げられることが大幅に減
少することにより、貫通トレンチ末端部でのエッチング
速度の増加が抑えられると考えられる。
時点では不明であるが、次のようなメカニズムが考えら
れる。すなわち、ドライエッチングによりＳｉ基板に貫
通トレンチを形成する場合にそのトレンチ末端部の幅が
大きくなるのは、エッチングの進行に伴い貫通トレンチ
内の側壁が入射イオンによって帯電し、これにより後続
イオンの軌道が曲げられる結果、トレンチ末端部で側壁
に入射するイオンの、側壁と垂直方向の速度成分が増加
するためと考えられる。これに対し、貫通トレンチが貫
通する部分の近傍のＳｉ基板裏面にＡｌ膜を形成してお
くと、トレンチ末端部までエッチングが進行してそのＡ
ｌ膜がトレンチ内に露出した時点でトレンチ側壁から電
荷がこのＡｌ膜に迅速に移動し、貫通トレンチ内の側壁
の帯電が完全に解消され、あるいは大幅に低減し、それ
によって後続イオンの軌道が曲げられることが大幅に減
少することにより、貫通トレンチ末端部でのエッチング
速度の増加が抑えられると考えられる。
【００１１】本発明者は、上記のメカニズムに立脚して
考察を進めた結果、Ｓｉ基板のエッチングの際にトレン
チが貫通する側にあらかじめ電気伝導度が十分に高い導
電体を設けておくことにより、より一般的には、トレン
チが貫通する側に何らかの方法で導電体を接触させてお
くことにより、同様な効果を得ることができるという結
論に至った。さらに考察を進めた結果、この手法は、被
エッチング物がＳｉ基板である場合に限られず、ドライ
エッチングにより被エッチング物のエッチングを行って
貫通孔を形成する場合に、貫通孔の末端部の寸法が大き
くなってしまう問題が生じる場合全般に有効であるとい
う結論に至ったものである。
考察を進めた結果、Ｓｉ基板のエッチングの際にトレン
チが貫通する側にあらかじめ電気伝導度が十分に高い導
電体を設けておくことにより、より一般的には、トレン
チが貫通する側に何らかの方法で導電体を接触させてお
くことにより、同様な効果を得ることができるという結
論に至った。さらに考察を進めた結果、この手法は、被
エッチング物がＳｉ基板である場合に限られず、ドライ
エッチングにより被エッチング物のエッチングを行って
貫通孔を形成する場合に、貫通孔の末端部の寸法が大き
くなってしまう問題が生じる場合全般に有効であるとい
う結論に至ったものである。
【００１２】この発明は、本発明者による上記検討に基
づいて案出されたものである。
づいて案出されたものである。
【００１３】すなわち、上記課題を解決するために、こ
の発明の第１の発明は、被エッチング物の一方の面側か
らドライエッチングを行うことにより貫通孔を形成する
ようにしたエッチング方法において、被エッチング物の
他方の面の少なくとも貫通孔の形成予定領域またはその
近傍に被エッチング物よりも電気伝導度が高い導電体を
接触させた状態でドライエッチングを行うことにより貫
通孔を形成するようにしたことを特徴とするものであ
る。
の発明の第１の発明は、被エッチング物の一方の面側か
らドライエッチングを行うことにより貫通孔を形成する
ようにしたエッチング方法において、被エッチング物の
他方の面の少なくとも貫通孔の形成予定領域またはその
近傍に被エッチング物よりも電気伝導度が高い導電体を
接触させた状態でドライエッチングを行うことにより貫
通孔を形成するようにしたことを特徴とするものであ
る。
【００１４】この発明の第２の発明は、被エッチング物
の一方の面側からドライエッチングを行うことにより貫
通孔を形成する工程を有する構造体の製造方法におい
て、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしたことを
特徴とするものである。
の一方の面側からドライエッチングを行うことにより貫
通孔を形成する工程を有する構造体の製造方法におい
て、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしたことを
特徴とするものである。
【００１５】この発明において、被エッチング物は、ド
ライエッチングにより貫通孔を形成する場合にその末端
部の寸法が大きくなってしまう問題が生じるものであれ
ば、基本的にはどのようなものであってもよいが、具体
的には、例えば、半導体である。この半導体としては、
例えば、Ｓｉのほか、Ｇｅ、ＳｉＧｅ、ＧａＡｓその他
の元素半導体または化合物半導体を挙げることができ
る。また、被エッチング物は、Ｓｉ基板のように一種類
の物質からなる単層のものである場合のほか、例えば２
層のＳｉ膜がＳｉＯ2 膜を介して積層された多層膜のよ
うに二種類以上の物質からなる膜が多層積層された多層
構造であってもよい。このような多層構造においては、
ある層のみをエッチングにより貫通させたいことがよく
あるが、各層のエッチング速度が大きい場合にはやはり
境界で貫通孔の拡大が起こりうることから、この場合
も、層のエッチングをストップさせたい箇所に導電体を
形成しておくだけで、貫通孔の末端部の寸法の拡大を防
止する効果が得られる。
ライエッチングにより貫通孔を形成する場合にその末端
部の寸法が大きくなってしまう問題が生じるものであれ
ば、基本的にはどのようなものであってもよいが、具体
的には、例えば、半導体である。この半導体としては、
例えば、Ｓｉのほか、Ｇｅ、ＳｉＧｅ、ＧａＡｓその他
の元素半導体または化合物半導体を挙げることができ
る。また、被エッチング物は、Ｓｉ基板のように一種類
の物質からなる単層のものである場合のほか、例えば２
層のＳｉ膜がＳｉＯ2 膜を介して積層された多層膜のよ
うに二種類以上の物質からなる膜が多層積層された多層
構造であってもよい。このような多層構造においては、
ある層のみをエッチングにより貫通させたいことがよく
あるが、各層のエッチング速度が大きい場合にはやはり
境界で貫通孔の拡大が起こりうることから、この場合
も、層のエッチングをストップさせたい箇所に導電体を
形成しておくだけで、貫通孔の末端部の寸法の拡大を防
止する効果が得られる。
【００１６】導電体としては、好適には、被エッチング
物に比べて電気伝導度が十分に高いものが用いられる。
具体的には、導電体として、例えば、Ａｌ、Ａｕ、Ｐ
ｔ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏなどの金属を用いることがで
きる。導電体としては、このほかに、金属シリサイドな
どの導電性金属化合物や、導電性ポリマーなどの導電性
有機物などを用いることもできる。この導電体は、被エ
ッチング物の他方の面の全面に形成された導電膜であっ
てもよいし、被エッチング物の他方の面の貫通孔の形成
予定領域の近傍に形成された例えば細線パターン状の導
電膜であってもよい。後者の導電膜は、必要最小限で済
むので、最終の構造体に残しても問題を生じないため、
エッチングの後工程で除去しないで済む点で有利であ
る。さらに、被エッチング物がＳｉなどの半導体である
場合には、イオン注入などによりｎ型不純物またはｐ型
不純物を被エッチング物の他方の面に高濃度に導入し、
この不純物導入層を導電体として用いることもできる。
物に比べて電気伝導度が十分に高いものが用いられる。
具体的には、導電体として、例えば、Ａｌ、Ａｕ、Ｐ
ｔ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏなどの金属を用いることがで
きる。導電体としては、このほかに、金属シリサイドな
どの導電性金属化合物や、導電性ポリマーなどの導電性
有機物などを用いることもできる。この導電体は、被エ
ッチング物の他方の面の全面に形成された導電膜であっ
てもよいし、被エッチング物の他方の面の貫通孔の形成
予定領域の近傍に形成された例えば細線パターン状の導
電膜であってもよい。後者の導電膜は、必要最小限で済
むので、最終の構造体に残しても問題を生じないため、
エッチングの後工程で除去しないで済む点で有利であ
る。さらに、被エッチング物がＳｉなどの半導体である
場合には、イオン注入などによりｎ型不純物またはｐ型
不純物を被エッチング物の他方の面に高濃度に導入し、
この不純物導入層を導電体として用いることもできる。
【００１７】導電体は、成膜法により形成された導電膜
ばかりでなく、溶融導電体、例えば溶融金属であっても
よい。このような用途に適した金属としては、具体的に
は、低融点金属、例えばＧａ、Ｈｇ、はんだ、Ｉｎなど
を用いることができる。このような溶融導電体を用いる
場合、エッチングは例えば次のような手順で行うことが
できる。すなわち、まず、ドライエッチング装置のウェ
ーハステージ上に低融点の導電体を設置し、次にウェー
ハステージを導電体の融点以上の温度に保持することに
より導電体を溶融させてその上に被エッチング物として
のウェーハ（例えば、Ｓｉ基板）を載せ、次にウェーハ
ステージの温度を導電体の融点以下に下げることにより
ウェーハをウェーハステージに固定してからウェーハの
ドライエッチングを行うことにより貫通孔を形成する。
場合によっては、ウェーハステージを導電体の融点以上
の温度に保持することにより導電体を溶融させてその上
に被エッチング物としてのウェーハを載せ、その状態で
ウェーハのドライエッチングを行うことにより貫通孔を
形成してもよい。
ばかりでなく、溶融導電体、例えば溶融金属であっても
よい。このような用途に適した金属としては、具体的に
は、低融点金属、例えばＧａ、Ｈｇ、はんだ、Ｉｎなど
を用いることができる。このような溶融導電体を用いる
場合、エッチングは例えば次のような手順で行うことが
できる。すなわち、まず、ドライエッチング装置のウェ
ーハステージ上に低融点の導電体を設置し、次にウェー
ハステージを導電体の融点以上の温度に保持することに
より導電体を溶融させてその上に被エッチング物として
のウェーハ（例えば、Ｓｉ基板）を載せ、次にウェーハ
ステージの温度を導電体の融点以下に下げることにより
ウェーハをウェーハステージに固定してからウェーハの
ドライエッチングを行うことにより貫通孔を形成する。
場合によっては、ウェーハステージを導電体の融点以上
の温度に保持することにより導電体を溶融させてその上
に被エッチング物としてのウェーハを載せ、その状態で
ウェーハのドライエッチングを行うことにより貫通孔を
形成してもよい。
【００１８】ドライエッチングは、被エッチング物をエ
ッチングして貫通孔を形成する場合にその末端部の寸法
が大きくなってしまう問題が生じるものであれば、基本
的にはどのようなものであってもよいが、例えば、イオ
ンを用いるドライエッチング、具体的には反応性イオン
エッチング（ＲＩＥ）などである。特に、被エッチング
物がＳｉである場合、これらのドライエッチングにおい
ては、好適には、ＳＦ6 ガスとＣ4 Ｆ8 ガスとがエッチ
ングガスとして用いられる。
ッチングして貫通孔を形成する場合にその末端部の寸法
が大きくなってしまう問題が生じるものであれば、基本
的にはどのようなものであってもよいが、例えば、イオ
ンを用いるドライエッチング、具体的には反応性イオン
エッチング（ＲＩＥ）などである。特に、被エッチング
物がＳｉである場合、これらのドライエッチングにおい
ては、好適には、ＳＦ6 ガスとＣ4 Ｆ8 ガスとがエッチ
ングガスとして用いられる。
【００１９】被エッチング物に形成する貫通孔のアスペ
クト比（＝（縦方向の寸法）／（横方向の寸法））につ
いては、本質的な制限はないが、一般には、従来のドラ
イエッチングでは貫通孔をその末端部も含めて同一寸法
で形成することが困難とされている３以上であり、好適
には５以上、より好適には８以上、さらに好適には１０
以上である。アスペクト比の上限は、使用するドライエ
ッチング装置の性能などによって主に決まると考えら
れ、必ずしも一律に決まらないが、一つの目安を挙げれ
ば２０〜５０程度である。
クト比（＝（縦方向の寸法）／（横方向の寸法））につ
いては、本質的な制限はないが、一般には、従来のドラ
イエッチングでは貫通孔をその末端部も含めて同一寸法
で形成することが困難とされている３以上であり、好適
には５以上、より好適には８以上、さらに好適には１０
以上である。アスペクト比の上限は、使用するドライエ
ッチング装置の性能などによって主に決まると考えら
れ、必ずしも一律に決まらないが、一つの目安を挙げれ
ば２０〜５０程度である。
【００２０】なお、被エッチング物が多層膜からなる場
合の貫通孔のアスペクト比は、多層膜全体で見たときの
貫通孔の横方向の寸法に対する縦方向の寸法の比で与え
られる。
合の貫通孔のアスペクト比は、多層膜全体で見たときの
貫通孔の横方向の寸法に対する縦方向の寸法の比で与え
られる。
【００２１】上述のように構成されたこの発明において
は、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしているの
で、貫通孔の末端部までエッチングが進行してその導電
体が貫通孔内に露出した時点で貫通孔の側壁から、イオ
ンの入射により帯電した電荷がこの導電体に迅速に移動
し、貫通孔内の側壁の帯電が完全に解消され、あるいは
大幅に低減し、それによって後続イオンの軌道が曲げら
れることが大幅に減少することにより、貫通孔の末端部
でのエッチング速度の増加が有効に抑えられる。
は、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしているの
で、貫通孔の末端部までエッチングが進行してその導電
体が貫通孔内に露出した時点で貫通孔の側壁から、イオ
ンの入射により帯電した電荷がこの導電体に迅速に移動
し、貫通孔内の側壁の帯電が完全に解消され、あるいは
大幅に低減し、それによって後続イオンの軌道が曲げら
れることが大幅に減少することにより、貫通孔の末端部
でのエッチング速度の増加が有効に抑えられる。
【００２２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２３】まず、この発明の第１の実施形態について
説明する。
説明する。
【００２４】説明の便宜のため、この第１の実施形態に
より製造されるマイクロミラーの構造について最初に説
明する。図３はこのマイクロミラーの完成状態を示し、
図４はこのマイクロミラーのミラー本体が形成されたＳ
ｉ基板とミラー駆動電極が形成されたガラス基板とを分
離した状態を示す。
より製造されるマイクロミラーの構造について最初に説
明する。図３はこのマイクロミラーの完成状態を示し、
図４はこのマイクロミラーのミラー本体が形成されたＳ
ｉ基板とミラー駆動電極が形成されたガラス基板とを分
離した状態を示す。
【００２５】図３および図４に示すように、このマイク
ロミラーにおいては、例えば正方形のＳｉ基板１に、例
えば正方形のミラー２がその一つの対角線方向の両端を
例えばＳｉＮx からなるヒンジ（梁）３で支えられた状
態で形成されている。ヒンジ３の部分を除いて、ミラー
２とその周囲のＳｉ基板１とは貫通トレンチ４により分
離されている。このミラー２とＳｉ基板１とはその上面
が同一面内にあるが、ミラー２はＳｉ基板１よりも薄く
形成されている。図示は省略するが、ミラー２の上面は
Ａｌ膜が形成されていてミラー面となっており、一方、
ミラー２の裏面にはミラー駆動用の上部電極が形成され
ている。Ｓｉ基板１にはこの上部電極と図示省略した外
部端子とを電気的に接続するためのコンタクトホール５
が形成されている。このコンタクトホール５の底部には
ヒンジ３の底面を通って上部電極と一体につながってい
る配線金属６が形成されている。一方、Ｓｉ基板１と同
一形状のガラス基板７には、貫通トレンチ４と同一の輪
郭に長方形の凹部８が形成されており、この凹部８の底
面にこの凹部８のヒンジ３と平行な一つの対角線方向を
斜辺とする直角三角形の形状を有する一対の下部電極
９、１０が所定の間隔で互いに対向して形成されてい
る。これらの下部電極９、１０には引き出し電極１１、
１２が接続されている。これらの引き出し電極１１、１
２はそれぞれ凹部８に形成された引き出し部１３、１４
に引き出されている。Ｓｉ基板１には、引き出し電極１
１、１２を図示省略した外部端子と電気的に接続するた
めのコンタクトホール１５、１６が形成されている。Ｓ
ｉ基板１とガラス基板７とは陽極接合法により接合され
ている。
ロミラーにおいては、例えば正方形のＳｉ基板１に、例
えば正方形のミラー２がその一つの対角線方向の両端を
例えばＳｉＮx からなるヒンジ（梁）３で支えられた状
態で形成されている。ヒンジ３の部分を除いて、ミラー
２とその周囲のＳｉ基板１とは貫通トレンチ４により分
離されている。このミラー２とＳｉ基板１とはその上面
が同一面内にあるが、ミラー２はＳｉ基板１よりも薄く
形成されている。図示は省略するが、ミラー２の上面は
Ａｌ膜が形成されていてミラー面となっており、一方、
ミラー２の裏面にはミラー駆動用の上部電極が形成され
ている。Ｓｉ基板１にはこの上部電極と図示省略した外
部端子とを電気的に接続するためのコンタクトホール５
が形成されている。このコンタクトホール５の底部には
ヒンジ３の底面を通って上部電極と一体につながってい
る配線金属６が形成されている。一方、Ｓｉ基板１と同
一形状のガラス基板７には、貫通トレンチ４と同一の輪
郭に長方形の凹部８が形成されており、この凹部８の底
面にこの凹部８のヒンジ３と平行な一つの対角線方向を
斜辺とする直角三角形の形状を有する一対の下部電極
９、１０が所定の間隔で互いに対向して形成されてい
る。これらの下部電極９、１０には引き出し電極１１、
１２が接続されている。これらの引き出し電極１１、１
２はそれぞれ凹部８に形成された引き出し部１３、１４
に引き出されている。Ｓｉ基板１には、引き出し電極１
１、１２を図示省略した外部端子と電気的に接続するた
めのコンタクトホール１５、１６が形成されている。Ｓ
ｉ基板１とガラス基板７とは陽極接合法により接合され
ている。
【００２６】このマイクロミラーにおいては、ミラー２
の裏面に形成された上部電極と下部電極９、１０との間
に電圧を印加してそれらの間に働く静電引力によりミラ
ー２をそのヒンジ３を軸として振動させるようになって
いる。
の裏面に形成された上部電極と下部電極９、１０との間
に電圧を印加してそれらの間に働く静電引力によりミラ
ー２をそのヒンジ３を軸として振動させるようになって
いる。
【００２７】図５および図６にこのマイクロミラーの製
造方法を示す。ここで、図５および図６は図３および図
４のＡ−Ａ´線に沿っての断面図に相当する。ただし、
図５および図６と図３および図４との縮尺は一致してい
ない。
造方法を示す。ここで、図５および図６は図３および図
４のＡ−Ａ´線に沿っての断面図に相当する。ただし、
図５および図６と図３および図４との縮尺は一致してい
ない。
【００２８】図５Ａに示すように、まず、Ｓｉ基板１
（ウェーハ）の一方の主面に、フォトリソグラフィーに
より、上部電極およびヒンジ部分を含む大きさの凹部形
成用のレジストマスク５１を形成する。
（ウェーハ）の一方の主面に、フォトリソグラフィーに
より、上部電極およびヒンジ部分を含む大きさの凹部形
成用のレジストマスク５１を形成する。
【００２９】次に、図５Ｂに示すように、レジストマス
ク５１を用いて例えばＲＩＥのようなドライエッチング
によりＳｉ基板１を所定の深さまでエッチングすること
により凹部５２を形成した後、レジストマスク５１を除
去する。
ク５１を用いて例えばＲＩＥのようなドライエッチング
によりＳｉ基板１を所定の深さまでエッチングすること
により凹部５２を形成した後、レジストマスク５１を除
去する。
【００３０】次に、図５Ｃに示すように、例えば真空蒸
着法やスパッタリング法により基板全面にＡｌ膜５３を
成膜する。
着法やスパッタリング法により基板全面にＡｌ膜５３を
成膜する。
【００３１】次に、図５Ｄに示すように、例えばＣＶＤ
法により基板全面にＳｉＮx 膜５４を成膜する。
法により基板全面にＳｉＮx 膜５４を成膜する。
【００３２】次に、図５Ｅに示すように、Ｓｉ基板１の
上下を反転させてＳｉ基板１の他方の主面を上にし、そ
の全面に例えば真空蒸着法やスパッタリング法によりＡ
ｌ膜５５を成膜する。
上下を反転させてＳｉ基板１の他方の主面を上にし、そ
の全面に例えば真空蒸着法やスパッタリング法によりＡ
ｌ膜５５を成膜する。
【００３３】次に、図５Ｆに示すように、フォトリソグ
ラフィーにより、Ａｌ膜５５上にミラーパターン形成用
のレジストマスク５６を形成する。
ラフィーにより、Ａｌ膜５５上にミラーパターン形成用
のレジストマスク５６を形成する。
【００３４】次に、図６Ａに示すように、レジストマス
ク５６を用いてＡｌ膜５５をウエットエッチングしてミ
ラー面５７を形成した後、レジストマスク５６を除去す
る。
ク５６を用いてＡｌ膜５５をウエットエッチングしてミ
ラー面５７を形成した後、レジストマスク５６を除去す
る。
【００３５】次に、図６Ｂに示すように、フォトリソグ
ラフィーにより、貫通エッチング用のレジストマスク５
８を形成する。
ラフィーにより、貫通エッチング用のレジストマスク５
８を形成する。
【００３６】次に、図６Ｃに示すように、Ｓｉ基板１を
ドライエッチング装置に投入し、エッチングガスとして
ＳＦ6 ガスとＣ4 Ｆ8 ガスとを用い、高密度プラズマを
利用したＲＩＥにより、レジストマスク５８を用いてＳ
ｉ基板１の貫通エッチングを行い、貫通トレンチ４を形
成し、ミラー２を形成する。この後、レジストマスク５
８を除去する。このドライエッチング時には、Ｓｉ基板
１の裏面側にはＡｌ膜５３が形成されているため、貫通
トレンチ４の中に進入するイオンの電荷がこのＡｌ膜５
３に吸収され、貫通トレンチ４の側壁が帯電することが
抑制されているものと考えられる。
ドライエッチング装置に投入し、エッチングガスとして
ＳＦ6 ガスとＣ4 Ｆ8 ガスとを用い、高密度プラズマを
利用したＲＩＥにより、レジストマスク５８を用いてＳ
ｉ基板１の貫通エッチングを行い、貫通トレンチ４を形
成し、ミラー２を形成する。この後、レジストマスク５
８を除去する。このドライエッチング時には、Ｓｉ基板
１の裏面側にはＡｌ膜５３が形成されているため、貫通
トレンチ４の中に進入するイオンの電荷がこのＡｌ膜５
３に吸収され、貫通トレンチ４の側壁が帯電することが
抑制されているものと考えられる。
【００３７】次に、図６Ｄに示すように、Ｓｉ基板１の
上下を反転させ、フォトリソグラフィーにより、Ｓｉ基
板１の裏面側に上部電極およびヒンジ部分をパターニン
グするためのレジストマスク５９を形成する。
上下を反転させ、フォトリソグラフィーにより、Ｓｉ基
板１の裏面側に上部電極およびヒンジ部分をパターニン
グするためのレジストマスク５９を形成する。
【００３８】次に、図６Ｅに示すように、レジストマス
ク５９を用いてドライエッチングによりＳｉＮx 膜５４
をエッチングし、引き続いて、ウエットエッチングによ
りＡｌ膜５３をエッチングし、ヒンジ３および上部電極
６０を形成する。上部電極６０上にはＳｉＮx 膜５４が
積層された構造となっている。この構造は、図示されて
いないヒンジ部分でも同じである。なお、図６Ｅは図６
Ｄに対してＳｉ基板１を反転させた状態で示したもので
ある。
ク５９を用いてドライエッチングによりＳｉＮx 膜５４
をエッチングし、引き続いて、ウエットエッチングによ
りＡｌ膜５３をエッチングし、ヒンジ３および上部電極
６０を形成する。上部電極６０上にはＳｉＮx 膜５４が
積層された構造となっている。この構造は、図示されて
いないヒンジ部分でも同じである。なお、図６Ｅは図６
Ｄに対してＳｉ基板１を反転させた状態で示したもので
ある。
【００３９】次に、図６Ｆに示すように、以上のように
してミラー構造を形成したＳｉ基板１と、あらかじめ凹
部８に下部電極９、１０などが形成されたガラス基板７
とを陽極接合法を用いて接合する。これによって、図３
および図４に示すようなマイクロミラーを完成させる。
してミラー構造を形成したＳｉ基板１と、あらかじめ凹
部８に下部電極９、１０などが形成されたガラス基板７
とを陽極接合法を用いて接合する。これによって、図３
および図４に示すようなマイクロミラーを完成させる。
【００４０】このようにして作製したマイクロミラーの
貫通トレンチ４の部分をＳｉ基板１の表面側（エッチン
グする側）および裏面側（Ａｌ膜５３側）から光学顕微
鏡観察を行った結果を図７および図８に示す。ここで、
図７はエッチングする側から撮影した光学顕微鏡写真、
図８は貫通した側から撮影した光学顕微鏡写真である。
図７および図８より、Ｓｉ基板１の裏面側にＡｌ膜５３
が形成されていることにより、貫通トレンチ４の幅がＳ
ｉ基板１の表裏で同じ幅に制御されていることがわか
る。このときのエッチング時間は図１および図２の場合
と同じであった。ここで特筆すべきことは、Ａｌ膜５３
上には絶縁膜であるＳｉＮx 膜５４が積層されており、
Ａｌ膜５３が接地されていないという点である。しか
も、ＳｉＮx膜５４上にさらにフォトレジスト膜を成膜
して同様の実験を行っても、この効果は薄れることはな
かった。
貫通トレンチ４の部分をＳｉ基板１の表面側（エッチン
グする側）および裏面側（Ａｌ膜５３側）から光学顕微
鏡観察を行った結果を図７および図８に示す。ここで、
図７はエッチングする側から撮影した光学顕微鏡写真、
図８は貫通した側から撮影した光学顕微鏡写真である。
図７および図８より、Ｓｉ基板１の裏面側にＡｌ膜５３
が形成されていることにより、貫通トレンチ４の幅がＳ
ｉ基板１の表裏で同じ幅に制御されていることがわか
る。このときのエッチング時間は図１および図２の場合
と同じであった。ここで特筆すべきことは、Ａｌ膜５３
上には絶縁膜であるＳｉＮx 膜５４が積層されており、
Ａｌ膜５３が接地されていないという点である。しか
も、ＳｉＮx膜５４上にさらにフォトレジスト膜を成膜
して同様の実験を行っても、この効果は薄れることはな
かった。
【００４１】以上のように、この第１の実施形態によれ
ば、Ｓｉ基板１にドライエッチングにより貫通トレンチ
４を形成する場合に、貫通する側のＳｉ基板１の面にあ
らかじめＡｌ膜５３を形成していることにより、貫通ト
レンチ４の末端部の幅が大きくなる問題をほぼ完全に抑
制することができ、レジストマスク５８で決まる設計通
りの幅の良好な断面形状の貫通トレンチ４を形成するこ
とができる。そして、このように貫通トレンチ４を設計
通りの形状に形成することができるため、この貫通トレ
ンチ４を形成するためのドライエッチング時に同時に決
まるヒンジ３の長さも設計通りとすることができる。特
に、このようなＭＥＭＳ用途のヒンジ３には一般に５％
程度以下の寸法精度が要求されるが、この程度の寸法精
度は容易に確保することができる。このようにヒンジ３
の寸法精度が高いことにより、ヒンジ３に起因するミラ
ー２の振動特性の不良を防止することができる。
ば、Ｓｉ基板１にドライエッチングにより貫通トレンチ
４を形成する場合に、貫通する側のＳｉ基板１の面にあ
らかじめＡｌ膜５３を形成していることにより、貫通ト
レンチ４の末端部の幅が大きくなる問題をほぼ完全に抑
制することができ、レジストマスク５８で決まる設計通
りの幅の良好な断面形状の貫通トレンチ４を形成するこ
とができる。そして、このように貫通トレンチ４を設計
通りの形状に形成することができるため、この貫通トレ
ンチ４を形成するためのドライエッチング時に同時に決
まるヒンジ３の長さも設計通りとすることができる。特
に、このようなＭＥＭＳ用途のヒンジ３には一般に５％
程度以下の寸法精度が要求されるが、この程度の寸法精
度は容易に確保することができる。このようにヒンジ３
の寸法精度が高いことにより、ヒンジ３に起因するミラ
ー２の振動特性の不良を防止することができる。
【００４２】次に、この発明の第２の実施形態について
説明する。この第２の実施形態は、基板を接合した構造
のＭＥＭＳデバイスを作製する際に有用なものである。
すなわち、ＭＥＭＳデバイスでは、Ｓｉ基板とガラス基
板とを陽極接合した後にＳｉ基板を貫通エッチングする
場合がよくある。これは、貫通エッチングされたＳｉ基
板が脆弱でその後のフォトリソグラフィー工程に耐えら
れないことが多いからである。しかしながら、この場合
には、Ｓｉ基板の裏側（ガラス基板と接合されている
側）を貫通エッチング後に加工することは、ほとんど不
可能となってしまう。したがって、この場合には、第１
の実施形態のようにＳｉ基板の裏側全面に導電膜を成膜
しておく方法は使用することができない。そこで、この
第２の実施形態では、このような欠点を改善する手法を
提供する。
説明する。この第２の実施形態は、基板を接合した構造
のＭＥＭＳデバイスを作製する際に有用なものである。
すなわち、ＭＥＭＳデバイスでは、Ｓｉ基板とガラス基
板とを陽極接合した後にＳｉ基板を貫通エッチングする
場合がよくある。これは、貫通エッチングされたＳｉ基
板が脆弱でその後のフォトリソグラフィー工程に耐えら
れないことが多いからである。しかしながら、この場合
には、Ｓｉ基板の裏側（ガラス基板と接合されている
側）を貫通エッチング後に加工することは、ほとんど不
可能となってしまう。したがって、この場合には、第１
の実施形態のようにＳｉ基板の裏側全面に導電膜を成膜
しておく方法は使用することができない。そこで、この
第２の実施形態では、このような欠点を改善する手法を
提供する。
【００４３】図９はこの第２の実施形態において、貫通
エッチング前のＳｉ基板を示すものである。ここで、図
９ＡはＳｉ基板を表側から見たもの、図９ＢはＳｉ基板
を裏側から見たもの、図９Ｃは図９ＡのＣ−Ｃ´線に沿
っての断面図である。
エッチング前のＳｉ基板を示すものである。ここで、図
９ＡはＳｉ基板を表側から見たもの、図９ＢはＳｉ基板
を裏側から見たもの、図９Ｃは図９ＡのＣ−Ｃ´線に沿
っての断面図である。
【００４４】図９に示すように、この第２の実施形態に
おいては、まず、Ｓｉ基板１０１の一方の主面（表側の
面）に、フォトリソグラフィーにより、貫通トレンチ形
成用のレジストマスク１０２を形成する。また、Ｓｉ基
板１０１の他方の主面（裏側の面）に、貫通トレンチ形
成予定領域に沿ってその両側に細長い線状Ａｌパターン
１０３（ガイドメタル）を形成する。ここで、レジスト
マスク１０２と線状Ａｌパターン１０３との位置関係
は、Ｓｉ基板１０２の裏側の面から表側を透視したとき
に、線状Ａｌパターン１０３がレジストマスク１０２の
線状の開口部を囲むようになっている。この線状Ａｌパ
ターン１０３は、Ｓｉ基板１０１の裏面全面にＡｌ膜を
成膜し、このＡｌ膜上にフォトリソグラフィーによりレ
ジストマスクを形成した後、このレジストマスクを用い
てＡｌ膜をＲＩＥなどでエッチングすることにより形成
することができる。
おいては、まず、Ｓｉ基板１０１の一方の主面（表側の
面）に、フォトリソグラフィーにより、貫通トレンチ形
成用のレジストマスク１０２を形成する。また、Ｓｉ基
板１０１の他方の主面（裏側の面）に、貫通トレンチ形
成予定領域に沿ってその両側に細長い線状Ａｌパターン
１０３（ガイドメタル）を形成する。ここで、レジスト
マスク１０２と線状Ａｌパターン１０３との位置関係
は、Ｓｉ基板１０２の裏側の面から表側を透視したとき
に、線状Ａｌパターン１０３がレジストマスク１０２の
線状の開口部を囲むようになっている。この線状Ａｌパ
ターン１０３は、Ｓｉ基板１０１の裏面全面にＡｌ膜を
成膜し、このＡｌ膜上にフォトリソグラフィーによりレ
ジストマスクを形成した後、このレジストマスクを用い
てＡｌ膜をＲＩＥなどでエッチングすることにより形成
することができる。
【００４５】次に、レジストマスク１０２を用いて、例
えば第１の実施形態と同様なＲＩＥのようなドライエッ
チングにより、Ｓｉ基板１０１を表側から貫通エッチン
グする。これによって、図１０に示すように、貫通トレ
ンチ１０４が形成される。この後、レジストマスク１０
２を除去する。このドライエッチング時には、Ｓｉ基板
１０１の裏面側には貫通トレンチ形成予定領域の直ぐ両
側に線状Ａｌパターン１０３が形成されているため、貫
通トレンチ１０４の中に進入するイオンの電荷がこの線
状Ａｌパターン１０３に吸収され、貫通トレンチ１０４
の側壁が帯電することが抑制される。
えば第１の実施形態と同様なＲＩＥのようなドライエッ
チングにより、Ｓｉ基板１０１を表側から貫通エッチン
グする。これによって、図１０に示すように、貫通トレ
ンチ１０４が形成される。この後、レジストマスク１０
２を除去する。このドライエッチング時には、Ｓｉ基板
１０１の裏面側には貫通トレンチ形成予定領域の直ぐ両
側に線状Ａｌパターン１０３が形成されているため、貫
通トレンチ１０４の中に進入するイオンの電荷がこの線
状Ａｌパターン１０３に吸収され、貫通トレンチ１０４
の側壁が帯電することが抑制される。
【００４６】以上のように、この第２の実施形態によれ
ば、Ｓｉ基板１０１にドライエッチングにより貫通トレ
ンチ１０４を形成する場合に、あらかじめ貫通する側の
Ｓｉ基板１０１の面の貫通トレンチ形成予定領域の両側
に線状Ａｌパターン１０３を形成していることにより、
貫通トレンチ１０４の末端部の幅が大きくなる問題を抑
制することができ、レジストマスク１０２で決まる設計
通りの幅の良好な断面形状の貫通トレンチ１０４を形成
することができる。そして、この場合、Ｓｉ基板１０１
の裏側にガラス基板を接合した状態でも、Ｓｉ基板１０
１に貫通トレンチ１０４を良好な形状に形成することが
できる。また、線状Ａｌパターン１０３は、微小であ
り、最終構造に残しておいても問題にならないため、そ
の除去の工程を省くことができ、簡便である。
ば、Ｓｉ基板１０１にドライエッチングにより貫通トレ
ンチ１０４を形成する場合に、あらかじめ貫通する側の
Ｓｉ基板１０１の面の貫通トレンチ形成予定領域の両側
に線状Ａｌパターン１０３を形成していることにより、
貫通トレンチ１０４の末端部の幅が大きくなる問題を抑
制することができ、レジストマスク１０２で決まる設計
通りの幅の良好な断面形状の貫通トレンチ１０４を形成
することができる。そして、この場合、Ｓｉ基板１０１
の裏側にガラス基板を接合した状態でも、Ｓｉ基板１０
１に貫通トレンチ１０４を良好な形状に形成することが
できる。また、線状Ａｌパターン１０３は、微小であ
り、最終構造に残しておいても問題にならないため、そ
の除去の工程を省くことができ、簡便である。
【００４７】次に、この発明の第３の実施形態について
説明する。この第３の実施形態は、Ｓｉ基板側に特別な
処理を施さずに貫通エッチングを良好に行うことを目的
とするものである。
説明する。この第３の実施形態は、Ｓｉ基板側に特別な
処理を施さずに貫通エッチングを良好に行うことを目的
とするものである。
【００４８】図１０に示すように、この第３の実施形態
においては、ドライエッチング装置、具体的には例えば
ＲＩＥ装置内のウェーハステージ２０１上に、ウェーハ
ホルダー２０２を載せる。このウェーハホルダー２０２
には凹部２０２ａが設けられている。このウェーハホル
ダー２０２は、ウェーハステージ２０１の内部に、温度
調整された液体をその入口２０１ａから入れて出口２０
１ｂから抜くことにより温度制御可能となっている。ウ
ェーハホルダー２０２の凹部２０２ａには、低融点金属
としてＧａ（融点２９．７８℃）２０３を入れておく。
そして、このウェーハホルダー２０２をＧａの融点以上
の温度に保ってＧａ２０３を溶融させ、その上に被エッ
チング物としてのＳｉ基板２０４を載せる。このＳｉ基
板２０４のエッチングする側の主面には、あらかじめ、
図示されていない貫通トレンチ形成用のレジストマスク
が形成されている。その後ウェーハホルダー２０２の温
度をＧａの融点以下に下げる。これにより、Ｓｉ基板２
０４はＧａ２０３によりウェーハホルダー２０２との電
気的接触を保ちながらウェーハホルダー２０２上に固定
される。そして、この状態でレジストマスクを用いてＳ
ｉ基板２０４を第１の実施形態と同様なＲＩＥのような
ドライエッチングによりエッチングし、貫通トレンチを
形成する。この後、レジストマスクを除去する。このド
ライエッチング時には、Ｓｉ基板２０４の裏面側にはＧ
ａ２０３が接触しているため、貫通トレンチの中に進入
するイオンの電荷がこの溶融Ｇａ２０３に吸収され、貫
通トレンチの側壁が帯電することが抑制される。この
後、再度ウェーハホルダー２０２をＧａの融点以上の温
度に保ってＧａ２０３を溶融させ、Ｓｉ基板２０４をウ
ェーハホルダー２０２から取り外す。
においては、ドライエッチング装置、具体的には例えば
ＲＩＥ装置内のウェーハステージ２０１上に、ウェーハ
ホルダー２０２を載せる。このウェーハホルダー２０２
には凹部２０２ａが設けられている。このウェーハホル
ダー２０２は、ウェーハステージ２０１の内部に、温度
調整された液体をその入口２０１ａから入れて出口２０
１ｂから抜くことにより温度制御可能となっている。ウ
ェーハホルダー２０２の凹部２０２ａには、低融点金属
としてＧａ（融点２９．７８℃）２０３を入れておく。
そして、このウェーハホルダー２０２をＧａの融点以上
の温度に保ってＧａ２０３を溶融させ、その上に被エッ
チング物としてのＳｉ基板２０４を載せる。このＳｉ基
板２０４のエッチングする側の主面には、あらかじめ、
図示されていない貫通トレンチ形成用のレジストマスク
が形成されている。その後ウェーハホルダー２０２の温
度をＧａの融点以下に下げる。これにより、Ｓｉ基板２
０４はＧａ２０３によりウェーハホルダー２０２との電
気的接触を保ちながらウェーハホルダー２０２上に固定
される。そして、この状態でレジストマスクを用いてＳ
ｉ基板２０４を第１の実施形態と同様なＲＩＥのような
ドライエッチングによりエッチングし、貫通トレンチを
形成する。この後、レジストマスクを除去する。このド
ライエッチング時には、Ｓｉ基板２０４の裏面側にはＧ
ａ２０３が接触しているため、貫通トレンチの中に進入
するイオンの電荷がこの溶融Ｇａ２０３に吸収され、貫
通トレンチの側壁が帯電することが抑制される。この
後、再度ウェーハホルダー２０２をＧａの融点以上の温
度に保ってＧａ２０３を溶融させ、Ｓｉ基板２０４をウ
ェーハホルダー２０２から取り外す。
【００４９】以上のように、この第３の実施形態によれ
ば、Ｓｉ基板２０４にドライエッチングにより貫通トレ
ンチを形成する場合に、あらかじめ貫通する側のＳｉ基
板２０４の面にＧａ２０３を接触させていることによ
り、貫通トレンチの末端部の幅が大きくなる問題を抑制
することができ、レジストマスクで決まる設計通りの幅
の良好な断面形状の貫通トレンチを形成することができ
る。そして、この場合、Ｓｉ基板２０４の裏側にあらか
じめＡｌ膜などの導電膜を形成しておく必要がないた
め、簡便である。
ば、Ｓｉ基板２０４にドライエッチングにより貫通トレ
ンチを形成する場合に、あらかじめ貫通する側のＳｉ基
板２０４の面にＧａ２０３を接触させていることによ
り、貫通トレンチの末端部の幅が大きくなる問題を抑制
することができ、レジストマスクで決まる設計通りの幅
の良好な断面形状の貫通トレンチを形成することができ
る。そして、この場合、Ｓｉ基板２０４の裏側にあらか
じめＡｌ膜などの導電膜を形成しておく必要がないた
め、簡便である。
【００５０】
【実施例】実施例１ 第１の実施形態の実施例 厚さ１００μｍのＳｉ基板１に、５００μｍ角のミラー
２が両端をＳｉＮx のヒンジ３で支持されている。ヒン
ジ３の寸法は、幅１０μｍ、長さ２０μｍ、厚さ２μｍ
である。ミラー面はＡｌ膜を２００ｎｍの厚さに真空蒸
着することで形成されている。Ｓｉ基板１に形成された
コンタクトホール５、１５、１６は２００μｍ角の大き
さである。
２が両端をＳｉＮx のヒンジ３で支持されている。ヒン
ジ３の寸法は、幅１０μｍ、長さ２０μｍ、厚さ２μｍ
である。ミラー面はＡｌ膜を２００ｎｍの厚さに真空蒸
着することで形成されている。Ｓｉ基板１に形成された
コンタクトホール５、１５、１６は２００μｍ角の大き
さである。
【００５１】ガラス基板７は、厚さ２００μｍのパイレ
ックスガラスである。このガラス基板７にエッチングで
１０μｍの深さに凹部８を形成し、その中にＡｌ製の下
部電極９、１０を形成しておく。これらの下部電極９、
１０は、それぞれ等辺の長さが２００μｍの直角２等辺
三角形の形状を有する。
ックスガラスである。このガラス基板７にエッチングで
１０μｍの深さに凹部８を形成し、その中にＡｌ製の下
部電極９、１０を形成しておく。これらの下部電極９、
１０は、それぞれ等辺の長さが２００μｍの直角２等辺
三角形の形状を有する。
【００５２】ミラー２をＳｉ基板１から切り離す目的で
貫通エッチングを実行するプロセスは次の通りである。
厚さ１００μｍのＳｉ基板１の裏側に凹部５２を形成す
るためのエッチングのためにレジストマスク５１を形成
する。次に、ＳＦ6 ガスのＲＦプラズマを用いたＲＩＥ
装置においてＳｉ基板１のドライエッチングを行い、深
さ２μｍの凹部５２を形成する。
貫通エッチングを実行するプロセスは次の通りである。
厚さ１００μｍのＳｉ基板１の裏側に凹部５２を形成す
るためのエッチングのためにレジストマスク５１を形成
する。次に、ＳＦ6 ガスのＲＦプラズマを用いたＲＩＥ
装置においてＳｉ基板１のドライエッチングを行い、深
さ２μｍの凹部５２を形成する。
【００５３】次に、真空蒸着装置を用いて基板全面にＡ
ｌ膜５３を厚さ２００ｎｍ成膜し、さらにその上にＣＶ
Ｄ法でＳｉＮx 膜５４を厚さ１μｍ成膜する。
ｌ膜５３を厚さ２００ｎｍ成膜し、さらにその上にＣＶ
Ｄ法でＳｉＮx 膜５４を厚さ１μｍ成膜する。
【００５４】次に、Ｓｉ基板１を反転させ、Ｓｉ基板１
の表側にミラー面となるＡｌ膜５５を厚さ２００ｎｍ成
膜した。このＡｌ膜５５上にミラーパターン形成用のレ
ジストマスク５６を形成し、このレジストマスク５６を
用いてリン酸中でウエットエッチングすることによりミ
ラー面５７を形成する。
の表側にミラー面となるＡｌ膜５５を厚さ２００ｎｍ成
膜した。このＡｌ膜５５上にミラーパターン形成用のレ
ジストマスク５６を形成し、このレジストマスク５６を
用いてリン酸中でウエットエッチングすることによりミ
ラー面５７を形成する。
【００５５】次に、貫通エッチング用のレジストマスク
５８を形成し、高密度プラズマを用いたＲＩＥ装置にお
いてＳＦ6 ガスとＣ4 Ｆ8 ガスとを交互に供給する、い
わゆるボッシュプロセスで貫通エッチングを実行する。
このとき、貫通トレンチ４内にイオンが入射するが、Ｓ
ｉ基板１の裏側に成膜されているＡｌ膜５３に電荷が吸
収されるため、貫通トレンチ４の側壁が帯電しないもの
と考えられる。この結果、良好な断面形状を有する貫通
トレンチ４を形成することができた。また、Ａｌ膜５３
はこのＲＩＥでエッチングされることはほとんどなかっ
た。
５８を形成し、高密度プラズマを用いたＲＩＥ装置にお
いてＳＦ6 ガスとＣ4 Ｆ8 ガスとを交互に供給する、い
わゆるボッシュプロセスで貫通エッチングを実行する。
このとき、貫通トレンチ４内にイオンが入射するが、Ｓ
ｉ基板１の裏側に成膜されているＡｌ膜５３に電荷が吸
収されるため、貫通トレンチ４の側壁が帯電しないもの
と考えられる。この結果、良好な断面形状を有する貫通
トレンチ４を形成することができた。また、Ａｌ膜５３
はこのＲＩＥでエッチングされることはほとんどなかっ
た。
【００５６】次に、Ｓｉ基板１を反転させ、Ｓｉ基板１
の裏側にレジストマスク５９を形成した。次に、このレ
ジストマスク５９を用いて、まず、ＣＦ4 ＋Ｏ2 ガスを
用いたＲＩＥ装置においてＳｉＮx 膜５４のドライエッ
チングを行うことによりＳｉＮx からなるヒンジ３を形
成し、引き続いて、リン酸中でＡｌ膜５３のウエットエ
ッチングを行うことにより上部電極６０を形成する。図
示されていないヒンジ部分もこれと同じ断面構造とな
る。
の裏側にレジストマスク５９を形成した。次に、このレ
ジストマスク５９を用いて、まず、ＣＦ4 ＋Ｏ2 ガスを
用いたＲＩＥ装置においてＳｉＮx 膜５４のドライエッ
チングを行うことによりＳｉＮx からなるヒンジ３を形
成し、引き続いて、リン酸中でＡｌ膜５３のウエットエ
ッチングを行うことにより上部電極６０を形成する。図
示されていないヒンジ部分もこれと同じ断面構造とな
る。
【００５７】一方、ガラス基板７として、パイレックス
ガラスに深さ１０μｍの凹部８を形成し、その凹部８に
下部電極９、１０などを形成したものを別に用意した。
そして、Ｓｉ基板１を再度反転させて、Ｓｉ基板１の裏
面とこのガラス基板７とを大気中で密着させて３８０℃
の温度に保ち、それらの間に１ｋＶの電圧を印加するこ
とで陽極接合させ、マイクロミラーを完成させた。
ガラスに深さ１０μｍの凹部８を形成し、その凹部８に
下部電極９、１０などを形成したものを別に用意した。
そして、Ｓｉ基板１を再度反転させて、Ｓｉ基板１の裏
面とこのガラス基板７とを大気中で密着させて３８０℃
の温度に保ち、それらの間に１ｋＶの電圧を印加するこ
とで陽極接合させ、マイクロミラーを完成させた。
【００５８】上記の貫通エッチングプロセスの結果、Ｓ
ｉ基板１に良好な断面形状の貫通トレンチ４を形成する
ことができ、それによってミラー２をＳｉ基板１から分
離することができた。貫通トレンチ４の幅はＳｉ基板１
の表裏ともに約１０μｍで同等であった。
ｉ基板１に良好な断面形状の貫通トレンチ４を形成する
ことができ、それによってミラー２をＳｉ基板１から分
離することができた。貫通トレンチ４の幅はＳｉ基板１
の表裏ともに約１０μｍで同等であった。
【００５９】実施例２ 第２の実施形態の実施例 実施例２は、マイクロミラーの製造工程における貫通エ
ッチングプロセスである。ただし、ミラーを支持するヒ
ンジ部分の説明は省略する。
ッチングプロセスである。ただし、ミラーを支持するヒ
ンジ部分の説明は省略する。
【００６０】Ｓｉ基板１０１の表側に、一辺が１０００
μｍのミラーをＳｉ基板１０１から切り離すための貫通
エッチング用レジストマスク１０２を形成する。このレ
ジストマスク１０２の開口部の幅は１０μｍであった。
μｍのミラーをＳｉ基板１０１から切り離すための貫通
エッチング用レジストマスク１０２を形成する。このレ
ジストマスク１０２の開口部の幅は１０μｍであった。
【００６１】また、Ｓｉ基板１０１の裏側には、厚さ２
００ｎｍのＡｌ膜をリン酸中でウエットエッチングする
ことにより線状Ａｌパターン１０３を形成する。この線
状Ａｌパターン１０２は線幅が２０μｍで全体として正
方形であり、レジストマスク１０２との位置関係は図９
Ｃに示したようになっている。Ｓｉ基板１０１に平行な
方向におけるレジストのない部分、すなわちレジストマ
スク１０２の開口部と線状Ａｌパターン１０３との距離
は１０μｍであった。
００ｎｍのＡｌ膜をリン酸中でウエットエッチングする
ことにより線状Ａｌパターン１０３を形成する。この線
状Ａｌパターン１０２は線幅が２０μｍで全体として正
方形であり、レジストマスク１０２との位置関係は図９
Ｃに示したようになっている。Ｓｉ基板１０１に平行な
方向におけるレジストのない部分、すなわちレジストマ
スク１０２の開口部と線状Ａｌパターン１０３との距離
は１０μｍであった。
【００６２】この状態で、Ｃ4 Ｆ8 とＳＦ6 ガスとを交
互に供給しながらプラズマを発生させ、レジストマスク
１０２を用いてＳｉ基板１０１の貫通エッチングを行っ
た。エッチングが進行して貫通トレンチ１０４が形成さ
れた後も貫通トレンチ１０４の側壁が帯電してトレンチ
断面形状が悪化することはなかった。
互に供給しながらプラズマを発生させ、レジストマスク
１０２を用いてＳｉ基板１０１の貫通エッチングを行っ
た。エッチングが進行して貫通トレンチ１０４が形成さ
れた後も貫通トレンチ１０４の側壁が帯電してトレンチ
断面形状が悪化することはなかった。
【００６３】この実施例２によれば、Ｓｉ基板１０１に
ガラス基板を陽極接合した状態でも同様に良好なエッチ
ングができる。ここで、線状Ａｌパターン１０３は、貫
通トレンチ１０４の近傍のみの構造物であるので、これ
が残っていても何ら問題にはならない。
ガラス基板を陽極接合した状態でも同様に良好なエッチ
ングができる。ここで、線状Ａｌパターン１０３は、貫
通トレンチ１０４の近傍のみの構造物であるので、これ
が残っていても何ら問題にはならない。
【００６４】上記プロセスにより、接合した基板のＳｉ
部分の貫通エッチングであっても良好なトレンチの断面
形状で実行することができるようになった。
部分の貫通エッチングであっても良好なトレンチの断面
形状で実行することができるようになった。
【００６５】実施例３ 第３の実施形態の実施例 ＲＩＥ装置のウェーハステージ２０１上に載せられたウ
ェーハホルダー２０２の凹部２０２ａ内に低融点金属の
Ｇａ２０３を入れ、ウェーハホルダー２０２を４０℃に
保ってＧａ２０３を溶融させておき、その上から厚さ１
００μｍのＳｉ基板２０４を設置した。このとき、Ｓｉ
基板２０４上に溶融したＧａ２０３が載らないようにす
ることや、Ｓｉ基板２０４とＧａ２０３との間に空気を
残さないようにすることに注意を払った。次に、ウェー
ハホルダー２０２の温度を５℃に下げてＧａ２０３を固
化させ、Ｓｉ基板２０３をウェーハホルダー２０２と電
気的接触を保った状態で固定した。このＳｉ基板２０４
上には、貫通エッチング用の幅１０μｍのレジストマス
クをあらかじめ形成しておいた。
ェーハホルダー２０２の凹部２０２ａ内に低融点金属の
Ｇａ２０３を入れ、ウェーハホルダー２０２を４０℃に
保ってＧａ２０３を溶融させておき、その上から厚さ１
００μｍのＳｉ基板２０４を設置した。このとき、Ｓｉ
基板２０４上に溶融したＧａ２０３が載らないようにす
ることや、Ｓｉ基板２０４とＧａ２０３との間に空気を
残さないようにすることに注意を払った。次に、ウェー
ハホルダー２０２の温度を５℃に下げてＧａ２０３を固
化させ、Ｓｉ基板２０３をウェーハホルダー２０２と電
気的接触を保った状態で固定した。このＳｉ基板２０４
上には、貫通エッチング用の幅１０μｍのレジストマス
クをあらかじめ形成しておいた。
【００６６】この状態で、レジストマスクを用いて、Ｓ
Ｆ6 ガスとＣ4 Ｆ8 ガスとを交互に用いたドライエッチ
ングによりＳｉ基板２０４の貫通エッチングを行った。
エッチング後、再度ウェーハホルダー２０２を４０℃に
保ってＧａ２０３を溶融させ、Ｓｉ基板２０４をウェー
ハホルダー２０２から取り出した。こうして得られた貫
通トレンチの断面形状は、その末端部でも良好であっ
た。これは、エッチング中のイオンから供給される電荷
が、Ｇａ２０３に抜けることができるため、良好な貫通
エッチングができたことによるものである。この実施例
３では、Ｓｉ基板２０４側に特別な処理が必要ないの
で、Ｓｉ基板２０４への微量なＧａの残留がデバイスに
とって問題なければ有効な方法である。
Ｆ6 ガスとＣ4 Ｆ8 ガスとを交互に用いたドライエッチ
ングによりＳｉ基板２０４の貫通エッチングを行った。
エッチング後、再度ウェーハホルダー２０２を４０℃に
保ってＧａ２０３を溶融させ、Ｓｉ基板２０４をウェー
ハホルダー２０２から取り出した。こうして得られた貫
通トレンチの断面形状は、その末端部でも良好であっ
た。これは、エッチング中のイオンから供給される電荷
が、Ｇａ２０３に抜けることができるため、良好な貫通
エッチングができたことによるものである。この実施例
３では、Ｓｉ基板２０４側に特別な処理が必要ないの
で、Ｓｉ基板２０４への微量なＧａの残留がデバイスに
とって問題なければ有効な方法である。
【００６７】以上、この発明の実施形態について説明し
たが、この発明は、上述の実施形態に限定されるもので
はなく、この発明の技術的思想に基づく各種の変形が可
能である。
たが、この発明は、上述の実施形態に限定されるもので
はなく、この発明の技術的思想に基づく各種の変形が可
能である。
【００６８】すなわち、上述の第１、第２および第３の
実施形態ならびに実施例１、２および３において挙げた
数値、構造、形状、材料、成膜方法、プロセスなどはあ
くまでも例に過ぎず、必要に応じて、これらと異なる数
値、構造、形状、材料、成膜方法、プロセスなどを用い
ることも可能である。
実施形態ならびに実施例１、２および３において挙げた
数値、構造、形状、材料、成膜方法、プロセスなどはあ
くまでも例に過ぎず、必要に応じて、これらと異なる数
値、構造、形状、材料、成膜方法、プロセスなどを用い
ることも可能である。
【００６９】例えば、第２の実施形態においては、線状
Ａｌパターン１０３は閉じた形状であるが、必ずしもそ
のようにする必要はなく、断片的な線状Ａｌパターン１
０３であってもよい。
Ａｌパターン１０３は閉じた形状であるが、必ずしもそ
のようにする必要はなく、断片的な線状Ａｌパターン１
０３であってもよい。
【００７０】また、第３の実施形態においては、低融点
金属としてＧａ２０３を用いているが、他の低融点金
属、例えばＨｇ（融点−３８．８℃）やはんだ（Ｐｂ３
８％−Ｓｎ６２％、融点１８３℃）、Ｉｎ（融点１５
６．６℃）などを用いることも可能である。また、場合
によっては、Ｇａ２０３を溶融させた状態のままでドラ
イエッチングを行うことも可能である。この場合には、
溶融したＧａ２０３がＳｉ基板２０４に隠されてプラズ
マに曝されないようにするのが、エッチングチャンバー
壁の汚染を防止する上で好ましいと考えられる。
金属としてＧａ２０３を用いているが、他の低融点金
属、例えばＨｇ（融点−３８．８℃）やはんだ（Ｐｂ３
８％−Ｓｎ６２％、融点１８３℃）、Ｉｎ（融点１５
６．６℃）などを用いることも可能である。また、場合
によっては、Ｇａ２０３を溶融させた状態のままでドラ
イエッチングを行うことも可能である。この場合には、
溶融したＧａ２０３がＳｉ基板２０４に隠されてプラズ
マに曝されないようにするのが、エッチングチャンバー
壁の汚染を防止する上で好ましいと考えられる。
【００７１】さらに、この発明は、マイクロミラー以外
に、Ｓｉ基板を用いたセンサーなどの貫通エッチングが
必要な各種のＭＥＭＳデバイスの製造に適用することが
できる。
に、Ｓｉ基板を用いたセンサーなどの貫通エッチングが
必要な各種のＭＥＭＳデバイスの製造に適用することが
できる。
【００７２】
【発明の効果】以上説明したように、この発明によれ
ば、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしているの
で、その貫通孔の末端部の寸法が大きくなるのを防止す
ることができる。このため、マイクロミラーなどのＭＥ
ＭＳデバイスその他の構造体を高精度に製造することが
できる。
ば、被エッチング物の他方の面の少なくとも貫通孔の形
成予定領域またはその近傍に被エッチング物よりも電気
伝導度が高い導電体を接触させた状態でドライエッチン
グを行うことにより貫通孔を形成するようにしているの
で、その貫通孔の末端部の寸法が大きくなるのを防止す
ることができる。このため、マイクロミラーなどのＭＥ
ＭＳデバイスその他の構造体を高精度に製造することが
できる。
【図１】本発明者が行った実験結果を説明するための光
学顕微鏡写真である。
学顕微鏡写真である。
【図２】本発明者が行った実験結果を説明するための光
学顕微鏡写真である。
学顕微鏡写真である。
【図３】この発明の第１の実施形態によるマイクロミラ
ーを示す斜視図である。
ーを示す斜視図である。
【図４】この発明の第１の実施形態によるマイクロミラ
ーを示す分解斜視図である。
ーを示す分解斜視図である。
【図５】この発明の第１の実施形態によるマイクロミラ
ーの製造方法を説明するための断面図である。
ーの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるマイクロミラ
ーの製造方法を説明するための断面図である。
ーの製造方法を説明するための断面図である。
【図７】本発明者が行った実験結果を説明するための光
学顕微鏡写真である。
学顕微鏡写真である。
【図８】本発明者が行った実験結果を説明するための光
学顕微鏡写真である。
学顕微鏡写真である。
【図９】この発明の第２の実施形態による貫通エッチン
グ方法を説明するための断面図である。
グ方法を説明するための断面図である。
【図１０】この発明の第２の実施形態による貫通エッチ
ング方法を説明するための断面図である。
ング方法を説明するための断面図である。
【図１１】この発明の第３の実施形態による貫通エッチ
ング方法を説明するための断面図である。
ング方法を説明するための断面図である。
１、１０１、２０４・・・Ｓｉ基板、２・・・ミラー、
３・・・ヒンジ、４、１０４・・・貫通トレンチ、７・
・・ガラス基板、５８、１０２・・・レジストマスク、
５３・・・Ａｌ膜、１０３・・・線状Ａｌパターン、２
０２・・・ウェーハホルダー、２０３・・・Ｇａ
３・・・ヒンジ、４、１０４・・・貫通トレンチ、７・
・・ガラス基板、５８、１０２・・・レジストマスク、
５３・・・Ａｌ膜、１０３・・・線状Ａｌパターン、２
０２・・・ウェーハホルダー、２０３・・・Ｇａ
Claims (32)
- 【請求項１】 被エッチング物の一方の面側からドライ
エッチングを行うことにより貫通孔を形成するようにし
たエッチング方法において、 上記被エッチング物の他方の面の少なくとも上記貫通孔
の形成予定領域またはその近傍に上記被エッチング物よ
りも電気伝導度が高い導電体を接触させた状態で上記ド
ライエッチングを行うことにより上記貫通孔を形成する
ようにしたことを特徴とするエッチング方法。 - 【請求項２】 上記被エッチング物が半導体からなるこ
とを特徴とする請求項１記載のエッチング方法。 - 【請求項３】 上記被エッチング物がシリコンからなる
ことを特徴とする請求項１記載のエッチング方法。 - 【請求項４】 上記導電体が金属であることを特徴とす
る請求項１記載のエッチング方法。 - 【請求項５】 上記導電体が上記被エッチング物の上記
他方の面の全面に形成された導電膜であることを特徴と
する請求項１記載のエッチング方法。 - 【請求項６】 上記導電体が上記被エッチング物の上記
他方の面の上記貫通孔の形成予定領域の近傍に形成され
た導電膜であることを特徴とする請求項１記載のエッチ
ング方法。 - 【請求項７】 上記導電体が低融点金属であることを特
徴とする請求項１記載のエッチング方法。 - 【請求項８】 ドライエッチング装置のウェーハステー
ジ上に低融点の導電体を設置し、上記ウェーハステージ
を上記導電体の融点以上の温度に保持することにより上
記導電体を溶融させてその上に上記被エッチング物とし
てのウェーハを載せ、上記ウェーハステージの温度を上
記導電体の融点以下に下げることにより上記ウェーハを
上記ウェーハステージに固定してから上記ウェーハの上
記ドライエッチングを行うことにより上記貫通孔を形成
するようにしたことを特徴とする請求項１記載のエッチ
ング方法。 - 【請求項９】 ドライエッチング装置のウェーハステー
ジ上に低融点の導電体を設置し、上記ウェーハステージ
を上記導電体の融点以上の温度に保持することにより上
記導電体を溶融させてその上に上記被エッチング物とし
てのウェーハを載せ、その状態で上記ウェーハの上記ド
ライエッチングを行うことにより上記貫通孔を形成する
ようにしたことを特徴とする請求項１記載のエッチング
方法。 - 【請求項１０】 ＳＦ6 ガスとＣ4 Ｆ8 ガスとを用いて
上記ドライエッチングを行うようにしたことを特徴とす
る請求項１記載のエッチング方法。 - 【請求項１１】 上記ドライエッチングがイオンを用い
るドライエッチングであることを特徴とする請求項１記
載のエッチング方法。 - 【請求項１２】 上記ドライエッチングが反応性イオン
エッチングであることを特徴とする請求項１記載のエッ
チング方法。 - 【請求項１３】 上記貫通孔のアスペクト比が３以上で
あることを特徴とする請求項１記載のエッチング方法。 - 【請求項１４】 上記貫通孔のアスペクト比が５以上で
あることを特徴とする請求項１記載のエッチング方法。 - 【請求項１５】 上記貫通孔のアスペクト比が８以上で
あることを特徴とする請求項１記載のエッチング方法。 - 【請求項１６】 上記貫通孔のアスペクト比が１０以上
であることを特徴とする請求項１記載のエッチング方
法。 - 【請求項１７】 被エッチング物の一方の面側からドラ
イエッチングを行うことにより貫通孔を形成する工程を
有する構造体の製造方法において、 上記被エッチング物の他方の面の少なくとも上記貫通孔
の形成予定領域またはその近傍に上記被エッチング物よ
りも電気伝導度が高い導電体を接触させた状態で上記ド
ライエッチングを行うことにより上記貫通孔を形成する
ようにしたことを特徴とする構造体の製造方法。 - 【請求項１８】 上記被エッチング物が半導体からなる
ことを特徴とする請求項１７記載の構造体の製造方法。 - 【請求項１９】 上記被エッチング物がシリコンからな
ることを特徴とする請求項１７記載の構造体の製造方
法。 - 【請求項２０】 上記導電体が金属であることを特徴と
する請求項１７記載の構造体の製造方法。 - 【請求項２１】 上記導電体が上記被エッチング物の上
記他方の面の全面に形成された導電膜であることを特徴
とする請求項１７記載の構造体の製造方法。 - 【請求項２２】 上記導電体が上記被エッチング物の上
記他方の面の上記貫通孔の形成予定領域の近傍に形成さ
れた導電膜であることを特徴とする請求項１７記載の構
造体の製造方法。 - 【請求項２３】 上記導電体が低融点金属であることを
特徴とする請求項１７記載の構造体の製造方法。 - 【請求項２４】 ドライエッチング装置のウェーハステ
ージ上に低融点の導電体を設置し、上記ウェーハステー
ジを上記導電体の融点以上の温度に保持することにより
上記導電体を溶融させてその上に上記被エッチング物と
してのウェーハを載せ、上記ウェーハステージの温度を
上記導電体の融点以下に下げることにより上記ウェーハ
を上記ウェーハステージに固定してから上記ウェーハの
上記ドライエッチングを行うことにより上記貫通孔を形
成するようにしたことを特徴とする請求項１７記載の構
造体の製造方法。 - 【請求項２５】 ドライエッチング装置のウェーハステ
ージ上に低融点の導電体を設置し、上記ウェーハステー
ジを上記導電体の融点以上の温度に保持することにより
上記導電体を溶融させてその上に上記被エッチング物と
してのウェーハを載せ、その状態で上記ウェーハの上記
ドライエッチングを行うことにより上記貫通孔を形成す
るようにしたことを特徴とする請求項１７記載の構造体
の製造方法。 - 【請求項２６】 ＳＦ6 ガスとＣ4 Ｆ8 ガスとを用いて
上記ドライエッチングを行うようにしたことを特徴とす
る請求項１７記載の構造体の製造方法。 - 【請求項２７】 上記ドライエッチングがイオンを用い
るドライエッチングであることを特徴とする請求項１７
記載の構造体の製造方法。 - 【請求項２８】 上記ドライエッチングが反応性イオン
エッチングであることを特徴とする請求項１７記載の構
造体の製造方法。 - 【請求項２９】 上記貫通孔のアスペクト比が３以上で
あることを特徴とする請求項１７記載の構造体の製造方
法。 - 【請求項３０】 上記貫通孔のアスペクト比が５以上で
あることを特徴とする請求項１７記載の構造体の製造方
法。 - 【請求項３１】 上記貫通孔のアスペクト比が８以上で
あることを特徴とする請求項１７記載の構造体の製造方
法。 - 【請求項３２】 上記貫通孔のアスペクト比が１０以上
であることを特徴とする請求項１７記載の構造体の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35235199A JP4161493B2 (ja) | 1999-12-10 | 1999-12-10 | エッチング方法およびマイクロミラーの製造方法 |
| US09/733,280 US6727181B2 (en) | 1999-12-10 | 2000-12-08 | Etching method and manufacturing method of a structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35235199A JP4161493B2 (ja) | 1999-12-10 | 1999-12-10 | エッチング方法およびマイクロミラーの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001168081A true JP2001168081A (ja) | 2001-06-22 |
| JP2001168081A5 JP2001168081A5 (ja) | 2006-04-27 |
| JP4161493B2 JP4161493B2 (ja) | 2008-10-08 |
Family
ID=18423472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35235199A Expired - Fee Related JP4161493B2 (ja) | 1999-12-10 | 1999-12-10 | エッチング方法およびマイクロミラーの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6727181B2 (ja) |
| JP (1) | JP4161493B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10144343A1 (de) * | 2001-09-10 | 2003-03-27 | Perkinelmer Optoelectronics | Sensor zum berührugslosen Messen einer Temperatur |
| US6912081B2 (en) * | 2002-03-12 | 2005-06-28 | Lucent Technologies Inc. | Optical micro-electromechanical systems (MEMS) devices and methods of making same |
| ES2293767B1 (es) * | 2005-03-23 | 2009-02-16 | Angel Iglesias, S.A. | Procedimiento de fabricacion de membranas metalicas ultrafinas de espesor controlado por ataque ionico reactivo y con parada automatica y microestructuras capacitivas resultantes. |
| JP2007012819A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | ドライエッチング方法 |
| DE102007019638A1 (de) * | 2007-04-26 | 2008-10-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit Trenchstruktur zur Rückseitenkontaktierung |
| US8450132B2 (en) * | 2008-06-24 | 2013-05-28 | Ecole Polytechnique Federale De Lausanne (Epfl) | Thermally activated micromirror and fabrication method |
| US20120141667A1 (en) * | 2010-07-16 | 2012-06-07 | Applied Materials, Inc. | Methods for forming barrier/seed layers for copper interconnect structures |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280427A (ja) * | 1991-03-08 | 1992-10-06 | Fuji Electric Co Ltd | シリコン基板の加工方法 |
| JPH05302182A (ja) * | 1992-02-25 | 1993-11-16 | Fuji Electric Co Ltd | 櫛歯式アクチュエータの製造方法 |
| JPH06204183A (ja) * | 1992-12-28 | 1994-07-22 | Fuji Electric Co Ltd | シリコン基体の加工方法 |
| JPH07283207A (ja) * | 1995-03-15 | 1995-10-27 | Hitachi Ltd | プラズマ処理方法 |
| JPH10109313A (ja) * | 1996-10-08 | 1998-04-28 | Oki Electric Ind Co Ltd | 微細金型の製造方法及びそれを応用した樹脂系光導波路 |
| WO1998037577A1 (de) * | 1997-02-20 | 1998-08-27 | Robert Bosch Gmbh | Anisotropes fluorbasiertes plasmaätzverfahren für silicium |
| WO1999010922A1 (de) * | 1997-08-21 | 1999-03-04 | Robert Bosch Gmbh | Verfahren zum anisotropen ätzen von silizium |
| WO1999032919A1 (de) * | 1997-12-22 | 1999-07-01 | Robert Bosch Gmbh | Herstellungsverfahren für mikromechanische vorrichtung |
| JPH11195641A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2003513223A (ja) * | 1999-10-29 | 2003-04-08 | シーメンス アクチエンゲゼルシヤフト | バーナ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308442A (en) * | 1993-01-25 | 1994-05-03 | Hewlett-Packard Company | Anisotropically etched ink fill slots in silicon |
| US5658471A (en) * | 1995-09-22 | 1997-08-19 | Lexmark International, Inc. | Fabrication of thermal ink-jet feed slots in a silicon substrate |
| US6121552A (en) * | 1997-06-13 | 2000-09-19 | The Regents Of The University Of Caliofornia | Microfabricated high aspect ratio device with an electrical isolation trench |
| JP3036506B2 (ja) * | 1998-02-26 | 2000-04-24 | 日本電気株式会社 | 電子ビーム露光装置用一括アパチャの製造方法 |
| JP2000022172A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 変換装置及びその製造方法 |
| US6014240A (en) * | 1998-12-01 | 2000-01-11 | Xerox Corporation | Method and apparatus for an integrated laser beam scanner using a carrier substrate |
| US6483147B1 (en) * | 1999-10-25 | 2002-11-19 | Advanced Micro Devices, Inc. | Through wafer backside contact to improve SOI heat dissipation |
-
1999
- 1999-12-10 JP JP35235199A patent/JP4161493B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-08 US US09/733,280 patent/US6727181B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280427A (ja) * | 1991-03-08 | 1992-10-06 | Fuji Electric Co Ltd | シリコン基板の加工方法 |
| JPH05302182A (ja) * | 1992-02-25 | 1993-11-16 | Fuji Electric Co Ltd | 櫛歯式アクチュエータの製造方法 |
| JPH06204183A (ja) * | 1992-12-28 | 1994-07-22 | Fuji Electric Co Ltd | シリコン基体の加工方法 |
| JPH07283207A (ja) * | 1995-03-15 | 1995-10-27 | Hitachi Ltd | プラズマ処理方法 |
| JPH10109313A (ja) * | 1996-10-08 | 1998-04-28 | Oki Electric Ind Co Ltd | 微細金型の製造方法及びそれを応用した樹脂系光導波路 |
| WO1998037577A1 (de) * | 1997-02-20 | 1998-08-27 | Robert Bosch Gmbh | Anisotropes fluorbasiertes plasmaätzverfahren für silicium |
| WO1999010922A1 (de) * | 1997-08-21 | 1999-03-04 | Robert Bosch Gmbh | Verfahren zum anisotropen ätzen von silizium |
| WO1999032919A1 (de) * | 1997-12-22 | 1999-07-01 | Robert Bosch Gmbh | Herstellungsverfahren für mikromechanische vorrichtung |
| JPH11195641A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2003513223A (ja) * | 1999-10-29 | 2003-04-08 | シーメンス アクチエンゲゼルシヤフト | バーナ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010021585A1 (en) | 2001-09-13 |
| JP4161493B2 (ja) | 2008-10-08 |
| US6727181B2 (en) | 2004-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994750A (en) | Microstructure and method of forming the same | |
| US6020215A (en) | Process for manufacturing microstructure | |
| US5426070A (en) | Microstructures and high temperature isolation process for fabrication thereof | |
| US7629263B2 (en) | Semiconductor sensor production method and semiconductor sensor | |
| US7544531B1 (en) | Ground strap for suppressing stiction during MEMS fabrication | |
| JP2001168081A (ja) | エッチング方法および構造体の製造方法 | |
| US20080032501A1 (en) | Silicon on metal for mems devices | |
| JP2023553416A (ja) | 慣性センサ及びその形成方法 | |
| JP2007015101A (ja) | 隠れヒンジｍｅｍｓデバイス | |
| JP2002508583A (ja) | 広範囲メンブランマスクを製造する方法 | |
| KR20050119154A (ko) | 마이크로머신의 제조방법 | |
| JP4465090B2 (ja) | マスク部材の製造方法 | |
| JP2003191199A (ja) | Ｍｅｍｓ構造物及びその作製方法 | |
| CN113460956A (zh) | Mems器件及其形成方法 | |
| TW201632455A (zh) | 採用複合基材的微機電元件以及其製作方法 | |
| US9330874B2 (en) | Solder bump sealing method and device | |
| JP2004306208A (ja) | Ｍｅｍｓ素子及びのその製造方法 | |
| US7041611B2 (en) | Enhancement of fabrication yields of nanomechanical devices by thin film deposition | |
| JP5376472B2 (ja) | 共振器およびその製造方法 | |
| RU2672033C1 (ru) | Способ формирования областей кремния в объеме кремниевой пластины | |
| CN109429157B (zh) | 麦克风及其制造方法 | |
| JP4502125B2 (ja) | 力学量センサ及び電子機器並びに力学量センサの製造方法 | |
| JP5465634B2 (ja) | 溶解ウェーハ製造プロセス、およびスペーシング・メサを持つ支持基板を有する関連マイクロ電気機械デバイス | |
| JP2007111832A (ja) | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 | |
| CN111453694A (zh) | Mems器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |