JP2001167064A - 信号位相調整回路 - Google Patents
信号位相調整回路Info
- Publication number
- JP2001167064A JP2001167064A JP35158999A JP35158999A JP2001167064A JP 2001167064 A JP2001167064 A JP 2001167064A JP 35158999 A JP35158999 A JP 35158999A JP 35158999 A JP35158999 A JP 35158999A JP 2001167064 A JP2001167064 A JP 2001167064A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- phase change
- change amount
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 143
- 238000005070 sampling Methods 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 19
- 238000003860 storage Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Multi Processors (AREA)
Abstract
続領域に分断されてしまう場合でも、信号線間の遅延時
間の差を調整し最適な位相設定を行える調整回路を提供
すること。 【解決手段】伝送される信号の位相変更量を回路の動作
周波数の1回路周波数分変動させる。この間の受信信号
を正常に受信できているか否かの判断を継続し、正常に
受信できる位相変更量の分布を検出する。検出した位相
変更量が連続している領域を把握し、複数存在する領域
のうち、所定値以上の幅を持つ領域あるいは最大の幅を
持つ領域を選択して、これを最適な位相領域として特定
し、この領域の上限値と下限値とから、最適なサンプリ
ング位相変更量を決定する。
Description
複数の装置間におけるデータ伝送を行う技術に関するも
のである。より詳細には、受信側装置のクロック位相の
調整によりデータ伝送を実現している装置に関し、最適
なクロック位相の調整を行う調整機構の技術に関する。
れている、マルチプロセッサシステムにおけるプロセッ
サ間通信等に利用することが考えられる。
−136312号や特開平11−112483号に開示
されている信号伝送システムがある。
を図2に示す。送信側装置20と受信側装置30とは、
同一のクロック51で同期して動作するものである。
否かを受信側装置30が判定するために、所定パターン
の信号を発生させるパターン発生器21が備えられてい
る。パターン発生器21で発生した所定パターンの信号
は、伝送路10で伝送される各信号線に対応して備えら
れた出力用のフリップフロップ22に供給される。伝送
路10に送信されたパターン信号は、受信側装置30で
受信され、信号線毎の入力用フリップフロップ33に入
力される。入力用フリップフロップ33を動作させるク
ロック信号は、クロック発生器51から送信されるクロ
ック信号をサンプリングクロック調整回路31により位
相変更した信号である。位相変更のための変更量は、制
御部により位相調整信号41として指示される。
が備えられている。パターン発生器5は送信側装置のパ
ターン発生器21と同一パターン信号を発生する。パタ
ーン発生器35で発生した所定パターンの信号は遅延回
路38を経由して比較器39に入力される。比較器39
には、更に、前述の入力用フリップフロップ33から出
力された信号が同期用フリップフロップ34を経由して
入力される。ここで、同期用フリップフロップ34を経
由するのは、入力用フリップフロップの動作クロックが
受信側装置内部の動作クロックと同期していない可能性
が高いためである。回路上の安定性を高めて、比較器3
9による確実な比較動作を行うために同期用フリップフ
ロップ34は備えられている。
号の遅延量が与えられており、遅延量に見合う位相変更
量をサンプリングクロック調整回路31に指示すること
で、データ伝送の同期を図っている。比較器39から
は、制御部52に対し、入力される二つの信号が一致し
ているか否かを示す情報が伝送される。制御部52は、
この情報により、受信側装置全体がデータ信号の伝送に
関して、正常に動作しているか否かを判断することがで
きる。
を図3に示す。送信側装置60と受信側装置70とは、
同一のクロック51で同期して動作するものである。
される信号のクロック位相の調整を行うための位相調整
用テストパターン及び複数の信号間の位相ずれを調整す
るための同期調整用テストパターンを送信するパターン
発生器61がある。
ンの信号は、伝送路10で伝送される複数の信号に対応
して備えられた出力用のフリップフロップ22に供給さ
れる。伝送路10に送信されたパターン信号は、受信側
装置70で受信され、信号線毎にサンプリング信号調整
回路76に入力される。サンプリング信号調整回路76
は、制御部72から指示される調整信号により、サンプ
リング位相を変化させる。サンプリング信号調整回路7
6から出力された信号は、それぞれ同期調整回路73に
入力される。
示により、信号線ごとに伝送遅延量を制御され、受信判
定回路75に入力される。受信判定回路75は、入力さ
れた複数の信号が全て同一であるか否かを前記位相調整
用テストパターンで判断することで信号線間の遅延時間
のずれを検出する。また、受信判定回路75は、受信し
た信号が前記同期調整用テストパターンと同一であるか
否かを判断することで伝送路の位相変遅延を検出する。
制御部72は以上の検出の結果から、受信側装置が正常
に信号を受信できるように、信号位相調整回路76及び
同期調整回路73に調整量を指示する。
る。伝送路10から入力された信号51は、複数の遅延
素子により1クロック遅延された信号00、2クロック
遅延された信号01、3クロック遅延された信号10及
び4クロック遅延された信号11となって、選択回路5
0に入力される。選択回路50には、制御部101から
の遅延調整信号92が入力される。選択回路50は、制
御部101からの遅延調整信号92に応じた信号を、複
数の遅延信号の中から選択して出力信号52として出力
する。
を利用せざるを得なかい現在であれば、従来のような単
純な調整回路を利用しても、装置間通信を行う際の信号
遅延はクロック間隔に隠れてしまい問題にならない。し
かし、今後の情報処理装置は、動作周波数が著しく向上
して行くため、例えば隣り合う回路基盤間のようなわず
かな距離の伝送であっても、信号の遅延及び信号間の遅
延量のばらつきは、大きな問題となる。特にプロセッサ
の動作周波数が向上するに従い、この問題は今後更に顕
著になることが予想される。
つき等の製造誤差、また信号線の温度や湿度等の環境条
件の変化による変動誤差によって、伝送される信号が
時間経過とともに変動することと、信号の変動により
受信側装置が正常に信号を受信するための位相変更量も
変動すること、等が原因となり、転送サイクル数の境目
となる位相やノイズの大きい特定の位相、一のクロック
信号で動作している回路から他のクロックで動作してい
る回路への信号伝送のタイミング制約を満たせない位
相、等において局所的に正常な信号の受信が不可能とな
ることがある。
相変更量として示してあり、右に行くほど位相の変更量
は大きくなる。A点は位相変更量が0、すなわち受信信
号の位相を全く変更しない点を表し、B点は位相変更量
が1回路周波数分となる点をあらわす。
変更量の範囲、下段は本願の発明者が発見した伝送可能
な位相調整の範囲を表す。図において、楕円の枠で囲ま
れた斜線の範囲が伝送可能な位相変更量の範囲であり、
単なる線分で示されている部分は伝送不可能な位相変更
量の範囲である。
送可能な位相変更量の範囲は位相変更量の値が1回路周
波数分変動する間に、一箇所のみ存在すると考えられて
いた。このため、従来は、信号線毎の位相調整は、正常
に受信できた位相変更量の中点に設定するようにしてい
た。これは伝送可能な調整値の分布が単一の連続領域に
なることを暗黙的に期待しているものであった。
上するに従い、図の下段で示すように、位相変更量の値
が1回路周波数分変動する間に、伝送可能な位相変更量
の範囲は複数存在するようになり、それぞれの連続する
領域の幅も異なることが分かった。これは、回路の動作
周波数が向上するに従い、従来、伝送可能だと考えられ
ていた調整量の範囲が、実際には複数の部分で局所的に
分断されるためである。これは、見方によっては、伝送
可能な位相変更量の範囲が複数の領域に分かれる場合が
あるともいえる。更に、複数に分かれた伝送可能な領域
は、その幅がそれぞれ異なるという現象が発生するので
ある。
出した任意の受信可能な位相変更量の範囲の中点に位相
を調整してしまうと、例えば、図の下段のような状態の
場合には、中央の領域を選択してしまう可能性があっ
た。このような領域を選択してしまうと、受信側装置は
外乱により伝送信号が微小に変動した場合でも、受信信
号が簡単に正常に受信でイの位相変更量の範囲の外に移
動してしまうこととなり、安定性を欠く状態となってし
まうことが問題となる。
分布が複数の連続領域に分断されてしまう場合でも、信
号線間の遅延時間の差を調整し最適な位相設定を行える
調整回路を提供する。
決するために、複数存在する受信可能な位相変更量が連
続する領域のうちから、その幅が所定値以上の領域を検
出して、この領域を位相変更量の設定に利用することと
した。
同一のクロック発生器51により同一位相同一周波数の
クロックが供給されている。なお、図では省略されてい
るが、受信側装置90の各回路には、同期用フリップフ
ロップ34に入力されているクロックと同様のクロック
が供給されている。
正常に伝送されているかを確認するために、一定パター
ンの信号を発生させるパターン発生器21が備えられて
いる。パターン発生器21で生成された一定パターンの
信号は、出力用フリップフロップ22に入力される。出
力用フリップフロップは、伝送路10により伝送される
信号線に各々対応して備えられている。出力用フリップ
フロップ22は、全て同一のクロック信号に同期して動
作するため、複数の信号線から同時に信号が出力され
る。なお、図1は、伝送路10により伝送される信号線
が複数であることを想定した記載となっているが、もち
ろん、伝送路の信号線が1本であっても差し支えない。
90の遅延調整回路96により受信される。遅延調整回
路96は、制御部101からの指示により、信号線ごと
に出力の遅延量を調整する。この遅延調整回路は、従来
例として示した1クロック単位で信号を遅延させるもの
ではなく、クロックサイクルの数十分の1程度の量を遅
延単位としている。遅延調整回路96から出力された信
号は、入力用フリップフロップ33に入力される。入力
用フリップフロップ33を動作させるクロック信号は、
クロック発生器51から送信されるクロック信号をサン
プリングクロック調整回路91により位相変更した信号
である。位相変更のための変更量は、制御部101によ
り位相調整信号93としてサンプリングクロック調整回
路91に指示される。入力用フリップフロップ33から
出力された信号は同期用フリップフロップ34を経由し
て受信判定回路98に入力される。ここで、同期用フリ
ップフロップ34を経由することとしているのは、従来
と同様の理由による。
信した信号の遅延量及び位相変更量が適切な値であるか
を判断するための回路である。受信判定回路35にはパ
ターン発生器35が備えられている。パターン発生器3
5は、送信側装置20のパターン発生回路21と同一パ
ターンの信号を発生する。受信判定回路98は、同期用
フリップフロップ34からの出力と、パターン発生器3
5からの出力とを比較し、両者が同一である場合に、正
常に受信している旨を制御部101に通知する。
と、遅延調整回路96に対して遅延量を最小にするよう
指示を出す。制御部101は、複数の同期用フリップフ
ロップ34から入力される信号のうち一つを選択し、正
常に伝送できる位相変更量を検出する。正常に伝送でき
る位相変更量を検出するために、制御部101は、サン
プリングクロック調整回路91への指示を、徐々に位相
変更量を上昇させるように行い、受信判定回路98から
の正常通知を監視する。
波数の1回路周波数分変動させることで処理を終了す
る。制御部101は、この間の受信判定回路98からの
正常出力に基づき、正常に受信できる位相変更量の連続
した領域(以下、「安定位相領域」という。)の分布を
認識する。制御部101は、複数存在する領域のうち、
所定値以上の大きさを持つ領域を選択して、これを最適
な位相領域として特定する。
値は、回路を構成する素子のばらつきや、回路の動作周
波数で決定される。それらの値から、外乱により信号の
位相や信号の遅延量が変動する範囲が求められるので、
所定値には、この変動範囲よりも安定位相領域が広くな
るような値が設定される。もちろん、実際の装置ごとに
変動範囲は異なるが、装置を構成する素子の誤差範囲を
元に最大の変動範囲を予想しておけば、問題は発生しな
い。
域が存在しない場合を考慮すれば、選択する安定位相領
域は、その幅が所定値以上のものとするのではなく、そ
の幅が最大のものとしておくことも考えられる。もとも
と、所定値は最悪の場合を想定して決定されている値で
あるから、最大幅を持つ安定位相領域が所定値以上の幅
を有しない場合であっても、大きな問題となることは少
ないと考える。
記の判断を行い、その後、全ての信号線について特定さ
れた位相領域に基づき、受信側回路90としての最適な
位相領域を決定する。制御部101は、全ての信号線に
ついての最適な位相領域の最低位相変更量が同一の値と
なるように、遅延調整回路96に遅延量を指示すること
で位相調整を完了する。
を完了させた状態で、全ての信号線で正常に信号の受信
が可能となる位相領域の最大位相変更量と最小位相変更
量とから、最適なサンプリング位相変更量を決定する。
場合の調整手段を述べたが、伝送される信号線が1本の
場合には、信号線間の遅延量調整が不要となるだけで、
基本的な考え方の変更は必要ない。この場合、受信側装
置90に備えられている遅延調整回路96自体を省略し
ても問題ない。
乱に強い位相調整量を選択することができ、装置の安定
性を向上させることができる。
に基づいて詳細に説明する。なお、図中同一の符号が付
されているものは、同一の機構を示すものとする。
一例を示すブロック図である。受信判定回路98には、
複数の同期用フリップフロップ34からの信号191が
入力される。入力された複数の信号191は二つに分岐
され、それぞれ選択回路181と信号間一致判定回路1
82とに入力される。
191の中から、制御部101から通知されるセレクト
信号192により指定される1本の信号線からの入力を
選択して比較器181に比較対象信号195として出力
する。
複数の信号の全てが同一の値であるか否かを判定し出力
する。信号間一致判定回路182からの出力は、制御部
101から通知される信号間比較指示信号193と論理
和演算がされ、信号間一致信号194として出力され
る。
ンの信号を繰り返し出力している。しかし、リセット信
号196が入力されると、パターン発生器35は一定パ
ターンの最初から信号の出力を再開する。パターン発生
器35は、また、一定パターンの出力が一巡した場合に
は、一巡完了信号197を出力する。
ターン発生器35からの一定パターンの信号とを比較し
て、一致していれば信号一致信号198を出力する。
とは、順序回路185に入力される。順序回路185
は、信号一致信号198が入力され、その入力が維持さ
れている際に一巡完了信号197が入力された場合に、
同期維持信号199を出力する。また、順序回路185
は、信号一致信号198の入力がなくなった場合には、
リセット信号196を出力する。
択された1の信号について、所定パターン一巡分の一致
が取れることで、順序回路185からの同期維持信号1
99が得られることとなる。受信判定回路98は、最終
的には、同期維持信号199と信号間一致信号194と
の論理積演算の結果を出力することとなるが、信号間一
致信号194は、制御部101からの信号間比較指示信
号193がセットされていない場合は常にオンである。
したがって、制御部101は、複数伝送されてくる信号
線の中の1本について正常に受信できるか否かの判定を
行う際は、信号間比較指示信号193をセットせずに受
信判定回路98からの出力を検出することで行うことが
できる。
ついて、正常に受信可能な位相領域の特定が終了し、各
信号の遅延量を調整した後に、信号間比較指示信号19
3をセットすることで、全ての信号線において信号の伝
送が同期しており、かつ正常に受信できていることを確
認することもできる。
安定位相領域のうちで、連続域の幅が所定値以上となる
領域の位相変更量の下限量と上限量を検出し、遅延調整
量を決定するための位相基準値を決定する位相変更指示
部161と、当該位相基準値を記憶する位相基準値記憶
部167と、全ての信号について、安定位相領域のうち
で、連続域の幅が所定値以上となる領域の位相変更量の
下限量が前記位相基準値となるように遅延調整量を設定
する遅延変更量決定手段168と、全信号を同時に対象
とした場合の安定位相領域のうちで、連続域の幅が所定
値以上となる領域の下限値と上限値とから、サンプリン
グ位相変更量を決定する位相変更量決定手段164と、
安定位相領域のうちで、連続域の幅が所定値以上となる
領域の位相変更量の下限量を記録する開始位相記憶部1
62と、安定位相領域のうちで、連続域の幅が所定値以
上となる領域の位相変更量の上限量を記録する終了位相
記憶部163と、信号毎に安定位相領域のうちで、連続
域の幅が所定値以上となる領域の位相変更量の下限量と
上限量とを記憶する連続領域記憶部165と、これら六
つの回路を統合制御する統制部166とが備えられてい
る。
位相変更指示部161とから出力される遅延調整信号9
1を遅延調整回路96に伝送するためのドライバ169
と、統制部161と遅延変更量決定手段168とか出力
される位相調整信号92をサンプリングクロック調整回
路91に伝送するためのドライバ170と、も備えられ
ている。
を説明する。
変更量調整の手順を示したフローチャートである。
る。
位相基準値を求める(S11〜S29)。次に各信号の
遅延量の調整を行う(S30〜S45)。最後にサンプ
リング位相変更量の最終決定を行う(S46〜S6
0)。以下、ステップごとに詳細に述べる。
求めるために、信号間比較指示信号をオフにする(S1
1)。これにより、信号間の位相のずれは、判断に影響
を及ぼさなくなる。統制部166は、信号毎に順に安定
位相領域を求めるが、本実施例では、信号線0から調整
を行うこととする(S12)。
する遅延量を初期化し(S13)、位相調整回路91に
通知する変更量を初期化する(S14)。
号基準値を求めるために、位相変更指示部161に処理
を開始させる。
期化し(S15)、タイムアウト監視を始める。位相変
更指示部161は正常に信号が受信できるか否かを判定
する(S16)。正常に受信できなければ、タイムアウ
トしていないか判定する(S18)。タイムアウトして
いなければ、タイムアウトするまで、正常に信号が受信
できるか否かを監視しつづける(S16〜S18)。所
定時間、正常受信できるか否かを待つのは、受信判定回
路が正常状態を通知するまでに一定の時間を要するから
である。
信ができずにタイムアウトを検出した場合は、現在の位
相変更量では正常な信号の受信は不可能であると判断し
て、位相変更量を増加させる(S19)。位相変更指示
部161は、以上の手順を繰り返して、正常な信号の受
信が可能となる最小の位相変更量、すなわち安定位相領
域の最小位相変更量を探し出す(S15〜S19)。最
小位相変更量は、開始位相記憶部122記憶する。
最小位相変更量を検出すると、その値と位相基準値記憶
部167に記憶されている値とを比較することで、その
値がこれまで検出した他の信号の最小位相変更量よりも
大きいか否かを判定する(S20)。新たに検出した最
小位相調整が位相基準値記憶部167に格納されている
値より大きい場合は、位相基準値記憶部167の値を新
たに検出した値で更新する(S21)。
領域の幅を検査する処理に移る。
量を更に増加させる(S22)。そして、最小位相変更
量を検出したときと同様の手順により、正常に信号の受
信ができなくなる位相変更量を検出する(S22〜S2
6)。この位相変更量が、安定位相領域の最大位相変更
量である。
122に記憶された最小位相変更量と検出した最大位相
変更量との差、すなわち安定位相領域の幅が、所定値以
上であるか否かを判定する(S27)。安定位相領域の
幅が所定値未満であれば、処理をカウンタの初期化(S
15)に戻して、再び安定位相領域の幅が所定値以上と
なる領域の検出に戻る。
あれば、位相変更指示部161は、その際の最小位相変
更量と最大位相変更量とを連続領域記憶部に保存して、
処理が完了した旨を統制部166に通知する。統制部1
66は、全ての信号線について、位相変更指示部161
の処理が完了したか否かを判断し(S28)、完了して
いない場合は次の信号線を選択し(S29)、再び位相
変更指示部161に処理を依頼する。統制部166は、
全ての信号線について同様の処理を行う。
る。
まとめる。
場合を例にとっている。図は、横軸を位相変更量として
示しており、右に行くほど位相の変更量は大きくなる。
図に示してある部分は、受信側装置の1回路周波数分の
範囲である。図中、楕円で囲まれた部分が安定位相領域
である。楕円の中が空白で示されている安定位相領域
は、その幅が所定値未満であることを示しており、楕円
の中が斜線で示されている安定位相領域は、その幅が所
定値以上であることを示している。
いての最小位相変更量はA点の値であり、信号イについ
ての最小位相変更量はB点の値であり、信号ウについて
の最小位相変更量はC点の値である。そして、最小位相
変更量のうち、最も大きい値であるB点の値が、位相調
整基準値となる。
る。
れると、各信号線の遅延量の調整に移る。
67に記憶されている位相基準値を位相調整回路91に
設定する。統制部166は、信号線0を選択し(S3
2)、信号線0に設定すべき遅延時間を検出させるため
に、遅延変更量決定部168に処理を開始させる。
できるまで遅延調整信号で通知する遅延量を増加させる
(S33〜S37)。遅延変更量決定部168は、正常
な伝送ができることを検出したら、更に遅延量を増加さ
せてゆき、正常な伝送ができなくなる遅延量を検出する
(S38〜S42)。遅延変更量決定部168は、正常
な伝送できなくなったら遅延量を1段階小さくして遅延
調整回路96に設定する(S43)。
延量の設定が完了する。遅延変更量決定部168は、処
理が完了した旨を統制部166に通知する。
遅延変更量決定部168の処理が完了したか否かを判断
し(S44)、完了していない場合は次の信号線を選択
し(S45)、再び遅延変更量決定部168に処理を依
頼する。統制部166は、全ての信号線について同様の
処理を行う。
る。
まとめる。
位相調整基準値と等しいため、信号の遅延は不要であ
り、遅延量は0となる。信号アについては、その最小位
相変更量をAの値からBの値まで増加させるために、遅
延調整回路に遅延量が設定されなければならない。図で
は、破線の矢印の長さが遅延量に相当する。また、信号
ウについても、同様の遅延処理が必要となる。この作業
により、全ての信号において、安定位相領域の最小位相
変更量が同一の値(図12で示すB点の値)になる。
と最適な位相変更領域の検出が終了している。したがっ
て、この後は、サンプリング位相変更量を、安定位相領
域のどの値にするかを決定すればよい。しかし、本実施
例では、完全を期するために以下の処理を追加すること
を提案する。
る。
値が一致している状態を保ちながら、安定位相領域の幅
を検出することとする。
ンにする(S46)。統制部166は、信号線0を選択
し(S47)、位相調整回路33へ指示する位相調整量
を徐々に順に大きくしてゆく。統制部166は、初めて
正常に信号の受信が可能となった位相変更量を記憶する
(S48〜S52)。この値は、安定位相領域の最小位
相調整量である。
ができなくなるまで、位相変更量を順に大きくする(S
53〜S57)。統制部166は、記憶している最小位
相調整量と正常に信号の受信ができなくなったとき位相
変更量との差を求め、この差が、連続領域記憶部に記憶
されている、最も狭い安定位相領域の幅以上であるか否
かを判定する(S59)。この判断の結果、現在求めた
差が、記憶されている値よりも小さい場合は、再び処理
を戻し、安定位相領域の検出を再開する。現在求めた差
が、記憶されている値よりも大きい場合には、受信側装
置が目的の受信状態となっていることを意味するので、
統制部166は、最終的なサンプリング位相変更量の決
定に進む。
その決定手順を説明する。
100まで連続して伝送可能なシステムで、電圧変動が生
じた場合を考える。通常電圧の連続領域10から100の中
心の値は55となる。電圧が+10%となったときには10から
110まで、電圧が-10%となったときには9から90まで連続
して正常な伝送が可能になるとする。この場合、3つの
連続領域の共通部分である10から90までの中心、すなわ
ち50にサンプリング位相変更量を設定した場合に電圧マ
ージンが最大になる。
最終的に位相調整回路に、調整値50を指示して、処理
を完了する。
を参照しながらまとめる。
である。したがって、サンプリング位相変更量は、信号
アの安定位相領域の最小位相調整量と最大位相調整量と
から決定される。信号アの安定位相領域の中点は、図中
のP点である。そして、実際にサンプリング位相変更量
として決定されるのは、図中のR点である。
遅延回路に設定する遅延量及び位相調整回路に設定する
サンプリング位相変更量が最適なものとなる。
受信状態が不良な状態への変化を検出する機構を備える
こととすれば、遅延量や位相変更量が回路の最小変更単
位に見ない値で変化した場合に発生する瞬間的な伝送不
良を検出することも可能となる。
信し、一定の順序で反転する信号を交代させて、信号の
反転順序を考慮した受信判定を行うことにより、ケーブ
ルの接続ミスの検出なども可能なる。
の並びを含めることにより、パターン固有ノイズによる
送信不良を検出することも可能となる。
送信号の一部は特定の接続のモードでのみ接続されるよ
うな伝送路においては、特定のモードで未接続となる信
号に対して、モード信号で受信判定結果をマスクし、信
号が未接続の場合に受信判定対象から除外する機構を設
けることにより、信号の接続モードによらず調整手順を
共通化できる。
ンプリングクロック調整回路及び受信判定回路を備えた
観測用伝送系(以下観測系と記述)を2系統分設ける。
伝送で用いるサンプリングクロックに対して、位相を前
にずらしたサンプリングクロックと位相を後にずらした
サンプリングクロックを用いて2つの観測系で伝送を行
い、伝送エラーを監視する。片側の観測系で伝送エラー
が発生した場合に、通常の伝送で用いる系のサンプリン
グクロックをエラーの起こっていない観測系のサンプリ
ングクロックの位相に一定幅近づける。2つの観測系に
おけるサンプリングクロックの位相も、同じ方向に同じ
幅分変更する。これにより、外部環境の変動に動的に対
応してサンプリングクロックを変更することが可能とな
る。
数の高速化が進む情報処理装置において、外乱に対して
も非常に安定した伝送処理を行うことが可能となる。ま
た、伝送路の製造誤差に対する安定性も向上する。
よるシステムダウンや、システムリカバリによる処理能
力の低下を防止することも可能とするものであり、今後
の技術発展を支える必須の技術であると考える。
ある。
成図である。
す構成図である。
ャートである。
ャートである。
ャートである。
図である。
領域の模式図である。
領域の模式図である。
領域の模式図である。
回路 194 受信判定回路に備えられている論理和演算回路 183 受信判定回路に備えられている比較器 185 受信判定回路に備えられている順序回路
Claims (6)
- 【請求項1】入力されたクロック信号の位相を変更して
出力するクロック位相変更回路と、 クロック位相変更回路から出力されるクロックに基づい
て動作して、入力されるデータ信号を受信し伝送する入
力信号調整回路と、 予め定められた一定パターンの信号と入力信号調整回路
から伝送される信号とが一致した場合に受信状態が正常
であると判断する受信判定部と、 受信判定部の判断結果に応じてクロック位相変更回路に
位相の変更量を指示する制御部と、から成る信号位相調
整回路であって、 前記制御部は、 前記受信判定部の判断結果に基づいて、正常に受信でき
る状態となる位相変更量が連続する領域のうちで、連続
域の幅が所定値以上となる領域の位相変更量の下限量と
上限量とからサンプリング位相変更量を決定すること、
を特徴とする信号位相調整回路。 - 【請求項2】入力データ信号が複数入力される請求項1
記載の信号位相調整回路であって、 各入力データ信号に対応して、入力データ信号を所定時
間遅延させて伝播する入力遅延回路を備え、 前記制御部は、 各入力データ信号の、正常に受信できる状態となる位相
変更量が連続する領域のうちで連続域の幅が所定値以上
となる領域を検出して連続領域の最小位相変更量のうち
最も大きい値を位相変更基準値とし、 各遅延回路に対して、正常に受信できる状態となる位相
変更量が連続する領域のうちで連続域の幅が所定値以上
となる領域の最小位相変更量が前記位相基準値と一致す
るように遅延量を設定する遅延変更量決定手段と、 全ての信号を正常に受信できる状態であって、かつ全て
の信号が同一である連続する領域のうちで、連続域の幅
が所定値以上となる個所の位相変更量の下限量と上限量
とからサンプリング位相変更量を決定すること、を特徴
とする信号位相調整回路。 - 【請求項3】請求項1記載の信号位相調整回路であっ
て、 前記制御部は、 クロック位相変更回路に対して第一の値から第二の値ま
で昇順または降順に位相変更量を指示して、正常に信号
を受信するとこができる連続域の幅が所定値以上である
領域の最小位相変更量と最大位相変更量とを検出する位
相変更量指示部を備えること、を特徴とする信号位相調
整回路。 - 【請求項4】請求項2記載の信号位相調整回路であっ
て、 前記受信判定部は、入力される複数の信号の中からいず
れか一つを選択する選択回路を更に備え、当該選択され
た信号とあらかじめ定めされた一定パターンの信号とが
一致した場合に受信状態が正常であると判断し、 前記制御部は、 前記選択回路に対して選択指示を行うことで、全ての信
号線について正常に受信できる状態となる位相変更量が
連続する領域のうちで連続域の幅が所定値以上となる領
域を検出すること、を特徴とする信号位相調整回路。 - 【請求項5】請求項1から請求項4記載の信号位相調整
回路であって、 前記制御部は、 全ての信号を正常に受信できる状態であって、かつ全て
の信号が同一である連続する領域のうちで、連続域の幅
が所定値以上となる個所の位相変更量の下限量と上限量
とからサンプリング位相変更量を決定すること、に変え
て、 全ての信号を正常に受信できる状態であって、かつ全て
の信号が同一である連続する領域のうちで、連続域の幅
が最大となる個所の位相変更量の下限量と上限量とから
サンプリング位相変更量を決定すること、を特徴とする
信号位相調整回路。 - 【請求項6】所定のパターンの信号を出力する送信側装
置と、 該信号を伝送する伝送路と、 伝送路から伝播してくる信号を受信する受信側装置と、
から成る信号同期伝送システムであって、 前記送信側装置は、予め定められた所定パターンの信号
を前記伝送路に送信し、 前記受信側装置は、前記請求項1から請求項5に記載の
うちのいずれか一つの信号位相調整回路を備えたもので
あって、前記送信側装置と同一のパターンの信号を一定
パターンの信号として用いること、を特徴とする信号同
期伝送システム
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35158999A JP3671782B2 (ja) | 1999-12-10 | 1999-12-10 | 信号位相調整回路 |
US09/732,718 US6441664B2 (en) | 1999-12-10 | 2000-12-11 | Signal phase adjustment circuit to set optimum phase |
US10/102,768 US6586983B2 (en) | 1999-12-10 | 2002-03-22 | Signal phase adjustment circuit to set optimum phase |
US10/102,767 US6570424B2 (en) | 1999-12-10 | 2002-03-22 | Signal phase adjustment circuit to set optimum phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35158999A JP3671782B2 (ja) | 1999-12-10 | 1999-12-10 | 信号位相調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001167064A true JP2001167064A (ja) | 2001-06-22 |
JP3671782B2 JP3671782B2 (ja) | 2005-07-13 |
Family
ID=18418302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35158999A Expired - Fee Related JP3671782B2 (ja) | 1999-12-10 | 1999-12-10 | 信号位相調整回路 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6441664B2 (ja) |
JP (1) | JP3671782B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121764A1 (ja) * | 2012-02-17 | 2013-08-22 | セイコーエプソン株式会社 | レシーバー回路、通信システム、電子機器、及びレシーバー回路の制御方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7218258B2 (en) * | 2004-02-05 | 2007-05-15 | Broadcom Corporation | Method and system for mixed analog-digital automatic gain control |
US20060187729A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Source synchronous communication channel interface receive logic |
US20060188046A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel |
US8126094B2 (en) | 2009-01-07 | 2012-02-28 | Skyworks Solutions, Inc. | Circuits, systems, and methods for managing automatic gain control in quadrature signal paths of a receiver |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5426137B2 (ja) * | 1973-10-11 | 1979-09-01 | ||
JPS524724A (en) | 1975-06-30 | 1977-01-14 | Fujitsu Ltd | Synchronizing circuit |
JPH01198834A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 回線切替装置 |
JP2536929B2 (ja) * | 1989-07-21 | 1996-09-25 | 富士通株式会社 | 位相整合回路 |
US5451894A (en) * | 1993-02-24 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital full range rotating phase shifter |
US5995539A (en) * | 1993-03-17 | 1999-11-30 | Miller; William J. | Method and apparatus for signal transmission and reception |
KR100393317B1 (ko) * | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
JP3350349B2 (ja) * | 1995-09-26 | 2002-11-25 | 株式会社日立製作所 | ディジタル情報信号再生回路及びディジタル情報装置 |
KR0157952B1 (ko) * | 1996-01-27 | 1999-03-20 | 문정환 | 위상 지연 보정 장치 |
JP2954070B2 (ja) * | 1997-03-26 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | デジタルpll回路 |
JPH11112483A (ja) | 1997-10-08 | 1999-04-23 | Nec Eng Ltd | データ転送システム |
US6128319A (en) * | 1997-11-24 | 2000-10-03 | Network Excellence For Enterprises Corp. | Hybrid interface for packet data switching |
-
1999
- 1999-12-10 JP JP35158999A patent/JP3671782B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-11 US US09/732,718 patent/US6441664B2/en not_active Expired - Lifetime
-
2002
- 2002-03-22 US US10/102,768 patent/US6586983B2/en not_active Expired - Lifetime
- 2002-03-22 US US10/102,767 patent/US6570424B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121764A1 (ja) * | 2012-02-17 | 2013-08-22 | セイコーエプソン株式会社 | レシーバー回路、通信システム、電子機器、及びレシーバー回路の制御方法 |
JP2013168903A (ja) * | 2012-02-17 | 2013-08-29 | Seiko Epson Corp | レシーバー回路、通信システム、電子機器、及びレシーバー回路の制御方法 |
US9313016B2 (en) | 2012-02-17 | 2016-04-12 | Seiko Epson Corporation | Receiver circuit, communication system, electronic device, and method for controlling receiver circuit |
KR101680149B1 (ko) | 2012-02-17 | 2016-11-28 | 세이코 엡슨 가부시키가이샤 | 리시버 회로, 통신 시스템, 전자 기기 및, 리시버 회로의 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20010050584A1 (en) | 2001-12-13 |
US20020097077A1 (en) | 2002-07-25 |
US20020097078A1 (en) | 2002-07-25 |
US6586983B2 (en) | 2003-07-01 |
US6570424B2 (en) | 2003-05-27 |
US6441664B2 (en) | 2002-08-27 |
JP3671782B2 (ja) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040223515A1 (en) | Method and apparatus for the synchronization of a system time of a communications network with a clock reference | |
US20080218225A1 (en) | Semiconductor Device and Communication Control Method | |
KR19990023345A (ko) | 복수 전송 선로간의 지연 시간 조정장치 및 조정방법 | |
JP2001167064A (ja) | 信号位相調整回路 | |
JP2001326626A (ja) | 同期のための方法、モジュール、およびプログラムモジュール | |
US7237152B2 (en) | Fail-operational global time reference in a redundant synchronous data bus system | |
JPH11112485A (ja) | 複数伝送線路間の遅延時間の調整装置及び調整方法 | |
EP4254831A1 (en) | Method and device for selecting clock source | |
CN114356833A (zh) | 一种跨时钟域数据传输中亚稳态风险规避方法和电路 | |
JP2000163154A (ja) | クロック信号位相遅延補償方法 | |
JP2602421B2 (ja) | クロック受信分配システム | |
EP1515217A2 (en) | Data transfer system and readjustment control method for use with the system | |
JP3330545B2 (ja) | 複数伝送線路間の遅延時間の調整装置 | |
US5648993A (en) | Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal | |
US20230066221A1 (en) | Communication device and communications system | |
JPH08329000A (ja) | 情報処理装置 | |
JPH0898263A (ja) | 遠方監視制御装置および時刻同期装置 | |
JP2616450B2 (ja) | クロック供給システム | |
JP2004015659A (ja) | Pll制御装置 | |
JP3043885B2 (ja) | データ同期伝送システム | |
JP2000261465A (ja) | システム状態監視方式 | |
JPH05108198A (ja) | 複数基準局による時刻補正方式 | |
JP2002245021A (ja) | 通信で指令する場合の同期方法 | |
JP2000138658A (ja) | クロック切り替えシステム | |
JP2001177511A (ja) | 通信処理装置およびその受信クロック周波数調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |