CN115774687A - 自适应数据采样方法及自适应数据采样装置 - Google Patents
自适应数据采样方法及自适应数据采样装置 Download PDFInfo
- Publication number
- CN115774687A CN115774687A CN202210726356.8A CN202210726356A CN115774687A CN 115774687 A CN115774687 A CN 115774687A CN 202210726356 A CN202210726356 A CN 202210726356A CN 115774687 A CN115774687 A CN 115774687A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- sampling clock
- sampling
- prediction
- delay chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种自适应数据采样方法及自适应数据采样装置,该方法包括第一设备发送预设数据序列至第二设备,第二设备向第一设备返回响应数据序列;其中,第一设备应用第一延时链生成原始采样时钟信号,并应用第二延时链生成至少一个第一预测采样时钟信号、基准采样时钟信号与至少一个第二预测采样时钟信号,应用基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样,根据基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样结果对基准采样时钟信号进行调节。本发明还提供实现上述方法的自适应数据采样装置。本发明能够自适应的对采样点进行调节。
Description
技术领域
本发明涉及数据采样的技术领域,具体地,是一种自适应数据采样方法以及自适应数据采样装置。
背景技术
在计算机系统中,处理器、内存和存储设备是不可或缺的三大件,处理器用于实现计算和控制功能,内存用于临时存放程序运行时所需的数据,存储设备用于存放程序或其他需要长久保存的数据。目前常用的存储设备为闪存存储器,如SD/eMMC等。在具体应用时,处理器和内存通常构成主机系统,闪存存储器作为主机系统的一种外设,主机系统通过其内部控制器实现对闪存存储器的访问。
当主机系统需要从闪存存储器读取数据时,需要能够正确采样闪存存储器发送过来的数据,这样才能将正确的数据存放到内存供处理器使用。因此,在计算机系统中,两个硬件设备之间进行数据交互是非常常见的情况。如图1所示,第一设备11可以主机系统,第二设备12可以是闪存存储器,第二设备12向第一设备11发送的数据需要第一设备11正确采样才能实现正确的数据传输。然而,在实际应用场景中,第一设备11对数据的正确采样往往会存在一定的困难,例如第一设备11与第二设备12之间存在延时的情况下,第一设备11会因为延时的改变而无法正确采样数据。通常,第一设备11与第二设备12之间延时会随着不同的设备、不同的PCB线路布置、不同的工作条件(如温度、电压等)等因素的变化而变化,而延时的变化可能会使数据第一设备11在采样数据时,原有可用的采样点变为不可用,造成数据采样错误,进而导致数据传输失败。
为了解决因两个设备之间的延时变化而导致数据无法被正确采样的问题,目前主要的方法是使用基于延时链的调谐(tuning)方法,步骤如下:第一步,作为主机系统的第一设备11发送读取预设数据序列的命令给第二设备;第二步,第二设备发送响应数据序列给第一设备;第三步,第一设备对接收到的响应数据序列进行校验,若校验通过,则确认当前采样点为可用采样点,否则,确认当前采样点为不可用的采样点;第四部,第一设备使用内部延时链修改采样点,也就是通过改变延时链的延时值,使得采样时钟信号的相位发送改变,但不改变采样时钟信号的频率,在遍历完所有的采样点后,第一设备获得一个可用的采样区间;第五步,第一设备使用采样区间的中间点作为正常数据接收的采样点。
上述方法所使用的预设数据序列可以是作为第二设备12的存储器自身支持的某种调谐(tuning)数据块,这种情况的局限在于未必所有设备或特定设备的所有工作模式都支持调谐数据块,例如eMMC只有HS200模式支持调谐数据块。预设数据序列也可以是主机系统预先发送到闪存存储器的某个数据序列,这种情况则不存在上述的限制。
但是,现有的基于延时链的调谐方法不能自适应工作条件带来的变化,当采样点调谐结束后,系统正式工作时,工作条件(如温度)的变化会使数据的相位发生漂移,这种漂移可能会导致初始调谐所确定的可靠采样点变为不可靠,甚至原先确认可用的采样点变为不可用的采样点。此外,当系统的工作频率越高,上述问题越明显。
此外,由于现有的基于延时链的调谐方法需要执行的步骤较多,且基本上都是采用软件程序实现的步骤,导致采样点的调谐时间较长,影响数据的传输。
发明内容
本发明的第一目的是提供一种能够避免因环境变化而导致采样点不可用的自适应数据采样方法。
本发明的第二目的是提供一种实现上述自适应数据采样方法的自适应数据采样装置。
为实现本发明的第一目的,本发明提供的自适应数据采样方法包括第一设备发送预设数据序列至第二设备,第二设备向第一设备返回响应数据序列;其中,第一设备应用第一延时链生成原始采样时钟信号,并应用第二延时链基于原始采样时钟信号生成至少一个第一预测采样时钟信号、基准采样时钟信号与至少一个第二预测采样时钟信号,应用基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样,根据基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样结果对基准采样时钟信号进行调节。
由上述方案可见,通过设置两个不同的延时链,第一延时链用于调节原始采样时钟信号的相位,第二延时链用于调节各个预测采样时钟信号的相位。由于通过基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样,并由此判断上述三个时钟信号是否都能够正确采样到响应数据序列,进而对基准采样时钟信号进行调节。
可见,最边缘的第一预测采样时钟信号与第二预测采样时钟信号实际上构成了可用采样点的上限阈值与下限阈值,由于数据采样过程中,基准采样时钟信号与多个预测采样时钟信号是同时对响应数据序列进行采样,能够快速的实现数据的采样,采样点的调谐速度快。
另外,由于本发明使用多个具有相位差的时钟信号进行数据的采样,第一预测采样时钟信号与第二预测采样时钟信号可以作为基准采样时钟信号的偏离的预警时钟信号,通过预警时钟信号来预测采样点的变化,因此,在预测采样点可能发生偏离前,可以预先对基准采样时钟信号进行调节,进而可以自适应各种工作条件的变化,当工作条件变化引起时钟信号或数据相位漂移时,能够完成自动的、实时的采样点的调节。
一个优选的方案是,相邻的两个第一预测采样时钟信号之间的间隔为第二延时链的延时值;且最靠近基准采样时钟信号的第一预测采样时钟信号与基准采样时钟信号之间的间隔为第二延时链的延时值,基准采样时钟信号滞后于第一预测采样时钟信号。
进一步的,相邻的两个第二预测采样时钟信号之间的间隔为第二延时链的延时值;且最靠近基准采样时钟信号的第二预测采样时钟信号与基准采样时钟信号之间的间隔为第二延时链的延时值,第二预测采样时钟信号滞后于基准采样时钟信号。
由此可见,第一预测采样时钟信号与第二预测采样时钟信号形成在基准采样时钟信号两侧的预警时钟信号。并且,通过调节第二延时链的延时值,可以灵活的调节两个预测采样时钟信号的相位,使得基准采样时钟信号的调节更加灵活。
进一步的方案是,根据基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样结果对基准采样时钟信号进行调节包括:如第一预测采样时钟信号未能正确采样响应数据序列,则增加第一延时链的延时值;如第二预测采样时钟信号未能正确采样响应数据序列,则减小第一延时链的延时值。
由此可见,通过判断两个预测采样时钟信号能否对响应数据序列进行正确采样来动态的调节第一延时链的延时值,从而快速的调节基准采样时钟信号的相位,能够自适应的对采样点进行调节。
更进一步的方案是,第二延时链的延时值为基准采样时钟信号周期的预设值,该预设值小于1/2;并且,在单边沿采样的情况下,第二延时链的第一个输出与最后的一个输出之间不超过基准采样时钟信号的一个周期,在双边沿采样的情况下,第二延时链的第一个输出与最后的一个输出之间不超过基准采样时钟信号的半个周期。
由此可见,当基准采样时钟信号的频率发生改变时,第二延时链的延时值也跟随发生改变,因此,本发明能够自适应的根据基准采样时钟信号的频率改变而动态调节两个预测采样时钟信号的相位,使得基准采样时钟信号的调节更加准确。
更进一步的方案是,预设值在第一设备发送预设数据序列至第二设备前设定。
可见,通过提前设定预设值,避免在采样点调节过程中动态通过软件的方式对预设值进行设定,能够减少采样点调节过程中软件程序运行量,通过硬件方式对两个预测采样时钟信号的相位进行调节,能够提高采样点的调节速度。
更进一步的方案是,应用基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样包括:应用基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样,获得三个目标采样数据,应用基准采样时钟信号采样获得校验状态信号,应用基准采样时钟信号对三个目标采样数据、校验状态信号进行采样,获得三个同步时钟信号以及同步校验信号,判断三个同步时钟信号在同步校验信号的区间段内的采样值是否正确。
可见,使用上述步骤能够简单的对基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号能够正确采样响应数据序列进行判断,且上述步骤均通过硬件实现,能够提高采样点调节的速度,采样点的调节更加灵活。
更进一步的方案是,应用基准采样时钟信号对三个目标采样数据、校验状态信号进行采样包括:应用基准采样时钟信号的下降沿对三个目标采样数据校验状态信号进行采样。
更进一步的方案是,应用基准采样时钟信号采样获得校验状态信号包括:在基准采样时钟信号采样到校验信号的起始位后,在第一个下降沿处输出校验状态信号。
这样,能够快速的输出校验状态信号,以便于正确的识别三个同步时钟信号是否正确获得采样值。
为实现上述的第二目的,本发明提供的自适应数据采样装置包括第一设备与第二设备,第一设备发送预设数据序列至第二设备,第二设备向第一设备返回响应数据序列;其中,第一设备设置有第一延时链与第二延时链,且第一设备应用第一延时链生成原始采样时钟信号,并应用第二延时链基于原始采样时钟信号生成至少一个第一预测采样时钟信号、基准采样时钟信号与至少一个第二预测采样时钟信号,应用基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样,根据基准采样时钟信号、第一预测采样时钟信号与第二预测采样时钟信号对响应数据序列进行采样结果对基准采样时钟信号进行调节。
附图说明
图1是第一设备与第二设备的结构框图。
图2是本发明自适应数据采样装置实施例的系统结构示意图。
图3是本发明自适应数据采样方法实施例中响应数据序列校验成功的校验状态示意图。
图4是本发明自适应数据采样方法实施例中响应数据序列校验失败的校验状态示意图。
图5是本发明自适应数据采样方法实施例的流程图。
图6是应用本发明自适应数据采样方法实施例对预设数据序列采样的各个信号的波形图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
本发明的自适应数据采样方法用于计算机系统中两个设备之间的数据采样点的调节,能够根据收发数据的两个设备之间的延时变化自动调节采样点。
本发明的自适应数据采样装置包括第一设备与第二设备,其中,第一设备可以向第二设备发送预设数据序列,第二设备接收到预设数据序列后,向第一设备发送响应数据序列,第一设备通过对响应数据序列进行采样进而计算出可用的采样点。
参见图2,第一设备内设置有第一延时链(delaychain)21与第二延时链22,第一延时链21用于采样点的调谐(系统初次工作时调节出一个可用的采样点)和工作过程中的采样时钟延时调节,第二延时链22用于根据原始采样时钟信号调节出基准采样时钟信号以及两个预测采样时钟信号。从图2可见,当时钟信号通过第一延时链21后,通过第一延时链21的调节,形成可用的原始采样时钟信号。使用第二延时链可以接收第一延时链输出的延时值,当时钟信号每经过一次第二延时链后,使时钟信号产生一级延时,该延时为第二延时链的延时值。因此,当原始采样时钟信号经过第二延时链后,第二延时链可以对原始采样时钟信号进行多次延迟输出,从而可以形成多个频率相同、相位依次相差预设相位的时钟信号,这些时钟信号包括相位依次滞后的第一预测采样时钟信号、基准采样时钟信号、第二预测采样时钟信号。
当然,本实施例中,第一预测采样时钟信号与第二预测采样时钟信号均为一个,实际应用时,第一预测采样时钟信号与第二预测采样时钟信号的数量也可以是二个或者以上。并且,相邻的两个第一预测采样时钟信号之间的间隔为第二延时链的延时值;且最靠近基准采样时钟信号的第一预测采样时钟信号与基准采样时钟信号之间的间隔为第二延时链的延时值,基准采样时钟信号滞后于第一预测采样时钟信号。
而相邻的两个第二预测采样时钟信号之间的间隔为第二延时链的延时值,最靠近基准采样时钟信号的第二预测采样时钟信号与基准采样时钟信号之间的间隔为第二延时链的延时值,且第二预测采样时钟信号滞后于基准采样时钟信号。
基准采样时钟信号与两个预测采样时钟信号均用于对响应数据序列进行采样,即输入的数据被基准采样时钟信号与两个预测采样时钟信号后获得采样数据,通过对采样数据进行判断,即判断三个采样时钟信号是否正确对响应数据序列进行采样,依次对第一延时链的延时值进行调节。
本实施例的第一设备可以是SD/eMMC存储器主机系统,第二设备可以是存储器设备。在SD/eMMC协议规范中规定,存储器设备接收完毕来自主机系统的数据后,会对接收到数据进行CRC校验,并通过data0线返回校验结果(CRCStatus)给主机系统以指示数据接收是否成功,若校验成功则返回的校验结果为“010”,若校验失败则返回的校验结果为“101”。如图3与图4所示,data0中的S表示起始位“startbit”,其数据0,即低电平信号;data0中的E表示结束位“endbit”,其数据1,即高电平信号。
通常,主机系统的数据传输操作,例如读、写操作都会发生,且读、写操作的间隔不会太久,因此主机通常可利用正常的写传输操作时闪存存储器所返回的校验结果对采样点进行自动的调节,此时校验结果的值为“010”。当然,正常的写传输也可能由于某些原因,导致闪存存储器接收数据错误,进而返回校验结果的值为“101”,此时表明主机系统和闪存存储器之间的数据传输出现了某种错误,这种错误会由主机系统响应并处理,自动调节采样点的机制可选择忽略这样的调节。
当然,也可能会出现主机系统在较长时间内都没有发出写操作的情况,此时,主机系统在这段时间内都不会收到校验结果,也无法调节采样点。针对这种情况,在主机系统内部增加一个计时器,若持续无写操作的情况超过一定时间,即触发主机系统发起一笔“额外的写操作”,此时写操作的写数据为主机系统设定好的某种错误数据序列,由于是错误的数据序列,闪存存储器必定校验不通过,所以返回的校验结果为“101”,主机系统的控制器可以利用该固定的数据序列“101”来完成采样点的自动调节。
如上述的“额外的写传输”的发起时间可由主机系统灵活控制,可根据具体的应用场景调试出一个合理的间隔时间值,亦可优先在主机系统和闪存存储器无数据交互需求的空闲时间发送。如上述的“额外的写传输”为主机系统设定好的某种错误数据序列,使用错误数据序列一方面可以保证设备返回的校验结果为“101”,另一方面错误的数据不会被写入到闪存存储器中去。
无论是正常写传输的“010”数据序列,还是额外写传输的“101”数据序列,本实施例使用的采样方法处理思路均相同,如下以“101”数据序列为例,结合图5对本实施例的工作流程进行说明。
首先,执行步骤S11,判断当前是否为初次工作,即第一设备与第二设备之间是否初次进行数据传输。如果是初次工作,则表示第一设备与第二设备之间未经过采样点的调节,未获得过一个可用的原始采样时钟信号,则需要执行步骤S12,使用第一延时链调谐获得一个可用的原始采样时钟信号。如果当前不是初次工作,则上一次工作时已经获得一个可用的采样时钟信号,则可以直接执行步骤S13,不需要获取基准采样时钟信号。
步骤S12中,主机系统在正式工作前,先使用调谐(tuning)的方式,利用内部的第一延时链选择一个可靠采样点,确定原始采样时钟信号的相位。这样,主机系统在正式工作时,先使用前面所选择的采样点进行采样。在之后的工作过程中,主机系统每次收到校验结果后即可完成一次采样点自动调节。
然后,执行步骤S13,主机系统与闪存存储器之间进行数据传输,例如,主机系统向闪存存储器发送预设数据序列,闪存存储器接收到预设数据序列以后,向主机系统返回响应数据序列。本实施例中,主机系统在数据传输过程中持续的对采样点进行监测,并且可以对采样点进行动态的调节。为此,需要执行步骤S14,判断数据传输是否结束,如果数据传输结束,则结束自适应数据采样程序,如果数据传输没有结束,则执行步骤S15,判断是否接收到闪存存储器发送的响应数据序列,如果没有接收到响应数据序列,则返回执行步骤S13,继续传输数据,如果接收到响应数据序列,则执行步骤S16。
步骤S16中,主机系统基于原始采样时钟信号并应用第二延时链生成第一预测采样时钟信号、基准采样时钟信号与第二预测采样时钟信号。参见图6,data0为闪存存储器返回响应数据序列,其包含有校验结果,图6的校验结果为“101”的数据序列,数字3、4之间的为校验结果的起始位,即低电平信号,数字4、5之间的为校验结果的第一位数据,即二进制数“1”,数字5、6之间的为校验结果的第二位数据,即二进制数“0”,数字6、7之间的为校验结果的第三位数据,即二进制数“1”,数字7、8之间的为校验结果的结束位,即高电平信号。
基于第二延时链生成的第一预测采样时钟信号为clk1,生成的基准采样时钟信号为clk2,生成第二预测采样时钟信号为clk3。本实施例中,第二延时链的延时值为基准采样时钟信号clk2的周期的预设值,并且预设值小于1/2,例如预设值为1/4或者1/8等,预设值可以预先设定,例如通过软件程序的方式设定。预设值可以根据实际使用场景设定,并不限于1/4或者1/8,也可以设定为其他的预设值。并且,该预设值是在主机系统发送预设数据序列至闪存存储器前设定的。
此外,在单边沿采样的情况下,第二延时链的第一个输出与最后的一个输出之间不超过基准采样时钟信号的一个周期,在双边沿采样的情况下,第二延时链的第一个输出与最后的一个输出之间不超过基准采样时钟信号的半个周期。
从图6可见,第一预测采样时钟信号clk1、基准采样时钟信号clk2与第二预测采样时钟信号clk3的频率相同,第一预测采样时钟信号clk1的相位超前于基准采样时钟信号clk2,第二预测采样时钟信号clk3的相位滞后于基准采样时钟信号clk2。这样,第一预测采样时钟信号clk1与第二预测采样时钟信号clk3实际上是形成于基准采样时钟信号clk2两侧的预警时钟信号。
可以理解,如果第一预测采样时钟信号clk1与第二预测采样时钟信号clk3均能够正取采样校验结果的数据序列,则可以认为基准采样时钟信号为合适的采样点,不需要对基准采样时钟信号clk2的相位进行调节。如果第一预测采样时钟信号clk1或者第二预测采样时钟信号clk3没有正确采样到校验数据,则表示基准采样时钟信号clk2的相位不合适,需要对基准采样时钟信号clk2的相位进行调节,即对第一延时链的延时值进行调节。
因此,执行步骤S16后,需要执行步骤S17,应用第一预测采样时钟信号clk1、基准采样时钟信号clk2与第二预测采样时钟信号clk3对响应数据序列进行采样。具体的,使用第一预测采样时钟信号clk1、基准采样时钟信号clk2与第二预测采样时钟信号clk3分别对data0进行采样,分别得到三个目标采样数据,即获得目标采样数据data0_clk1、data0_clk2以及data0_clk3。并且,基准采样时钟信号clk2在采到校验结果的起始位后,在第一个下降沿出输出校验状态信号crc_status,用于指示校验结果的有效区间。
然后,对使用基准采样时钟信号clk2的下降沿对目标采样数据data0_clk1、data0_clk2以及data0_clk3进行采样,得到同步后的三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync。并且,使用基准采样时钟信号clk2的下降沿对校验状态信号crc_status进行采样,获得同步校验信号crc_status_sync。最后,判断三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync在同步校验信号crc_status_sync的区间段内的采样值是否正确。
因此,执行步骤S17后,需要执行步骤S18,判断采样点是否发生偏离,即判断三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync在同步校验信号crc_status_sync的区间段内的采样值是否正确,如果没有发生偏离,则不需要对基准采样时钟信号clk2的相位进行调节,也就是不需要对第一延时链的延时值进行调节,返回执行步骤S13。
如果三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync在同步校验信号crc_status_sync的区间段内的采样值任意一个不正确,则表示采样点发生偏离,需要执行步骤S19,调节第一延时链的延时值,实际上就是对基准采样时钟信号clk2的相位进行调节。
如图6所示的,三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync在同步校验信号crc_status_sync的区间段内对应的采样值分别是010、101、101,由于正确的采样值应该是101,因此,图6所示的结果表示第一预测采样时钟信号clk1没有正确采样到校验结果,表示预测的采样点靠前,因此,需要增大第一延时链的延时值。如果第二预测采样时钟信号clk3没有正确采样到校验结果,表示预测的采样点靠后,则减少第一延时链的延时值。
最后,使用相位调节后的基准采样时钟信号clk2对传输数据进行采样,即返回执行步骤S13。
由于本实施例通过第二延时链生成两个预测采样时钟信号,两个预测采样时钟信号可以作为基准采样时钟信号的偏离的预警时钟信号,通过预警时钟信号来预测采样点的变化,因此,在采样点发生偏离时,可以提前对基准采样时钟信号进行调节,进而可以自适应各种工作条件的变化。这样,当工作条件变化引起时钟信号或数据相位漂移时,能够完成自动的、实时的采样点的调节。
另外,由于对同步时钟信号、同步校验信号的采样通过硬件电路实现,且获取三个同步时钟信号data0_clk1_sync、data0_clk2_sync、data0_clk3_sync在同步校验信号crc_status_sync的区间段内对应的采样值也通过硬件电路实现,增加或者减少第一延时链的延时值同样可以通过硬件电路实现,因此,对基准采样时钟信号clk2的相位调节过程基本上是通过硬件电路实现,相比起采样软件程序对采样点进行调节的方式,本实施例能够快速的实现采样点的调节。
最后需要强调的是,本发明不限于上述实施方式,例如第二延时链的延时值的变化等,或者同步时钟信号的采样方法的变化等,这样改变也应该包括在本发明权利要求的保护范围内。
Claims (10)
1.一种自适应数据采样方法,包括:
第一设备发送预设数据序列至第二设备,所述第二设备向所述第一设备返回响应数据序列;
其特征在于:
所述第一设备应用第一延时链生成原始采样时钟信号,并应用第二延时链基于所述原始采样时钟信号生成至少一个第一预测采样时钟信号、基准采样时钟信号与至少一个第二预测采样时钟信号,应用所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样,根据所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样结果对所述基准采样时钟信号进行调节。
2.根据权利要求1所述的自适应数据采样方法,其特征在于:
相邻的两个所述第一预测采样时钟信号之间的间隔为所述第二延时链的延时值;且最靠近所述基准采样时钟信号的所述第一预测采样时钟信号与所述基准采样时钟信号之间的间隔为所述第二延时链的延时值,所述基准采样时钟信号滞后于所述第一预测采样时钟信号。
3.根据权利要求2所述的自适应数据采样方法,其特征在于:
相邻的两个所述第二预测采样时钟信号之间的间隔为所述第二延时链的延时值;且最靠近所述基准采样时钟信号的所述第二预测采样时钟信号与所述基准采样时钟信号之间的间隔为所述第二延时链的延时值,所述第二预测采样时钟信号滞后于所述基准采样时钟信号。
4.根据权利要求3所述的自适应数据采样方法,其特征在于:
根据所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样结果对所述基准采样时钟信号进行调节包括:
如所述第一预测采样时钟信号未能正确采样所述响应数据序列,则增加所述第一延时链的延时值;
如所述第二预测采样时钟信号未能正确采样所述响应数据序列,则减小所述第一延时链的延时值。
5.根据权利要求1至4任一项所述的自适应数据采样方法,其特征在于:
所述第二延时链的延时值为所述基准采样时钟信号周期的预设值,所述预设值小于1/2;
在单边沿采样时,所述第二延时链的第一个输出与最后的一个输出之间不超过所述基准采样时钟信号的一个周期,在双边沿采样时,所述第二延时链的第一个输出与最后的一个输出之间不超过所述基准采样时钟信号的半个周期。
6.根据权利要求5所述的自适应数据采样方法,其特征在于:
所述预设值在所述第一设备发送预设数据序列至第二设备前设定。
7.根据权利要求1至4任一项所所述的自适应数据采样方法,其特征在于:
应用所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样包括:
应用所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样,获得三个目标采样数据,应用所述基准采样时钟信号采样获得校验状态信号,应用所述基准采样时钟信号对三个所述目标采样数据、所述校验状态信号进行采样,获得三个同步时钟信号以及同步校验信号,判断三个所述同步时钟信号在所述同步校验信号的区间段内的采样值是否正确。
8.根据权利要求7所述的自适应数据采样方法,其特征在于:
应用所述基准采样时钟信号对三个所述目标采样数据、所述校验状态信号进行采样包括:
应用所述基准采样时钟信号的下降沿对三个所述目标采样数据、所述校验状态信号进行采样。
9.根据权利要求6所述的自适应数据采样方法,其特征在于:
应用所述基准采样时钟信号采样获得校验状态信号包括:
在所述基准采样时钟信号采样到校验信号的起始位后,在第一个下降沿处输出所述校验状态信号。
10.一种自适应数据采样装置,包括第一设备与第二设备,所述第一设备发送预设数据序列至第二设备,所述第二设备向所述第一设备返回响应数据序列;
其特征在于:
所述第一设备设置有第一延时链与第二延时链,且所述第一设备应用所述第一延时链生成原始采样时钟信号,并应用所述第二延时链基于所述原始采样时钟信号生成至少一个第一预测采样时钟信号、基准采样时钟信号与至少一个第二预测采样时钟信号,应用所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样,根据所述基准采样时钟信号、所述第一预测采样时钟信号与所述第二预测采样时钟信号对所述响应数据序列进行采样结果对所述基准采样时钟信号进行调节。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210726356.8A CN115774687A (zh) | 2022-06-24 | 2022-06-24 | 自适应数据采样方法及自适应数据采样装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210726356.8A CN115774687A (zh) | 2022-06-24 | 2022-06-24 | 自适应数据采样方法及自适应数据采样装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115774687A true CN115774687A (zh) | 2023-03-10 |
Family
ID=85388262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210726356.8A Pending CN115774687A (zh) | 2022-06-24 | 2022-06-24 | 自适应数据采样方法及自适应数据采样装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115774687A (zh) |
-
2022
- 2022-06-24 CN CN202210726356.8A patent/CN115774687A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8286024B2 (en) | Memory device, host device, and sampling clock adjusting method | |
US7802166B2 (en) | Memory controller, memory circuit and memory system with a memory controller and a memory circuit | |
US20180083764A1 (en) | Tuning circuitry and operations for non-source-synchronous systems | |
US20200201705A1 (en) | Memory system, operation method of the same, and memory controller | |
US20160141018A1 (en) | Managing skew in data signals with multiple modes | |
KR100958902B1 (ko) | 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체 | |
CN115774687A (zh) | 自适应数据采样方法及自适应数据采样装置 | |
US9570128B2 (en) | Managing skew in data signals | |
CN110489362B (zh) | eMMC校正输出入有效窗口自动调整方法、装置、存储介质 | |
JP2004185608A (ja) | データのラッチタイミング調整装置 | |
JP2003050739A (ja) | メモリ制御装置 | |
US11695538B2 (en) | Efficient phase calibration methods and systems for serial interfaces | |
US11239992B1 (en) | Efficient phase calibration methods and systems for serial interfaces | |
CN104424378A (zh) | 并行数据接收时钟的相位确定方法、接收电路和电子装置 | |
US20230244617A1 (en) | Memory training method, memory controller, processor, and electronic device | |
CN109194313B (zh) | 存储单元访问控制系统、方法和设备 | |
US11018677B1 (en) | Transmission enable signal generation circuit and integrated circuit | |
CN112260814B (zh) | 高速串行通信的数据相位校正方法、电子装置和存储介质 | |
US20240126704A1 (en) | Data input device and processing method for input data | |
US10951198B1 (en) | Semiconductor integrated circuit, transmission device, and memory device | |
JP2912367B1 (ja) | Pll回路及びpllプログラムを記録したコンピュータ読み取り可能な媒体 | |
AU2023219943A1 (en) | Apparatus and method for correcting communication frequency of electronic detonator | |
WO2019176580A1 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
KR20030031775A (ko) | 비트 타임 레지스터 셋팅방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |