JP2000138658A - クロック切り替えシステム - Google Patents

クロック切り替えシステム

Info

Publication number
JP2000138658A
JP2000138658A JP10310637A JP31063798A JP2000138658A JP 2000138658 A JP2000138658 A JP 2000138658A JP 10310637 A JP10310637 A JP 10310637A JP 31063798 A JP31063798 A JP 31063798A JP 2000138658 A JP2000138658 A JP 2000138658A
Authority
JP
Japan
Prior art keywords
clock
phase
output
input
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10310637A
Other languages
English (en)
Inventor
Yutaka Asada
裕 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10310637A priority Critical patent/JP2000138658A/ja
Priority to US09/430,443 priority patent/US6680989B1/en
Publication of JP2000138658A publication Critical patent/JP2000138658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 本発明はクロック切り替えシステムに関し、
予備系から運用系へ切り替えた時のクロックの擾乱を抑
えることができるクロック切り替えシステムを提供する
ことを目的としている。 【解決手段】 伝送路における信号を装置内の電気的レ
ベルに変換し、クロックとデータハイウェイを抽出する
抽出回路と、他系から受信したクロックと自系伝送路よ
り抽出したクロックである伝送路抽出クロックとを選択
する入力選択回路と、該入力選択回路からの出力クロッ
ク又はこれを分周したクロックを基準にして動作する発
振回路とを具備し、発振回路出力を分周したクロックに
同期したクロックである基準位相カウンタと、基準クロ
ックと入力クロックとの位相差を検出する入力位相判定
部と、該入力位相判定部により出力された位相差に応じ
たパルス幅を前記発振回路出力またはこれを分周したク
ロックによりカウントして位相をコード化する位相／パ
ルス幅変換部を予備系に対して具備して構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はクロック切り替えシ
ステムに関し、更に詳しくは伝送情報にクロックを重畳
した装置に利用され、通信装置としてのディジタル伝送
装置／ディジタル交換機におけるクロック切り替え方
式、クロック断検出方式、クロック切り替え保護方式に
関する。
【０００２】
【従来の技術】遠隔伝送装置は、局舎内に設置されるも
のとは異なり、近くに基準クロックを供給する装置が存
在しない形態が多い。このため、伝送路情報に重畳する
形で基準クロックを生成する（伝送路抽出クロック）方
式がある。
【０００３】遠隔伝送装置は０／１系伝送路より受信し
た伝送路基準クロックの何れかを選択し、ＰＬＬ回路に
入力することで、該伝送装置内基準クロックを生成する
が、一方で、ＰＬＬ回路は、入力ソースの切り替えに弱
く、位相差によって思わぬ誤警報の発生等を引き起こす
ことになる。このような問題は、一般的にはＰＬＬ回路
の定数（同期引き込み時間）の変更等によって対処する
ことが一般的である。
【０００４】
【発明が解決しようとする課題】前記した問題を解決す
るために、ＰＬＬ回路の定数の変更により対処すること
はある程度可能であるが、ＰＬＬ回路の特性改善は以下
の点から困難であることが多い。
【０００５】再引き込み時間と擾乱周波数の両方を改
善することができない。従って、何れかの特性を犠牲に
することになる。 ＰＬＬ回路への入力周波数が極端に低い場合、ロック
がかかるまでに物理的に長い時間を要する。
【０００６】本発明はこのような課題に鑑みてなされた
ものであって、予備系から運用系へ切り替えた時のクロ
ックの擾乱を抑えることができるクロック切り替えシス
テムを提供することを目的としている。
【０００７】
【課題を解決するための手段】（１）図１は本発明の原
理ブロック図である。図に示す回路は、二重化されたク
ロックを重畳して伝送される伝送路からの情報を受信す
る通信装置に関するものである。そして、図に示す回路
は、伝送路における信号を装置内の電気的レベルに変換
し、クロックとデータハイウェイを抽出する抽出回路
と、他系から受信したクロックと自系伝送路より抽出し
たクロックである伝送路抽出クロックを選択する入力選
択回路を具備しているものとする。
【０００８】図において、３９は０系伝送路クロックを
受けてその基準クロックに対する位相を判定する入力位
相判定部、４５は１系伝送路クロックを受けてその基準
クロックに対する位相を判定する入力位相判定部、４６
は入力位相判定部３９の出力を受けてこの出力パルス幅
をクロックによりカウントして位相をコード化する位相
／パルス幅変換部、４９は同じく入力位相判定部４５の
出力を受けてこの出力パルス幅をクロックによりカウン
トして位相をコード化する位相／パルス幅変換部であ
る。
【０００９】６０はこれら位相／パルス幅変換部４６、
４９の出力を受けてクロック選択制御を行なう選択部、
７０は０系又は１系クロックを受けて、選択部６０の指
示に従い、０系、１系のクロックの内何れか一方を選択
するクロック選択部、８０は該クロック選択部７０の出
力を受けて基準クロックを出力する発振回路である。該
発振回路８０はＰＬＬ回路８１を含み、その基準クロッ
クは前記入力位相判定部３９、４５にフィードバックさ
れている。
【００１０】３８は０系入力クロックの出力を遅延させ
る遅延線（ディレイ）、４１は該遅延線３８の出力と入
力クロックを受けて何れか一方を選択するセレクタ、４
４は１系クロックの出力を遅延させる遅延線（ディレ
イ）、４３は該遅延線４４の出力と入力クロックを受け
て何れか一方を選択するセレクタである。これらセレク
タ４１、４３の出力は前記クロック選択部７０に入力さ
れている。
【００１１】この発明の構成によれば、遅延線３８、４
４を適当に選択することにより、運用系と予備系のクロ
ックが常に位相が近いように制御されるので、クロック
を運用系から予備系へ切り替えた時にもクロックの擾乱
を抑えることができる。
【００１２】本発明によれば、ＰＬＬ入力位相が運用系
と予備系とで良好な位相関係を常に維持するため、再引
き込み時間を常に小さい値に保つこと（位相差を少ない
状態に保つこと）が可能となる。クロック選択系の変更
により入力位相変動が小さければ再引き込み時間と擾乱
周波数を共に最小に保つことが可能となる。また、入力
周波数が極端に低い場合でも（電源投入時を除いて）、
系切り替え時のクロック変動に対して良好な位相関係を
保つことも可能となる。
【００１３】（２）この場合において、運用系／予備系
選択回路の前段に、更に予備系クロックのタイミングを
変化させたものを複数用意し、該コード化された予備系
の位相値が運用系の位相に対してある閾値以上離れてい
ると判断した場合に、運用系の位相に最も近いものを選
択することを特徴としている。
【００１４】この発明の構成によれば、予備系と運用系
のクロックの位相差を更に近づけることが可能となる。 （３）また、予備系への切り替えタイミングを運用系の
クロックの立ち上がり、立ち下がりエッジをタイミング
マージンを考慮したポイントで行なうことを特徴として
いる。
【００１５】この発明の構成によれば、予備系へ切り替
える時に、クロックの擾乱を抑えることができる。 （４）また、運用系の位相が中心値に固定せずにばらつ
きが発生した場合に、又は全く一定値に固定しない場合
に、運用系のクロックがドリフトしていると判断し、必
要があれば、これを通知することを特徴としている。
【００１６】この発明の構成によれば、運用系のドリフ
トが発生していることを認識することができる。 （５）また、運用系でドリフト異常を検出していない状
態で、予備系の最も近い位相の判定結果にばらつきが発
生した場合に、又は全く一定値に固定しない場合に、予
備系クロックがドリフトしていると判断し、必要があれ
ばこれを通知するし、上位装置より該クロックを選択す
る指示がきても選択しないことを特徴としている。
【００１７】この発明の構成によれば、予備系クロック
にドリフトが発生していることを認識することができ
る。 （６）更に、入力クロックが異常である状態から復旧し
た状態をトリガとしてタイマを起動させ、このタイマが
カウント中は上位装置からのクロックの切り替え指示が
あった場合でも切り替えを行なわず、タイマがカウント
アップして初めて上位装置からの切り替え要求を受け入
れることを特徴としている。
【００１８】この発明の構成によれば、十分に系が安定
してからクロックの切り替えを行なうことが可能とな
る。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明の全体装置
の一実施の形態例を示すブロック図である。図におい
て、２０は０系装置、３０は１系装置、４０は共通部で
ある。０系装置２０と１系装置２０はそれぞれデータを
伝送する装置であり、共通部４０は０系装置２０と１系
装置３０を制御する装置である。共通部４０において、
１０はクロック切り替え制御部であり、本発明を特徴づ
ける部分である。
【００２０】０系装置２０において、１１は例えば光伝
送路からの伝送路情報を受けて伝送路レベルを変換する
伝送路レベル変換部である。光情報の場合には、光電変
換部を含む。１２は伝送路レベル変換部１１の出力を受
けて伝送路に含まれるクロックを抽出する伝送路クロッ
ク抽出部である。
【００２１】１３は伝送路レベル変換部１１の出力を受
けてデコードするデスクランブラ、１４は該デスクラン
ブラ１３の出力を受けて、伝送路クロックから装置内ク
ロックに乗り換える乗換部、１５は該乗換部１４の出力
を受けて系情報を抽出する系情報抽出回路で、その出力
は系指定信号（＃０）として出力される。１６は伝送路
クロック抽出部１２の出力と他系からのクロックと装置
基準クロックを受けてクロックの選択を行ないその選択
信号を乗換部１４に与えるクロック選択部である。乗換
部１４には、ＦＩＦＯ（ＥＳ）を含む。そして、該乗換
部１４には、クロック選択部１６の出力と、伝送路クロ
ック抽出部１２の出力が入っている。
【００２２】以上の構成は１系装置についても全く同様
である。２１は例えば光伝送路からの伝送路情報を受け
て伝送路レベルを変換する伝送路レベル変換部である。
光情報の場合には、光電変換部を含む。２２は伝送路レ
ベル変換部２１の出力を受けて伝送路に含まれるクロッ
クを抽出する伝送路クロック抽出部である。
【００２３】２３は伝送路レベル変換部２１の出力を受
けてデコードするデスクランブラ、２４は該デスクラン
ブラ２３の出力を受けて、伝送路クロックから装置内ク
ロックに乗り換える乗換部、２５は該乗換部２４の出力
を受けて系情報を抽出する系情報抽出回路で、その出力
は系指定信号（＃１）として出力される。２６は伝送路
クロック抽出部２２の出力と他系からのクロックと装置
基準クロックを受けてクロックの選択を行ないその選択
信号を乗換部２４に与えるクロック選択部である。０系
のクロック選択部１６と、１系のクロック選択部２６と
は互いに信号のやりとりを行なっている。
【００２４】共通部４０は、クロック切替制御部１０と
発振回路より構成されている。クロック切替制御部１０
は、自律切替制御部３１と、０系のクロック断検出部３
２，１系のクロック断検出部３３と、０／１系クロック
選択部３４より構成されている。この０／１系クロック
選択部３４が本発明を特徴づける部分である。
【００２５】発振回路において、３５は０／１系クロッ
ク選択部３４の出力を分周する分周回路、３６は入力ク
ロックを逓倍するクロック逓倍部で、該クロック逓倍部
３６がＰＬＬ回路で構成されている。このＰＬＬ回路３
６の出力は必要に応じて分周され、装置基準クロックと
して０系と１系のクロック選択部１６，２６に入力され
ている。このように構成されたシステムの動作を説明す
れば、以下の通りである。
【００２６】＃０系から送られてくる光情報は、伝送路
レベル変換部１１で電気信号に変換された後、そのレベ
ルが調整される。伝送路クロック抽出部１２は伝送路情
報に含まれるクロック成分を抽出して、共通部４０、乗
換部１４及びクロック選択部１６に与える。一方、デス
クランブラ１３は伝送路情報から情報成分をデコード
し、乗換部１４に与える。乗換部１４は、選択されたク
ロックを使用して該クロックに同期して情報を出力す
る。系情報抽出回路は、乗換部１４の出力を受けて系情
報を抽出し、外部に＃０系指定情報として出力する。こ
の間の動作は、＃１系についても全く同様である。
【００２７】一方、共通部４０では、クロック切替制御
部１０が０系／１系のクロックの内の一方をセレクトし
て分周回路３５に出力する。具体的には０／１系クロッ
ク選択部３４が系指定信号＃０、＃１により系を選択
し、選択された系のクロックを出力して分周回路３５に
与える。分周回路３５の出力は、クロック逓倍部３６
（ＰＬＬ回路）に与えられて、該ＰＬＬ回路３６からロ
ックされたクロックが装置基準クロックとして０系装置
２０と１系装置３０のクロック選択部１６，２６に与え
られる。なお、自律切替制御部３１は、０系と１系の伝
送路にクロック断があった場合には、検出部３２，３３
で検出してクロック断信号を０／１系クロック選択部３
４に与える。
【００２８】この場合において、系指定信号が０／１系
クロック選択部３４に与えられた場合、それぞれの系の
位相差が小さい範囲に収まっているので、クロック切り
替え時のクロック擾乱を小さくすることができる。
【００２９】次に、本発明に係る部分であるクロック切
替制御部１０の構成について詳細に説明する。図３は本
発明の第１の実施の形態例を示すブロック図で、クロッ
ク切替制御部を示している。図２と同一のものは、同一
の符号を付して示す。図において、３２は０系伝送路の
クロック断を検出するクロック断検出部、３３は１系伝
送路のクロック断を検出するクロック断検出部で、これ
ら検出部の出力は、運用系判定部４８に与えられる。
【００３０】３８は０系伝送路の抽出クロックを遅延さ
せるディレイライン（遅延線）、３９は抽出クロックを
受けて入力クロックと基準クロックとの位相の判定を行
なう入力位相判定部、４６は入力位相判定部３９の出力
を受けて、位相差に相当する幅のクロックをカウントし
て位相をコード化する位相／パルス幅変換部である。４
１は入力クロックと、遅延線３８を通ったクロックとを
受けて最も位相差の小さくなる方の位相選択を行なう位
相選択回路部である。
【００３１】以上の構成は、１系についても同様であ
る。即ち、遅延線４４、入力位相判定部４５、位相／パ
ルス幅変換部４９、位相選択回路部４３である。４７
は、０系位相／パルス幅変換部４６及び１系位相／パル
ス幅変換部４９の出力を受けて、位相差の小さい方を選
択する位相選択制御部である。該位相選択制御部４７か
らは、位相選択回路部４１，４３に向けて制御信号が与
えられる。
【００３２】４８はクロック断検出部３２，３３の出力
と、系指定＃０と系指定＃１を受けて運用系を判定する
運用系判定部である。４２は該運用系判定部４８の出力
と、位相選択回路部４１，４３の出力を受けて、何れか
一方を選択する０／１系クロック選択部である。前記運
用系判定部４８の出力は、位相選択制御部４７にも与え
られている。
【００３３】３５は０／１系クロック選択部４２の出力
を受けて分周する分周回路、３６は該分周回路出力を受
けるＰＬＬ回路、３７はＰＬＬ回路３６の逓倍信号を分
周する分周回路で、その出力はＰＬＬ回路３６にフィー
ドバックされている。そして、該分周回路３７から装置
基準クロックと、基準位相カウント（ｃｎｔ）信号が出
力される。このように構成された回路の動作を説明すれ
ば、以下の通りである。
【００３４】運用系（ここでは０系とする）の入力位
相判定部３９は、ＰＬＬ出力を分周したクロックに同期
するので、５０％のパルス幅で出力する。例えば、立ち
上がりは入力位相、立ち下がりは基準位相ｃｎｔで同期
する。図４は運用系の場合の動作を示すタイムチャート
である。（ａ）は入力クロック（運用系）、（ｂ）はＰ
ＬＬ分周出力、（ｃ）は基準位相ｃｎｔである。この状
態で（ａ）と（ｂ）は位相が揃っている。
【００３５】位相／パルス幅変換部４６は、前記で
出力されたパルス幅信号をＰＬＬ入力クロックより十分
に周期が高い信号（ＰＬＬ出力クロック又は分周クロッ
ク等）でカウントする。カウントした結果は５０％デュ
ーティであるため、カウント数の中心値（１６カウント
／周期であれば７〜９程度）となる。
【００３６】図５は入力クロックに対する位相の判定方
法を示すタイムチャートである。（ａ）は入力クロック
（運用系）、（ｂ）は基準位相ｃｎｔ、（ｃ）は位相／
パルス幅変換部（内部カウンタ）、（ｄ）は位相／パル
ス幅変換部出力である。（ａ）に示すように入力クロッ
クが“１”の幅を基準位相ｃｎｔでカウントすると、
“１”の立ち上がりでカウント開始し、入力クロックの
立ち下がりでカウントを終了する。この結果、カウンタ
のカウント値は８となり、この８が位相／パルス幅変換
部４６にラッチされる。
【００３７】予備系の入力位相判定部４５は、通常周
期のみが同期しており、運用系の入力位相とは合致して
いないため、様々なデューティ値をとる。図６は予備系
の場合の動作を示すタイムチャートである。（ａ）は入
力クロック、（ｂ）はＰＬＬ分周出力、（ｃ）は基準位
相ｃｎｔである。図より明らかなように、入力クロック
とＰＬＬ分周出力とは同期していない。
【００３８】位相／パルス幅変換部４９は、より出
力されたパルス幅信号をと同じ要領でカウントする。
この例の場合、位相が前進している場合はカウント値が
大きく、位相が遅れている場合にはカウント値は小さく
なる。図７は入力クロックに対する位相の判定方法を示
すタイムチャート（予備系）である。（ａ）は入力クロ
ック、（ｂ）は基準位相ｃｎｔ、（ｃ）は位相／パルス
幅変換部出力（内部カウンタ）、（ｄ）は位相／パルス
幅変換部出力である。
【００３９】図６の（ａ）と（ｂ）とを比較すると明ら
かなように、入力クロックはＰＬＬ分周出力よりも位相
が進んでいるので、位相／パルス幅変換部４９の出力は
カウント値が大きい。入力クロックの立ち上がりでクロ
ックのカウントを開始し、基準位相ｃｎｔのカウント終
了までカウントする。この時の位相／パルス幅変換部４
９のカウント値は１４となり、位相が大きくずれている
ことを示す。
【００４０】位相選択制御部４７は、運用系情報を運
用系判定部４８より受信し、予備系の位相選択回路部４
３にのみ制御を行なう。即ち、位相／パルス幅変換部４
９より受信したカウント値がカウント数の中心値に対し
て、規定値よりも大きい場合には、遅延線４４を経由し
たクロックに切り替え指示を行なう。遅延線４４による
選択肢が複数ある場合には、中心値からの差分の量に応
じて遅延量を選択することが可能である。このようにし
て、予備系のクロックの位相を運用系クロックの位相に
近づけることができる。
【００４１】位相選択回路部４１、４３は、に従い
予備系のみ動作し、の判断結果により選択系の切り替
えを行なう。図８は予備系のクロックの切り替え動作を
示すタイムチャートである。（ａ）は入力クロック（予
備系）、（ｂ）は位相選択制御部入力、（ｃ）は入力ク
ロック（予備系、切り替え後）、（ｄ）は基準位相ｃｎ
ｔ、（ｅ）は位相パルス幅変換部のカウント値、（ｆ）
は位相パルス幅変換部出力である。入力クロックの位相
／パルス幅変換部４９の出力が（ｂ）に示すように“１
４”と離れている場合、入力クロックを（ｃ）に示すよ
うに遅延線４４で遅らせる。この結果、位相／パルス幅
変換部４９の出力は“１４”から“９”に変化し、運用
系の位相に近づく。この近づいたタイミングで運用系と
予備系の切り替えを行なう。
【００４２】以上の動作により、予備系のクロック位相
を運用系の最も近い位相に近づけることが可能となる。
この状態で、運用系の切り替えが発生した場合（保守
者、断検出による自律切り替えを問わず）には、クロッ
クの位相飛びを最小限に抑えることが可能となる。ま
た、遅延線と選択回路数を必要に応じて増加すること
で、運用系との位相差を限りなく近づけることが可能と
なる。
【００４３】この実施の形態例によれば、ＰＬＬ入力位
相が運用系と予備系とで良好な位相関係を常に維持する
ため、再引き込み時間を常に小さい値に保つことが可能
となる。クロック選択系の変更により入力位相変動が小
さければ再引き込み時間と擾乱周波数を共に最小に保つ
ことが可能となる。また、入力周波数が極端に低い場合
でも、電源投入時を除いて系切り替え時のクロック変動
に対して良好な位相関係を保つことも可能である。
【００４４】また、運用系／予備系選択回路の前段に、
更に予備系クロックのタイミングを遅延線により変化さ
せたものを複数用意し、コード化された予備系の位相値
が運用系の位相に対してある閾値以上離れていると判断
した場合に、運用系の位相に最も近いものを選択するこ
とができる。
【００４５】この実施の形態例によれば、予備系と運用
系のクロックの位相差を更に近づけることが可能とな
る。図９は本発明の第２の実施の形態例を示すブロック
図である。図３と同一のものは、同一の符号を付して示
す。図３との比較により明らかなように、図３と同じ構
成である。正常な場合のタイムチャートを図１０に示
す。（ａ）は運用系クロック、（ｂ）は予備系クロッ
ク、（ｃ）は基準位相カｃｎｔである。黒い縦線は運用
系クロック切り替えタイミングである。
【００４６】この実施の形態例では、予備系への切り替
えタイミングを運用系のクロックの立ち上がり、立ち下
がりをタイミングマージンを考慮したポイントで行なう
ものである。予備系の位相差を±Δｔ以下に抑えれば、
クロック切り替えタイミングを基準位相ｃｎｔに対して
縦線で示すように固定したものとなる。この場合、図３
について説明した場合に対して、更にＰＬＬ回路の出力
を分周したクロックの反転のタイミングで切り替えを行
なうことにより、０／１系切り替え時に発生するクロッ
クの歯抜け、ビット割れを完全に回避することが可能と
なる。これにより、ＰＬＬ特有の問題であるクロック切
り替え時の擾乱や安定時間の問題を完全に且つ効率よく
回避することが可能である。
【００４７】図１１は本発明の第３の実施の形態例を示
すブロック図である。図９と同一のものは、同一の符号
を付して示す。この実施の形態例は、位相選択制御部４
７の出力を受けて確立した運用系位相を保持する運用系
位相保持部５０を設けている。この出力がドリフト異常
出力となる。
【００４８】運用系では、ＰＬＬ回路より出力される分
周クロックと、入力クロックとが位相同期を行なうた
め、通常一定の位相関係となる。即ち、運用系の入力位
相判定部３９は、常時カウント値の中心値に固定され
る。
【００４９】運用系位相保持部５０は、中心値に対して
閾値を設けた場合に、この閾値外の値を運用系位相とし
て検出した場合に、これをドリフト異常と判定する。Ｐ
ＬＬの障害又は入力周波数のジッタ、ワンダ等の発生に
よりＰＬＬの精度に応じて分周クロックの位相は変動す
ることになる。
【００５０】図１２は運用系ドリフト異常時の動作タイ
ムチャートである。（ａ）は入力クロック、（ｂ）は基
準位相ｃｎｔである。運用系の位相変動が±Δｔ以上変
動した場合に、入力クロックのドリフト異常と判定す
る。つまり、運用系の位相が中心値に固定せずにばらつ
きが発生した場合に、又は全く一定値に固定しない場合
に、運用系のクロックがドリフトしていると判断し、必
要があれば、運用系位相保持部５０からドリフト異常を
通知するものである。
【００５１】図１３は本発明の第４の実施の形態例を示
すブロック図である。図１１と同一のものは、同一の符
号を付して示す。この実施の形態例では、予備系位相照
合部５１を設けて、位相選択制御部４７の出力と予備系
位相保持部５２の出力とを照合し、照合結果を予備系異
常として検出するものである。
【００５２】予備系位相保持部５２は、予備系の位相を
保持する。正常なクロックが予備系に入力された状態で
は、予備系の位相は運用系に対して様々な位相をとる
が、周波数は全く同一であるため、一定の位相関係にな
る。この実施の形態例では、予備系位相照合部５１でこ
の情報を保持して出力する。
【００５３】該予備系位相照合部５１では、保持した位
相と常時入力位相判定部の結果の照合を行ない、ある閾
値外の値を予備系位相として検出した場合に、これを予
備系のドリフト異常（又は障害）と判定する。
【００５４】図１４は予備系ドリフト異常時の動作タイ
ムチャートである。（ａ）は入力クロック（予備系）、
（ｂ）は基準位相ｃｎｔである。運用系でドリフト異常
を検出していない状態で、予備系の最も近い位相の判定
結果にばらつきが発生した場合に、又は全く一定値に固
定しない場合に、予備系クロックがドリフトしていると
判断し、必要があれば、これを通知し、上位装置より該
クロックを選択する指示がきても選択しないものであ
る。図１４より明らかなように、予備系の位相変動が±
Δｔ以上変動した場合に、予備系入力クロックのドリフ
ト異常と判定することができる。
【００５５】図１５は本発明の第５の実施の形態例を示
すブロック図である。図１３と同一のものは、同一の符
号を付して示す。この実施の形態例は、予備系位相照合
部５１にタイマ部５３を設けたものである。タイマ部５
３は、前述した予備系障害を回復した時をトリガとして
起動を行なうタイマである。
【００５６】該タイマ部５３は、入力クロックが異常で
ある状態から復旧した状態をトリガとしてタイマを起動
させる。そして、タイマ起動中は、予備系でドリフト
（障害）が発生していることを運用系判定部４８に通知
し、運用系を切り替えることを抑止する。
【００５７】通常、予備系は運用上、抜去・挿入等の保
守操作を行なうため、予備系の警報は保持されることは
ない。しかしながら、本発明のように、クロックのの最
適化を行なっている段階で安定しない状態での切り替え
は、好ましくない。このため、予備系への切り替えをク
ロックの擾乱なく行なうためには、ソフトウェア的な保
護がない自律切り替えによるクロック系を切り替える装
置では必要となる。
【００５８】この実施の形態例によれば、十分に系が安
定してからクロックの切り替えを行なうことが可能とな
る。上述の実施の形態例では、図２に示す回路ブロック
を例にとって説明してきたが、本発明はこれに限るもの
ではない。例えば、図１６に示す０／１系におけるクロ
ック系の選択方式を採用したシステムや、図１７に示す
共通部が縮退した形態でのクロック系の選択の何れの形
態でも本発明を適用することができる。即ち、本発明は
クロックの選択回路に関する問題解決手段であり、クロ
ックに関する装置方式構成にはよらない。
【００５９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）二重化されたクロックを重畳して伝送される伝送
路からの情報を受信する通信装置において、伝送路にお
ける信号を装置内の電気的レベルに変換し、クロックと
データハイウェイを抽出する抽出回路と、他系から受信
したクロックと自系伝送路より抽出したクロックである
伝送路抽出クロックとを選択する入力選択回路と、該入
力選択回路からの出力クロック又はこれを分周したクロ
ックを基準にして動作する発振回路とを具備し、発振回
路出力を分周したクロックに同期したクロックである基
準位相カウンタと、基準クロックと入力クロックとの位
相差を検出する入力位相判定部と、該入力位相判定部に
より出力された位相差に応じたパルス幅を前記発振回路
出力またはこれを分周したクロックによりカウントして
位相をコード化する位相／パルス幅変換部を予備系に対
して具備することにより、運用系と予備系のクロックが
常に位相が近いように制御されるので、クロックを運用
系から予備系へ切り替えた時にもクロックの擾乱を抑え
ることができる。
【００６０】本発明によれば、ＰＬＬ入力位相が運用系
と予備系とで良好な位相関係を常に維持するため、再引
き込み時間を常に小さい値に保つこと（位相差を少ない
状態に保つこと）が可能となる。クロック選択系の変更
により入力位相変動が小さければ再引き込み時間と擾乱
周波数を共に最小に保つことが可能となる。また、入力
周波数が極端に低い場合でも（電源投入時を除いて）、
系切り替え時のクロック変動に対して良好な位相関係を
保つことも可能となる。
【００６１】（２）この場合において、運用系／予備系
選択回路の前段に、更に予備系クロックのタイミングを
変化させたものを複数用意し、該コード化された予備系
の位相値が運用系の位相に対してある閾値以上離れてい
ると判断した場合に、運用系の位相に最も近いものを選
択することにより、予備系と運用系のクロックの位相差
を更に近づけることが可能となる。
【００６２】（３）また、予備系への切り替えタイミン
グを運用系のクロックの立ち上がり、立ち下がりエッジ
をタイミングマージンを考慮したポイントで行なうこと
により、予備系へ切り替える時に、クロックの擾乱を抑
えることができる。
【００６３】（４）また、運用系の位相が中心値に固定
せずにばらつきが発生した場合に、又は全く一定値に固
定しない場合に、運用系のクロックがドリフトしている
と判断し、必要があれば、これを通知することにより、
運用系のドリフトが発生していることを認識することが
できる。
【００６４】（５）また、運用系でドリフト異常を検出
していない状態で、予備系の最も近い位相の判定結果に
ばらつきが発生した場合に、又は全く一定値に固定しな
い場合に、予備系クロックがドリフトしていると判断
し、必要があればこれを通知するし、上位装置より該ク
ロックを選択する指示がきても選択しないことにより、
予備系クロックにドリフトが発生していることを認識す
ることができる。
【００６５】（６）更に、入力クロックが異常である状
態から復旧した状態をトリガとしてタイマを起動させ、
このタイマがカウント中は上位装置からのクロックの切
り替え指示があった場合でも切り替えを行なわず、タイ
マがカウントアップして初めて上位装置からの切り替え
要求を受け入れることにより、十分に系が安定してから
クロックの切り替えを行なうことが可能となる。
【００６６】このように、本発明によれば、予備系から
運用系へ切り替えた時のクロックの擾乱を抑えることが
できるクロック切り替えシステムを提供することができ
る。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の全体装置の一実施の形態例を示すブロ
ック図である。
【図３】本発明の第１の実施の形態例を示すブロック図
である。
【図４】運用系の場合の動作を示すタイムチャートであ
る。
【図５】入力クロックに対する位相の判定方法を示すタ
イムチャート（運用系）である。
【図６】予備系の場合の動作を示すタイムチャートであ
る。
【図７】入力クロックに対する位相の判断方法を示すタ
イムチャート（予備系）である。
【図８】予備系のクロック切り替え動作を示すタイムチ
ャートである。
【図９】本発明の第２の実施の形態例を示すブロック図
である。
【図１０】運用系の場合の動作タイムチャートである。
【図１１】本発明の第３の実施の形態例を示すブロック
図である。
【図１２】運用系ドリフト異常時の動作タイムチャート
である。
【図１３】本発明の第４の実施の形態例を示すブロック
図である。
【図１４】予備系ドリフト異常時の動作タイムチャート
である。
【図１５】本発明の第５の実施の形態例を示すブロック
図である。
【図１６】本発明が適用されるシステム構成例を示す図
である。
【図１７】本発明が適用される他のシステム構成例を示
す図である。
【符号の説明】
３８ 遅延線 ３９ 入力位相判定部 ４１ セレクタ ４３ セレクタ ４４ 遅延線 ４５ 入力位相判定部 ４６ 位相／パルス幅変換部 ４９ 位相／パルス幅変換部 ６０ 選択部 ７０ クロック選択部 ８０ 発振回路 ８１ ＰＬＬ回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 二重化されたクロックを重畳して伝送さ
    れる伝送路からの情報を受信する通信装置において、 伝送路における信号を装置内の電気的レベルに変換し、
    クロックとデータハイウェイを抽出する抽出回路と、 他系から受信したクロックと自系伝送路より抽出したク
    ロックである伝送路抽出クロックとを選択する入力選択
    回路と、 該入力選択回路からの出力クロック又はこれを分周した
    クロックを基準にして動作する発振回路とを具備し、 発振回路出力を分周したクロックに同期したクロックで
    ある基準位相カウンタと、 基準クロックと入力クロックとの位相差を検出する入力
    位相判定部と、 該入力位相判定部により出力された位相差に応じたパル
    ス幅を前記発振回路出力またはこれを分周したクロック
    によりカウントして位相をコード化する位相／パルス幅
    変換部を予備系に対して具備することを特徴とするクロ
    ック切り替えシステム。
  2. 【請求項２】 運用系／予備系選択回路の前段に、更に
    予備系クロックのタイミングを変化させたものを複数用
    意し、該コード化された予備系の位相値が運用系の位相
    に対してある閾値以上離れていると判断した場合に、運
    用系の位相に最も近いものを選択することを特徴とする
    請求項１記載のクロック切り替えシステム。
  3. 【請求項３】 予備系への切り替えタイミングを運用系
    のクロックの立ち上がり、立ち下がりエッジをタイミン
    グマージンを考慮したポイントで行なうことを特徴とす
    る請求項１記載のクロック切り替えシステム。
  4. 【請求項４】 運用系の位相が中心値に固定せずにばら
    つきが発生した場合に、又は全く一定値に固定しない場
    合に、運用系のクロックがドリフトしていると判断し、
    必要があれば、これを通知することを特徴とする請求項
    １又は３の何れかに記載のクロック切り替えシステム。
  5. 【請求項５】 運用系でドリフト異常を検出していない
    状態で、予備系の最も近い位相の判定結果にばらつきが
    発生した場合に、又は全く一定値に固定しない場合に、
    予備系クロックがドリフトしていると判断し、必要があ
    ればこれを通知するし、上位装置より該クロックを選択
    する指示がきても選択しないことを特徴とする請求項４
    記載のクロック切り替えシステム。
  6. 【請求項６】 入力クロックが異常である状態から復旧
    した状態をトリガとしてタイマを起動させ、このタイマ
    がカウント中は上位装置からのクロックの切り替え指示
    があった場合でも切り替えを行なわず、タイマがカウン
    トアップして初めて上位装置からの切り替え要求を受け
    入れることを特徴とする請求項４又は５の何れかに記載
    のクロック切り替えシステム。
JP10310637A 1998-10-30 1998-10-30 クロック切り替えシステム Pending JP2000138658A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10310637A JP2000138658A (ja) 1998-10-30 1998-10-30 クロック切り替えシステム
US09/430,443 US6680989B1 (en) 1998-10-30 1999-10-29 Method and apparatus for clock switching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10310637A JP2000138658A (ja) 1998-10-30 1998-10-30 クロック切り替えシステム

Publications (1)

Publication Number Publication Date
JP2000138658A true JP2000138658A (ja) 2000-05-16

Family

ID=18007659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10310637A Pending JP2000138658A (ja) 1998-10-30 1998-10-30 クロック切り替えシステム

Country Status (2)

Country Link
US (1) US6680989B1 (ja)
JP (1) JP2000138658A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164742B2 (en) * 2002-10-31 2007-01-16 Intel Corporation Deskew architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757327A (en) 1980-09-22 1982-04-06 Nec Corp Clock synchronous system for douplexed information processor
JP3084151B2 (ja) * 1992-09-18 2000-09-04 株式会社日立製作所 情報処理システム
JP2669347B2 (ja) * 1994-06-15 1997-10-27 日本電気株式会社 クロック信号抽出回路
JP2602421B2 (ja) 1994-09-22 1997-04-23 日本電気通信システム株式会社 クロック受信分配システム
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
US6044122A (en) * 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop

Also Published As

Publication number Publication date
US6680989B1 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
JP2954773B2 (ja) システムクロックの位相制御方式
USRE40939E1 (en) Multi-phase locked loop for data recovery
US7734000B2 (en) Clock and data recovery circuits
JPH06102964A (ja) 情報処理システム
US7254201B2 (en) Clock and data recovery circuit and method
JP2001352241A (ja) デジタルｐｌｌ装置
JP2008141503A (ja) 同期通信システム
US6259278B1 (en) Phase detector
JPH04357713A (ja) 切換機能を有する基準信号発生回路
JP2000138658A (ja) クロック切り替えシステム
JP4183535B2 (ja) フレーム信号の速度変換処理を行なう光信号伝送装置
JP2602421B2 (ja) クロック受信分配システム
JP5401947B2 (ja) クロック無瞬断切替装置およびその動作方法
US6999546B2 (en) System and method for timing references for line interfaces
JPH10313349A (ja) データ通信装置
JP3536780B2 (ja) 同期源信号切替回路
JP2804194B2 (ja) 伝送データ送受信装置
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JPH07273648A (ja) Ｐｌｌ回路
JP2716294B2 (ja) 系切り替え方式
JPH04284038A (ja) クロック切替装置
JPH0738548A (ja) 伝送装置
JPH098786A (ja) 同期クロック切替方式
JPH08102665A (ja) 位相同期回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031028