JP2001156554A

JP2001156554A - インターリーブされたデルタ変調を使用してデジタル情報を送信する装置及び方法

Info

Publication number: JP2001156554A
Application number: JP2000309898A
Authority: JP
Inventors: David Philip Burton; フィリップバートンデビッド; Eugene Patrick Heaney; パトリックヒーニーユージン; Pierce Joseph Nagle; ジョセフネーグルピアス
Original assignee: MA Com Eurotec BV
Current assignee: MA Com Eurotec BV
Priority date: 1999-10-08
Filing date: 2000-10-10
Publication date: 2001-06-08
Also published as: US6813319B1

Abstract

(57)【要約】【解決手段】複合ベースバンド波形を伴った高周波搬送
波を直接変調する送信器は、複合ベースバンド波形に対
応して振幅及び位相情報を総括的に発生するようになっ
ているプログラム可能なデバイスと、位相が前記プログ
ラム可能なデバイスにより発生した位相情報に応答した
高周波搬送波を発生するようになっている信号発生器
と、複数のデルタ変調器と、信号発生器に結合されると
共に位相情報を伴った高周波搬送波を受信する増幅器と
を具備する。デルタ変調器は、他の全てのデルタ変調器
からずれた時間間隔でエラー信号をサンプリングするよ
う作動して振幅信号に総括的に近似するパルス流を発生
する。増幅器の供給電圧は、デルタ変調器により発生し
たパルス流により表わされた近似振幅情報に従って調整
される。供給電圧は供給電圧の変化を伴って略リニアに
変化するように調整される。この方法では振幅情報及び
前記位相情報が共に高周波搬送波上に印加される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力増幅器に関
し、更に詳細には電力増幅器をリニア(linear)にする方
法及び装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】携帯電
話技術においては、競争により急速且つ大幅な技術革新
がもたらされてきている。現在、アナログ携帯電話シス
テムがデジタル携帯電システムと競合している。単一の
携帯電話システムで繋がる加入者数を最大にするため
に、個別のセルサイト(cell sites)を小さくし且つより
数の多いセルサイトを使用して同一の地理領域をカバー
することにより、周波数の再使用を最大化させている。
これに伴い、携帯電話の基地局の数が増加した結果、基
盤設備のコストが増大してきた。このコスト増大を避け
るために、携帯電話サービスの提供者は、機器コスト、
維持及び修復コスト及び稼働コストを低減することがで
き、又は携帯電話が繋がる加入者数と同様にサービスの
品質及び信頼性を増大させることができる技術革新の実
施を切望している。

【０００３】この技術革新の多くは、拡張デジタルＰＣ
Ｓサービスや、より長い寿命のバッテリを有する、より
小型で軽量の携帯電話等のサービス品質改善に向けられ
ている。後者の目的の遂行において、高周波（ＲＦ）信
号をネットワーク内での送信に適したレベルに増幅する
のに使用される高周波電力増幅器の効率を改善すること
が、解決手段であると理解されている。高周波電力増幅
器の効率は、携帯送信機等の携帯機器のバッテリ寿命に
大きな影響を与える。というのは、増幅器が、機器が使
用する殆どの電力を消費するのは典型だからである。従
って、携帯送信機には、効率的な電力増幅器が切望され
ている。Ｃ，Ｄ，Ｅ，Ｆ級の電力増幅器は、定振幅出力
を発生する能力を有するのみである。しかし、最近の多
くの送信機設計は、所定のチャンネル帯域幅内でのデー
タの速度(rate)を最大にする非一定振幅高周波出力を必
要とする。

【０００４】適切なリニア高周波増幅器は、ガリウムひ
素デバイスを使用して製造することができる。しかし、
ガリウムひ素デバイスは、現在多くの応用分野では高価
であると考えられている。一方、ＭＯＳは、その低製造
コスト及び高い歩留りのため、半導体デバイスを製造す
る好適な工程である。しかし、ＭＯＳは、高効率増幅器
を実施する際にリニア性がないことのため、リニア高周
波増幅器の製造には従来から好適ではなかった。このよ
うなリニア性欠乏により、増幅器の出力信号にかなりの
歪が生ずる。リニアで効率的な電力増幅器を達成するた
めに、当業界では様々なリニア化の試みが提案されてき
ている。

【０００５】従来のリニア電力増幅器の設計には、効率
とリニア性との間に二律背反(trade-off)が存在した。
極変調(polar modulation)は、高周波電力増幅器のリニ
ア性及び効率を同時に達成する、当業界で公知の技法で
ある。また、極変調は、包絡線除去及び復元(envelope
elimination and restoration:以下ＥＥＲという)とし
ても公知である。この手法において、ある高周波入力信
号は、その極成分、即ち位相及び振幅に分解される。こ
れら２種の極成分は独立して増幅され、次に増幅された
リニアな高周波出力信号を発生するために再合成(recom
bine)される。高周波入力信号の位相成分は、効率を最
適化する定振幅増幅器により増幅されるのが典型であ
る。高周波入力信号の振幅即ち包絡線の成分は、定振幅
増幅器の少なくとも出力段階用に電源として作動するス
イッチモード電源により増幅されるのが典型である。

【０００６】極変調を使用する種々の手法は、カーン著
「包絡線除去及び復元による単側波帯送信」（１９５２
年７月発行、８０３〜８０６ページ）、及び第３９回Ｉ
ＥＥＥ移動技術会議のコック及びフィッシャー講演「デ
ジタル携帯電話用835MHz高周波リニア電力増幅器」（１
９８９年５月３日開催）で説明されている。図１は、上
述のＥＥＲ技法を利用した従来の高周波増幅器１０のブ
ロック図である。図１に示される増幅器において、ま
ず、高周波入力信号１２がその極成分に分解される。こ
れら極成分は、定振幅信号である位相と、低周波数包絡
線信号である振幅とからなる。位相及び振幅成分は、別
の経路１５，１１に沿ってそれぞれ独立して増幅され
る。次に、位相及び振幅成分は、リニアに増幅された高
周波出力信号１９を発生するよう再合成される。

【０００７】位相成分は、リミッタ１６により高周波入
力信号から抽出され、非リニア前置増幅器１７及び効率
のより非リニア位相出力段階１８からなる効率のよい定
振幅増幅器により増幅される。チャンネル帯域幅と比較
可能な帯域幅を有する振幅成分は、包絡線検出器１３に
より高周波入力信号から抽出され、リニアベースバンド
増幅器１４により増幅される。効率を最大化するため
に、リニアベースバンド増幅器１４は、出力段階として
Ｄ級増幅器を有するスイッチモードの電源を用いて実施
される。

【０００８】現行のスイッチモード電源の実施には、パ
ルス幅変調が用いられる。このような電源の出力は、マ
ーク・スペース比が高周波入力信号の振幅成分を表わす
矩形波である。しかし、振幅成分を増幅するのにパルス
幅変調を用いると、高周波出力に相互変調の歪をもたら
す。従って、ＭＯＳ等の低コスト工程を用いて製造する
ことができ、高周波入力信号をリニアに増幅する高効率
高周波増幅器を提供することが望ましい。

【０００９】

【課題を解決するための手段】上記目的は、複合ベース
バンド波形を有する高周波搬送波(RF carrier)を直接変
調するトランジスタであって、複合ベースバンド波形に
対応して振幅及び位相情報を総括的に発生するようにな
っているプログラム可能なデバイスと、このプログラム
可能なデバイスにより発生された位相情報に対して位相
が応答した高周波搬送波を発生するようになっている信
号発生器と、複数のデルタ変調器と、信号発生器に結合
され位相情報を有する高周波搬送波を受信する増幅器と
を具備するトランジスタにより達成される。各デルタ変
調器は、他の全てのデルタ変調器からずれた時間間隔で
エラー信号をサンプリングするよう作動することによ
り、振幅情報を総括的に近似するパルス流を発生する。
増幅器の供給電圧は、デルタ変調器により発生したパル
ス流により代表される近似した振幅情報に従って調整さ
れる。特に、供給電圧は、増幅器の出力電圧が供給電圧
の変化に伴って略リニアに変化するように調整される。
この方法では、振幅情報及び位相情報の双方が、高周波
搬送波上に印加される。

【００１０】高周波搬送波上に変調された複合ベースバ
ンド波形を送信するトランジスタの作動方法は、複合ベ
ースバンド波形から派生する振幅情報を受信する工程
と、複合ベースバンド波形から派生する位相情報を搬送
する高周波搬送波を受信する工程と、複数のデルタ変調
器を用いて他の全てのデルタ変調器からずれた時間間隔
でエラー信号をサンプリングする各デルタ変調器を用い
てエラー信号をサンプリングする工程からなり、これに
より振幅情報を総括的に近似するパルス流を発生するこ
とを特徴とする。この方法は、増幅器に位相情報を用い
て高周波搬送波を受信する工程と、デルタ変調によりパ
ルス出力流により代表される近似振幅に従って増幅器の
供給電圧を調整することにより、供給電圧の変化に伴っ
て略リニアに増幅器の出力電圧が変化する工程を更に有
し、これにより振幅及び位相情報の双方を高周波搬送波
上に印加する。

【００１１】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を説明する。本発明は、図１に関連して上述
した極変調コンセプトに部分的に基づいた、高効率で高
いリニア性を示す高周波電力増幅器を提供する。本発明
の好適実施形態は、高周波入力信号の定振幅位相成分を
増幅する位相増幅路を含む。位相増幅路は、Ｃ級出力段
階、Ｄ級出力段階、Ｅ級出力段階又はＦ級出力段階のい
ずれでもよい高効率で非リニアの位相出力段階を含む。
基本的には、出力振幅が印加電源電圧をリニアに追うい
かなる高効率電力増幅器も使用することができる。高周
波入力信号の振幅成分は、ユニークな高効率のインター
リーブされたデルタ変調の形式(scheme)を経由した別の
振幅増幅路で増幅されるが、後に詳細に述べる。インタ
ーリーブされデルタ変調された振幅増幅器の出力段階
は、好適には位相出力段階用の電源電圧を供給する高効
率のＤ級、Ｅ級又はＦ級増幅器である。インターリーブ
されデルタ変調された振幅増幅器により増幅された振幅
成分出力は、位相出力段階の電源電圧を変化させること
により、位相出力段階で発生した高周波出力信号を振幅
変調する。

【００１２】電話が使用される通信ネットワークの作動
パラメータとして通常固定されている所定レベルのリニ
ア性に対しては、従来技術の変調システムが使用するパ
ルス幅及びデルタ変調振幅増幅器の形式は、本発明のイ
ンターリーブされたデルタ変調振幅増幅器の補助で消費
される電力よりも、高周波出力信号の製造においてより
大きな電力を消費する。従って、本発明は、従来技術に
より提供されるよりもより効率的な変調を提供する。

【００１３】図２は、本発明の好適実施形態に従ったイ
ンターリーブされたデルタ変調を組み込んだ増幅器２０
の簡略化されたブロック図である。図２に示された構造
に使用されるインターリーブされたデルタ変調（ＩＤ
Ｍ）振幅増幅モジュール２２は、図１に示されるような
高周波電力増幅器の振幅増幅経路における使用に好適で
ある。しかし、図２に示される例示の実施形態では、複
合ベースバンド波形を（図１の場合のような）別の位相
及び振幅情報信号に分解するために包絡線除去を最初に
しなければならない高周波入力信号を受信するよりむし
ろ、本発明に従った独立した工程が進行する前に、図２
の増幅器２０が、デジタル信号処理器（ＤＳＰ）等のプ
ログラム可能なデバイスを使用して別の出力ポート２４
ａ，２４ｂで振幅及び位相情報信号を別々に発生及び供
給することが理解されよう。これらの情報信号は、選択
された複合ベースバンド波形に総括的に対応し、究極的
には増幅された高周波出力信号として送信される。この
ようにして、図２に示されるように、リミッタ及び包絡
線検出器の必要がなくなり、振幅信号及び位相信号がＤ
ＳＰ２４のポート２４ａ，２４ｂに出力される。

【００１４】図２を続けて参照すると、位相情報は、位
相がＤＳＰ２４で発生した位相情報に応答する高周波搬
送波を発生する信号発生器即ちシンセサイザ２６に向け
られることが理解されよう。このため、高周波搬送波
は、位相情報のみを含み、振幅情報を含まない高周波定
包絡線信号である。高周波搬送波は、非リニア電力増幅
器２８により効率的に増幅される。本発明によれば、電
力増幅器２８の電力供給は、ＤＳＰ２４により作成され
る低周波数振幅情報信号により変調される。この目的の
ために、振幅情報は、後の詳細に説明されるインターリ
ーブされたデルタ変調（ＩＤＭ）モジュール２２に向け
られる。ＩＤＭモジュール２２は、送信される複合ベー
スバンド波形の振幅成分の近似を表わす時間インターリ
ーブされたデジタルビット流を発生する。現在、ＩＤＭ
モジュール２２が複数のデルタ変調器を有し、各デルタ
変調器が他のすべてのデルタ変調器からずれた時間間隔
でエラー信号をサンプリングするために作動し、その各
出力が、送信される複合ベースバンド波形Ｗの振幅成分
の総括的に近似するパルス流を発生するために結合され
ると言うのに十分である。本発明によれば、それは、電
力増幅器２８の電力供給を変調する時間インターリーブ
されたデジタルパルス流である。

【００１５】本発明で電力増幅器を駆動するためにイン
ターリーブされたデルタ変調を使用することは、図３に
簡略化されたブロック図が示されている従来のデルタ変
調（ＤＭ）技法を越えた大きな進歩を示している。標準
的なＤＭ構造３０において、（複合ベースバンド波形の
低周波数振幅情報成分のみを搬送する）入力包絡線信号
Senは、エラー信号Serを発生するために包絡線の近似値
Saと比較されることが当業者には理解されよう。減算器
３２を具備する帰還ループは、エラー信号Serを最小に
しようと試み、近似値を入力信号に対して可能な限り近
接させることを保証する。この目的のために、エラー信
号Serは、単一ビット比較器３４によりサンプリングさ
れ、デジタルパルス流Spを生成する。次に、パルス流Sp
は、フィルタ・積分器３６によりデジタルアナログ変換
され、次に減算器３２で入力包絡線信号Senと比較され
る、近似値を生成する。完成後の送信器・受信器システ
ムにおいて、比較器３４によるパルス出力は、受信器端
で積分され、近似値信号を回復するであろう。

【００１６】図４は、従来のより複雑なＤＭ形式を示
す。図４は、通過(pass)トランジスタ３８のゲートに印
加される単一ビット比較器３４の出力を更に示す。これ
により、高周波電力増幅器４０に印加される供給電圧
は、位相情報のみを搬送する高周波搬送波に対して適当
な利得量で振幅を回復するよう変調される。包絡線検出
器４２及び減衰器４４は、減算器３２内で比較のために
電力増幅器４０からの帰還信号を処理する。

【００１７】パルス幅変調上の単一ＤＭ形式の主な利点
は、過渡部の数がはるかに少ないこと、及びＣＭＯＳ技
術を用いて比較的簡単且つ堅牢な切り換えられた容量回
路を使用して実施可能であることである。十分なリニア
性を得るために、信号の高周波帯域幅の少なくとも３倍
が正確にサンプリングされなければならないことは、当
業者に容易に理解されよう。実際、包絡線に対して切換
え（サンプリング）周波数が高いほど、包絡線を通過さ
せ、通過トランジスタの作動に関連した切換え高調波を
抑制することがより容易である。それ故、現在及び将来
期待されている広い帯域幅信号に対しては、サンプリン
グ速度(sampling rate)が非常に速くなることが必要で
ある。例えば、パルス波変調（ＰＷＭ）において、サン
プリング周波数は、切換え周波数の高調波が包絡線信号
と干渉しないように、典型的には２０倍以上が必要であ
ろう（即ち、30KHzの帯域幅に対して、サンプリング周
波数は少なくとも1.8MHzでなければならない）。しか
し、従来のＤＭに対してさえも、サンプリング周波数が
高すぎるなら、通過トランジスタ内の過剰切換え損失、
電磁干渉及び過電圧の問題がある。このため、ＤＭ増幅
器は、のこぎり刃波形発生器を必要とせず、パルス幅変
調法より高いサンプリング周波数を許容する一方、サン
プリング周波数に制限があり、その周波数を超えると、
クロスオーバ損失及び他の問題が効率を低下させる。

【００１８】従来技術における上述の欠点は、全体の実
効サンプリング速度を保持しながら通過トランジスタの
ゲートに印加される波形の周波数を低くする本発明の時
間インターリーブ機構により解消される。

【００１９】図５は、本発明のインターリーブされたデ
ルタ変調が実施された方法を示す簡略化されたブロック
図である。図５に示されるように、本発明の変調形式
は、単一の通過トランジスタのゲート上で作動する単一
ビット比較器を使用するよりも、複数の離散デルタ変調
器を使用する。これらの正確な数は、全体の量子化エラ
ーを決定する。このため、図５に示される例示におい
て、インターリーブされたデルタ変調器の数は３２であ
るが、変調器の数は、所定の応用分野の特定の要求事項
に従って所望数に増減可能であることが当業者に容易に
理解されよう。

【００２０】とにかく、続けて図５を参照すると、各Ｄ
Ｍは、システムクロック速度の1/N倍のクロック速度で
順にストローブ(strobe)されたクロックされた比較器C1
ないしC32を具備することが理解される。ここでＮは、
比較器の合計の数である（即ち、図５に示された実施形
態では３２個である）。本発明の特に好適な実施形態で
は、各比較器のクロックは、隣接する各比較器のクロッ
クに対して360°/Nだけ位相がずれている。すべてのク
ロックのオーバーレイは、図６Ａに示された実効サンプ
リングクロックに等しい。最初の４個のクロックは、図
６Ｂないし図６Ｅにそれぞれ示される。比較器出力は、
合成モジュール５０で合成（即ち積分）され、電力増幅
器５８に対して入力である近似値を生成する。リニア性
を確保するために、包絡線検出器５２及び減衰器５４
は、電力増幅器５８から減算器５６までの帰還ループを
提供する。これらは、図３及び図４の従来のＤＭ形式と
結び付けて既述したのと同様の方法で総括的に作動す
る。比較器出力の合計を表わす近似された波形は図７Ａ
に示されるが、一方、最初の４個の比較器（C1，C2，C3
及びC4）からの代表的な個別出力は図７Ｂないし図７Ｅ
にそれぞれ示される。

【００２１】図８Ａないし図８Ｅは、本発明のシミュレ
ートされたインターリーブされたデルタ変調器の結果に
基づいた図である。図８Ａは、ＤＳＰ２４（図２参照）
により供給された入力包絡線信号即ち振幅情報を表わ
す。図８Ｂは、減算器に対するＩＤＭ近似入力を表わ
し、図８Ｃは、図８Ａ及び図８Ｂに示された信号の比較
からの結果生ずるエラー信号を示す。図８Ｄは、比較器
出力の合計を示し、図８Ｅは、図８Ｄの段階的近似によ
りオーバーレイされた図８Ａの入力包絡線信号を示す。

【００２２】上述したように、変調形式の全体効率を決
定するのは、全体の帯域幅及び付随するサンプリング周
波数である。後により詳細に説明されるように、本発明
は、増幅器を駆動する回路に対して短い（狭い）パルス
を印加することを未然に防いでいる。とりわけ、各比較
器の出力は、対応するパルスが例えば図３及び図４に示
される従来の構造の単一通過トランジスタよりも別のサ
ンプリング要素を駆動するように処理される。本発明の
インターリーブされたデルタ変調技法とパルス幅変調及
び単一デルタ変調技法との比較が図９Ａないし図９Ｅに
示されている。図９Ａは、より大きな数の非効率の狭い
パルスが、単一デルタ変調（図９Ｅ）に続くパルス幅変
調に関連することを示す。しかし、図９Ｂないし図９Ｄ
に示されるように、本発明のインターリーブされたデル
タ変調技法を用いると、単一感知要素が見るパルスの数
及び幅は、所望の全体のサンプリング速度及び使用され
るデルタ変調の全数によってのみ決定される。後に明ら
かになるように、ＩＤＭ内の多数の感知要素の使用に関
連した大きな数のアクティブデバイスを考慮してもな
お、増幅器は、より効率的に作動するので、所定のリニ
ア性の程度に対して消費電力が非常に少ない。

【００２３】図１０Ａないし図１０Ｃは、パルス波変調
（ＰＷＭ）及びＤＭ技法と、ＩＤＭ技法との結果及び方
法論の比較を図示している。ＰＷＭ及びＤＭ技法におい
て、切換え損失はVdd*Idd*tr*fの平均である。ここで、
Vddは供給電圧、Iddは通過トランジスタの電流、trは切
換え点の立上がり（又は立下がり）時間、fは切換え発
生の数である。ＤＭにおいては、切換えがあまり発生し
ないので、切換え損失はＰＷＭで経験されるよりも低
い。ＩＤＭにおいては、切換え損失は、N*Vdd*Idd/N*tr
*fの平均で与えられる。ここで、Ｎは使用される変調器
の数である。各通過トランジスタは、Ｎ個のトランジス
タがある場合、1/Nの電流を流すので、一般的にＩＤＭ
はＤＭと略同じ損失を有する。一般的に、ＰＷＭは最も
リニアであるが最も非効率であり、ＤＭはＰＷＭより効
率的だがリニア性が低く、ＩＤＭはＰＷＭより効率的で
あってＤＭと同程度の効率であるということができる。
実際、ＩＤＭは、合理的な切換え周波数でＤＭ及びＰＷ
Ｍの間の妥協点である。しかし、非常に高い切換え速度
では、ＤＭ及びＰＷＭ用の通過トランジスタは、駆動電
流にかかわらず、効率的に切換えることはできないかも
しれない。このため、より高い周波数では、ＩＤＭが唯
一の現実的な解決になる。

【００２４】図５に示された実施形態では、３０個の比
較器を有する５ビットシステムが観察され、これら比較
器からの出力が合成回路に直接送られることが思い出さ
れよう。このような大きな数の比較器に対しては、同数
の通過トランジスタ及び誘導器を用いて出力を合成する
ことは現実的でない。従って、本発明の好適実施形態に
よれば、合成器は、比較器からのデータをコード化する
エンコーダを組み込んでいる。しかし、フラッシュＡＤ
Ｃとは異なり、比較器出力は、「温度計」型でコード化
されない。これは、ＩＤＭにおいて比較器出力が、時間
内の実質的にどの瞬間でも高又は低になり得る。単一Ｒ
ＯＭエンコーダを使用することは、従来からＡＤＣで使
用されてようには可能ではない。

【００２５】図１１には、本発明の目的を達成するのに
使用され得る典型的なエンコーダ６０が示される。基本
的には、各比較器からの出力は、Ｎ個のスイッチアレー
６２からなるＳ／Ｈ回路を用いてサンプリングされる。
ここで、Ｎは比較器入力、及びホールド即ち格納コンデ
ンサ６４の数である。比較器は、シンク(sink)すること
ができるバッファ回路と、格納コンデンサを充放電する
電源電流とを含む。コンデンサは、好適には定常状態で
充放電するようなサイズであるが、十分に遅いのでグリ
ッチ(glitches)を排除する。バッファ６６を介して通過
した後、Ｓ／Ｈ回路の出力がアップダウン(up/down)カ
ウンタ６８に供給される。バッファ６６は、隔離を提供
し、駆動能力及び信号再発生を強化する。０−Ｎ（例示
の実施形態の３２個の比較器では３１）リングカウンタ
７０からの出力は、各スイッチを順次オンにし、アップ
ダウンカウンタに比較器の値を供給する。当業者には容
易に確かめられることであるが、アップダウンカウンタ
６８は、比較器の値に依存して２進数的にカウントをア
ップ又はダウンする。

【００２６】さて、図１２Ａを参照すると、図１１のエ
ンコーダのリングカウンタ７０がより詳細に示される。
図１２Ａに示されるように、リングカウンタ７０は、一
つの段階から次の段階に「１」がシフトするシフトレジ
スタの形態である。「１」が最後の段階に達したとき、
図１２Ｂに図示されるようにサイクルを繰り返す。この
ように、リングカウンタの出力は、順にＳ／Ｈアレー６
２の各スイッチを作動させる。リングカウンタ及び図１
１に例示されたデコーダのＳ／Ｈアレー間の相互作用
は、図１２Ｃにより詳細に示される。ここで、個別のス
イッチ（Ｓ０からＳ３１）がリングカウンタにより作動
されて各比較器の出力を順に読み出し、スイッチは、比
較器が作動するのと同じ速度である96MHz/32MHz（即ち3
MHz）で比較器出力がサンプリングされるように作動さ
れることが理解される。各スイッチがリングカウンタ７
０によりオンになると、その出力がホールドコンデンサ
６４にサンプリングされる。コンデンサの値は、アップ
ダウンカウンタがカウントをアップするかダウンするか
を決定する。このような構成は簡単であってしかも堅牢
である。とりわけ、比較器からのデジタル信号がサンプ
リングされ続けているので、Ｓ／Ｈ性能は高低レベルの
みが重要であって、完全である必要はない。

【００２７】図１３に最もよく示されるように、アップ
ダウン２進カウンタ６８は、アップダウンポートでのレ
ベルに依存してカウントをアップ又はダウンする２進同
期カウンタとして構成されてもよい。図１３に示された
例示の実施形態では、ＪＫフリップフロップ回路がトグ
ルデバイスとして使用され、ＸＮＯＲゲートがアップダ
ウン方向を制御するのに使用される。アップが１でダウ
ンが０であるアップダウンカウンタ論理は表１に示され
る。

【表１】

【００２８】基本的には、表１及び図１３の双方の参照
を続けると、Ｑａは各クロックサイクルでトグルアップ
し、ＱｂはＱａの半分のレートでトグルアップし、Ｑｃ
は、Ｑａ及びＱｂが高レベルの時にトグルアップし、Ｑ
ｄは、Ｑａ、Ｑｂ及びＱｃが高レベルの時にトグルアッ
プし、Ｑｅは、Ｑａ、Ｑｂ、Ｑｃ及びＱｄが高レベルの
時にトグルアップする（例外はアップダウンが１の場
合）。逆に、Ｑａは各クロックサイクルでトグルダウン
し、Ｑｂは、Ｑａが低レベルの時にトグルダウンし、Ｑ
ｃは、Ｑａ及びＱｂが低レベルの時にトグルダウンし、
Ｑｄは、Ｑａ、Ｑｂ及びＱｃが低レベルの時にトグルダ
ウンし、Ｑｅは、Ｑａ、Ｑｂ、Ｑｃ及びＱｄが低レベル
の時にトグルダウンする（例外はアップダウンが０の場
合）。「サイクリング」を防止するために、カウントア
ップの際に、ＱａからＱｅが全て１に等しいなら、アッ
プダウンカウンタ６８がカウントダウンする（即ち、３
１では０に下がらず、代わりに３０に進む）。カウント
ダウンの際に、ＱａからＱｅが全て０に等しいなら、ア
ップダウンカウンタ６８がカウントアップする（即ち、
０では３１に進まず、代わりに１に進む）。各フリップ
フロップからの出力をスタート時に０にセットすること
を保証するために、デディケートされたプリセット制御
を使用してもよい。プリセットが低の場合、フリップフ
ロップからの出力は低であり、プリセットが高の場合、
正常に作動する。

【００２９】図１４を参照すると、図５に示された例示
のＩＤＭ構造を達成するために使用され得る合成器５０
の例示の実施形態を示される。図１４の実施形態におい
て、合成器５０は２進の重みをつけられたＳ級合成器と
して構成されているので、エンコーダ６０によりコード
化されたＩＤＭデータを解読するのに使用できる。現実
的にはより少ない代替物が合成器で３２の個別入力を処
理する。ともあれ、Ｓ級変調器は、単極２投（ＳＰＤ
Ｔ）スイッチのように振る舞い、直流電源電圧をチョッ
プすることが当業者に容易に理解されよう。図１１ない
し図１３の実施形態がエンコーダ６８から５個の２進数
出力（Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ及びＱｅ）を考えている
ので、合成器５０は、それぞれ平行なＳ級変調器として
作用する５個のスイッチトランジスタを使用する。この
目的のためには、電圧範囲内でオンオフできるいずれの
スイッチトランジスタも使用することができる。例示さ
れた例によって、電力ＰＭＯＳスイッチトランジスタ
は、０から3.3Vの範囲内の入力電圧でオンオフの振る舞
いをするので、図１４の構造にとって理想と見做され
る。

【００３０】各フリーホイールダイオードＤ１ないしＤ
５は、対応するインダクタ（Ｌ、２Ｌ、４Ｌ、８Ｌ及び
１６Ｌ）を通って電流の瞬時停止に帰せられるキックバ
ック効果を低減するために、飽和した各切換えモードト
ランジスタに関連する。インダクタは、総括的に合成し
て負荷即ち電力増幅器５８（図５参照）に電流を供給す
る。こうして、フリーホイールダイオードは、インダク
タを横切って設けられるいかなる大きな電圧をも防止
し、切換え要素がオフになる際にインダクタ電流を流し
続けることを保証することにより、効率を上げる。２Ｌ
のインダクタンス値はＬの２倍になるように選択され、
４Ｌは２Ｌの２倍に、８Ｌは４Ｌの２倍に、１６Ｌは８
Ｌの２倍になるようにそれぞれ選択される。最大のイン
ダクタである１６Ｌは、最低電流にある最小桁ビット
（ＬＳＢ）を担当するよう使用されるが、他方、最小の
インダクタＬは、最高電流にある最大桁ビットを担当す
る。例示的には、ＱａないしＱｅが全て低レベルの場
合、（負荷ＲＬによって理想化されたものとしての）電
力増幅器に印加される出力電圧は０である。Ｑａないし
Ｑｅが全て高レベルである場合、電力増幅器に印加され
る出力電圧は、電源電圧即ちVddと等しい。理想供給電
圧と、図１４の例示構成により達成される２進の重みを
つけられた出力とを比較した図形的代表例は、図１５に
示されている。

【００３１】電力ＭＯＳＦＥＴ用のゲート駆動回路とし
て図１４の実施形態ではＤ級増幅器を使用したように、
飽和した切換えモード増幅器の使用とは別の方法がある
ことに留意すべきである。これらのゲート駆動器は、ゲ
ート電流を供給し、デバイスのキャパシタンスがいかに
迅速に充放電するかを決定する。さらに、抵抗は、イン
ダクタの代わりに、作動のより広い帯域幅を提供するの
に使用できる。これら抵抗は、個別の部品として又はト
ランジスタ構造の一部として、ＩＣ内に容易に組み込ま
れる。フライバックダイオードＤ１からＤ５はこの筋書
には必要ではない。同様に、インダクタ及びダイオード
をなくすることは、合成器の寸法及び費用を大きく低減
するかもしれない。しかし、効率が低下するので、回路
作動の見地から、支払うべき価格はある。しかし、波形
がある平均値の周囲で変化する、濾波されたデジタル的
に変調された信号に対して、効率は依然として70％の範
囲まで維持することができる。

【００３２】図１１ないし図１３に関連して機能を説明
した比較器・エンコーダを一体のＣＭＯＳモジュール８
０に集めた例示の送信器構造、及び図１４及び図１５に
関連して機能を説明した一体のGaAsモジュール８２内の
合成器の電力切換え部は、図１６に示される。図１６に
は同様の要素が同様の番号で表わされている。今から
は、以前説明した新規のインターリーブされたデルタ変
調技法にしたがって変調された供給電圧を有する電力増
幅器５８の作動は、省略される。図１６を続けて参照す
ると、合成器から供給された高い入力駆動電流は、増幅
器トランジスタを理想スイッチとして振る舞わせる。理
想スイッチによって、高電圧及び大電流を同時に有する
ことは可能ではないので、トランジスタにおける電力消
費は無く、従って、１００％の効率である。切り換えら
れたモードの電力増幅器において、出力電力は供給電圧
Vddの２乗に比例する。本発明は高速作動を求めている
ので、スイッチの電圧及び電流は同時には０ではなく、
電力損失を生じ得る。電力増幅器５８に対しては、トラ
ンジスタのこのような有限の切換え時間のため、Ｅ級作
動が好適である。オンの際に、リアクタンス性のネット
ワークは、スイッチ電圧が０値及びスイッチを横切る０
スロープを有するよう形作る。

【００３３】前述したことから、本発明のインターリー
ブされたデルタ変調技法は、従来技術を越える多くのメ
リットを提供することが理解される。第１に、高作動周
波数が可能になることである。これは、所定のサンプリ
ング周波数用に、より大きな最小パルスが可能になるこ
とで達成される。第２に、ＩＤＭが比較器の仕様を減ら
すことを可能にすることである。例示として、このよう
な多くの比較器のインターリーブされた形式の一部を形
成する、クロックされた個別の比較器は、200KHzでの切
換えが要求されるかもしれない。このような比較器は、
ＤＭの場合のように、2MHzで作動するものよりも設計が
非常に簡単である。更に、本発明により使用された比較
器は、より低い切換え周波数でより高利得及びより低電
流である。第３に、本発明は濾波の要求事項を簡略化す
る。合成器は入力信号に大して基本的に段階近似を創る
ので、出力フィルタは、近似のシャープエッジ及びリッ
プルのいずれか一方又は両方を除去することを要するの
みである。更に、このような高周波数でエッジリップル
の周波数成分があるので、フィルタは小さな値の成分値
からなる。例示として、最も高速の入力信号周波数より
約１０倍のカットオフ周波数である。また、小さなフィ
ルタは、位相及び振幅信号の再合成に重要な考慮事項で
ある遅延を減らす。第４に、ＰＷＭと比較してＤＭ作動
に固有の過渡分の数が少ないので、電力損失は低いまま
である。最後に、本発明は、より低周波数クロックの使
用が含まれている。サンプリングは、全サンプリング速
度の1/Nで起こる。個々で、Ｎはインターリーブされた
比較器の数である。当業者には容易に理解されるよう
に、より低周波数クロックは、よりよいスペクトル純度
を有し、サンプリング処理にあまり付加的な歪をもたら
さない。

【００３４】本発明のＩＤＭを更に強化するのに、種々
の技法を使用することができる。例えば、より高いオー
バードライブを低いオン抵抗を提供するのに使用するか
もしれない。システムの要求事項により、バッテリ電圧
が3.6Vに制限されているので、供給電圧を、ゲート信号
がスイングアップできる最大電圧に上げるためにＤＣ−
ＤＣコンバータを実施する必要がある。これは、より高
いクロスオーバキャパシタンス及びより低いインダクタ
ンスを与え、両者によりオン抵抗が低減する。また、ゲ
ート長さの減少に伴い、寄生容量が減少する。また、デ
バイスをレイアウトする際、寄生容量及び寄生抵抗を最
小にするために、トランジスタの領域を最小に保つこと
を確実にすべきである。更なる利点は、情報を失うこと
なく、量子化される前の入力信号の振幅を減少すること
である。これにより、量子化エラーを低減し、使用され
るサンプリング速度を低くできる。このため、切換え損
失を低減する。増幅は、量子化が起こった後に行われ
る。最後に、容量を迅速に充放電するためにゲート駆動
回路を通過トランジスタ内に組み込むことが利点であ
る。

【００３５】以上、本発明を詳細に説明したが、最も広
い本発明の範囲及び本発明の神髄から離れることなく、
種々の変更、交換をすることが可能であることは当業者
は理解すべきである。

【図面の簡単な説明】

【図１】ＥＥＲを使用する従来の高周波増幅器のブロッ
ク図である。

【図２】本発明のインターリーブされたデルタ変調を使
用するＤＳＰベースの高周波増幅器のブロック図であ
る。

【図３】従来の一実施形態のデルタ変調のブロック図で
ある。

【図４】従来の一実施形態のデルタ変調のブロック図で
ある。

【図５】本発明に従って時間及び位相がオフセットされ
た複数の比較器を使用して、インターリーブされたデル
タ変調が実施された方法を示す、簡略化されたブロック
図である。

【図６】多数の比較器に関連した個々のクロック速度に
より構成された全体成分サンプリングクロック速度を示
す図であり、図６Ａは全体成分サンプリングクロック速
度の図を示し、図６Ｂないし図６Ｅは多数の比較器の図
を示す。

【図７】図７Ａは図５の実施形態に使用された比較器出
力の合計を表わす近似波形の図であり、図７Ｂないし図
７Ｅは図５の実施形態からの最初の４個の比較器（C1，
C2，C3及びC4）からの代表的な個別出力を示す図であ
る。

【図８】本発明のインターリーブされたデルタ変調のシ
ミュレートされた結果に基づく図であり、図８Ａは図２
のＤＳＰにより供給された入力包絡線信号即ち振幅情報
を表わし、図８Ｂは図５の減算器に対するＩＤＭ近似入
力を表わし、図８Ｃは図８Ａ及び図８Ｂに示された信号
の比較からの結果生ずるエラー信号を示し、図８Ｄは比
較器出力の合計を示し、図８Ｅは図８Ｄの段階的近似に
よりオーバーレイされた図８Ａの入力包絡線信号を示
す。

【図９】本発明のインターリーブされたデルタ変調技法
とパルス幅変調及び単一デルタ変調技法との比較を示す
図であり、図９Ａ及び図９Ｅはパルス幅変調及び単一デ
ルタ変調に関連したパルスの数及び持続をそれぞれ示
し、図９Ｂないし図９Ｄは本発明で使用される複数の個
別変調による代表的パルス出力を示す。

【図１０】図１０Ａないし図１０Ｃは、パルス波変調
（ＰＷＭ）及びＤＭ技法と、ＩＤＭ技法との結果及び方
法論の比較を示す図である。

【図１１】本発明の目的を達成するのに使用され得る典
型的なエンコーダのブロック図である。

【図１２】図１２Ａは１１のエンコーダのリングカウン
タの詳細を示す図である。図１２Ｂは「１」がシフトレ
ジスタの一段階から次段階にシフトするときの、リング
カウンタによる信号出力を示す図である。図１２Ｃは図
１１の例示のデコーダのＳ／Ｈアレー及びリングカウン
タ間の相互作用をより詳細に示す図である。

【図１３】本発明の特に好適な実施形態に従って２進の
重みをつけられた近似を達成するように図１１に例示の
エンコーダで使用され得るアップダウン２進カウンタを
示す図である。

【図１４】図５に示された典型的なＩＤＭ構造を実施す
るのに使用され得る合成器５０の実施形態を示す図であ
る。

【図１５】理想供給電圧と、図１４の構造により達成さ
れた２進の重みをつけられた出力とを比較した図であ
る。

【図１６】一体ＣＭＯＳモジュール内に図１１ないし図
１３に機能的に対応する比較器／エンコーダと、一体ガ
リウムひ素モジュール内に図１４及び図１５に機能的に
対応する合成器を電力切換え部とを集合した例示の送信
器を示す図である。

【符号の説明】

２４ＤＳＰ（プログラム可能なデバイス）２６信号発生器２８電力増幅器

フロントページの続き (72)発明者ピアスジョセフネーグルアイルランド国コークサウスダグラスロードヒータートンパーク 19

Claims

【特許請求の範囲】

【請求項１】複合ベースバンド波形を有する高周波搬送
波を直接変調する送信器であって、選択された複合ベースバンド波形に対応して振幅及び位
相情報を総括的に発生するようになっているプログラム
可能なデバイスと、位相が前記プログラム可能なデバイスにより発生した位
相情報に応答した高周波搬送波を発生するようになって
いる信号発生器と、各々が他の全てのデルタ変調器からずれた時間間隔でエ
ラー信号をサンプリングするよう作動することにより、
前記振幅信号に総括的に近似するパルス流を発生する複
数のデルタ変調器と、前記信号発生器に結合され位相情報を有する前記高周波
搬送波を受信する増幅器とを具備し、前記パルス流により表わされた近似振幅情報に従って前
記増幅器の供給電圧が調整され、その結果、前記増幅器
の出力電圧が、前記供給電圧の変化を伴って略リニアに
変化することにより、前記振幅情報及び前記位相情報が
共に、前記高周波搬送波上に印加されることを特徴とす
る送信器。
【請求項２】前記デルタ変調器の各々が比較器を有し、
該比較器が、サンプリング速度の合計を1/N 倍する（Ｎ
は比較器の総数）ことにより、隣接する各比較器からず
れた時間で個別にクロックされることを特徴とする請求
項２記載の送信器。
【請求項３】前記比較器の各々が、隣接する各比較器か
ら360°/Nだけずれた位相でクロックされることを特徴
とする請求項２記載の送信器。
【請求項４】前記データ変調器による出力されたパルス
流をデジタル的にコード化するエンコーダを更に具備す
ることを特徴とする請求項１記載の送信器。
【請求項５】前記エンコーダが複数のスイッチを含み、
該スイッチの各々が、対応する変調器と関連し、各サン
プリング期間に１回、対応する変調器パルス流を読み出
すためオンになるように、前記各スイッチが順にトグル
されることを特徴とする請求項４記載の送信器。
【請求項６】直列のＮ個のフリップフロップ（Ｎは、前
記複数のスイッチによりサンプリングされる変調器の
数）を具備するリングカウンタを更に含むことを特徴と
する請求項５記載の送信器。
【請求項７】前記複数のスイッチの出力を受信するｍビ
ットアップダウンカウンタ（ｍは、前記複数のスイッチ
によりサンプリングされた変調器の数の２進表示）を更
に含むことを特徴とする請求項５記載の送信器。
【請求項８】前記アップダウンカウンタからの入力をそ
れぞれ受信するｍ個の平行な切換えモードトランジスタ
を具備するＳ級変調器を更に含むことを特徴とする請求
項７記載の送信器。
【請求項９】高周波搬送波上に変調された複合ベースバ
ンド波形を送信する送信器の作動方法であって、前記複合ベースバンド波形から派生する振幅情報を受信
する工程と、前記複合ベースバンド波形から派生する位相情報を搬送
する高周波搬送波を受信する工程と、複数のデルタ変調器でエラー信号をサンプリングする工
程であって、前記デルタ変調器の各々が全ての他の変調
器からずれた時間間隔でサンプリングすることにより、
前記振幅情報を総括的に近似するパルス流を発生する工
程と、位相情報を伴った前記高周波搬送波を増幅器で受信し、
パルス流により表わされる近似振幅情報に従って、増幅
器の供給電圧を調整し、この結果、前記供給電圧の変化
に伴って前記増幅器の出力が略リニアに変化することに
より、前記振幅情報及び前記位相情報が共に高周波上に
印加されることを特徴とする送信器作動方法。