JP2001156419A - Printed-wiring board and its manufacturing method - Google Patents

Printed-wiring board and its manufacturing method

Info

Publication number
JP2001156419A
JP2001156419A JP33950999A JP33950999A JP2001156419A JP 2001156419 A JP2001156419 A JP 2001156419A JP 33950999 A JP33950999 A JP 33950999A JP 33950999 A JP33950999 A JP 33950999A JP 2001156419 A JP2001156419 A JP 2001156419A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
printed wiring
resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33950999A
Other languages
Japanese (ja)
Inventor
Shigeru Uchiumi
茂 内海
Hirofumi Fujioka
弘文 藤岡
Satoshi Yanagiura
聡 柳浦
Seiji Oka
誠次 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33950999A priority Critical patent/JP2001156419A/en
Publication of JP2001156419A publication Critical patent/JP2001156419A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve high-density mounting by reducing the installation area of a resistance element. SOLUTION: Resistor paste 9 is buried into an interlayer insulation film 22, and the resistor paste 9, a conductor part 61 of a first conductor layer, and a conductor part 62 of a second conductor layer are brought into contact with the resistor paste 9, thus composing a resistance element with a part in contact with the conductor part as an electrode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば抵抗体ペー
ストにより作製された電気抵抗素子が設置されたプリン
ト配線板およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board on which an electric resistance element made of, for example, a resistor paste is installed, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図8は、例えば特開平11―17720
5号公報に示されたプリント配線板を示す説明図で、4
0はフラットパッケージIC、41はプリント基板、42
は導体回路、43は導電箔パターン、44は抵抗値を有
する抵抗体ペースト、45は絶縁皮膜、46は導通孔で
ある。上記従来のプリント配線板は、プリント基板41
のフラットパッケージIC40を搭載した範囲の下部に、
上部表面に閉孔している導通孔46と、導電箔パターン
43と、所定の抵抗値を有する抵抗体ペースト44と、
上記導電部及び抵抗体ペーストなどを被覆する絶縁皮膜
45とを形成したものである。
2. Description of the Related Art FIG.
FIG. 5 is an explanatory view showing a printed wiring board disclosed in Japanese Patent Publication No.
0 is a flat package IC, 41 is a printed circuit board, 42
Is a conductor circuit, 43 is a conductive foil pattern, 44 is a resistor paste having a resistance value, 45 is an insulating film, and 46 is a conduction hole. The above-mentioned conventional printed wiring board includes a printed circuit board 41.
At the bottom of the range where the flat package IC 40 is mounted,
A conductive hole 46 closed on the upper surface, a conductive foil pattern 43, a resistor paste 44 having a predetermined resistance value,
An insulating film 45 covering the conductive portion and the resistor paste is formed.

【0003】上記従来のプリント配線板は、抵抗体ペー
スト44の表面抵抗を利用して、対向する電極間の距離
と、電極と接触する抵抗体ペースト44の電極面積を調
整することにより所定の抵抗値を得ることができる。ま
た、抵抗体ペースト44と導電箔パターン43とで抵抗
器を形成するが、この抵抗器の厚さと絶縁皮膜45との
厚さの合計は、フラットパッケージIC40とプリント基
板41の間隙に入る程度に薄いため、フラットパッケー
ジIC40の下部にも、抵抗器を設置することができ、部
品実装密度が向上するというものである。
The above-mentioned conventional printed wiring board uses a surface resistance of the resistor paste 44 to adjust the distance between the opposing electrodes and the electrode area of the resistor paste 44 in contact with the electrodes to obtain a predetermined resistance. Value can be obtained. A resistor is formed by the resistor paste 44 and the conductive foil pattern 43. The sum of the thickness of the resistor and the thickness of the insulating film 45 is such that the resistor enters the gap between the flat package IC 40 and the printed board 41. Since it is thin, a resistor can also be provided below the flat package IC 40, and the component mounting density is improved.

【0004】[0004]

【発明が解決しようとする課題】上記従来の抵抗器が付
属したプリント配線板は、抵抗体ペースト44の表面抵
抗を利用して、対向する電極間の距離と、電極と接触す
る抵抗体ペースト44の面積を調整することにより所定
の抵抗値を得るため、抵抗器を構成する面積が大きくな
ると言う課題があった。
The printed wiring board to which the above-mentioned conventional resistor is attached uses the surface resistance of the resistor paste 44 to determine the distance between the opposing electrodes and the resistor paste 44 in contact with the electrodes. In order to obtain a predetermined resistance value by adjusting the area of the resistor, there is a problem that the area of the resistor becomes large.

【0005】また、上記抵抗器の上層に層間絶縁膜をプ
レス成形等の方法により積層し多層プリント配線板を作
製する時に、抵抗器に圧力がかかるが、抵抗体ペースト
44として樹脂を用いた場合、剛性が、導電箔パターン
43と比べ低いため、抵抗体ペースト44が導電箔パタ
ーン43の端面により切断され、抵抗体ペースト44と
導電薄パターン43の接続不良が起きやすく、このよう
な従来の抵抗器はプレス成形等の圧力がかかるプロセス
に不向きであると言う課題があった。
[0005] When a multilayer printed wiring board is manufactured by laminating an interlayer insulating film on the resistor by press molding or the like, pressure is applied to the resistor. In addition, since the rigidity is lower than that of the conductive foil pattern 43, the resistor paste 44 is cut by the end face of the conductive foil pattern 43, and connection failure between the resistor paste 44 and the conductive thin pattern 43 is likely to occur. There is a problem that the container is not suitable for a process in which pressure is applied such as press molding.

【0006】また、このような従来の抵抗器を備えたプ
リント配線板を長期間使用した場合、大気中の水分がプ
リント配線板に吸湿され、界面には水分がたまりやすい
ので、抵抗体ペースト44とプリント配線板41や絶縁
皮膜45の界面に水分、不純物イオンが侵入濃縮し、イ
オンマイグレーションが発生し、抵抗値が経時変化する
というおそれがあった。
When a printed wiring board provided with such a conventional resistor is used for a long time, moisture in the air is absorbed by the printed wiring board and water easily accumulates at the interface. There is a possibility that moisture and impurity ions penetrate and concentrate at the interface between the printed wiring board 41 and the insulating film 45 and ion migration occurs, and the resistance value changes with time.

【0007】イオンマイグレーションとは、導電体パタ
ーン43間に直流電流を印加した場合、抵抗体付きプリ
ント配線板周りの湿気により導電箔内に導電箔金属のイ
オン化反応が生じて、導電箔金属にデンドライト(樹枝
状析出物)が生じる現象を言う。イオンマイグレーショ
ンを防止するには、導電箔金属43表面に、イオン化反
応を抑制する、フラックス、防錆剤、標準電極電位がよ
り導電箔金属よりも高い金属によるメッキ、などの表面
処理を施さねばならず、またそれによっても完全にイオ
ンマイグレーションを防ぐことは困難であるなどの課題
があった。さらに、抵抗体ペースト44とプリント配線
板41や絶縁皮膜45の界面に侵入し濃縮しやすい不純
物イオンにより、表面抵抗は左右されやすいという課題
もあった。
[0007] Ion migration means that when a direct current is applied between the conductor patterns 43, the moisture around the printed wiring board with a resistor causes an ionization reaction of the conductive foil metal in the conductive foil, and dendrites the conductive foil metal. (Dendritic precipitate). In order to prevent ion migration, the surface of the conductive foil metal 43 must be subjected to surface treatment such as suppression of ionization reaction, flux, rust preventive agent, plating with a metal having a standard electrode potential higher than that of the conductive foil metal. However, it is difficult to completely prevent ion migration. Further, there is a problem that the surface resistance is easily influenced by impurity ions which easily enter the interface between the resistor paste 44 and the printed wiring board 41 or the insulating film 45 and are concentrated.

【0008】本発明は、かかる課題を解決するためにな
されたものであり、抵抗素子を小さな面積に設置できる
ので高密度実装が可能であるプリント配線板を得ること
を目的とする。また、導体層と絶縁層を積層して得た多
層プリント配線板において、抵抗素子の接続不良が防止
され、使用中にイオンマイグレーションの発生が防止さ
れた、抵抗器付きプリント配線板を得ることを目的とす
る。また、上記プリント配線板の製造方法を得ることを
目的とする。
The present invention has been made in order to solve such a problem, and an object of the present invention is to provide a printed wiring board capable of mounting a resistance element in a small area and enabling high-density mounting. In addition, in a multilayer printed wiring board obtained by laminating a conductor layer and an insulating layer, it is possible to obtain a printed wiring board with a resistor, in which poor connection of a resistance element is prevented and ion migration is prevented during use. Aim. Another object of the present invention is to provide a method for manufacturing the printed wiring board.

【0009】[0009]

【課題を解決するための手段】本発明に係る第1のプリ
ント配線板は、導体パターンが形成された第1の導体層
と、導体パターンが形成された第2の導体層と、この第
1の導体層と第2の導体層の間に層間絶縁膜とを有する
プリント配線板であって、上記層間絶縁膜に埋設され、
上記第1の導体層の導体部と第2の導体層の導体部とに
接触した抵抗体を備えたものである。
A first printed wiring board according to the present invention comprises: a first conductor layer having a conductor pattern formed thereon; a second conductor layer having a conductor pattern formed therein; A printed wiring board having an interlayer insulating film between the first conductive layer and the second conductive layer, wherein the printed wiring board is embedded in the interlayer insulating film;
A resistor is provided which is in contact with the conductor of the first conductor layer and the conductor of the second conductor layer.

【0010】本発明に係る第2のプリント配線板は、上
記第1のプリント配線板において、抵抗体は、層間絶縁
膜に設けた層間導通孔に充填されているものである。
In a second printed wiring board according to the present invention, in the first printed wiring board, a resistor is filled in an interlayer conduction hole provided in an interlayer insulating film.

【0011】本発明に係る第3のプリント配線板は、上
記第1または第2のプリント配線板において、第1の導
体層がプリント基板に形成されているものである。
A third printed wiring board according to the present invention is the first or second printed wiring board, wherein a first conductive layer is formed on a printed board.

【0012】本発明に係る第4のプリント配線板は、上
記第3のプリント配線板において、プリント基板の両面
に導体層が形成され、上記導体層の導体部間に抵抗体が
埋設されているものである。
In a fourth printed wiring board according to the present invention, in the third printed wiring board, conductor layers are formed on both surfaces of the printed board, and a resistor is embedded between conductor portions of the conductor layer. Things.

【0013】本発明に係る第5のプリント配線板は、上
記第1ないし第4のいずれかのプリント配線板におい
て、抵抗体が、カーボン、酸化亜鉛、銅、銀、金または
金メッキした絶縁体と、樹脂材料との混合ペーストのも
のである。
According to a fifth aspect of the present invention, there is provided the printed wiring board according to any one of the first to fourth printed wiring boards, wherein the resistor comprises carbon, zinc oxide, copper, silver, gold, or a gold-plated insulator. And a mixed paste with a resin material.

【0014】本発明に係る第6のプリント配線板は、上
記第1ないし第5のいずれかのプリント配線板におい
て、抵抗体と導体部の接触部を電極とし、この電極面積
が制御されているものである。
In a sixth printed wiring board according to the present invention, in any one of the first to fifth printed wiring boards, a contact portion between the resistor and the conductor is used as an electrode, and the electrode area is controlled. Things.

【0015】本発明に係る第7のプリント配線板は、上
記第6のプリント配線板において、電極が層間導通孔よ
り小さいものである。
According to a seventh printed wiring board of the present invention, in the sixth printed wiring board, the electrodes are smaller than the interlayer conductive holes.

【0016】本発明に係る第8のプリント配線板は、上
記第2または第6のプリント配線板において、層間導通
孔の孔の大きさを制御することにより電極面積が制御さ
れているものである。
In an eighth printed wiring board according to the present invention, in the second or sixth printed wiring board, an electrode area is controlled by controlling a size of an interlayer conductive hole. .

【0017】本発明に係る第1のプリント配線板の製造
方法は、導体パターンが形成された第1の導体層に絶縁
層を設ける工程、上記絶縁層の上記第1の導体層の導体
部と層間導通部となる位置に層間導通孔を設ける工程、
上記層間導通孔に抵抗体を充填する工程、上記抵抗体と
接触するように、導体パターンが形成された第2の導体
層の導体部を設ける工程を施す方法である。
In a first method of manufacturing a printed wiring board according to the present invention, a step of providing an insulating layer on a first conductive layer having a conductive pattern formed thereon includes the steps of: Providing an interlayer conduction hole at a position to be an interlayer conduction portion,
The method includes a step of filling a resistor in the interlayer conductive hole and a step of providing a conductor portion of a second conductor layer on which a conductor pattern is formed so as to be in contact with the resistor.

【0018】本発明に係る第2のプリント配線板の製造
方法は、絶縁層に層間導通孔を設け、上記層間導通孔に
抵抗体を充填する工程、上記抵抗体が導体パターンが形
成された第1の導体層の導体部と導体パターンが形成さ
れた第2の導体層の導体部とに接触するように、上記絶
縁層を介して第1,第2導体層を設ける工程を施す方法
である。
According to a second method of manufacturing a printed wiring board according to the present invention, there is provided a step of providing an interlayer conductive hole in an insulating layer and filling a resistor in the interlayer conductive hole; This is a method of providing a step of providing first and second conductor layers via the insulating layer so as to contact the conductor of the first conductor layer and the conductor of the second conductor layer on which the conductor pattern is formed. .

【0019】[0019]

【発明の実施の形態】実施の形態1.図1は、本発明の
第1の実施の形態のプリント配線板の構成を説明する説
明図、図2は図1において、点線で囲った領域Xを、拡
大して示す説明図である。図1および図2において、1
はプリント基板で、図は両面に配線を設けたものである
が、片面に設けたものでもよい。10は導体パターン
で、21〜23は導体パターン10が形成された第1、
第2導体層(以下単に導体層と略す)間に設けられた層
間絶縁膜で、図は複数の層間絶縁膜が導体層を介してプ
リント基板1の両面に積層された状態を示す。3はプリ
ント基板1の導通孔で、基板の両面に設けた層間絶縁膜
の積層を電気的に接合するために用いられる。9は層間
絶縁膜22に形成された層間導通孔に充填して埋設され
た、例えば抵抗体ペースト等の抵抗体、61は抵抗体9
に接触する第1の導体層の導体部、62は抵抗体9に接
触する第2の導体層の導体部で、抵抗体9は上記2つの
導体部61、62と接触する。6は上記導体部におい
て、導体部と抵抗体との接触部分である電極、7は層間
絶縁膜23に形成された層間導通部である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is an explanatory diagram illustrating a configuration of a printed wiring board according to a first embodiment of the present invention, and FIG. 2 is an enlarged explanatory diagram illustrating a region X surrounded by a dotted line in FIG. In FIGS. 1 and 2, 1
Is a printed circuit board, in which wiring is provided on both sides in the figure, but may be provided on one side. 10 is a conductor pattern, 21 to 23 are first conductor patterns formed thereon,
This is an interlayer insulating film provided between second conductive layers (hereinafter simply abbreviated as conductive layer). The figure shows a state in which a plurality of interlayer insulating films are stacked on both surfaces of the printed circuit board 1 via the conductive layers. Reference numeral 3 denotes a conduction hole in the printed circuit board 1 which is used for electrically joining the laminated layers of the interlayer insulating films provided on both sides of the substrate. Reference numeral 9 denotes a resistor, such as a resistor paste, filled and buried in an interlayer conductive hole formed in the interlayer insulating film 22, and 61 denotes a resistor 9
The conductor portion 62 of the first conductor layer that contacts the conductor 9 is the conductor portion of the second conductor layer that contacts the resistor 9, and the resistor 9 contacts the two conductor portions 61 and 62. Reference numeral 6 denotes an electrode which is a contact portion between the conductor and the resistor in the conductor, and reference numeral 7 denotes an interlayer conductive portion formed on the interlayer insulating film 23.

【0020】上記のように本発明の実施の形態のプリン
ト配線板は、層間絶縁膜中に抵抗体ペースト等の抵抗体
9を埋設し、この抵抗体ペースト9と、抵抗体ペースト
9に接触して位置する電極6とで抵抗素子を構成するも
ので、抵抗体9を層間絶縁膜中に埋設するので、従来と
比べて抵抗素子設置面積が小さい。
As described above, in the printed wiring board according to the embodiment of the present invention, the resistor 9 such as a resistor paste is embedded in the interlayer insulating film, and the resistor paste 9 and the resistor paste 9 are brought into contact with each other. Since the resistor 9 is buried in the interlayer insulating film, the resistor 6 has a smaller footprint than the conventional device.

【0021】さらに、上記抵抗素子を埋設した絶縁膜に
導体層を介して、例えばサブトラクティブ工法やアディ
ティブ工法または銀スルーホール工法により、同様にし
て絶縁層を積層して多層プリント配線板を製造した場
合、図1、図2に示すように、絶縁層に抵抗素子を埋設
しているので、プレス等の圧力がかかっても上記従来の
ように、抵抗体ペーストと電極間の接続不良が防止され
る。
Further, a multilayer printed wiring board was manufactured by similarly laminating an insulating layer on the insulating film in which the resistance element was buried via a conductor layer by, for example, a subtractive method, an additive method or a silver through-hole method. In this case, as shown in FIGS. 1 and 2, the resistance element is buried in the insulating layer, so that the connection failure between the resistor paste and the electrode can be prevented even if pressure such as pressing is applied, as in the conventional case. You.

【0022】本発明に係る導体パターンを形成した導体
層は、鍍金法、スパッタリング法またはスクリーン印刷
法等により作製することができる。また、本発明に係る
抵抗体ペースト9として、カーボン、酸化亜鉛、銅、
銀、金または金メッキした絶縁体と、樹脂材料との混合
ペーストを1種または複数種用い、所定の体積内に所定
の抵抗値を示す抵抗器を得ることができる。上記抵抗体
を層間絶縁膜に埋設する方法として、層間絶縁膜に設け
た層間導通孔に、抵抗体を充填すればよいが、炭酸レー
ザーもしくはエキシマレーザー等のレーザー、またはド
リルによって上記孔をあけることが可能であり、また、
層間絶縁膜の材料として感光性樹脂を用いることによ
り、マスキング、光照射または現像等の工程により層間
絶縁膜に上記孔をあけることも可能である。また、上記
抵抗体9として、例えば抵抗体ペーストを設けるには、
例えばスクリーン印刷により層間絶縁膜中に設置するこ
とができる。なお、層間絶縁膜4に上記孔をあけた後、
孔の内部を粗化処理やプライマー処理等により抵抗体ペ
ースト9と層間絶縁膜4の密着力を向上させることによ
り、より高いハンダリフロー耐性やイオンマイグレーシ
ョンの防止効果が得られる。
The conductor layer on which the conductor pattern according to the present invention is formed can be produced by plating, sputtering, screen printing, or the like. Further, as the resistor paste 9 according to the present invention, carbon, zinc oxide, copper,
By using one or a plurality of mixed pastes of a silver, gold, or gold-plated insulator and a resin material, a resistor having a predetermined resistance value in a predetermined volume can be obtained. As a method of burying the resistor in the interlayer insulating film, a resistor may be filled in an interlayer conductive hole provided in the interlayer insulating film, but the hole is formed by a laser such as a carbon dioxide laser or an excimer laser, or a drill. Is possible, and
By using a photosensitive resin as a material of the interlayer insulating film, the above holes can be formed in the interlayer insulating film by a process such as masking, light irradiation, or development. In order to provide a resistor paste as the resistor 9, for example,
For example, it can be installed in the interlayer insulating film by screen printing. After making the above hole in the interlayer insulating film 4,
By improving the adhesion between the resistor paste 9 and the interlayer insulating film 4 by roughening treatment or primer treatment inside the holes, higher solder reflow resistance and an effect of preventing ion migration can be obtained.

【0023】所定の抵抗値を得るためには、抵抗体ペー
スト9の種類に加え、上記抵抗体と接触する導体部であ
る電極6の面積を適宜設定する。図2に示すように、所
定の抵抗値を得るためには、プリント配線板において、
導体部61、62と抵抗体ペースト9の接触面が抵抗体
ペースト9の上面または下面の平面の内部に収まる場
合、即ち、抵抗体ペースト9より電極6の面積を小さく
すると、電流方向に異種材料の界面がなくなるためイオ
ンマイグレーションが防止される。層間絶縁膜22の層
間導通孔の孔径は1mm以下で電極6の径を1mm以下に変化
させれば、十分広範囲の抵抗値を得ることが出来る。抵
抗器の設置面積Aは層間絶縁膜の上記孔面積に等しくな
るため、抵抗器の設置面積は大幅に減少することは明ら
かである。
In order to obtain a predetermined resistance value, in addition to the type of the resistor paste 9, the area of the electrode 6, which is a conductor contacting the resistor, is appropriately set. As shown in FIG. 2, in order to obtain a predetermined resistance value, in a printed wiring board,
When the contact surfaces of the conductor portions 61 and 62 and the resistor paste 9 fit within the plane of the upper surface or the lower surface of the resistor paste 9, that is, when the area of the electrode 6 is smaller than that of the resistor paste 9, different materials in the current direction are used. The ion migration is prevented because the interface of the metal is eliminated. If the diameter of the interlayer conduction hole of the interlayer insulating film 22 is changed to 1 mm or less and the diameter of the electrode 6 is changed to 1 mm or less, a sufficiently wide resistance value can be obtained. Since the installation area A of the resistor is equal to the area of the hole of the interlayer insulating film, it is apparent that the installation area of the resistor is significantly reduced.

【0024】実施の形態2.図3は、本発明の第2の実
施の形態のプリント配線板の、実施の形態1において拡
大して示す領域に相当する領域を示す説明図である。実
施の形態1では、抵抗体ペースト9の種類と電極6の面
積を適当に設定することにより、所定の抵抗値を得た
が、これらの設定方法に加え層間絶縁膜22の層間導通
孔の孔径を適当に変化させることによっても達成でき、
この場合には抵抗体ペースト9の上下面は全面が電極6
と接している必要がある。層間絶縁膜22の層間導通孔
の孔径は1mm以下で変化させれば、十分広範囲の抵抗値
を得ることが出来る。抵抗器の設置面積Bは層間絶縁膜
22の電極面積に等しくなるため、抵抗素子の設置面積
は大幅に減少することは明らかである。
Embodiment 2 FIG. FIG. 3 is an explanatory diagram illustrating a region corresponding to a region shown in an enlarged manner in the first embodiment of the printed wiring board according to the second embodiment of the present invention. In the first embodiment, a predetermined resistance value is obtained by appropriately setting the type of the resistor paste 9 and the area of the electrode 6. In addition to these setting methods, the hole diameter of the interlayer conduction hole of the interlayer insulating film 22 is obtained. Can also be achieved by appropriately changing
In this case, the upper and lower surfaces of the resistor paste 9 are entirely covered with the electrodes 6.
Must be in contact with If the diameter of the interlayer conduction hole of the interlayer insulating film 22 is changed to 1 mm or less, a sufficiently wide range of resistance can be obtained. Since the installation area B of the resistor is equal to the electrode area of the interlayer insulating film 22, it is apparent that the installation area of the resistance element is significantly reduced.

【0025】特に本実施の形態のように、層間絶縁膜2
2の層間導通孔の孔径を適当に変化させることにより、
抵抗器の抵抗値を制御する場合には、実施の形態1より
も抵抗器の抵抗値の範囲が広範囲に設定できる。また、
本実施の形態において、層間絶縁孔の内部が粗化処理さ
れていると、抵抗体ペースト9の側面の表面積が大きく
なり、電流は抵抗体ペースト9の側面の表面を流れず、
抵抗体ペースト9の内部を流れる。その結果、実施の形
態1と同様、イオンマイグレーションの防止効果が得ら
れる。
In particular, as in the present embodiment, the interlayer insulating film 2
By appropriately changing the diameter of the second interlayer conduction hole,
When controlling the resistance value of the resistor, the range of the resistance value of the resistor can be set wider than in the first embodiment. Also,
In the present embodiment, when the inside of the interlayer insulating hole is roughened, the surface area of the side surface of the resistor paste 9 increases, and current does not flow through the surface of the side surface of the resistor paste 9.
It flows inside the resistor paste 9. As a result, similarly to the first embodiment, an effect of preventing ion migration can be obtained.

【0026】実施の形態3.図4(a)〜(e)は上記
第1の実施の形態のプリント配線板を得るための製造方
法を工程順に示す説明図である。図において、21が最
外層の層間絶縁膜であるとすると、まず層間絶縁膜21
に層間絶縁膜22を積層した{図4(a)}。層間絶縁
膜21の代わりにプリント基板に積層してもよい。この
層間絶縁膜22の、第1の導体層の導体部61に相当す
る部分に層間導通孔30をあけ{図4(b)}、抵抗体
ペースト9をその孔に充填する{図4(c)}。次に、
抵抗体ペースト9の表面に第2の導体層の導体部を設け
{図4(d)}、さらに層間絶縁膜23を設け、層間絶
縁膜23の層間導通部7を介して配線を施しプリント配
線板を製造する{図4(e)}。
Embodiment 3 FIG. FIGS. 4A to 4E are explanatory views showing a manufacturing method for obtaining the printed wiring board of the first embodiment in the order of steps. In the figure, assuming that 21 is the outermost interlayer insulating film,
(FIG. 4A). Instead of the interlayer insulating film 21, it may be laminated on a printed board. An interlayer conductive hole 30 is formed in a portion of the interlayer insulating film 22 corresponding to the conductor portion 61 of the first conductive layer {FIG. 4B}, and the resistor paste 9 is filled in the hole {FIG. )}. next,
A conductor portion of the second conductor layer is provided on the surface of the resistor paste 9 (FIG. 4D). Further, an interlayer insulating film 23 is provided, and wiring is performed through the interlayer conductive portion 7 of the interlayer insulating film 23 to perform printed wiring. Manufacture the plate {FIG. 4 (e)}.

【0027】図5(a)〜(e)は、上記第2の実施の
形態のプリント配線板を得るための製造方法を工程順に
示す説明図で、図4において、層間導通孔30を設ける
時に、孔径を変化させる以外は、図4と同じようにして
プリント配線板を製造する。また、本実施の形態のよう
に、層間絶縁膜22の層間導通孔30の孔径を適当に変
化させることにより、抵抗器の抵抗値を制御する場合、
最外層の層間絶縁膜21上の第1の導体層の導体部61
が設けようとする孔と同じかまたは大きいため、層間絶
縁膜21をレーザーで損なうことなく、容易にレーザー
で層間絶縁膜22に層間導通孔30を開孔できる。
FIGS. 5A to 5E are explanatory views showing a manufacturing method for obtaining the printed wiring board according to the second embodiment in the order of steps. In FIG. A printed wiring board is manufactured in the same manner as in FIG. 4 except that the hole diameter is changed. When the resistance value of the resistor is controlled by appropriately changing the diameter of the interlayer conduction hole 30 of the interlayer insulating film 22 as in the present embodiment,
Conductor portion 61 of first conductor layer on outermost interlayer insulating film 21
Is the same as or larger than the hole to be provided, so that the interlayer conduction hole 30 can be easily formed in the interlayer insulating film 22 by laser without damaging the interlayer insulating film 21 by laser.

【0028】実施の形態4.図6(a)〜(e)は上記
第1の実施の形態のプリント配線板を得るための他の製
造方法を工程順に示す説明図である。まず、積層する前
に層間絶縁膜22に{図6(a)}あらかじめ層間導通
孔30をあけて{図6(b)}抵抗体ペースト9を充填
した{図6(c)}後、抵抗体ペースト9を第1、第2
導体層の導体部61、62と接触させ、他の層間絶縁膜
21、23とあわせて{図6(d)}、プレス成形して
プリント配線板を製造する{図6(e)}が、片面また
は両面のプリント基板をあわせてもよい。
Embodiment 4 FIGS. 6A to 6E are explanatory views showing another manufacturing method for obtaining the printed wiring board of the first embodiment in the order of steps. First, before lamination, the interlayer insulating film 22 is {FIG. 6 (a)} through which an interlayer conductive hole 30 is previously formed {FIG. 6 (b)} and the resistor paste 9 is filled {FIG. 6 (c)}. First and second body paste 9
6 (d), which is brought into contact with the conductor portions 61, 62 of the conductor layer and combined with the other interlayer insulating films 21 and 23, to produce a printed wiring board by press molding (FIG. 6 (e)). A single-sided or double-sided printed circuit board may be combined.

【0029】図7(a)〜(e)は上記第2の実施の形
態のプリント配線板を得るための他の製造方法を工程順
に示す説明図で、図6において、層間導通孔30を設け
る時に、孔径を変化させる以外は、図6と同じようにし
てプリント配線板を製造する。
FIGS. 7A to 7E are explanatory views showing another manufacturing method for obtaining the printed wiring board of the second embodiment in the order of steps. In FIG. 6, an interlayer conductive hole 30 is provided. A printed wiring board is manufactured in the same manner as in FIG. 6 except that the hole diameter is sometimes changed.

【0030】また、上記実施の形態では、層間絶縁膜に
抵抗体ペーストを埋設することについて説明したが、プ
リント基板1の導通孔3に抵抗体ペースト9または導体
8を埋め込んでも、高密度実装という効果がある。さら
に、上記実施の形態では、抵抗体を形成することについ
て説明したが、抵抗体ペースト9に限定する必要はな
く、誘電体を用いることによってコンデンサ素子を形成
することも、導体を用いることによって層間導通部を形
成することも可能である。
In the above embodiment, the description has been given of the case where the resistor paste is buried in the interlayer insulating film. However, even if the resistor paste 9 or the conductor 8 is buried in the conductive hole 3 of the printed circuit board 1, it is called high-density mounting. effective. Furthermore, in the above-described embodiment, the formation of the resistor has been described. However, the present invention is not limited to the resistor paste 9. The capacitor may be formed by using a dielectric, and the interlayer may be formed by using a conductor. It is also possible to form a conductive part.

【0031】[0031]

【発明の効果】本発明の第1のプリント配線板は、導体
パターンが形成された第1の導体層と、導体パターンが
形成された第2の導体層と、この第1の導体層と第2の
導体層の間に層間絶縁膜とを有するプリント配線板であ
って、上記層間絶縁膜に埋設され、上記第1の導体層の
導体部と第2の導体層の導体部とに接触した抵抗体を備
えたものでもので、抵抗素子の設置面積を縮小すること
ができ、高密度実装が可能であるという効果がある。
According to the first printed wiring board of the present invention, there are provided a first conductor layer having a conductor pattern formed thereon, a second conductor layer having a conductor pattern formed thereon, and a first conductor layer having the first conductor layer formed thereon. A printed wiring board having an interlayer insulating film between two conductive layers, wherein the printed wiring board is embedded in the interlayer insulating film and is in contact with the conductor of the first conductor layer and the conductor of the second conductor layer. Since the resistor element is provided, the installation area of the resistance element can be reduced, and there is an effect that high-density mounting is possible.

【0032】本発明の第2のプリント配線板は、上記第
1のプリント配線板において、抵抗体は、層間絶縁膜に
設けた層間導通孔に充填されているもので、抵抗素子の
設置面積を縮小することができ、高密度実装が可能であ
るという効果がある。
According to a second printed wiring board of the present invention, in the first printed wiring board, the resistor is filled in an interlayer conduction hole provided in an interlayer insulating film, and the installation area of the resistance element is reduced. This has the effect of reducing the size and enabling high-density mounting.

【0033】本発明の第3のプリント配線板は、上記第
1または第2のプリント配線板において、第1の導体層
がプリント基板に形成されているもので、抵抗素子の設
置面積を縮小することができ、高密度実装が可能である
という効果がある。
A third printed wiring board according to the present invention is the first or second printed wiring board, wherein the first conductor layer is formed on a printed board, so that the installation area of the resistance element is reduced. This has the effect that high-density mounting is possible.

【0034】本発明の第4のプリント配線板は、上記第
3のプリント配線板において、プリント基板の両面に導
体層が形成され、上記導体層の導体部間に抵抗体が埋設
されているもので、抵抗素子の設置面積を縮小すること
ができ、高密度実装が可能であるという効果がある。
A fourth printed wiring board according to the present invention is the third printed wiring board according to the third printed wiring board, wherein conductor layers are formed on both surfaces of the printed board, and a resistor is embedded between conductor portions of the conductor layer. Therefore, there is an effect that the installation area of the resistance element can be reduced and high-density mounting is possible.

【0035】本発明の第5のプリント配線板は、上記第
1ないし第4のいずれかのプリント配線板において、抵
抗体が、カーボン、酸化亜鉛、銅、銀、金または金メッ
キした絶縁体と、樹脂材料との混合ペーストのもので、
抵抗素子の設置面積を縮小することができ、高密度実装
が可能であるという効果がある。
A fifth printed wiring board of the present invention is the printed wiring board according to any one of the first to fourth printed wiring boards, wherein the resistor comprises carbon, zinc oxide, copper, silver, gold or a gold-plated insulator; Of mixed paste with resin material,
There is an effect that the installation area of the resistance element can be reduced and high-density mounting is possible.

【0036】本発明の第6のプリント配線板は、上記第
1ないし第5のいずれかのプリント配線板において、抵
抗体と導体部の接触部を電極とし、この電極面積が制御
されているもので、抵抗値が異なる抵抗素子を容易に得
ることができるという効果がある。
According to a sixth aspect of the present invention, there is provided the printed wiring board according to any one of the first to fifth aspects, wherein a contact portion between the resistor and the conductor is used as an electrode, and the area of the electrode is controlled. Thus, there is an effect that resistance elements having different resistance values can be easily obtained.

【0037】本発明の第7のプリント配線板は、上記第
6のプリント配線板において、電極が層間導通孔より小
さいもので、イオンマイグレーションが防止できるとい
う効果がある。
According to the seventh printed wiring board of the present invention, in the sixth printed wiring board, the electrodes are smaller than the interlayer conductive holes, and the effect is that ion migration can be prevented.

【0038】本発明の第8のプリント配線板は、上記第
2または第6のプリント配線板において、層間導通孔の
孔の大きさを制御することにより電極面積が制御されて
いるもので、より抵抗素子の抵抗値範囲が広くなるとと
もに、歩留まりも向上するという効果がある。
An eighth printed wiring board according to the present invention is the printed wiring board according to the second or sixth printed wiring board, wherein the electrode area is controlled by controlling the size of the interlayer conductive hole. This has the effect of increasing the resistance value range of the resistance element and improving the yield.

【0039】本発明の第1のプリント配線板の製造方法
は、導体パターンが形成された第1の導体層に絶縁層を
設ける工程、上記絶縁層の上記第1の導体層の導体部と
層間導通部となる位置に層間導通孔を設ける工程、上記
層間導通孔に抵抗体を充填する工程、上記抵抗体と接触
するように、導体パターンが形成された第2の導体層の
導体部を設ける工程を施す方法で、プレス等によるの圧
力が抵抗器にかかっても電極と抵抗体ペーストとの接合
不良が発生することが防止され、抵抗体付きプリント配
線板が容易に製造できるという効果がある。
In a first method of manufacturing a printed wiring board according to the present invention, a step of providing an insulating layer on a first conductive layer having a conductive pattern formed thereon includes the steps of: A step of providing an interlayer conductive hole at a position to be a conductive part; a step of filling the interlayer conductive hole with a resistor; and providing a conductive part of a second conductive layer on which a conductive pattern is formed so as to be in contact with the resistor. In the method of performing the process, it is possible to prevent the occurrence of a bonding failure between the electrode and the resistor paste even when pressure from a press or the like is applied to the resistor, and thus to produce a printed wiring board with a resistor easily. .

【0040】本発明の第2のプリント配線板の製造方法
は、絶縁層に層間導通孔を設け、上記層間導通孔に抵抗
体を充填する工程、上記抵抗体が導体パターンが形成さ
れた第1の導体層の導体部と導体パターンが形成された
第2の導体層の導体部とに接触するように、上記絶縁層
を介して第1,第2導体層を設ける工程を施す方法で、
プレス等によるの圧力が抵抗器にかかっても電極と抵抗
体ペーストとの接合不良が発生することが防止され、抵
抗体付きプリント配線板が容易に製造できるという効果
がある。
In a second method of manufacturing a printed wiring board according to the present invention, an interlayer conductive hole is provided in an insulating layer, and a resistor is filled in the interlayer conductive hole. A method of performing a step of providing first and second conductor layers via the insulating layer so as to be in contact with the conductor of the conductor layer and the conductor of the second conductor layer on which the conductor pattern is formed.
Even if the pressure from the press or the like is applied to the resistor, it is possible to prevent the occurrence of poor connection between the electrode and the resistor paste, and to produce a printed wiring board with a resistor easily.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態のプリント配線板
の構成を説明する説明図である。
FIG. 1 is an explanatory diagram illustrating a configuration of a printed wiring board according to a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態のプリント配線板
の一部を拡大して示す説明図である。
FIG. 2 is an explanatory diagram showing an enlarged part of the printed wiring board according to the first embodiment of the present invention.

【図3】 本発明の第2の実施の形態のプリント配線板
の一部を拡大して示す説明図である。
FIG. 3 is an explanatory diagram showing an enlarged part of a printed wiring board according to a second embodiment of the present invention.

【図4】 第1の実施の形態のプリント配線板を得るた
めの製造方法を工程順に示す説明図である。
FIG. 4 is an explanatory diagram illustrating a manufacturing method for obtaining the printed wiring board according to the first embodiment in the order of steps;

【図5】 第2の実施の形態のプリント配線板を得るた
めの製造方法を工程順に示す説明図である。
FIG. 5 is an explanatory diagram illustrating a manufacturing method for obtaining a printed wiring board according to a second embodiment in the order of steps;

【図6】 第1の実施の形態のプリント配線板を得るた
めの製造方法を工程順に示す説明図である。
FIG. 6 is an explanatory diagram illustrating a manufacturing method for obtaining the printed wiring board according to the first embodiment in the order of steps;

【図7】 第2の実施の形態のプリント配線板を得るた
めの製造方法を工程順に示す説明図である。
FIG. 7 is an explanatory diagram illustrating a manufacturing method for obtaining a printed wiring board according to a second embodiment in the order of steps;

【図8】 従来のプリント配線板を示す説明図である。FIG. 8 is an explanatory view showing a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 プリント基板、21〜23 層間絶縁膜、3 導通
孔、6 電極、61第1の導体層の導体部、62 第2
の導体層の導体部、7 層間導通部、8 導電体、9
抵抗体、10 導体パターン、30 層間導通孔。
REFERENCE SIGNS LIST 1 printed board, 21 to 23 interlayer insulating film, 3 conduction hole, 6 electrodes, 61 conductor portion of first conductor layer, 62 second
Conductor portion of the conductor layer, 7 interlayer conduction portion, 8 conductor, 9
Resistor, 10 conductor pattern, 30 interlayer conduction hole.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳浦 聡 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 岡 誠次 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 4E351 BB05 BB26 BB49 CC11 CC14 DD04 DD05 DD06 DD11 DD31 EE03 GG12 5E317 AA24 BB01 BB12 BB13 BB14 CC22 CC25 CC31 CC52 CC53 CD32 CD34 GG11 GG14 5E346 AA06 AA12 AA14 AA15 AA34 AA43 BB01 BB16 BB20 CC25 DD09 EE01 FF45 GG15 GG19 GG27 GG28 GG40 HH08 HH25 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Satoshi Yanagiura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (72) Inventor Seiji Oka 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F term (reference) in Mitsubishi Electric Corporation 4E351 BB05 BB26 BB49 CC11 CC14 DD04 DD05 DD06 DD11 DD31 EE03 GG12 5E317 AA24 BB01 BB12 BB13 BB14 CC22 CC25 CC31 CC52 CC53 CD32 CD34 GG11 GG14 5E346 AA06 AA12 BB15 DD09 EE01 FF45 GG15 GG19 GG27 GG28 GG40 HH08 HH25

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 導体パターンが形成された第1の導体層
と、導体パターンが形成された第2の導体層と、この第
1の導体層と第2の導体層の間に層間絶縁膜とを有する
プリント配線板であって、上記層間絶縁膜に埋設され、
上記第1の導体層の導体部と第2の導体層の導体部とに
接触した抵抗体を備えたプリント配線板。
A first conductor layer having a conductor pattern formed thereon, a second conductor layer having a conductor pattern formed thereon, and an interlayer insulating film interposed between the first conductor layer and the second conductor layer. A printed wiring board having, embedded in the interlayer insulating film,
A printed wiring board comprising a resistor in contact with the conductor of the first conductor layer and the conductor of the second conductor layer.
【請求項2】 抵抗体は、層間絶縁膜に設けた層間導通
孔に充填されていることを特徴とする請求項1に記載の
プリント配線板。
2. The printed wiring board according to claim 1, wherein the resistor is filled in an interlayer conductive hole provided in the interlayer insulating film.
【請求項3】 第1の導体層がプリント基板に形成され
ていることを特徴とする請求項1または請求項2に記載
のプリント配線板。
3. The printed wiring board according to claim 1, wherein the first conductive layer is formed on a printed circuit board.
【請求項4】 プリント基板の両面に導体層が形成さ
れ、上記導体層の導体部間に抵抗体が埋設されているこ
とを特徴とする請求項3に記載のプリント配線板。
4. The printed wiring board according to claim 3, wherein conductor layers are formed on both surfaces of the printed board, and a resistor is buried between conductor portions of the conductor layer.
【請求項5】 抵抗体が、カーボン、酸化亜鉛、銅、
銀、金または金メッキした絶縁体と、樹脂材料との混合
ペーストであることを特徴とする請求項1ないし請求項
4のいずれかに記載のプリント配線板。
5. The resistor according to claim 1, wherein the resistor is carbon, zinc oxide, copper,
The printed wiring board according to any one of claims 1 to 4, wherein the printed wiring board is a mixed paste of a silver, gold, or gold-plated insulator and a resin material.
【請求項6】 抵抗体と導体部の接触部を電極とし、こ
の電極面積(が制御されていることを特徴とする請求項
1ないし請求項5のいずれかに記載のプリント配線板。
6. The printed wiring board according to claim 1, wherein a contact portion between the resistor and the conductor is an electrode, and an area of the electrode is controlled.
【請求項7】 電極が層間導通孔より小さいことを特徴
とする請求項6に記載のプリント配線板。
7. The printed wiring board according to claim 6, wherein the electrodes are smaller than the interlayer conductive holes.
【請求項8】 層間導通孔の孔の大きさを制御すること
により電極面積が制御されていることを特徴とする請求
項2または請求項6に記載のプリント配線板。
8. The printed wiring board according to claim 2, wherein an electrode area is controlled by controlling a size of the interlayer conductive hole.
【請求項9】 導体パターンが形成された第1の導体層
に絶縁層を設ける工程、上記絶縁層の、上記第1の導体
層の導体部と層間導通部となる位置に層間導通孔を設け
る工程、上記層間導通孔に抵抗体を充填する工程、上記
抵抗体と接触するように、導体パターンが形成された第
2の導体層の導体部を設ける工程を施すプリント配線板
の製造方法。
9. A step of providing an insulating layer on a first conductive layer having a conductive pattern formed therein, wherein an interlayer conductive hole is provided in the insulating layer at a position to be a conductive part of the first conductive layer and an interlayer conductive part. A method for manufacturing a printed wiring board, comprising: a step of filling a resistor in the interlayer conductive hole; and a step of providing a conductor portion of a second conductor layer on which a conductor pattern is formed so as to be in contact with the resistor.
【請求項10】 絶縁層に層間導通孔を設け、上記層間
導通孔に抵抗体を充填する工程、上記抵抗体が導体パタ
ーンが形成された第1の導体層の導体部と導体パターン
が形成された第2の導体層の導体部とに接触するよう
に、上記絶縁層を介して第1,第2導体層を設ける工程
を施すプリント配線板の製造方法。
10. A step of providing an interlayer conductive hole in an insulating layer and filling a resistor in the interlayer conductive hole, wherein the resistor is formed with a conductor portion and a conductor pattern of a first conductor layer having a conductor pattern formed thereon. A method of manufacturing a printed wiring board, comprising the steps of providing first and second conductor layers via the insulating layer so as to contact the conductors of the second conductor layer.
JP33950999A 1999-11-30 1999-11-30 Printed-wiring board and its manufacturing method Pending JP2001156419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33950999A JP2001156419A (en) 1999-11-30 1999-11-30 Printed-wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33950999A JP2001156419A (en) 1999-11-30 1999-11-30 Printed-wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001156419A true JP2001156419A (en) 2001-06-08

Family

ID=18328161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33950999A Pending JP2001156419A (en) 1999-11-30 1999-11-30 Printed-wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001156419A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251871A (en) * 2004-03-02 2005-09-15 Ibiden Co Ltd Printed wiring board
JP2006102268A (en) * 2004-10-06 2006-04-20 Pentax Corp Multilayer wiring board for endoscope and endoscope
JP2006521708A (en) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション Method for making a three-dimensional all-organic interconnect structure
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521708A (en) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション Method for making a three-dimensional all-organic interconnect structure
JP2005251871A (en) * 2004-03-02 2005-09-15 Ibiden Co Ltd Printed wiring board
JP4540365B2 (en) * 2004-03-02 2010-09-08 イビデン株式会社 Printed wiring board
JP2006102268A (en) * 2004-10-06 2006-04-20 Pentax Corp Multilayer wiring board for endoscope and endoscope
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100412155B1 (en) Electronic Component Device and Method of Manufacturing the Same
US5914649A (en) Chip fuse and process for production thereof
JP2007128929A (en) Metal core substrate, method of manufacturing same, and electrical connection box
US3850711A (en) Method of forming printed circuit
JP2001156419A (en) Printed-wiring board and its manufacturing method
JP2006344887A (en) Printed-wiring board and manufacturing method therefor
JPS60257191A (en) Printed circuit board
JP2700259B2 (en) Method of forming solder layer having recess in printed wiring board
JP2000165045A (en) Printed wiring board
JPS6141303B2 (en)
JP3509315B2 (en) Circuit board manufacturing method
JPH08148841A (en) Wiring board
JP3179564B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2000133943A (en) Manufacture of multilayered board
JPH1051094A (en) Printed wiring board, and its manufacture
JPH07235756A (en) Circuit substrate and its manufacture
JP3374777B2 (en) 2-metal TAB, double-sided CSP, BGA tape, and manufacturing method thereof
JP2004039908A (en) Circuit board and its manufacturing method
JPH06224528A (en) Double-sided film substrate and its manufacture
JP2002016330A (en) Substrate for mounting component and its manufacturing method
JP3774932B2 (en) Method for manufacturing printed wiring board
JPH07235748A (en) Printed circuit board for mounting electric component and electric appliance
JPH09181453A (en) Multilayer wiring board and its manufacturing method
JP2023031643A (en) Wiring substrate and manufacturing method for the same
JP2002026519A (en) Printed-circuit board and its manufacturing method