JP2700259B2 - Method of forming solder layer having recess in printed wiring board - Google Patents

Method of forming solder layer having recess in printed wiring board

Info

Publication number
JP2700259B2
JP2700259B2 JP63252455A JP25245588A JP2700259B2 JP 2700259 B2 JP2700259 B2 JP 2700259B2 JP 63252455 A JP63252455 A JP 63252455A JP 25245588 A JP25245588 A JP 25245588A JP 2700259 B2 JP2700259 B2 JP 2700259B2
Authority
JP
Japan
Prior art keywords
solder
plating
resist
solder resist
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63252455A
Other languages
Japanese (ja)
Other versions
JPH0298993A (en
Inventor
直裕 野村
徹 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63252455A priority Critical patent/JP2700259B2/en
Publication of JPH0298993A publication Critical patent/JPH0298993A/en
Application granted granted Critical
Publication of JP2700259B2 publication Critical patent/JP2700259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリント配線板に形成した導体回路に対し
て、表面実装部品等の電子部品の突起状電極を、プリン
ト配線板側の導体回路に接続する場合に使用される凹所
を有する半田層の形成方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a conductor circuit formed on a printed wiring board, and a protruding electrode of an electronic component such as a surface mount component, and a conductor circuit on the printed wiring board side. The present invention relates to a method for forming a solder layer having a recess used when connecting to a solder layer.

(従来の技術) 表面実装部品等の電子部品を、プリント配線板に形成
した導体回路上に実装する場合、この導体回路の所定箇
所表面に形成した半田層が利用される。この半田層は、
その上に電子部品の突起状電極を載置して、そのまま加
熱溶融させることにより、電子部品の実装を非常に簡単
に行えるようにするものである。
(Prior Art) When an electronic component such as a surface mount component is mounted on a conductor circuit formed on a printed wiring board, a solder layer formed on a surface of a predetermined portion of the conductor circuit is used. This solder layer
An electronic component can be mounted very easily by placing a protruding electrode of the electronic component thereon and heating and melting the same as it is.

従来のこの種半田層を形成する方法としては、次の二
つの方法が代表的なものである。
The following two typical methods are typically used for forming such a conventional solder layer.

第一の方法は、第5図の(イ)〜(ハ)にて示すよう
に、まず基板上に形成した導体回路に対して、半田層の
必要な箇所を除いてソルダーレジストを形成する
(イ)。その後、露出している導体回路に対して、半田
ペーストを印刷する(ロ)。このように印刷した半田ペ
ースト加熱して、所定の表面形状とする(ハ)。なお、
半田ペーストの印刷に代えて、プリント配線板を溶融半
田中に浸漬する方法も採用される。
In the first method, as shown in FIGS. 5A to 5C, first, a solder resist is formed on a conductor circuit formed on a substrate except for a necessary portion of a solder layer ( I). Thereafter, solder paste is printed on the exposed conductor circuit (b). The solder paste printed in this manner is heated to a predetermined surface shape (c). In addition,
Instead of printing the solder paste, a method of immersing the printed wiring board in the molten solder is also adopted.

また、第二の方法は、第6図及び第7図に示すよう
に、基板上の導体回路と電気的に一体のめっき用リード
を使用するものである。すなわち、この方法は半田によ
るめっきを行って、所定箇所に半田層を形成するのであ
るが、そのためには導体回路の所定箇所に通電するた
め、導体回路と電気的に一体のめっき用リードを形成し
なければならないのである。
In the second method, as shown in FIGS. 6 and 7, a plating lead electrically integrated with a conductor circuit on a substrate is used. That is, in this method, a solder layer is formed at a predetermined location by performing plating with solder. For this purpose, a current is applied to a predetermined location of the conductor circuit, so that a plating lead electrically integrated with the conductor circuit is formed. You have to do it.

具体的には、基板上に導体回路を形成するに先立っ
て、第6図に示すように、半田層を形成すべき導体回路
全てについてめっき用リードに接続するように設計し、
これに従って各導体回路(パッドである場合が多い)が
第6図に示したように形成されるのである。そして、第
7図に示したように、半田層を形成すべき箇所のみを露
出すべく、めっきレジストを形成し、めっき用リードの
電流供給部分から電気を供給しながら半田めっきを行う
のである。この半田めっきの完了後、めっきレジストを
除去して一般に銅によって形成されている導体回路を露
出させ、この導体回路を形成している銅と半田の選択エ
ッチングによって、所定のリードカットを行うのであ
る。
Specifically, prior to forming a conductor circuit on a substrate, as shown in FIG. 6, a design is made so that all the conductor circuits on which a solder layer is to be formed are connected to plating leads,
According to this, each conductor circuit (often a pad) is formed as shown in FIG. Then, as shown in FIG. 7, a plating resist is formed so as to expose only a portion where a solder layer is to be formed, and solder plating is performed while supplying electricity from a current supply portion of a plating lead. After the completion of the solder plating, the plating resist is removed to expose a conductor circuit generally formed of copper, and a predetermined lead cut is performed by selective etching of copper and solder forming the conductor circuit. .

なお、めっき用リードは製品には全く不要な部分であ
るので、所定の処理の後、第6図の点線で示した箇所に
て外形加工を行うことによりカットされる。
Since the plating leads are completely unnecessary parts in the product, they are cut by performing external processing at the locations indicated by dotted lines in FIG. 6 after predetermined processing.

ところで、近年プリント配線板において、それがどの
ような形式のものであっても、電子部品自体の高密度化
に伴って、その上に形成される導体回路も高密度化する
必要が生じてきている。このことは半田層が形成される
ようなプリント配線板においても例外ではなく、各導体
回路間の間隔は増々小さくなってきているのが実状であ
る。このような実状の下で半田層を形成しようとすると
き、上記した二つの方法はそれぞれ解決されなければな
らない問題が含まれていることになる。
By the way, in recent years, in a printed wiring board, no matter what form it is, with the densification of the electronic component itself, it has become necessary to increase the density of the conductor circuit formed thereon. I have. This is not an exception even in a printed wiring board on which a solder layer is formed, and the actual situation is that the spacing between the conductor circuits is becoming increasingly smaller. When forming a solder layer under such a situation, the above two methods have problems that must be solved.

第一の従来の方法において生ずる問題は、高密度化さ
れた導体回路に対する半田層の形成を正確に行うことが
困難になることである。すなわち、半田ペーストを使用
する第5図に示した代表例の場合にあっては、半田ペー
ストを印刷するに際して各導体回路とソルダーレジスト
間に存在する空間部分に、第5図の(ロ)に示したよう
に、気泡が残留することになる場合が多い。このように
気泡が残留していると、第5図の(ハ)に示したよう
に、半田ペーストを加熱した場合に半田が空間部分内に
入り込み、導体回路上の半田の量が少なくなって電子部
品を実装する場合に半田の量が不足することになり勝ち
である。これを避けるために、半田ペーストの量を多く
すると、めっきレジストを挟んで左右に位置している半
田ペーストが印刷時あるいは溶融時に互いに接触してし
まうことにもなり得る。このことは、導体回路が高密度
になればなる程顕著となるのである。
A problem that occurs in the first conventional method is that it is difficult to accurately form a solder layer on a high-density conductor circuit. That is, in the case of the representative example shown in FIG. 5 in which a solder paste is used, when printing the solder paste, the space existing between each conductor circuit and the solder resist is provided in FIG. As shown, air bubbles often remain. If the bubbles remain in this manner, as shown in FIG. 5 (c), when the solder paste is heated, the solder enters the space and the amount of solder on the conductor circuit decreases. When mounting electronic components, the amount of solder becomes insufficient, and it is a win. In order to avoid this, if the amount of the solder paste is increased, the solder pastes located on the left and right sides of the plating resist may come into contact with each other at the time of printing or melting. This becomes more remarkable as the density of the conductor circuits increases.

第二の従来の方法において生ずる問題は、めっき用リ
ードを形成しなければならず、しかもパッドとめっき用
リードとを導体パターンで接続しておかなければならな
いことから、導体回路の形成が非常に制限されるという
ことである。すなわち、この第二の方法を採用しようと
すると、導体回路の十分な高密度化を達成することが困
難となるのである。
The problem that occurs in the second conventional method is that plating leads must be formed, and pads and plating leads must be connected by a conductor pattern. It is limited. That is, if the second method is adopted, it is difficult to achieve a sufficiently high density of the conductor circuit.

そこで、本発明の発明者は、上記従来の方法では、部
品実装を行う場合に必要な半田層を形成する場合に、導
体回路の高密度化を十分達成することができないという
ことに着目して鋭意研究を重ねてきたのである。
Therefore, the inventor of the present invention pays attention to the fact that the conventional method cannot sufficiently achieve a high density of the conductor circuit when forming a solder layer necessary for component mounting. They have been conducting diligent research.

その結果、めっきレジストを形成する前に、従来方法
で採用されているめっき用リードに代わる化学めっきを
行い、これを所謂めっき用リードとして使用することが
良い結果を生むことを新規に知見し、特願昭63−20021
号においてこれを解決するための提案を行なった。
As a result, before forming a plating resist, it is newly found that chemical plating is performed instead of the plating lead used in the conventional method, and that using this as a so-called plating lead produces good results, Japanese Patent Application No. 63-20021
A proposal was made in the issue to solve this.

この特願昭63−20021号において提案した方法を採用
すれば、前述の第一及び第二の従来方法の問題に対して
は十分な解決をすることができたが、その後の発明者等
の研究によると、もう少し具体的に解決しなければなら
ない問題が内在している場合もあることを発見した。
By adopting the method proposed in Japanese Patent Application No. 63-20021, the above-mentioned problems of the first and second conventional methods could be sufficiently solved. Research has found that there may be inherent problems that need to be solved a bit more specifically.

すなわち、プリント配線板上に実装されるべき電子部
品が所謂表面実装形式のものの場合には、この電子部品
(20)に、第8図に示したような突起状電極(21)が形
成してあるが、この突起状電極(21)はプリント配線板
側の導体回路上に形成した半田層に対して確実な位置決
めがされないと信頼性の高い電気的接続を行なえない場
合が発生する。つまり、第9図に示すように、半田層が
平らなものであった場合、この上に載置された電子部品
(20)の突起状電極(21)が、これを溶融する前に、少
しの振動や衝撃等によって半田層から簡単にズレてしま
うのである。
That is, when the electronic component to be mounted on the printed wiring board is of a so-called surface mount type, the protruding electrode (21) as shown in FIG. 8 is formed on the electronic component (20). However, if the protruding electrode (21) is not securely positioned with respect to the solder layer formed on the conductor circuit on the printed wiring board side, reliable electrical connection may not be achieved. In other words, as shown in FIG. 9, when the solder layer is flat, the protruding electrode (21) of the electronic component (20) placed on it is slightly melted before it is melted. It is easily displaced from the solder layer due to vibration, shock, or the like.

この半田層に対する電子部品(20)の突起状電極(2
1)の位置ズレを防止するために、発明者等がさらに研
究した結果、この半田層の表面に電子部品(20)の突起
状電極(21)を支持できるような凹所を積極的に形成す
ることが良い結果を生むことを新規に知見し、本発明を
完成したのである。
The protruding electrodes (2
As a result of further research conducted by the inventors to prevent the misalignment of 1), a recess is formed on the surface of the solder layer so as to support the protruding electrode (21) of the electronic component (20). The present inventors have newly found that doing so produces good results, and have completed the present invention.

(発明が解決しようとする課題) 本発明は以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、電子部品(20)の突
起状電極(21)における溶融前の半田層上からの位置ズ
レである。
(Problems to be Solved by the Invention) The present invention has been made based on the above background, and the problem to be solved is to solve the problem of solder before melting in the protruding electrodes (21) of the electronic component (20). This is a position shift from the top of the layer.

そして、本発明の目的とするところは、電子部品(2
0)をプリント配線板上に載置したとき、その突起状電
極(21)の位置決めを確実に行なうことのできる形状の
半田層をプリント配線板上に簡単に形成することのでき
る方法を提供することにある。
The purpose of the present invention is to provide electronic components (2
The present invention provides a method of easily forming a solder layer on a printed wiring board in a shape capable of reliably positioning the protruding electrode (21) when the printed circuit board is mounted on the printed wiring board. It is in.

(課題を解決するための手段及び作用) 以上述べた課題を解決するために、本発明が採った手
段は、実施例に対応する第1図〜第4図を参照して説明
すると次の通りである。すなわち、 「プリント配線板(10)上の導体回路(12)に対し
て、部品(20)を実装する凹所(16a)を有する半田層
(16)を次の(a)〜(f)の各工程を経て形成する方
法。
(Means and Actions for Solving the Problems) Means adopted by the present invention to solve the above-described problems will be described below with reference to FIGS. 1 to 4 corresponding to the embodiment. It is. That is, "a solder layer (16) having a recess (16a) for mounting a component (20) is added to a conductor circuit (12) on a printed wiring board (10) by the following (a) to (f). A method of forming through each process.

(a)基板(11)上に形成した導体回路(12)間に該導
体回路(12)の厚さよりも大なる厚さのソルダーレジス
ト(13)を形成するとともに、前記導体回路(12)上の
半田層(16)形成部位に該導体回路(12)が露出するソ
ルダーレジスト開口(13a)を形成し、導体回路(12)
上のソルダーレジスト開口(13a)を除くその他の部位
をソルダーレジスト(13)により覆う工程; (b)ソルダーレジスト(13)の表面、及びソルダーレ
ジスト開口(13a)から露出している導体回路(12)の
表面に化学めっき(14)を施す工程; (c)ソルダーレジスト(13)表面の化学めっき(14)
上に、ソルダーレジスト開口(13a)から連続してこれ
より径大なめっきレジスト開口(15a)を形成し、めっ
きレジスト開口(15a)を除くその他の部位にめっきレ
ジスト(15)を形成する工程; (d)、(b)工程で形成した化学めっき(14)層をめ
っきリードとして、ソルダーレジスト開口(13a)及び
めっきレジスト開口(15a)の化学めっき(14)層の表
面に電解半田めっきを行う工程; (e)、(c)工程で形成しためっきレジスト(15)を
除去する工程; (f)、(e)工程によって露出した化学めっき(14)
層を除去する工程」 である。
(A) A solder resist (13) having a thickness larger than the thickness of the conductor circuit (12) is formed between the conductor circuits (12) formed on the substrate (11), and the solder resist (13) is formed on the conductor circuit (12). A solder resist opening (13a) for exposing the conductive circuit (12) is formed at a portion where the solder layer (16) is formed on the conductive circuit (12).
A step of covering the other part except the upper solder resist opening (13a) with the solder resist (13); (b) a surface of the solder resist (13) and a conductor circuit (12) exposed from the solder resist opening (13a); Step of applying chemical plating (14) to the surface of ()); (c) Chemical plating of surface of solder resist (13) (14)
Forming a plating resist opening (15a) having a diameter larger than that of the solder resist opening (13a) and forming a plating resist (15) at a portion other than the plating resist opening (15a); Using the chemical plating (14) layer formed in the steps (d) and (b) as a plating lead, electrolytic solder plating is performed on the surface of the chemical plating (14) layer in the solder resist opening (13a) and the plating resist opening (15a). Steps: (e) removing the plating resist (15) formed in the step (c); chemical plating (14) exposed in the steps (f) and (e).
Step of removing a layer ”.

次に、この手段の各工程について、その注意点を加味
しながら詳述する。この場合、以下の(a)〜(f)の
各工程については、第1図の(a)〜(f)にそれぞれ
対応している。
Next, each step of this means will be described in detail, taking into account its precautions. In this case, the following steps (a) to (f) correspond to (a) to (f) in FIG. 1, respectively.

まず、基板(11)上に導体回路(12)を形成するので
あるが、これらの導体回路(12)の内には第2図の図示
右側に示した導体回路(12)のように、単独に独立して
いるものが存在していてもよい。
First, a conductor circuit (12) is formed on a substrate (11). Among these conductor circuits (12), as shown in the right side of FIG. May be independent of each other.

(a)以上のように基板(11)上に各導体回路(12)を
形成した後に、導体回路(12)間に導体回路(12)の厚
さよりも大なる厚さのソルダーレジスト(13)を形成す
るとともに、導体回路(12)上の半田層(16)形成部位
に該導体回路(12)が露出するソルダーレジスト開口
(13a)を形成し、導体回路(12)上のソルダーレジス
ト開口(13a)を除くその他の部位をソルダーレジスト
(13)により覆う。これにより、ソルダーレジスト(1
3)の表面は、導体回路(12)上の半田層(16)形成部
位よりも高くなっている。
(A) After forming each conductive circuit (12) on the substrate (11) as described above, a solder resist (13) having a thickness larger than the thickness of the conductive circuit (12) is formed between the conductive circuits (12). And a solder resist opening (13a) for exposing the conductor circuit (12) is formed at a portion where the solder layer (16) is formed on the conductor circuit (12), and a solder resist opening (13a) on the conductor circuit (12) is formed. Other parts except 13a) are covered with a solder resist (13). As a result, the solder resist (1
The surface of 3) is higher than the portion where the solder layer (16) is formed on the conductor circuit (12).

なお、ソルダーレジスト(13)の表面は次の工程にお
ける化学めっき(14)の付着を良好にするために、粗化
することが望ましい。
It is desirable that the surface of the solder resist (13) be roughened in order to make the chemical plating (14) adhere well in the next step.

(b)工程にあっては、上記ソルダーレジスト(13)に
形成したソルダーレジスト開口(13a)から露出してい
る導体回路(12)の部分及びソルダーレジスト(13)の
表面に化学めっき(14)を形成するのである。この化学
めっき(14)としては主として銅を材料とするものが採
用され、その厚さは、0.3μm〜30μm程度とするのが
よく、中でも3μm〜30μmの厚さにするのが好まし
い。この化学めっき(14)は、これに通電してめっき半
田(16)を形成するための所謂めっき用リードとするも
のであるから、0.3μmよりも薄くすると、その通電時
の抵抗が大きくなってめっき半田(16)の形成を良好な
条件で行なうことが困難となるからである。
In the step (b), chemical plating (14) is applied to the portion of the conductor circuit (12) exposed from the solder resist opening (13a) formed in the solder resist (13) and the surface of the solder resist (13). Is formed. As the chemical plating (14), a material mainly made of copper is employed, and its thickness is preferably about 0.3 μm to 30 μm, and more preferably 3 μm to 30 μm. Since the chemical plating (14) is a so-called plating lead for forming a plating solder (16) by energizing the chemical plating (14), if it is thinner than 0.3 μm, the resistance during the energization increases. This is because it becomes difficult to form the plated solder (16) under favorable conditions.

この化学めっき(14)の材料として銅を使用した場
合、この銅はめっき半田(16)のリフロー時にめっき半
田(16)内にある程度拡散するものである。従って、こ
の化学めっき(14)が例えば0.3μm〜3μmと薄い場
合には、最終的に形成されためっき半田(16)をリフロ
ーした後において、第3図に示すようにソルダーレジス
ト(13)側に形成してあった化学めっき(14)の殆どが
めっき半田(16)内に拡散して残らない状態となる。こ
のため、めっき半田(16)を溶融した場合には、その直
下に位置する導体回路(12)に対してのみこの溶融した
めっき半田(16)は付着することになる。これに対し
て、化学めっき(14)が上記以上の厚さを有している場
合には、この化学めっき(14)はめっき半田(16)内に
全て拡散するのではなく、その一部が第4図に示すよう
にソルダーレジスト(13)側に残留することになる。こ
のため、めっき半田(16)を溶融したときにはこのめっ
き半田(16)はその直下の導体回路(12)に対しては勿
論、ソルダーレジスト(13)側の化学めっき(14)に対
してもその表面張力により付着する。このことは、めっ
き半田(16)によって一旦接続した電子部品をこのめっ
き半田(16)を溶融させて交換する場合に大きな差とな
る。すなわち、化学めっき(14)の厚さが薄い場合に
は、溶融しためっき半田(16)はその殆どが取り外され
る電子部品の端子側に付着して、導体回路(12)上には
殆ど残らないけれども、化学めっき(14)の厚さが厚い
場合には、溶融しためっき半田(16)は導体回路(12)
上側に多く残るので、別の新しい電子部品の実装は十分
なめっき半田(16)が残留しているため確実に行なうこ
とができるのである。
When copper is used as a material for the chemical plating (14), the copper diffuses into the plating solder (16) to some extent during reflow of the plating solder (16). Accordingly, when the chemical plating (14) is thin, for example, 0.3 μm to 3 μm, after reflowing the finally formed plating solder (16), as shown in FIG. Almost all of the chemical plating (14) formed in step (1) is diffused into the plating solder (16) and remains. Therefore, when the plating solder (16) is melted, the molten plating solder (16) adheres only to the conductor circuit (12) located immediately below. On the other hand, when the chemical plating (14) has a thickness greater than the above, the chemical plating (14) does not diffuse all into the plating solder (16), but a part of the plating does not diffuse. As shown in FIG. 4, it remains on the solder resist (13) side. Therefore, when the plating solder (16) is melted, the plating solder (16) is used not only for the conductor circuit (12) immediately below but also for the chemical plating (14) on the solder resist (13) side. It adheres due to surface tension. This is a great difference when the electronic components once connected by the plated solder (16) are replaced by melting the plated solder (16). That is, when the thickness of the chemical plating (14) is thin, most of the molten plating solder (16) adheres to the terminal side of the electronic component to be removed, and hardly remains on the conductor circuit (12). However, if the thickness of the chemical plating (14) is large, the molten plated solder (16)
Since a large amount remains on the upper side, mounting of another new electronic component can be reliably performed because sufficient plating solder (16) remains.

以上のことから、化学めっき(14)の厚さは0.3μm
〜30μmとするのがよいが、電子部品の交換ということ
を考慮すると、その厚さは3μm〜30μmとしておくの
がより好ましいのである。この場合、前記化学めっきを
めっきリードとして化学めっき成分と同じ金属を電解め
っきにより形成し、前記厚みを調整することも可能であ
る。
From the above, the thickness of the chemical plating (14) is 0.3 μm
The thickness is preferably 30 μm, but considering the replacement of electronic components, the thickness is more preferably 3 μm to 30 μm. In this case, the thickness can be adjusted by forming the same metal as the chemical plating component by electrolytic plating using the chemical plating as a plating lead.

(c)前述したようにソルダーレジスト(13)表面に形
成した化学めっき(14)上であって、ソルダーレジスト
開口(13a)から連続してこれより径大なめっきレジス
ト開口(15a)を形成し、レジスト開口(15a)を除くそ
の他の部位にめっきレジスト(15)を形成する。
(C) On the chemical plating (14) formed on the surface of the solder resist (13) as described above, a plating resist opening (15a) having a larger diameter is formed continuously from the solder resist opening (13a). Then, a plating resist (15) is formed in other portions except the resist opening (15a).

これにより、半田層(16)の中心に相当するソルダー
レジスト開口(13a)は低く、半田層(16)の周縁部に
相当するめっきレジスト開口(15a)は高く形成されて
いる。このようにソルダーレジスト開口(13a)を中心
としこれより大きなめっきレジスト開口(15a)を残す
べくめっきレジスト(15)を形成するのは、後の工程に
おいて形成される半田層(16)にめっき凹所(16a)を
形成するためであるが、ソルダーレジスト開口(13a)
より大きなめっきレジスト開口(15a)上に半田層(1
6)が形成されれば、この半田層(16)はソルダーレジ
スト(13)のソルダーレジスト開口(13a)に対応する
箇所で凹んだ状態となって、この部分を半田凹所(16
a)とすることができるからである。
Thereby, the solder resist opening (13a) corresponding to the center of the solder layer (16) is formed low, and the plating resist opening (15a) corresponding to the peripheral portion of the solder layer (16) is formed high. The formation of the plating resist (15) so as to leave the plating resist opening (15a) larger than the solder resist opening (13a) at the center is performed by forming a plating recess on the solder layer (16) formed in a later step. To form the location (16a), but the solder resist opening (13a)
Solder layer (1) on the larger plating resist opening (15a)
When the solder layer (16) is formed, the solder layer (16) is depressed at a position corresponding to the solder resist opening (13a) of the solder resist (13).
a).

勿論、このめっきレジスト(15)は、必要以外の部分
にめっきを施さないようにするものであり、めっき半田
層(16)に対してレジストとなり得るものが使用され
る。また、このめっきレジスト(15)としては、シート
状に形成した感光性のものを使用して、所望箇所を露光
して現像することにより形成すると、位置精度の良好な
レジストとすることができる。
Needless to say, the plating resist (15) is used to prevent plating on unnecessary parts, and a resist that can serve as a resist for the plating solder layer (16) is used. Further, when a photosensitive resist formed in a sheet shape is used as the plating resist (15) and is formed by exposing and developing a desired portion, a resist having good positional accuracy can be obtained.

なお、このようにめっきレジスト(15)を形成した場
合にその表面をみれば、めっき半田(16)を形成すべき
ところには化学めっき(14)が露出しており、それ以外
はめっきレジスト(15)によって覆われている。また、
露出している部分の各化学めっき(14)はそれ自体が全
面に残存しているから、、これらの各化学めっき(14)
は電気的に接続された状態にある。
When the plating resist (15) is formed in this manner, when looking at the surface, the chemical plating (14) is exposed where the plating solder (16) is to be formed, and otherwise the plating resist ( 15) is covered by. Also,
Since each exposed chemical plating (14) itself remains on the entire surface, each of these chemical plating (14)
Are in an electrically connected state.

(d)そして、以上のような状態にある化学めっき(1
4)を使用して、すなわち化学めっき(14)をめっき用
リードとして、ソルダーレジスト開口(13a)及びめっ
きレジスト開口(15a)に半田めっきを施して、すなわ
ち電解半田めっき法によりめっき半田層(16)を形成す
るのである。そして、めっきレジスト開口(15a)に相
当する半田層(16)の周縁部は高く、ソルダーレジスト
開口(13a)に相当する中心部は低く形成され、ここに
半田凹所(16a)が形成される。
(D) Then, the chemical plating (1
4), that is, solder plating is applied to the solder resist opening (13a) and the plating resist opening (15a) using the chemical plating (14) as a plating lead, that is, the plating solder layer (16) is formed by electrolytic solder plating. ) Is formed. The periphery of the solder layer (16) corresponding to the plating resist opening (15a) is formed high, and the center corresponding to the solder resist opening (13a) is formed low, where the solder recess (16a) is formed. .

このめっき半田層(16)は、電解半田めっきの条件、
例えば電流密度・めっき時間を設定することにより、所
望の半田量を有する半田層として形成することができる
のである。
This plating solder layer (16) is used for the conditions of electrolytic solder plating,
For example, by setting the current density and the plating time, a solder layer having a desired amount of solder can be formed.

(e)めっき半田(16)の形成が完了すれば、めっきレ
ジスト(15)は不要物となるからこれを除去する。この
めっきレジスト(15)の除去は、一般の剥離液を使用す
れば十分である。これにより、半田層(16)が形成され
た部分以外では化学めっき(14)が露出するのである。
(E) When the formation of the plating solder (16) is completed, the plating resist (15) becomes unnecessary and is removed. The removal of the plating resist (15) is sufficient if a general stripping solution is used. As a result, the chemical plating (14) is exposed in portions other than the portion where the solder layer (16) is formed.

(f)最後に、ソルダーレジスト(13)上にて露出して
いる化学めっき(14)を、エッチングにより除去する。
この化学めっき(14)の除去は、例えば塩化アンモン水
溶液等のような銅と半田との選択エッチングを行なえる
エッチング液によって行なわれる。
(F) Finally, the chemical plating (14) exposed on the solder resist (13) is removed by etching.
The removal of the chemical plating (14) is performed by an etching solution such as an aqueous ammonium chloride solution which can selectively etch copper and solder.

以上のようにして、めっき半田層(16)が所定箇所に
露出して中心部に半田凹所(16a)が形成されていると
ともに、その他の部分はソルダーレジスト(13)によっ
て保護がなされたプリント配線板(10)となるのであ
る。
As described above, the plated solder layer (16) is exposed at a predetermined position, and the solder recess (16a) is formed at the center, and the other portions are protected by the solder resist (13). It becomes a wiring board (10).

(実施例) 次に本発明に係る方法を、具体的実施例によって説明
する。
(Examples) Next, the method according to the present invention will be described with reference to specific examples.

まず、ガラス・エポキシ複合体を基板(11)とする片
面銅張積層板に、エッチングレジストをラミネートし
て、これを露光・現像後、塩化第二銅溶液により表面の
銅箔をエッチングして所望箇所の銅箔を残すことによ
り、各導体回路(12)を形成する。
First, an etching resist is laminated on a single-sided copper-clad laminate using a glass / epoxy composite as a substrate (11), and after exposing and developing, the copper foil on the surface is etched with a cupric chloride solution to obtain a desired surface. Each conductor circuit (12) is formed by leaving the copper foil at the location.

次いで、各導体回路(12)上にソルダーレジストイン
クを印刷し、このソルダーレジストインクを熱硬化させ
て、ソルダーレジスト(13)を形成する。即ち、導体回
路(12)間に形成されるソルダーレジスト(13)は、導
体回路(12)の厚さよりも大きな厚さに形成されてい
る。また、導体回路(12)上の半田層(16)形成部位に
は、該導体回路(12)が露出するソルダーレジスト開口
(13a)が形成されており、導体回路(12)上のソルダ
ーレジスト開口(13a)を除くその他の部位はソルダー
レジスト(13)により覆われている。従って、ソルダー
レジスト(13)の表面は、導体回路(12)上の半田層
(16)形成部位よりも高くなっている。(第1図の
(a)) 以上のように形成した各導体回路(12)及びソルダー
レジスト(13)及びそのソルダーレジスト開口(13a)
から露出している導体回路(12)上に、化学めっき(1
4)を形成する。(第1図の(b))本実施例にあって
は、この化学めっき(14)は銅である。そして、ソルダ
ーレジスト(13)表面の化学めっき(14)上に、ソルダ
ーレジスト開口(13a)から連続してこれより径大なめ
っきレジスト開口(15a)を形成し、その他の部位にめ
っきレジスト(15)を形成する。(第1図の(c)) 以上のようにした基板(11)上の化学めっき(14)に
対して通電しながら、電解半田めっきを行い、所望箇所
にめっき半田(16)を形成する。(第1図の(d))そ
の後不要となっためっきレジスト(15)を除去して(第
1図の(e))、更に表面に露出している化学めっき
(14)をエッチング除去する(第1図の(f))のであ
る。
Next, solder resist ink is printed on each conductor circuit (12), and the solder resist ink is thermally cured to form a solder resist (13). That is, the solder resist (13) formed between the conductor circuits (12) is formed to have a thickness larger than the thickness of the conductor circuit (12). A solder resist opening (13a) for exposing the conductor circuit (12) is formed in the solder layer (16) formation site on the conductor circuit (12), and the solder resist opening on the conductor circuit (12) is formed. Other parts except (13a) are covered with the solder resist (13). Therefore, the surface of the solder resist (13) is higher than the portion where the solder layer (16) is formed on the conductor circuit (12). (FIG. 1 (a)) Each conductor circuit (12) and solder resist (13) formed as described above and the solder resist opening (13a)
Chemical plating (1) on the conductor circuit (12) exposed from
4) Form (FIG. 1 (b)) In this embodiment, the chemical plating (14) is made of copper. Then, a plating resist opening (15a) having a larger diameter is formed continuously from the solder resist opening (13a) on the chemical plating (14) on the surface of the solder resist (13), and the plating resist (15 ) Is formed. (FIG. 1 (c)) Electrolytic solder plating is performed while energizing the chemical plating (14) on the substrate (11) as described above to form a plated solder (16) at a desired location. (FIG. 1 (d)) Thereafter, the unnecessary plating resist (15) is removed (FIG. 1 (e)), and the chemical plating (14) exposed on the surface is removed by etching ( FIG. 1 (f)).

(発明の効果) 以上詳述した通り、本発明にあっては、プリント配線
板(10)上の導体回路(12)に対して、部品を実装する
半田層(16)を、 「プリント配線板(10)上の導体回路(12)に対し
て、部品(20)を実装する凹所(16a)を有する半田層
(16)を次の(a)〜(f)の各工程を経て形成する方
法。
(Effects of the Invention) As described in detail above, in the present invention, a solder layer (16) for mounting components is connected to a conductive circuit (12) on a printed wiring board (10) by a "printed wiring board". (10) A solder layer (16) having a recess (16a) for mounting a component (20) is formed on the upper conductive circuit (12) through the following steps (a) to (f). Method.

(a)基板(11)上に形成した導体回路(12)間に該導
体回路(12)の厚さよりも大なる厚さのソルダーレジス
ト(13)を形成するとともに、前記導体回路(12)の半
田層(16)形成部位に該導体回路(12)が露出するソル
ダーレジスト開口(13a)を形成し、導体回路(12)上
のソルダーレジスト開口(13a)を除くその他の部位を
ソルダーレジスト(13)により覆う工程; (b)ソルダーレジスト(13)の表面、及びソルダーレ
ジスト開口(13a)から露出している導体回路(12)の
表面に化学めっき(14)を施す工程; (c)ソルダーレジスト(13)表面の化学めっき(14)
上に、ソルダーレジスト開口(13a)から連続してこれ
より径大なめっきレジスト開口(15a)を形成し、めっ
きレジスト開口(15a)を除くその他の部位にめっきレ
ジスト(15)を形成する工程; (d)、(b)工程で形成した化学めっき(14)層をめ
っきリードとして、ソルダーレジスト開口(13a)及び
めっきレジスト開口(15a)の化学めっき(14)層の表
面に電解半田めっきを行う工程; (e)、(c)工程で形成しためっきレジスト(15)を
除去する工程; (f)、(e)工程によって露出した化学めっき(14)
層を除去する工程」 の各工程を経て形成するようにしたので、電子部品を実
装するに際して使用される半田層を、プリント配線板上
の導体回路の高密度化に悪影響を及ぼすことなく、確実
かつ容易に形成することができることは勿論のこと、電
子部品(20)をプリント配線板上に載置したとき、その
突起状電極(21)の位置決めを確実に行なうことのでき
る半田凹所(16a)を有した半田層(16)を形成するこ
とのできる方法を提供することができるのである。
(A) A solder resist (13) having a thickness greater than the thickness of the conductor circuit (12) is formed between the conductor circuits (12) formed on the substrate (11). A solder resist opening (13a) for exposing the conductor circuit (12) is formed at the solder layer (16) formation site, and other portions except the solder resist opening (13a) on the conductor circuit (12) are formed on the solder resist (13). (B) a step of applying chemical plating (14) to the surface of the solder resist (13) and the surface of the conductor circuit (12) exposed from the solder resist opening (13a); (c) a solder resist (13) Surface chemical plating (14)
Forming a plating resist opening (15a) having a diameter larger than that of the solder resist opening (13a) and forming a plating resist (15) at a portion other than the plating resist opening (15a); Using the chemical plating (14) layer formed in the steps (d) and (b) as a plating lead, electrolytic solder plating is performed on the surface of the chemical plating (14) layer in the solder resist opening (13a) and the plating resist opening (15a). Steps: (e) removing the plating resist (15) formed in the step (c); chemical plating (14) exposed in the steps (f) and (e).
Layer removing step), so that the solder layer used when mounting electronic components can be securely used without adversely affecting the density of conductive circuits on the printed wiring board. Not only can it be easily formed, but also, when the electronic component (20) is mounted on the printed wiring board, the solder recess (16a) that can surely position the protruding electrode (21) can be surely formed. ) Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図の(a)〜(f)のそれぞれは本発明に係る方法
を段階をおって示した部分拡大断面図、第2図は基板上
に予め形成されるべき各導体回路の態様を示す部分拡大
平面図、第3図はソルダーレジスト上に形成される化学
めっきが比較的薄い場合であって、形成されためっき半
田をリフローした場合の状態を示す部分拡大断面図、第
4図は第3図に対応した図であって、ソルダーレジスト
上に形成される化学めっきが比較的厚い場合の部分拡大
断面図である。 第5図〜第7図は従来の方法を示すものであって、第5
図の(イ)〜(ハ)は従来の半田層を形成する第一の方
法を工程順に示した部分拡大断面図、第6図は基板上に
予め形成されるべき各導体回路の態様を示す部分拡大平
面図、第7図は第6図に示したものにソルダーレジスト
を形成した場合の拡大平面図である。 第8図は電子部品の突起状電極と半田層との関係を示す
部分拡大断面図、第9図は突起状電極が半田層からズレ
た状態を示す部分拡大断面図である。 符号の説明 10……プリント配線板、11……基板、12……導体回路、
13……ソルダーレジスト、13a……ソルダーレジスト開
口、14……化学めっき、15……めっきレジスト、15a…
…めっきレジスト開口、16……めっき半田、16a……半
田凹所。
1 (a) to 1 (f) are partially enlarged sectional views showing the method according to the present invention step by step, and FIG. 2 shows an embodiment of each conductor circuit to be formed in advance on a substrate. FIG. 3 is a partially enlarged plan view, FIG. 3 is a case where the chemical plating formed on the solder resist is relatively thin, and a partially enlarged sectional view showing a state in which the formed plated solder is reflowed. FIG. FIG. 3 is a view corresponding to FIG. 3 and is a partially enlarged cross-sectional view in a case where a chemical plating formed on a solder resist is relatively thick. 5 to 7 show a conventional method.
6A to 6C are partially enlarged sectional views showing a conventional first method for forming a solder layer in the order of steps, and FIG. 6 shows aspects of each conductor circuit to be formed in advance on a substrate. FIG. 7 is an enlarged plan view in the case where a solder resist is formed on the one shown in FIG. FIG. 8 is a partially enlarged cross-sectional view showing the relationship between the protruding electrodes of the electronic component and the solder layer, and FIG. 9 is a partially enlarged cross-sectional view showing a state where the protruding electrodes are displaced from the solder layer. EXPLANATION OF SYMBOLS 10: Printed wiring board, 11: Substrate, 12: Conductor circuit,
13 solder resist, 13a solder resist opening, 14 chemical plating, 15 plating resist, 15a
... Plating resist opening, 16 ... Plating solder, 16a ... Solder recess.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】プリント配線板上の導体回路に対して、部
品を実装する凹所を有する半田層を次の(a)〜(f)
の各工程を経て形成する方法。 (a)基板上に形成した導体回路間に該導体回路の厚さ
よりも大なる厚さのソルダーレジストを形成するととも
に、前記導体回路上の半田層形成部位に該導体回路が露
出するソルダーレジスト開口を形成し、導体回路上のソ
ルダーレジスト開口を除くその他の部位をソルダーレジ
ストにより覆う工程; (b)ソルダーレジストの表面、及び前記ソルダーレジ
スト開口から露出している導体回路の表面に化学めっき
を施す工程; (c)ソルダーレジスト表面の化学めっき上に、前記ソ
ルダーレジスト開口から連続してこれより径大なめっき
レジスト開口を形成し、めっきレジスト開口を除くその
他の部位にめっきレジストを形成する工程; (d)前記(b)工程で形成した化学めっき層をめっき
リードとして、前記ソルダーレジスト開口及びめっきレ
ジスト開口の化学めっき層の表面に電解半田めっきを行
う工程; (e)前記(c)工程で形成しためっきレジストを除去
する工程; (f)前記(e)工程によって露出した前記化学めっき
層を除去する工程。
A solder layer having a recess for mounting a component is formed on a conductive circuit on a printed wiring board by the following steps (a) to (f):
The method of forming through each process of. (A) A solder resist having a thickness larger than the thickness of the conductor circuit is formed between the conductor circuits formed on the substrate, and a solder resist opening for exposing the conductor circuit to a solder layer forming portion on the conductor circuit. Forming a solder resist on the conductive circuit and covering the other portions except the solder resist opening with a solder resist; (b) performing chemical plating on the surface of the solder resist and the surface of the conductive circuit exposed from the solder resist opening (C) a step of forming a plating resist opening having a diameter larger than that of the solder resist opening on the chemical plating on the surface of the solder resist and forming a plating resist at a portion other than the plating resist opening; (D) using the chemical plating layer formed in the step (b) as a plating lead, (E) removing the plating resist formed in the step (c); and (f) removing the plating resist formed in the step (e). Removing the layer.
JP63252455A 1988-10-06 1988-10-06 Method of forming solder layer having recess in printed wiring board Expired - Lifetime JP2700259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63252455A JP2700259B2 (en) 1988-10-06 1988-10-06 Method of forming solder layer having recess in printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63252455A JP2700259B2 (en) 1988-10-06 1988-10-06 Method of forming solder layer having recess in printed wiring board

Publications (2)

Publication Number Publication Date
JPH0298993A JPH0298993A (en) 1990-04-11
JP2700259B2 true JP2700259B2 (en) 1998-01-19

Family

ID=17237619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63252455A Expired - Lifetime JP2700259B2 (en) 1988-10-06 1988-10-06 Method of forming solder layer having recess in printed wiring board

Country Status (1)

Country Link
JP (1) JP2700259B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636472B2 (en) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Method for manufacturing multilayer wiring board
JP2006100552A (en) * 2004-09-29 2006-04-13 Rohm Co Ltd Wiring board and semiconductor device
JP5433543B2 (en) * 2010-09-27 2014-03-05 ローム株式会社 Semiconductor device
US9461008B2 (en) * 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50107463A (en) * 1974-01-30 1975-08-23
JPS53149673A (en) * 1977-06-01 1978-12-27 Matsushita Electric Ind Co Ltd Printed circuit board and method of producing same
JPS541877A (en) * 1977-06-08 1979-01-09 Nippon Aviotronics Kk Method of making print wiring board

Also Published As

Publication number Publication date
JPH0298993A (en) 1990-04-11

Similar Documents

Publication Publication Date Title
US4720324A (en) Process for manufacturing printed circuit boards
US3786172A (en) Printed circuit board method and apparatus
JPH0423485A (en) Printed wiring board and manufacture thereof
US20070017699A1 (en) Circuit board
US3850711A (en) Method of forming printed circuit
JP2700259B2 (en) Method of forming solder layer having recess in printed wiring board
JPH0614592B2 (en) Method for manufacturing multilayer printed wiring board
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JPH0671133B2 (en) Method for forming solder layer on printed wiring board
JPH06296076A (en) Side face electrode forming method of smd module
JP2776361B2 (en) Printed wiring board
JP3374777B2 (en) 2-metal TAB, double-sided CSP, BGA tape, and manufacturing method thereof
JPH05259614A (en) Resin filling method for printed wiring board
JPS5853890A (en) Method of soldering electronic part
JPH0336319B2 (en)
JP2002076582A (en) Component mounting board and its producing method
JP2779853B2 (en) Manufacturing method of connection intermediate between inner lead and electronic component
JP2957747B2 (en) Method of manufacturing circuit board with circuit component mounting terminals
JPH10294541A (en) Fiducial mark structure of printed board for automatic surface mounting
JP2007150058A (en) Manufacturing method for circuit substrate
JPH07263848A (en) Printed wiring board
JPH04158596A (en) Electronic parts mounting method and electronic parts mounting board
JPH03269962A (en) Electrical connecting member
JPH0369192B2 (en)
JPH088521A (en) Terminal for soldering

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12