JP2002076582A - Component mounting board and its producing method - Google Patents

Component mounting board and its producing method

Info

Publication number
JP2002076582A
JP2002076582A JP2000261711A JP2000261711A JP2002076582A JP 2002076582 A JP2002076582 A JP 2002076582A JP 2000261711 A JP2000261711 A JP 2000261711A JP 2000261711 A JP2000261711 A JP 2000261711A JP 2002076582 A JP2002076582 A JP 2002076582A
Authority
JP
Japan
Prior art keywords
film
metal film
component mounting
mounting board
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000261711A
Other languages
Japanese (ja)
Inventor
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000261711A priority Critical patent/JP2002076582A/en
Publication of JP2002076582A publication Critical patent/JP2002076582A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable component mounting board on which a solder metal film can be formed even for a nonconductive micro pattern by applying electroplating method. SOLUTION: Conductor patterns P1-P5 comprises first metal films 211 and 221, second metal films 221 and 222 and solder metal films 31 and 32. The first metal films 211 and 221 are bonded to one side of a supporting substrate 1. The second metal films 221 and 222 are plating films having a film thickness thinner than that of the first metal films 211 and 221 and bonded onto the first metal films 211 and 221. The solder metal films 31 and 32 are bonded onto the second metal films 221 and 222.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、部品搭載基板及び
その製造方法に関する。
The present invention relates to a component mounting board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】部品搭載基板に電子部品をはんだ付けす
る場合、従来は、例えば特開平11−121915号公
報等に開示されているように、部品接続用導体(以下、
ランドと称する)にはんだペーストを塗布した部品搭載
基板を用意する。そして、この部品搭載基板に形成され
たはんだペーストの上に部品を載せ、その後、リフロー
炉内を通って通炉することにより、はんだ付けしてい
た。
2. Description of the Related Art Conventionally, when an electronic component is soldered to a component mounting board, as disclosed in, for example, Japanese Patent Application Laid-Open No.
A component mounting board is prepared by applying a solder paste to the land. Then, the component is placed on the solder paste formed on the component mounting board, and then passed through a reflow furnace to perform soldering.

【0003】ところで、部品搭載基板に部品を搭載して
構成される電子機器は、更なる小型化または機能の複合
化が求められており、これに伴い、搭載部品の配置間隔
も狭ピッチ化が求められている。このような条件下で、
はんだぺ一ストを用いて部品を部品搭載基板にはんだ付
けした場合、ランド上に塗布されたはんだぺ一ストが、
部品搭載時の圧力により、ランドの外周より滲み出し、
隣接ランド間ではんだによるショートが発生してしま
う。また、狭ピッチのランドにはんだぺ一ストを確実に
印刷する技術も必要となってくる。
[0003] By the way, electronic devices constructed by mounting components on a component mounting board are required to be further miniaturized or to have more complex functions, and accordingly, the arrangement intervals of the mounted components are also narrowed. It has been demanded. Under these conditions,
When a component is soldered to a component mounting board using a solder paste, the solder paste applied on the land will
Due to the pressure at the time of component mounting, it oozes out from the outer periphery of the land,
A short circuit due to solder occurs between adjacent lands. In addition, a technique for reliably printing the solder paste on the land with a narrow pitch is also required.

【0004】また、はんだ付けする方法として、はんだ
レベラー法も知られている。はんだレベラー法では、は
んだレベラーで得られるはんだ量が少ない。このため、
基板に電子部品をはんだ付けするとき、はんだぺ一スト
を用いてはんだ金属を供給しなければならない。
[0004] As a soldering method, a solder leveler method is also known. In the solder leveler method, the amount of solder obtained by the solder leveler is small. For this reason,
When soldering electronic components to a substrate, the solder metal must be supplied using a solder paste.

【0005】更に、はんだレベラーで形成されたはんだ
の表面は、凸状となっており、仮にはんだぺ一ストを用
いずフラックス等で電子部品を仮固定した場合、電子部
品が斜めにはんだ付けされる等の不具合を生じる。
[0005] Furthermore, the surface of the solder formed by the solder leveler is convex, and if the electronic component is temporarily fixed with a flux or the like without using a solder paste, the electronic component is obliquely soldered. Troubles such as

【0006】また、ランドを形成する方法として、電気
めっき法があるが、電気めっき法では、電気的に接続さ
れていないランドにはんだ金属膜を形成することが難し
い。
As a method of forming a land, there is an electroplating method. However, in the electroplating method, it is difficult to form a solder metal film on a land that is not electrically connected.

【0007】不導通ランドに電気めっきを施す1つの手
法としては、不導通ランドを、導通ランドに仮に結合さ
せ、電気めっきを行う。別の手法として、不導通ランド
にプローブを接触させて、電気めっきを行う方法も知ら
れている。そして、電気めっきが終了した後に、上述の
結合を、機械的に切断する。しかし、何れの手法も煩雑
である。
One method of electroplating the nonconductive lands is to temporarily connect the nonconductive lands to the conductive lands and perform electroplating. As another method, a method of performing electroplating by bringing a probe into contact with a nonconductive land is also known. Then, after the electroplating is completed, the above-mentioned connection is mechanically cut. However, both methods are complicated.

【0008】はんだめっきに代えて、はんだペースト印
刷法により、不導通ランドにランド膜を形成する手法も
考えられる。しかしながら、表面積が、例えば直径60
μmの微小ランドにはんだぺ一ストを印刷しようとする
と、メタルマスクからはんだぺ一ストが抜けず、表面積
の小さいランドにランドを形成することができない。
Instead of the solder plating, a method of forming a land film on the non-conductive land by a solder paste printing method is also conceivable. However, if the surface area is e.g.
When the solder paste is to be printed on the micro land, the solder paste cannot be removed from the metal mask, and the land cannot be formed on the land having a small surface area.

【0009】[0009]

【発明が解決しようとする課題】本発明の課題は、電気
的に接続されていないランド等の導体パターンに対して
も、電気めっき法を適用してはんだ金属膜を形成し得る
部品搭載基板、及び、その製造方法を提供することであ
る。
An object of the present invention is to provide a component mounting board capable of forming a solder metal film by applying an electroplating method to a conductor pattern such as a land which is not electrically connected. And a method for producing the same.

【0010】本発明のもう一つの課題は、どのような形
状の導体パターンにもはんだ金属膜を形成し得る部品搭
載基板、及び、その製造方法を提供することである。
Another object of the present invention is to provide a component mounting board capable of forming a solder metal film on a conductor pattern of any shape, and a method of manufacturing the same.

【0011】本発明の更にもう一つの課題は、面積の小
さい導体パターンにもはんだ金属膜を設け得る部品搭載
基板、及び、その製造方法を提供することである。
Still another object of the present invention is to provide a component mounting board capable of providing a solder metal film even on a conductor pattern having a small area, and a method of manufacturing the same.

【0012】本発明の更にもう一つの課題は、導体パタ
ーンの配置間隔が狭い場合でも、短絡の恐れなしにはん
だ付けを実行し得る部品搭載基板、及び、その製造方法
を提供することである。
Still another object of the present invention is to provide a component mounting board capable of performing soldering without fear of short-circuiting even when an arrangement interval of conductor patterns is narrow, and a method of manufacturing the same.

【0013】本発明の更にもう一つの課題は、サイドエ
ッチングの極めて小さい導体パターンを有する高信頼度
の部品搭載基板、及び、その製造方法を提供することで
ある。
Still another object of the present invention is to provide a highly reliable component mounting board having a conductor pattern with extremely small side etching, and a method of manufacturing the same.

【0014】[0014]

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る部品搭載基板は、支持基板と、少な
くとも1つの導体パターンとを含む。前記導体パターン
は、第1の金属膜と、第2の金属膜と、はんだ金属膜と
を含む。
In order to solve the above-mentioned problems, a component mounting board according to the present invention includes a support board and at least one conductor pattern. The conductor pattern includes a first metal film, a second metal film, and a solder metal film.

【0015】前記第1の金属膜は、前記支持基板の前記
一面に付着されている。前記第2の金属膜は、無電解め
っき膜であって、前記第1の金属膜の膜厚よりも小さい
膜厚を有して、前記第1の金属膜の上に付着されてい
る。前記はんだ金属膜は、前記第2の金属膜の上に付着
されている。
[0015] The first metal film is attached to the one surface of the support substrate. The second metal film is an electroless plating film, has a thickness smaller than the thickness of the first metal film, and is adhered on the first metal film. The solder metal film is attached on the second metal film.

【0016】上述したように、本発明に係る部品搭載基
板において、導体パターンは、はんだ金属膜を含んでい
る。はんだ金属膜は、第1の金属膜及び第2の金属膜で
構成される積層膜の上に付着されている。はんだ金属膜
は、はんだペーストと異なり、滲みを生じることはな
い。従って、はんだ金属膜を有する導体パターンによれ
ば、導体パターンの配置間隔が狭い場合でも、隣り合う
はんだ金属膜の間で短絡を生じることはない。
As described above, in the component mounting board according to the present invention, the conductor pattern includes the solder metal film. The solder metal film is attached on the laminated film composed of the first metal film and the second metal film. Unlike the solder paste, the solder metal film does not cause bleeding. Therefore, according to the conductor pattern having the solder metal film, even when the interval between the conductor patterns is narrow, no short circuit occurs between the adjacent solder metal films.

【0017】本発明に係る導体パターンは、第1の金属
膜を含む。第1の金属膜は、支持基板の一面に付着され
ている。この第1の金属膜は、Cu箔等の金属箔、また
は、めっき膜によって構成される。
The conductor pattern according to the present invention includes a first metal film. The first metal film is attached to one surface of the support substrate. The first metal film is made of a metal foil such as a Cu foil or a plating film.

【0018】導体パターンは、更に、第2の金属膜を含
んでいる。第2の金属膜は、無電解めっき膜であり、第
1の金属膜の上に付着されている。このように、第1の
金属膜の他に、第2の金属膜を備えることにより、第1
の金属膜を、導体パターンに必要な所定のパターンにパ
ターンニングした後、第1の金属膜の上に、無電解めっ
き法によって、第2の金属膜を形成し、この第2の金属
膜をめっき電源に接続することにより、第2の金属膜の
上に、はんだ金属膜を、めっきによって形成することが
できる。このため、電気的に接続されていない微小パタ
ーンの導体パターンでも、また、どんな形状の導体パタ
ーンでも、はんだ金属膜を設けることができる。
The conductor pattern further includes a second metal film. The second metal film is an electroless plating film, and is attached on the first metal film. As described above, by providing the second metal film in addition to the first metal film, the first metal film is provided.
After patterning the metal film to a predetermined pattern required for the conductor pattern, a second metal film is formed on the first metal film by an electroless plating method, and the second metal film is By connecting to a plating power source, a solder metal film can be formed on the second metal film by plating. For this reason, a solder metal film can be provided on a conductor pattern of a minute pattern that is not electrically connected or a conductor pattern of any shape.

【0019】しかも、第2の金属膜は、膜厚が、第1の
金属膜の膜厚よりも小さいから、第2の金属膜をパター
ンニングするに当って、ケミカルエッチングを適用した
場合、Cu箔またはめっき膜等でなる第1の金属膜をケ
ミカルエッチングする場合よりも、サイドエッチング量
が小さくなる。このため、サイドエッチングのない高信
頼度の導体パターンを有する部品搭載基板を得ることが
できる。
In addition, since the second metal film has a thickness smaller than that of the first metal film, when the second metal film is patterned by chemical etching, The side etching amount is smaller than in the case where the first metal film made of a foil or a plating film is chemically etched. Therefore, it is possible to obtain a component mounting board having a highly reliable conductor pattern without side etching.

【0020】本発明の上記利点については、本発明にお
いて開示される製造方法によって、更に具体的に説明す
る。
The above advantages of the present invention will be more specifically described by the manufacturing method disclosed in the present invention.

【0021】[0021]

【発明の実施の形態】図1は本発明に係る製造方法によ
って製造される部品搭載基板の一例を示す平面図、図2
は図1の2ー2線に沿った拡大断面図である。図示され
た部品搭載基板は、支持基板1と、3つの導体パターン
P1〜P3と、2つの導体パターンP4、P5を有す
る。3つの導体パターンP1〜P3はランドを構成して
いる。支持基板1の内部には、一層または複数層の内部
導体51、52が埋設されている。支持基板1は、有機
絶縁層、無機絶縁層またはそれらの組み合わせによって
構成することができる。一般には、積層構造を有する
が、単層構造であってもよい。支持基板1を構成する有
機絶縁層は、各種合成樹脂材料によって構成され、ガラ
ス繊維等を含むこともある。支持基板1を構成する無機
絶縁層は、各種セラミックス材料、例えば、アルミナ等
によって構成される。
FIG. 1 is a plan view showing an example of a component mounting board manufactured by a manufacturing method according to the present invention.
FIG. 2 is an enlarged sectional view taken along line 2-2 of FIG. The illustrated component mounting board has a support board 1, three conductor patterns P1 to P3, and two conductor patterns P4 and P5. The three conductor patterns P1 to P3 form a land. Inside the support substrate 1, one or more layers of internal conductors 51 and 52 are embedded. The support substrate 1 can be configured by an organic insulating layer, an inorganic insulating layer, or a combination thereof. Generally, it has a laminated structure, but may have a single-layer structure. The organic insulating layer that constitutes the support substrate 1 is made of various synthetic resin materials, and may include glass fibers or the like. The inorganic insulating layer constituting the support substrate 1 is made of various ceramic materials, for example, alumina or the like.

【0022】ランドである導体パターンP1〜P3は、
支持基板1の一面(搭載面)内に形成されている。図示
された導体パターンP1〜P3は3つであるが、その個
数は任意である。1個だけであってもよいし、2個以上
の個数であってもよい。導体パターンP1〜P3は同じ
金属膜構造を有する。図2には、代表的に導体パターン
P3の金属膜構造が例示されている。
The conductor patterns P1 to P3, which are lands,
It is formed in one surface (mounting surface) of the support substrate 1. Although the number of the illustrated conductor patterns P1 to P3 is three, the number is arbitrary. The number may be only one or two or more. The conductor patterns P1 to P3 have the same metal film structure. FIG. 2 exemplarily shows a metal film structure of the conductor pattern P3.

【0023】図2を参照すると、導体パターンP3は、
第1の金属膜211と、第2の金属膜212と、はんだ
金属膜31とを有する。第1の金属膜211は、金属箔
またはめっき膜として構成され、支持基板1の表面に付
着されている。金属箔の典型例はCu箔貼り基板を用い
た場合のCu箔である。めっき膜の典型例は無電解めっ
き法によるCuめっき膜である。めっき膜を得る場合
は、めっき処理の施される支持基板1の表面を粗面化す
ることが好ましい。めっき膜厚が不足する場合等には、
無電解めっき膜の上に、更に電解めっき(電気めっき)
を施すことができる。
Referring to FIG. 2, the conductor pattern P3 is
It has a first metal film 211, a second metal film 212, and a solder metal film 31. The first metal film 211 is configured as a metal foil or a plating film, and is attached to the surface of the support substrate 1. A typical example of the metal foil is a Cu foil when a Cu foil-bonded substrate is used. A typical example of the plating film is a Cu plating film formed by an electroless plating method. When obtaining a plating film, it is preferable to roughen the surface of the support substrate 1 on which the plating process is performed. If the plating film thickness is insufficient,
Electroless plating (electroplating) on the electroless plating film
Can be applied.

【0024】第2の金属膜212は、無電解めっき膜で
あって、第1の金属膜211の上に付着されている。第
2の金属膜212は、第1の金属膜211がCu箔でな
る場合、Cu膜であることが好ましい。この第2の金属
膜212は、膜厚が第1の金属膜211の膜厚よりも小
さい。具体的には、Cu箔でなる第1の金属膜211の
膜厚が9〜18μmであるとき、第2の金属膜212
は、膜厚が0.3〜5μmの範囲に設定される。
The second metal film 212 is an electroless plating film, and is attached on the first metal film 211. When the first metal film 211 is made of Cu foil, the second metal film 212 is preferably a Cu film. The thickness of the second metal film 212 is smaller than the thickness of the first metal film 211. Specifically, when the thickness of the first metal film 211 made of Cu foil is 9 to 18 μm, the second metal film 212
Is set to a thickness in the range of 0.3 to 5 μm.

【0025】はんだ金属膜31は、第2の金属膜212
に対する密着強度が良好で、かつ、はんだ付け性の良好
な膜構造を有する。具体例として、図示されたはんだ金
属膜31は、第1のめっき膜311と、第2のめっき膜
312とを含む。第1のめっき膜311は、第2の金属
膜212にに密着している。このような第1のめっき膜
311は、Niめっき膜として形成することができる。
The solder metal film 31 is a second metal film 212
And has a film structure with good solderability. As a specific example, the illustrated solder metal film 31 includes a first plating film 311 and a second plating film 312. The first plating film 311 is in close contact with the second metal film 212. Such a first plating film 311 can be formed as a Ni plating film.

【0026】第2のめっき膜312は、主として、はん
だ付け性を確保するために備えられる。具体的には、C
u、Bi、Pb、ZnまたはAgから選択された少なく
とも一種と、Snとの合金膜を含むことができる。
The second plating film 312 is provided mainly for ensuring solderability. Specifically, C
An alloy film of Sn and at least one selected from u, Bi, Pb, Zn or Ag can be included.

【0027】導体パターンP4、P5も、導体パターン
P1〜P3と同様の金属膜、及び、積層膜構造とするこ
とができる。例えば、導体パターンP4を例に取ると、
図2に図示されているように、第1の金属膜221と、
第2の金属膜222と、はんだ金属膜32とを有する。
第1の金属膜221は、Cu箔で構成され、支持基板1
の表面に付着されている。第2の金属膜222はNi等
の無電解めっき膜である。
The conductor patterns P4 and P5 can also have the same metal film and laminated film structure as the conductor patterns P1 to P3. For example, taking the conductor pattern P4 as an example,
As shown in FIG. 2, a first metal film 221 is provided.
It has a second metal film 222 and a solder metal film 32.
The first metal film 221 is made of Cu foil,
Is attached to the surface. The second metal film 222 is an electroless plating film of Ni or the like.

【0028】はんだ金属膜32は、第2の金属膜222
に対する密着強度が良好で、かつ、はんだ付け性の良好
な膜構造を有する。図示されたはんだ金属膜32は、第
1のめっき膜321と、第2のめっき膜322を含む。
第1のめっき膜321は、Ni膜によって構成すること
ができる。第1のめっき膜321は、第2の金属膜22
2に密着している。このような第1のめっき膜321
は、Niめっき膜として形成することができる。
The solder metal film 32 is a second metal film 222
And has a film structure with good solderability. The illustrated solder metal film 32 includes a first plating film 321 and a second plating film 322.
The first plating film 321 can be composed of a Ni film. The first plating film 321 is formed on the second metal film 22.
Close contact with 2. Such a first plating film 321
Can be formed as a Ni plating film.

【0029】第2のめっき膜322は、主として、はん
だ付け性を確保するために備えられる。具体的には、C
u、Bi、Pb、ZnまたはAgから選択された少なく
とも一種と、Snとの合金めっき膜を含むことができ
る。導体パターンP4、P5において、はんだ金属膜3
2のそれぞれは、その平面積が導体パターンP4、P5
の平面積よりも小さく形成されていてもよい。導体パタ
ーンP4、P5の個数、配置及びパターンは任意であ
る。
The second plating film 322 is provided mainly for ensuring solderability. Specifically, C
An alloy plating film of Sn and at least one selected from u, Bi, Pb, Zn or Ag can be included. In the conductor patterns P4 and P5, the solder metal film 3
2 has conductor areas P4, P5
May be formed smaller than the plane area of. The number, arrangement and pattern of the conductor patterns P4 and P5 are arbitrary.

【0030】はんだ金属膜31、32は、図2に示すよ
うに、何れも、表面のほぼ全面が、支持基板1の一面
(搭載面)に対してほぼ平行な平坦面となっている。は
んだ金属膜31、32の膜厚は、35〜80μmの範
囲、特に好ましくは、35μm以上で60μm以下の範
囲にある。
As shown in FIG. 2, almost the entire surface of each of the solder metal films 31 and 32 is a flat surface substantially parallel to one surface (mounting surface) of the support substrate 1. The thickness of the solder metal films 31 and 32 is in a range of 35 to 80 μm, particularly preferably in a range of 35 μm or more and 60 μm or less.

【0031】図示された部品搭載基板は、更に、保護膜
4を有する。保護膜4は、支持基板1の搭載面上に形成
され、導体パターンP1〜P3、及び、導体パターンP
4、P5の周囲に生じるスペースを埋めている。保護膜
4は、この種の部品搭載基板において多用されているレ
ジストによって構成することができる。
The illustrated component mounting board further has a protective film 4. The protective film 4 is formed on the mounting surface of the support substrate 1, and has conductor patterns P1 to P3 and conductor patterns P
4. The space generated around P5 is filled. The protective film 4 can be made of a resist that is frequently used in this type of component mounting board.

【0032】上述した部品搭載基板は、はんだ金属膜3
1、32を用いているので、チップ部品、回路モジュー
ルまたは集積回路部品等の電子部品を、導体パターンP
1〜P3、及び、導体パターンP4、P5に搭載する場
合、電子部品は、固体であるはんだ金属膜31、32の
上に搭載されることになる。このため、リフロー炉へ通
炉する前に、はんだ金属膜31、32が電子部品の搭載
圧力を受けたとしても、はんだ金属成分が、導体パター
ンP1〜P3、及び、導体パターンP4、P5の外側に
滲み出すことはない。したがって、狭小化された配置間
隔で隣接する部品の端子電極間または部品搭載基板上の
導体パターンP1〜P3、及び、導体パターンP4、P
5間等が、滲み出したはんだ金属成分によって短絡され
ることはないし、回路短絡による不良を発生することも
ない。はんだ金属膜31、32と電子部品との間にはフ
ラックスが付与されるが、フラックスの滲み出しは回路
短絡を生じない。このため、搭載部品間隔を従来よりも
縮小できる。また、電子部品の小型化、端子電極間隔の
縮小化に寄与できる。
The above-mentioned component mounting board is composed of the solder metal film 3
1 and 32, electronic components such as a chip component, a circuit module or an integrated circuit component are connected to the conductor pattern P
When the electronic components are mounted on 1 to P3 and the conductor patterns P4 and P5, the electronic components are mounted on the solid solder metal films 31 and 32. For this reason, even if the solder metal films 31 and 32 receive the mounting pressure of the electronic components before passing through the reflow furnace, the solder metal components are not in contact with the conductor patterns P1 to P3 and the outside of the conductor patterns P4 and P5. Does not seep into Therefore, the conductor patterns P1 to P3 and the conductor patterns P4 and P4 between the terminal electrodes of the components adjacent to each other at the reduced arrangement interval or on the component mounting board.
There is no short circuit between the five parts due to the exuded solder metal component, and no failure due to a short circuit occurs. Flux is applied between the solder metal films 31 and 32 and the electronic component, but oozing of the flux does not cause a short circuit. For this reason, the space between the mounted components can be reduced as compared with the related art. In addition, it can contribute to miniaturization of electronic components and reduction of the interval between terminal electrodes.

【0033】導体パターンは、更に、第2の金属膜21
2、222を含んでいる。この第2の金属膜212、2
22は、無電解めっき膜であり、第1の金属膜211、
221の上に付着されている。このように、第1の金属
膜211、221の他に、第2の金属膜212、222
を備えることにより、第1の金属膜221、221を、
導体パターンに必要な所定のパターンにパターンニング
した後、第1の金属膜211、221の上に、無電解め
っき法によって、第2の金属膜212、222を形成
し、この第2の金属膜212、222をめっき電源に接
続することにより、第2の金属膜212、222の上
に、はんだ金属膜31、32を、めっきによって形成す
ることができる。このため、電気的に接続されていない
微小パターンの導体パターンでも、また、どんな形状の
導体パターンでも、はんだ金属膜を設けることができ
る。
The conductor pattern further includes a second metal film 21
2,222. This second metal film 212,2
Reference numeral 22 denotes an electroless plating film, and a first metal film 211,
221. Thus, in addition to the first metal films 211 and 221, the second metal films 212 and 222
By providing the first metal films 221 and 221,
After patterning into a predetermined pattern required for the conductor pattern, second metal films 212 and 222 are formed on the first metal films 211 and 221 by an electroless plating method. By connecting the 212 and 222 to a plating power source, the solder metal films 31 and 32 can be formed on the second metal films 212 and 222 by plating. For this reason, a solder metal film can be provided on a conductor pattern of a minute pattern that is not electrically connected or a conductor pattern of any shape.

【0034】しかも、第2の金属膜212、222は、
膜厚が、第1の金属膜211、221の膜厚よりも小さ
いから、無電解めっき法によって、支持基板1及び第1
の金属膜211、221の全面に付着された無電解めっ
き膜を、パターンニングして、第2の金属膜212、2
22を得るに当り、ケミカルエッチングを適用した場
合、Cu箔等でなる第1の金属膜211、221をケミ
カルエッチングする場合よりも、サイドエッチング量が
小さくなる。このため、サイドエッチングのない高信頼
度の導体パターンを有する部品搭載基板を得ることがで
きる。
In addition, the second metal films 212 and 222
Since the film thickness is smaller than the film thicknesses of the first metal films 211 and 221, the support substrate 1 and the first
The electroless plating films attached to the entire surfaces of the metal films 211 and 221 are patterned to form second metal films 212 and
When chemical etching is applied to obtain 22, the side etching amount is smaller than when the first metal films 211 and 221 made of Cu foil or the like are chemically etched. Therefore, it is possible to obtain a component mounting board having a highly reliable conductor pattern without side etching.

【0035】上述したように、導体パターンP1〜P3
及び導体パターンP4、P5をはんだ金属膜31、32
によって構成しなければならないため、特に、ランドと
なる導体パターンP1〜P3の形成に困難性を伴う。即
ち、部品搭載基板に搭載される部品の配置間隔の狭ピッ
チ化及び搭載部品の小型化が進展するにつれて、導体パ
ターンP1〜P3の直径が小さくなり、はんだ金属膜3
1を有する導体パターンP1〜P3を形成するに当っ
て、電気めっきのためのプローブを接触させる面積を確
保することが困難になる。
As described above, the conductor patterns P1 to P3
And the conductor patterns P4, P5 are connected to the solder metal films 31, 32.
In particular, it is difficult to form the conductor patterns P1 to P3 serving as lands. That is, as the pitch between the components mounted on the component mounting board and the miniaturization of the mounted components progress, the diameter of the conductor patterns P1 to P3 decreases and the solder metal film 3
In forming the conductor patterns P1 to P3 having the number 1, it is difficult to secure an area for contacting a probe for electroplating.

【0036】ランドを構成する導体パターンP1〜P3
が、例えば、支持基板1の内部に埋設された内部導体5
1、52に電気的に接続されていて、内部導体51、5
2を介してめっき用電源に接続できる構造であれば、め
っきをすることはできる。しかし、実際には、図1及び
図2を参照して説明した導体パターンの配置において、
導体パターンP1〜P3の一部または全部が、他の回路
要素、例えば、支持基板1の内部または表面に形成され
る導体パターンとは導通されておらず(不導通)、独立
したランドとなっていることがある。
Conductor patterns P1 to P3 forming lands
Are, for example, internal conductors 5 embedded in the support substrate 1.
1, 52, and are electrically connected to the inner conductors 51, 5
If the structure can be connected to a power supply for plating via the second electrode 2, plating can be performed. However, actually, in the arrangement of the conductor patterns described with reference to FIGS.
Some or all of the conductor patterns P1 to P3 are not electrically connected (disconnected) to other circuit elements, for example, conductor patterns formed inside or on the surface of the support substrate 1, and become independent lands. May be.

【0037】例えば、集積回路部品等においては、多数
備えられた端子のうちの幾つかは、回路的には接続不要
(いわゆる浮いた状態)となることがある。このような
場合でも、接続不要端子のために、不導通の導体パター
ンを用意し、その不導通の導体パターンに、集積回路部
品の接続端子をはんだ付けすることにより、機械的接続
強度及びその信頼性を確保するのが一般的である。この
ような不導通の導体パターンに対しては、めっきをする
ことが困難である。
For example, in an integrated circuit component or the like, some of a large number of terminals may not need to be connected in a circuit (so-called floating state). Even in such a case, a non-conductive conductor pattern is prepared for the connection unnecessary terminal, and the connection terminal of the integrated circuit component is soldered to the non-conductive conductor pattern, so that the mechanical connection strength and its reliability are improved. It is common to ensure the nature. It is difficult to plate such a nonconductive pattern.

【0038】本発明は、このような困難性を克服するの
に有効な製造方法を開示する。以下に、図面を参照して
説明する。
The present invention discloses a manufacturing method effective to overcome such difficulties. Hereinafter, description will be made with reference to the drawings.

【0039】図3〜図13は本発明に係る基板の製造方
法を示す図である。まず、図3に示すように、予め、支
持基板1の一面に第1の金属膜200を付着させた部品
搭載基板を用意する。支持基板1としては、片面または
両面に、第1の金属膜200となるCu箔を加熱圧着し
たCu箔貼り基板を用いることができる。第1の金属膜
200は支持基板1の一面または両面のほぼ全面に形成
される。
3 to 13 are views showing a method for manufacturing a substrate according to the present invention. First, as shown in FIG. 3, a component mounting board in which the first metal film 200 is attached to one surface of the support board 1 is prepared in advance. As the support substrate 1, a Cu foil-bonded substrate in which a Cu foil serving as the first metal film 200 is heat-pressed on one or both surfaces can be used. The first metal film 200 is formed on substantially one or both surfaces of the support substrate 1.

【0040】第1の金属膜200は、めっき膜として構
成されていてもよい。この場合には、支持基板1の表面
を粗面化した後、無電解めっき法によってCuめっき膜
を形成し、第1の金属膜200とする。めっき膜厚が不
足する場合等には、無電解めっき膜の上に、更に電解め
っき(電気めっき)を施すことができる。
The first metal film 200 may be configured as a plating film. In this case, after the surface of the support substrate 1 is roughened, a Cu plating film is formed by an electroless plating method to form a first metal film 200. In the case where the plating film thickness is insufficient, electrolytic plating (electroplating) can be further performed on the electroless plating film.

【0041】そして、図4に示すように、支持基板1の
一面に設けられた第1の金属膜200の上に、電気絶縁
性レジスト膜41を形成する。レジスト膜41は、図1
の導体パターンP3及び導体パターンP4を形成すべき
位置において、導体パターンP3及び導体パターンP4
に対応したパターンとして形成される。
Then, as shown in FIG. 4, an electrically insulating resist film 41 is formed on the first metal film 200 provided on one surface of the support substrate 1. The resist film 41 is formed as shown in FIG.
In the position where the conductor pattern P3 and the conductor pattern P4 are to be formed, the conductor pattern P3 and the conductor pattern P4
Is formed as a pattern corresponding to.

【0042】このレジスト膜41は抜きパターンP20
を有する。図示はされていないが、レジスト膜41は、
他の導体パターンP1、P2及び導体パターンP5に対
応するパターン、及び、抜きパターンをも有する。この
ようなレジスト膜41は、フォトレジストを、フォトリ
ソグラフィ工程によってパターンニングすることによっ
て形成することができるし、印刷等の手段によって形成
することもできる。レジスト膜41のためのレジスト材
料の具体例としては、PERー20TR3227(太陽
インキ製造社製)を挙げることができる。このレジスト
材料を用いた場合は、90℃の温度で、15分間加熱す
る。
This resist film 41 is formed by removing the pattern P20.
Having. Although not shown, the resist film 41 is
It also has a pattern corresponding to the other conductor patterns P1, P2 and the conductor pattern P5, and a blank pattern. Such a resist film 41 can be formed by patterning a photoresist by a photolithography process, or can be formed by means such as printing. Specific examples of the resist material for the resist film 41 include PER-20TR3227 (manufactured by Taiyo Ink Mfg. Co., Ltd.). When this resist material is used, it is heated at a temperature of 90 ° C. for 15 minutes.

【0043】次に、図5に示すように、第1のレジスト
膜41の抜きパターンP20内にある第1の金属膜20
0をエッチングする。これにより、導体パターンP3の
ための第1の金属膜211、及び、導体パターンP4の
ための第1の金属221が所定の形状にパターンニング
される。第1の金属膜200のエッチングは、アルカリ
エッチング液を用いて行うことができる。具体例として
は、メルテックス社製Aプロセス浴を挙げることができ
る。
Next, as shown in FIG. 5, the first metal film 20 in the pattern P20 for removing the first resist film 41 is formed.
Etch 0. Thus, the first metal film 211 for the conductor pattern P3 and the first metal 221 for the conductor pattern P4 are patterned into a predetermined shape. The etching of the first metal film 200 can be performed using an alkaline etchant. A specific example is an A process bath manufactured by Meltex Corporation.

【0044】次に、第1のレジスト膜41を除去し、図
6に示すように、第1の金属膜41の除去された抜きパ
ターンP20を、第2のレジスト膜42によって埋め
る。第2のレジスト膜42は、表面が第1の金属膜21
1の表面とほぼ同一の面(面一)を構成するように形成
する。第2のレジスト膜42のためのレジスト材料の具
体例としては、PERー20TR3227(太陽インキ
製造社製)を挙げることができる。このレジスト材料を
用いた場合は、90℃の温度で、15分間加熱する。
Next, the first resist film 41 is removed, and the removed pattern P20 from which the first metal film 41 has been removed is filled with a second resist film 42 as shown in FIG. The surface of the second resist film 42 is the first metal film 21.
1 is formed so as to constitute substantially the same surface (the same surface) as the surface of the first substrate. As a specific example of the resist material for the second resist film 42, PER-20TR3227 (manufactured by Taiyo Ink Manufacturing Co., Ltd.) can be given. When this resist material is used, it is heated at a temperature of 90 ° C. for 15 minutes.

【0045】次に、図7に示すように、第1の金属膜2
11及び第2のレジスト膜42の表面に、無電解めっき
法によって第2の金属膜230を形成する。第2の金属
膜230は、Cuの無電解めっき膜として形成すること
ができる。第2の金属膜230の膜厚は、第1の金属膜
200の膜厚9〜18μmよりも薄い0.3〜5μm程
度が好ましい。
Next, as shown in FIG. 7, the first metal film 2
A second metal film 230 is formed on the surfaces of the first and second resist films 42 by an electroless plating method. The second metal film 230 can be formed as a Cu electroless plating film. The thickness of the second metal film 230 is preferably about 0.3 to 5 μm, which is smaller than the thickness of the first metal film 200 of 9 to 18 μm.

【0046】次に、図8に示すように、第2の金属膜2
30の表面上であって、第2のレジスト膜42の上方
に、第3のレジスト膜43を形成する。第3のレジスト
膜43は第1の金属膜211、221の上方に抜きパタ
ーンP3、P4を有している。抜きパターンP3、P4
は、図1、2の導体パターンP3、P4の形状及び位置
に一致する。図示はされていないが、図1、2の導体パ
ターンP1、P2、P5の形状及び位置に一致する抜き
パターンも形成される。
Next, as shown in FIG. 8, the second metal film 2
A third resist film 43 is formed on the surface of 30 and above the second resist film 42. The third resist film 43 has punched patterns P3 and P4 above the first metal films 211 and 221. Punched pattern P3, P4
Corresponds to the shapes and positions of the conductor patterns P3 and P4 in FIGS. Although not shown, a cutout pattern that matches the shape and position of the conductor patterns P1, P2, and P5 in FIGS. 1 and 2 is also formed.

【0047】次に、図9に示すように、第2の金属膜2
30の上において、抜きパターンP3、P4内に、めっ
きにより、第1のめっき膜311、321を形成する。
第1のめっき膜311、321は、Niめっき膜であ
り、例えば2μmの膜厚となるように、第2の金属膜2
30の上に付着させる。第2の金属膜230は、支持基
板1の一面のほぼ全面に形成されているので、第1のめ
っき膜311、321をめっきプロセスによって形成す
る場合、第2の金属膜230をめっき電源に接続するこ
とができる。従って、第1のめっき膜311、321
を、めっきによって形成するのに、何ら障害がない。
Next, as shown in FIG. 9, the second metal film 2
The first plating films 311 and 321 are formed by plating on the cut patterns P3 and P4.
The first plating films 311 and 321 are Ni plating films, and have a thickness of, for example, 2 μm.
Adhere on 30. Since the second metal film 230 is formed on almost the entire surface of the support substrate 1, when the first plating films 311 and 321 are formed by a plating process, the second metal film 230 is connected to a plating power source. can do. Therefore, the first plating films 311 and 321
Are not hindered by plating.

【0048】次に、図10に示すように、抜きパターン
P3、P4内にある第1のめっき膜311、321の上
に、めっきにより、第2のめっき膜312、322を形
成する。第2のめっき膜312、322は、例えば50
μmの膜厚となるように、第1のめっき膜311、32
1の上に付着させる。第1のめっき膜311、321は
第2の金属膜230の上に付着されているので、第2の
めっき膜312、322をめっきプロセスによって形成
する場合も、第2の金属膜230をめっき電源に接続す
ることができる。従って、第2のめっき膜312、32
2を、めっきによって形成するのにも、何ら障害がな
い。
Next, as shown in FIG. 10, second plating films 312 and 322 are formed by plating on the first plating films 311 and 321 in the removal patterns P3 and P4. The second plating films 312 and 322 are, for example, 50
The first plating films 311, 32 are formed to have a thickness of μm.
1 on top. Since the first plating films 311 and 321 are attached on the second metal film 230, even when the second plating films 312 and 322 are formed by a plating process, the second metal film 230 is connected to a plating power source. Can be connected to Therefore, the second plating films 312, 32
There is no obstacle in forming 2 by plating.

【0049】第2のめっき膜312、322は、既に述
べたように、Cu、Bi、Pb、ZnまたはAgから選
択された少なくとも一種と、Snとの合金めっき膜を含
むことができる。これにより、第1のめっき膜311及
び第2のめっき膜312を含むはんだ金属膜31と、第
1のめっき膜321及び第2のめっき膜322を含むは
んだ金属膜32が形成される。はんだ金属膜31、32
の膜厚は、前述したように、35〜80μmの範囲、特
に好ましくは、35μm以上で60μm以下の範囲に設
定する。
As described above, the second plating films 312 and 322 can include an alloy plating film of at least one selected from Cu, Bi, Pb, Zn or Ag, and Sn. Thereby, the solder metal film 31 including the first plating film 311 and the second plating film 312 and the solder metal film 32 including the first plating film 321 and the second plating film 322 are formed. Solder metal films 31, 32
As described above, the film thickness is set in the range of 35 to 80 μm, particularly preferably in the range of 35 μm or more and 60 μm or less.

【0050】この後、図11に示すように、第3のレジ
スト膜43を除去する。第3のレジスト膜43として、
PERー20TR3227(太陽インキ製造社製)を用
いた場合の除去処理は、サンプルを5%NaOH浴中に
浸漬し、50℃で、3分間、静止状態で保持することに
より行う。
Thereafter, as shown in FIG. 11, the third resist film 43 is removed. As the third resist film 43,
The removal treatment using PER-20TR3227 (manufactured by Taiyo Ink Mfg. Co., Ltd.) is performed by immersing the sample in a 5% NaOH bath and keeping it at 50 ° C. for 3 minutes in a stationary state.

【0051】次に、第3のレジスト膜43を除去した
後、第2の金属膜230のうち、はんだ金属膜31、3
2の下に位置する部分を残して、第2の金属膜230を
選択的にエッチングする。
Next, after removing the third resist film 43, the solder metal films 31, 3 of the second metal film 230 are removed.
The second metal film 230 is selectively etched except for a portion located below the second metal film 230.

【0052】図12は第2の金属膜230を選択的にエ
ッチングした後の状態を示す図である。図12に示すよ
うに、第1の金属膜211、第2の金属膜212、第1
のめっき膜311及び第2のめっき膜312の積層膜構
造を有する導体パターンP3と、金属膜22、第1のめ
っき膜321及び第2のめっき膜322の積層膜構造を
有する導体パターンP4とが形成される。図示はされて
いないが、図1に図示された導体パターンP1、P2及
び導体パターンP5も、導体パターンP3及び導体パタ
ーンP4と同じ積層膜構造として、同時に形成される。
FIG. 12 is a view showing a state after the second metal film 230 has been selectively etched. As shown in FIG. 12, a first metal film 211, a second metal film 212,
And a conductor pattern P4 having a laminated film structure of the metal film 22, the first plating film 321 and the second plating film 322, and a conductive pattern P3 having a laminated film structure of the plating film 311 and the second plating film 312. It is formed. Although not shown, the conductor patterns P1, P2 and the conductor pattern P5 shown in FIG. 1 are simultaneously formed as the same laminated film structure as the conductor pattern P3 and the conductor pattern P4.

【0053】第2の金属膜230のエッチングは、Cu
に対して選択性エッチングを示すアルカリエッチング液
を用いて行うことができる。具体例としては、メルテッ
クス社製Aプロセス浴を挙げることができる。
The etching of the second metal film 230 is performed by using Cu
The etching can be performed using an alkaline etching solution that exhibits selective etching with respect to the above. A specific example is an A process bath manufactured by Meltex Corporation.

【0054】この後、図13に図示するように、導体パ
ターンP1〜P3、導体パターンP4、P5の周りに保
護膜44を形成することにより、図1、図2に示したよ
うな部品搭載基板が得られる。次に、実施例について説
明する。
Thereafter, as shown in FIG. 13, a protective film 44 is formed around the conductor patterns P1 to P3 and the conductor patterns P4 and P5, so that the component mounting board as shown in FIGS. Is obtained. Next, examples will be described.

【0055】<実施例1>まず、図3に示したように、
内部導体層51、52を有する両面Cu箔貼り支持基板
1を入手し、図4に示したように、支持基板1の一面に
設けられた第1の金属膜200の上に、電気絶縁性を有
する第1のレジスト膜41を形成した。
Embodiment 1 First, as shown in FIG.
A support substrate 1 having a double-sided Cu foil and having internal conductor layers 51 and 52 is obtained, and as shown in FIG. 4, an electric insulating property is formed on a first metal film 200 provided on one surface of the support substrate 1. A first resist film 41 having the same was formed.

【0056】次に、図6にしたように、第1のレジスト
膜41及び第1の金属膜200の上に、第2のレジスト
膜膜42を形成した。第2のレジスト膜膜42のための
レジスト材料としては、PER−20TR3227(太
陽インキ製造社製)を用いた。
Next, as shown in FIG. 6, a second resist film 42 was formed on the first resist film 41 and the first metal film 200. As a resist material for the second resist film 42, PER-20TR3227 (manufactured by Taiyo Ink Mfg. Co., Ltd.) was used.

【0057】次に、第1のレジスト膜41を剥離し、図
6に示すように、第1の金属膜41の除去された抜きパ
ターンP20を、第2のレジスト膜42によって埋め
た。第2のレジスト膜42のためのレジスト材料として
は、PERー20TR3227(太陽インキ製造社製)
を用い、90℃の温度で、15分間加熱した。
Next, the first resist film 41 was peeled off, and the removed pattern P20 from which the first metal film 41 was removed was filled with a second resist film 42 as shown in FIG. As a resist material for the second resist film 42, PER-20TR3227 (manufactured by Taiyo Ink Manufacturing Co., Ltd.)
And heated at a temperature of 90 ° C. for 15 minutes.

【0058】次に、図7に示すように、第1の金属膜2
11及び第2のレジスト膜42の表面に、無電解めっき
法によって、Cu無電解めっき膜でなる第2の金属膜2
30を形成した。第2の金属膜230の膜厚は0.3μ
mとした。
Next, as shown in FIG. 7, the first metal film 2
The second metal film 2 made of a Cu electroless plating film is formed on the surfaces of the first and second resist films 42 by an electroless plating method.
No. 30 was formed. The thickness of the second metal film 230 is 0.3 μm.
m.

【0059】次に、図8に示すように、第2の金属膜2
30の表面上であって、第2のレジスト膜42の上方
に、第3のレジスト膜43を形成した。第3のレジスト
膜43は第1の金属膜211、221の上方に、導体パ
ターンP1〜P5のパターン及び位置に対応する抜きパ
ターンP1〜P5が生じるようにパターニングした。第
3のレジスト膜43のためのレジスト材料としては、P
ER−20TR3227(太陽インキ製造社製)を用
い、はんだ金属膜厚みに一致する50μmとした。
Next, as shown in FIG. 8, the second metal film 2
A third resist film 43 was formed on the surface of the substrate 30 and above the second resist film. The third resist film 43 was patterned so as to form punched patterns P1 to P5 corresponding to the patterns and positions of the conductor patterns P1 to P5 above the first metal films 211 and 221. As a resist material for the third resist film 43, P
ER-20TR3227 (manufactured by Taiyo Ink Mfg. Co., Ltd.) was used, and the thickness was set to 50 μm corresponding to the solder metal film thickness.

【0060】次に、図9に示したように、抜きパターン
P3、P4内に、電気めっき法により、第1のめっき膜
311、321を形成した。Niめっき膜厚は2μmと
した。Niめっき膜厚は、リフローはんだ付け時に導体
パターンのCuが、接合用皮膜(Sn及びSn合金皮
膜)に拡散しない程度の膜厚でよい。
Next, as shown in FIG. 9, first plating films 311 and 321 were formed in the punched patterns P3 and P4 by electroplating. The Ni plating film thickness was 2 μm. The Ni plating film thickness may be such a thickness that Cu of the conductor pattern does not diffuse into the joining film (Sn and Sn alloy film) during reflow soldering.

【0061】次に、図10に示したように、抜きパター
ンP3、P4内にある第1のめっき膜311、321の
上に、電気めっき法により、第2のめっき膜312、3
22を形成した。めっき浴としては、石原薬品製のSn
−Bi(Bi3%)浴を用いた。電流密度は、5A/d
2とした。Sn−Biめっきの膜厚は、めっき中に膜
厚を確認しながら、最終膜厚が50μmになるように調
整した。
Next, as shown in FIG. 10, the second plating films 312, 312, 312, 312 are formed on the first plating films 311, 321 in the removal patterns P3, P4 by electroplating.
No. 22 was formed. As a plating bath, Sn manufactured by Ishihara Chemical Co., Ltd. was used.
A Bi (Bi 3%) bath was used. The current density is 5 A / d
It was m 2. The thickness of the Sn-Bi plating was adjusted so that the final thickness was 50 μm while checking the thickness during plating.

【0062】次に、図11に示したように、第3のレジ
スト膜膜43を除去した。剥離液として、5%のNaO
H浴を用いた。実施例で用いられたPERー20TR3
227(太陽インキ製造社製)は、SnおよびSn合金
浴の電解浴で膨潤しない。但し、NaOH浴で除去で
き、同品質のパターンを形成できるレジストであれば、
品名は問わない。
Next, as shown in FIG. 11, the third resist film 43 was removed. 5% NaO as stripper
An H bath was used. PER-20TR3 used in Examples
227 (manufactured by Taiyo Ink Mfg. Co., Ltd.) does not swell in electrolytic baths of Sn and Sn alloy baths. However, if the resist can be removed in a NaOH bath and a pattern of the same quality can be formed,
The product name does not matter.

【0063】次に、図12に図示したように、第3のレ
ジスト膜膜43を除去する。これにより、Cu無電解め
っき膜でなる第2の金属膜23が露出する。そこで、C
u無電解めっき膜でなる第2の金属膜230をアルカリ
エッチングした。具体的には、メルテックス社製のAプ
ロセス浴を用いた。
Next, as shown in FIG. 12, the third resist film 43 is removed. Thereby, the second metal film 23 made of the Cu electroless plating film is exposed. So, C
u The second metal film 230 made of an electroless plating film was alkali-etched. Specifically, a process A bath manufactured by Meltex was used.

【0064】最後に、図13に示したように、保護膜を
43を形成した。保護膜43は、PSR−4400(太
陽インキ製造社製)を用い、Sn−Bi層を覆わないよ
うに形成した。
Finally, as shown in FIG. 13, a protective film 43 was formed. The protective film 43 was formed using PSR-4400 (manufactured by Taiyo Ink Mfg. Co., Ltd.) so as not to cover the Sn-Bi layer.

【0065】<実装例1>実施例1により作成した基板
の導体パターン上に、一般的に使用されているロジンフ
ラックスを、印刷法にて形成し、電子部品を搭載した。
その後、リフロー炉内を通炉させ、基板の導体パターン
上に電子部品を接合した。基板上に電気めっき法にて形
成した、Sn−Bi合金層と電子部品の端子電極とは、
ロジンフラックスを介して、良好な状態で接合された。
<Mounting Example 1> A commonly used rosin flux was formed on a conductor pattern of a substrate prepared in Example 1 by a printing method, and electronic components were mounted.
Thereafter, the electronic components were joined on the conductor pattern of the substrate by passing through a reflow oven. The Sn—Bi alloy layer formed on the substrate by the electroplating method and the terminal electrode of the electronic component are:
Bonded in good condition via rosin flux.

【0066】<実装例2>実施例1にて作成した基板上
に、エポキシ樹脂およびカルボン酸から構成したフラッ
クスを用い、基板の導体パターン上にスクリーン印刷法
により塗布し、電子部品を搭載した。その後、リフロー
炉内を通炉させ、基板の導体パターン上に電子部品を接
合した。基板上に電気めっき法にて形成したSn−Bi
合金層と電子部品の端子電極とは、エポキシ樹脂および
カルボン酸を含むフラックスを介して、良好な状態で接
合された。フラックスとしては、(ビスフェノールA樹
脂/無水フタル酸)を質量比1対1で混合し、溶剤を1
0質量%添加したものを使用した。
<Mounting Example 2> A flux composed of an epoxy resin and a carboxylic acid was applied on the substrate prepared in Example 1 by a screen printing method on a conductive pattern of the substrate, and electronic components were mounted. Thereafter, the electronic components were joined on the conductor pattern of the substrate by passing through a reflow oven. Sn-Bi formed on the substrate by electroplating
The alloy layer and the terminal electrode of the electronic component were joined in a good state via a flux containing an epoxy resin and a carboxylic acid. As the flux, (bisphenol A resin / phthalic anhydride) was mixed at a mass ratio of 1: 1 and the solvent was 1
What added 0 mass% was used.

【0067】実装例2の電子部品実装法と、従来のはん
だぺ一ストを用いた実装法において、隣接部品間隔毎の
部品間ショート率を比較した。隣接部品間隔は、30
0、200、150、100μmの4水準で行なった。
結果を図14に示す。
In the electronic component mounting method of mounting example 2 and a conventional mounting method using a solder paste, the short-circuiting ratio between components at each interval between adjacent components was compared. Adjacent parts spacing is 30
The test was performed at four levels of 0, 200, 150, and 100 μm.
FIG. 14 shows the results.

【0068】従来のはんだぺ一スト印刷法で作成した部
品搭載実装基板では、はんだぺ一スト上に電子部品を搭
載した際、はんだぺ一ストが電子部品の搭載圧力で滲み
だし、隣接部品問でショートが発生した。隣接部品間隔
を200μm以下にすることができなかった。実装例2
の実装方法では、隣接部品間隔100μmにおいても隣
接部品とのショートは発生しなかった。
In a component mounting board prepared by the conventional solder paste printing method, when an electronic component is mounted on the solder paste, the solder paste bleeds out due to the mounting pressure of the electronic component, and an adjacent component may be damaged. Short circuit occurred. The distance between adjacent parts could not be reduced to 200 μm or less. Implementation example 2
In the mounting method (1), no short circuit occurred between adjacent components even when the interval between adjacent components was 100 μm.

【0069】[0069]

【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 (a)電気的に接続されていない導体パターンに対して
も、電気めっき法を適用してはんだ金属膜を形成し得る
部品搭載基板の製造方法を提供することができる。 (b)どのような形状の導体パターンにもはんだ金属膜
を形成し得る部品搭載基板の製造方法を提供することが
できる。 (c)表面積の小さい導体パターンにもはんだ金属膜を
設け得る部品搭載基板の製造方法を提供することができ
る。 (d)導体パターンの配置間隔が狭い場合でも、短絡の
恐れなしにはんだ付けを実行し得る部品搭載基板の製造
方法を提供することができる。 (e)サイドエッチングの極めて小さい導体パターンを
有する高信頼度の部品搭載基板、及び、その製造方法を
提供することができる。
As described above, according to the present invention, the following effects can be obtained. (A) It is possible to provide a method of manufacturing a component mounting board capable of forming a solder metal film by applying an electroplating method to a conductor pattern that is not electrically connected. (B) It is possible to provide a method of manufacturing a component mounting board capable of forming a solder metal film on a conductor pattern of any shape. (C) It is possible to provide a method for manufacturing a component mounting board capable of providing a solder metal film even on a conductor pattern having a small surface area. (D) It is possible to provide a method for manufacturing a component mounting board that can perform soldering without fear of short-circuiting even when the arrangement intervals of the conductor patterns are narrow. (E) A highly reliable component mounting board having a conductor pattern with extremely small side etching and a method for manufacturing the same can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る部品搭載基板の一例を示す平面図
である。
FIG. 1 is a plan view showing an example of a component mounting board according to the present invention.

【図2】図1の2ー2線に沿った拡大断面図である。FIG. 2 is an enlarged sectional view taken along line 2-2 of FIG.

【図3】本発明に係る製造方法に含まれる工程を示す図
である。
FIG. 3 is a diagram showing steps included in a manufacturing method according to the present invention.

【図4】本発明に係る製造方法に含まれる工程であっ
て、図3に示した工程の後の工程を示す図である。
FIG. 4 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 3;

【図5】本発明に係る製造方法に含まれる工程であっ
て、図4に示した工程の後の工程を示す図である。
FIG. 5 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 4;

【図6】本発明に係る製造方法に含まれる工程であっ
て、図5に示した工程の後の工程を示す図である。
FIG. 6 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 5;

【図7】本発明に係る製造方法に含まれる工程であっ
て、図6に示した工程の後の工程を示す図である。
FIG. 7 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 6;

【図8】本発明に係る製造方法に含まれる工程であっ
て、図7に示した工程の後の工程を示す図である。
8 is a view showing a step included in the manufacturing method according to the present invention, which is a step after the step shown in FIG. 7;

【図9】本発明に係る製造方法に含まれる工程であっ
て、図8に示した工程の後の工程を示す図である。
FIG. 9 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 8;

【図10】本発明に係る製造方法に含まれる工程であっ
て、図9に示した工程の後の工程を示す図である。
FIG. 10 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 9;

【図11】本発明に係る製造方法に含まれる工程であっ
て、図10に示した工程の後の工程を示す図である。
FIG. 11 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 10;

【図12】本発明に係る製造方法に含まれる工程であっ
て、図11に示した工程の後の工程を示す図である。
FIG. 12 is a view showing a step included in the manufacturing method according to the present invention, which is a step after the step shown in FIG. 11;

【図13】本発明に係る製造方法に含まれる工程であっ
て、図12に示した工程の後の工程を示す図である。
FIG. 13 is a view showing a step included in the manufacturing method according to the present invention and after the step shown in FIG. 12;

【図14】隣接部品間短絡発生率と隣接部品間隔との関
係を示す実験データである。
FIG. 14 is experimental data showing the relationship between the short-circuit occurrence rate between adjacent components and the interval between adjacent components.

【符号の説明】[Explanation of symbols]

1 支持基板 211、221 第1の金属膜 221、222 第2の金属膜 31、32 はんだ金属膜 41、42、43 レジスト膜 REFERENCE SIGNS LIST 1 support substrate 211, 221 first metal film 221, 222 second metal film 31, 32 solder metal film 41, 42, 43 resist film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/06 H05K 3/06 A 3/34 501 3/34 501F 505 505A Fターム(参考) 4E351 AA01 BB01 BB23 BB24 BB33 BB38 CC07 DD04 DD08 DD12 DD13 DD19 GG15 5E319 AA03 AA07 AC04 AC17 AC18 CC33 CD26 GG05 5E339 AD01 AD05 BC01 BC02 BD03 BD08 BD11 BE13 BE17 CD01 CE02 CE13 CE15 CF02 CG01 5E343 AA02 AA12 AA23 BB14 BB17 BB24 BB25 BB34 BB44 BB52 BB54 BB67 BB71 CC62 DD33 DD43 EE31 FF16 5F044 KK11 KK19 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/06 H05K 3/06 A 3/34 501 3/34 501F 505 505A F-term (reference) 4E351 AA01 BB01 BB23 BB24 BB33 BB38 CC07 DD04 DD08 DD12 DD13 DD19 GG15 5E319 AA03 AA07 AC04 AC17 AC18 CC33 CD26 GG05 5E339 AD01 AD05 BC01 BC02 BD03 BD08 BD11 BE13 BE17 CD01 CE02 CE13 CE15 CF02 CG01 5E343 AA02 BB24 BB14 BB14 BB14 BB14 BB14 BB14 CC62 DD33 DD43 EE31 FF16 5F044 KK11 KK19

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 支持基板と、少なくとも1つの導体パタ
ーンとを含む部品搭載基板であって、 前記導体パターンは、第1の金属膜と、第2の金属膜
と、はんだ金属膜とを含んでおり、 前記第1の金属膜は、前記支持基板の前記一面に付着さ
れており、 前記第2の金属膜は、めっき膜であって、前記第1の金
属膜の膜厚よりも小さい膜厚を有して、前記第1の金属
膜の上に付着されており、 前記はんだ金属膜は、前記第2の金属膜の上に付着され
ている部品搭載基板。
1. A component mounting board including a support board and at least one conductor pattern, wherein the conductor pattern includes a first metal film, a second metal film, and a solder metal film. The first metal film is attached to the one surface of the support substrate, and the second metal film is a plating film and has a thickness smaller than the thickness of the first metal film. A component mounting board, wherein the solder metal film is attached on the first metal film, and the solder metal film is attached on the second metal film.
【請求項2】 請求項1に記載された部品搭載基板であ
って、前記支持基板は、有機絶縁層を含む部品搭載基
板。
2. The component mounting board according to claim 1, wherein said support substrate includes an organic insulating layer.
【請求項3】 請求項2に記載された部品搭載基板であ
って、前記第1の金属膜は、金属箔またはめっき膜でな
り、前記有機絶縁層に備えられている部品搭載基板。
3. The component mounting board according to claim 2, wherein the first metal film is made of a metal foil or a plating film, and is provided in the organic insulating layer.
【請求項4】 請求項3に記載された部品搭載基板であ
って、前記金属箔は、Cu箔である部品搭載基板。
4. The component mounting board according to claim 3, wherein the metal foil is a Cu foil.
【請求項5】 請求項1に記載された部品搭載基板であ
って、前記支持基板は、無機絶縁層を含む部品搭載基
板。
5. The component mounting board according to claim 1, wherein the support substrate includes an inorganic insulating layer.
【請求項6】 請求項5に記載された部品搭載基板であ
って、前記第1の金属膜は、めっき膜でなり、前記無機
絶縁層の一面に備えられている部品搭載基板。
6. The component mounting board according to claim 5, wherein the first metal film is a plating film, and is provided on one surface of the inorganic insulating layer.
【請求項7】 請求項1乃至6の何れかに記載された部
品搭載基板であって、前記第2の金属膜は、無電解めっ
き膜である部品搭載基板。
7. The component mounting board according to claim 1, wherein the second metal film is an electroless plating film.
【請求項8】 請求項7に記載された部品搭載基板であ
って、前記第2の金属膜は、Cuの無電解めっき膜であ
る部品搭載基板。
8. The component mounting board according to claim 7, wherein the second metal film is a Cu electroless plating film.
【請求項9】 請求項1乃至8の何れかに記載された部
品搭載基板であって、前記第2の金属膜は、膜厚が0.
3〜5μmの範囲にある部品搭載基板。
9. The component mounting board according to claim 1, wherein said second metal film has a thickness of 0.5 mm.
Component mounting board in the range of 3 to 5 μm.
【請求項10】 請求項1乃至9の何れかに記載された
部品搭載基板であって、 前記はんだ金属膜は、めっき膜である部品搭載基板。
10. The component mounting board according to claim 1, wherein the solder metal film is a plating film.
【請求項11】 請求項10に記載された部品搭載基板
であって、 前記はんだ金属膜は、第1のめっき膜と、第2のめっき
膜とを含んでおり、 前記第1のめっき膜は、前記第2の金属膜に付着されて
おり、 前記第2のめっき膜は、前記第1のめっき膜に付着され
ている部品搭載基板。
11. The component mounting board according to claim 10, wherein the solder metal film includes a first plating film and a second plating film, and the first plating film is A component mounting board attached to the second metal film; and the second plating film attached to the first plating film.
【請求項12】 請求項11に記載された部品搭載基板
であって、 前記第1のめっき膜は、Ni膜を含む部品搭載基板。
12. The component mounting board according to claim 11, wherein the first plating film includes a Ni film.
【請求項13】 請求項11または12の何れかに記載
された部品搭載基板であって、 前記2のめっき膜は、Cu、Bi、Pb、ZnまたはA
gから選択された少なくとも一種と、Snとの合金膜を
含む部品搭載基板。
13. The component mounting board according to claim 11, wherein said second plating film is made of Cu, Bi, Pb, Zn or A.
g. A component mounting board including an alloy film of at least one selected from g and Sn.
【請求項14】 請求項1乃至13の何れかに記載され
た部品搭載基板であって、 更に保護膜を含み、 前記保護膜は、前記基板面上に形成され、前記導体パタ
ーンの周囲に生じるスペースを埋めている部品搭載基
板。
14. The component mounting board according to claim 1, further comprising a protection film, wherein the protection film is formed on the substrate surface and is formed around the conductor pattern. Component mounting board filling the space.
【請求項15】 請求項1乃至14の何れかに記載され
た部品搭載基板であって、 前記はんだ金属膜は、膜厚が、35μm以上で60μm
以下の範囲にある部品搭載基板。
15. The component mounting board according to claim 1, wherein the thickness of the solder metal film is 35 μm or more and 60 μm or more.
Component mounting board in the following range.
【請求項16】 部品搭載基板を製造する方法であっ
て、 支持基板の一面に設けられた第1の金属膜の上に、第1
のレジスト膜を形成し、前記第1のレジスト膜は抜きパ
ターンを有しており、 前記第1のレジスト膜の前記抜きパターン内にある前記
第1の金属膜をエッチングして除去し、 次に、前記第1のレジスト膜を除去し、前記第1の金属
膜の除去された前記抜きパターンを、第2のレジスト膜
によって埋め、前記第2のレジスト膜は表面が前記第1
の金属膜の表面とほぼ同一の面を構成するように形成
し、 次に、前記第1の金属膜及び前記第2のレジスト膜の表
面に、無電解めっき法によって第2の金属膜を形成し、 前記第2の金属膜の表面上であって、前記第2のレジス
ト膜の上方に、第3のレジスト膜を形成し、前記第3の
レジスト膜は前記第1の金属膜の上方に抜きパターンを
有しており、 前記第3のレジスト膜の前記抜きパターン内に、めっき
によりはんだ金属膜を形成し、 前記第3のレジスト膜を除去して、前記第2の金属膜を
露出させ、露出させた前記第2の金属膜を選択的にエッ
チングする工程を含む部品搭載基板の製造方法。
16. A method for manufacturing a component mounting board, comprising: forming a first metal film on one surface of a support substrate;
Forming a resist film, the first resist film has a punched pattern, the first metal film in the punched pattern of the first resist film is removed by etching, Removing the first resist film, filling the removed pattern from which the first metal film has been removed with a second resist film, wherein the surface of the second resist film is the first resist film;
Next, a second metal film is formed on the surfaces of the first metal film and the second resist film by an electroless plating method. Forming a third resist film on the surface of the second metal film and above the second resist film, wherein the third resist film is formed above the first metal film; Forming a solder metal film by plating in the cut pattern of the third resist film, removing the third resist film, and exposing the second metal film. And a method of manufacturing a component mounting board, comprising a step of selectively etching the exposed second metal film.
【請求項17】 請求項16に記載された方法であっ
て、前記支持基板は、有機絶縁層を含み、前記第1の金
属膜は、前記有機絶縁層の一面に備えられている方法。
17. The method according to claim 16, wherein the support substrate includes an organic insulating layer, and wherein the first metal film is provided on one surface of the organic insulating layer.
【請求項18】 請求項17に記載された方法であっ
て、前記第1の金属膜は、金属箔またはめっき膜である
部品搭載基板の製造方法。
18. The method according to claim 17, wherein the first metal film is a metal foil or a plating film.
【請求項19】 請求項16に記載された方法であっ
て、前記支持基板は、無機絶縁層を含み、前記第1の金
属膜は前記無機絶縁層の一面に備えられている部品搭載
基板の製造方法。
19. The method according to claim 16, wherein the support substrate includes an inorganic insulating layer, and wherein the first metal film is provided on one surface of the inorganic insulating layer. Production method.
【請求項20】 請求項19に記載された方法であっ
て、前記第1の金属膜は、前記無機絶縁層の前記一面を
粗面化した後、前記無機絶縁層の前記一面に無電解めっ
きを施して形成される部品搭載基板の製造方法。
20. The method according to claim 19, wherein the first metal film is formed by electroless plating the one surface of the inorganic insulating layer after roughening the one surface of the inorganic insulating layer. A method for manufacturing a component mounting board formed by applying the method.
【請求項21】 請求項20に記載された方法であっ
て、前記第1の金属膜は、前記無電解めっきを施した
後、更に電解めっきを施して形成される部品搭載基板の
製造方法。
21. The method according to claim 20, wherein the first metal film is formed by performing the electroless plating and then performing the electrolytic plating.
【請求項22】 請求項16乃至21の何れかに記載さ
れた方法であって、 前記第1の金属膜及び前記第2の金属膜は、Cuでなる
部品搭載基板の製造方法。
22. The method according to claim 16, wherein the first metal film and the second metal film are made of Cu.
【請求項23】 請求項16乃至22の何れかに記載さ
れた方法であって、 前記はんだ金属膜は、第1のめっき膜と、第2のめっき
膜とを含んでおり、 前記第1のめっき膜は、Ni膜を含んでおり、 前記2のめっき膜は、Cu、Bi、Pb、ZnまたはA
gから選択された少なくとも一種と、Snとの合金膜を
含み、前記第1のめっき膜の上に形成される部品搭載基
板の製造方法。
23. The method according to claim 16, wherein the solder metal film includes a first plating film and a second plating film. The plating film includes a Ni film, and the second plating film includes Cu, Bi, Pb, Zn or A
g. A method of manufacturing a component mounting board including an alloy film of at least one selected from g and Sn and formed on the first plating film.
【請求項24】 請求項22または23の何れかに記載
された方法であって、前記第2の金属膜は、Cuに対し
て選択性エッチングを示すアルカリエッチング液を用い
てエッチングされる部品搭載基板の製造方法。
24. The method according to claim 22, wherein the second metal film is etched using an alkaline etchant that shows selective etching with respect to Cu. Substrate manufacturing method.
JP2000261711A 2000-08-30 2000-08-30 Component mounting board and its producing method Withdrawn JP2002076582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000261711A JP2002076582A (en) 2000-08-30 2000-08-30 Component mounting board and its producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000261711A JP2002076582A (en) 2000-08-30 2000-08-30 Component mounting board and its producing method

Publications (1)

Publication Number Publication Date
JP2002076582A true JP2002076582A (en) 2002-03-15

Family

ID=18749504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000261711A Withdrawn JP2002076582A (en) 2000-08-30 2000-08-30 Component mounting board and its producing method

Country Status (1)

Country Link
JP (1) JP2002076582A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
JP2005172496A (en) * 2003-12-09 2005-06-30 Matsushita Electric Ind Co Ltd Load sensor and its manufacturing method
JP2012506628A (en) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Method for forming a solder deposit on a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (en) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods
JP4660643B2 (en) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
JP2005172496A (en) * 2003-12-09 2005-06-30 Matsushita Electric Ind Co Ltd Load sensor and its manufacturing method
JP2012506628A (en) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Method for forming a solder deposit on a substrate

Similar Documents

Publication Publication Date Title
US3742597A (en) Method for making a coated printed circuit board
US7799603B2 (en) Method for mounting electronic component on printed circuit board
JPH09246719A (en) Method for formation of conductive layer of substrate
EP1951012B1 (en) Method of manufacturing a wiring board including electroplating
JP3606785B2 (en) Wiring board manufacturing method
JPH06216487A (en) Connecting terminal part of flexible pattern
JP3226959B2 (en) Manufacturing method of multilayer flexible printed circuit board
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JP2002076582A (en) Component mounting board and its producing method
JP2700259B2 (en) Method of forming solder layer having recess in printed wiring board
JP2002076598A (en) Method for producing component mounting substrate
JP2000091722A (en) Printed wiring board and its manufacture
JPH1079568A (en) Manufacturing method of printed circuit board
JPH08107263A (en) Manufacturing method of printed-wiring board
JP3816928B2 (en) Wiring board manufacturing method
JPH06296076A (en) Side face electrode forming method of smd module
JP2009278017A (en) Printed wiring board and method of manufacturing the same
JP4385482B2 (en) Film carrier manufacturing method
JP3202836B2 (en) Manufacturing method of multilayer printed wiring board
JP2517277B2 (en) Manufacturing method of printed wiring board
JPH08255870A (en) Electronic device mounting board and manufacture thereof
JPH05327184A (en) Manufacture of board on which electronic components are mounted
KR20060084752A (en) Printed circuit borad and method for manufacturing thereof
JPH05259624A (en) Printed wiring board and production thereof
JP2002246734A (en) Substrate and electronic equipment having substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106