JP2001156241A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001156241A
JP2001156241A JP33483599A JP33483599A JP2001156241A JP 2001156241 A JP2001156241 A JP 2001156241A JP 33483599 A JP33483599 A JP 33483599A JP 33483599 A JP33483599 A JP 33483599A JP 2001156241 A JP2001156241 A JP 2001156241A
Authority
JP
Japan
Prior art keywords
temperature
overheat protection
protection element
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33483599A
Other languages
English (en)
Inventor
Kazunari Kuzuhara
一功 葛原
Mitsuhiro Kani
充弘 可児
Yosuke Hagiwara
洋右 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP33483599A priority Critical patent/JP2001156241A/ja
Publication of JP2001156241A publication Critical patent/JP2001156241A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 パワー半導体の温度を正確に検知し、かつ熱
応答性が良く、過熱保護動作の精度を向上させることが
できる半導体装置を提供すること。 【解決手段】 パワー半導体１と、パワー半導体１の熱
を検知し所定の温度に達したときにパワー半導体１の電
流を制御してパワー半導体１の過熱を防止する過熱保護
素子２とを有する半導体装置において、パワー半導体１
の表面発熱部に過熱保護素子２を樹脂３により接着し、
樹脂３の厚みを２０μｍ以下としたことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、過熱保護の機能を
有するパワーＭＯＳ（Metal Oxide Semiconductor）Ｆ
ＥＴ（Field Effect Transistor）等の半導体装置に関
するものである。
【０００２】
【従来の技術】従来の過熱保護の機能を有する半導体装
置を図５及び図６の従来例にもとづいて説明する。ここ
では、パワー半導体として、パワーＭＯＳＦＥＴチップ
を例にあげて説明する。
【０００３】図５（ａ）は第１の従来例として、半導体
装置の実装状態を表す実装図である。図５（ａ）ではＣ
ＯＢ方式（Chip On Board）により配線基板４上にパワ
ーＭＯＳＦＥＴチップ１及び、パワーＭＯＳＦＥＴチッ
プ１の過熱を防止する過熱保護素子２を実装している。
パワーＭＯＳＦＥＴチップ１及び過熱保護素子２は、各
々外部入出力部として端子１ａ，２ａを有し、配線基板
４上の配線電極７とワイヤ８によりワイヤボンディング
され、電気的接続がなされている。
【０００４】パワーＭＯＳＦＥＴチップ１と過熱保護素
子２との回路を図５（ｂ）に示す。パワーＭＯＳＦＥＴ
チップ１のゲートＧに過熱保護素子２が接続され、過熱
保護素子２はパワーＭＯＳＦＥＴチップ１の温度を検知
する温度センサ１１を有する。また、温度データを出力
する温度データ出力端子Ｔを有する。
【０００５】パワーＭＯＳＦＥＴチップ１の動作中電流
ｉ１が流れ、パワーＭＯＳＦＥＴチップ１の温度が上昇
すると、その熱は配線基板４を伝わり（図５（ａ），
（ｂ）破線矢印）、過熱保護素子２の温度センサ１１が
それを検知し、所定の温度に達すれば、過熱保護素子２
が動作し、過熱保護端子２の上下間は短絡状態となる。
よってパワーＭＯＳＦＥＴチップ１のゲート電圧はゼロ
となり、電流ｉ１が遮断されて過熱保護がなされる。
【０００６】また、第２の従来例を図６（ａ）及び
（ｂ）に示す。これは、パワーＭＯＳＦＥＴチップ１に
流れる電流ｉ１を過熱保護素子内臓の保護用ＭＯＳＦＥ
Ｔチップ１２に微少に分流して、パワーＭＯＳＦＥＴチ
ップ１の温度を間接的に検知し過熱保護を行う方法で、
分流方式と呼ばれる。パワーＭＯＳＦＥＴチップ１と保
護用ＭＯＳＦＥＴチップ１２間の回路を図６（ｂ）に示
す。保護用ＭＯＳＦＥＴチップ１２は、過熱保護素子２
とＭＯＳＦＥＴ１３とを有する。ＭＯＳＦＥＴ１３には
パワーＭＯＳＦＥＴチップ１から分流された電流ｉ２が
流れ、ＭＯＳＦＥＴ１３のゲートＧには過熱保護素子２
が接続され、過熱保護素子２はＭＯＳＦＥＴ１３の温度
を検知する温度センサ１１を有する。また、温度データ
を出力する温度データ出力端子Ｔを有する。
【０００７】パワーＭＯＳＦＥＴチップ１の動作中電流
ｉ１が流れ、パワーＭＯＳＦＥＴチップ１の温度が上昇
する。また、ここでは、分流された電流ｉ２によりＭＯ
ＳＦＥＴ１３の温度も上昇する。温度センサ１１は、Ｍ
ＯＳＦＥＴ１３と同一チップで構成されているため、Ｍ
ＯＳＦＥＴ１３の温度を即検知し、その温度信号は過熱
保護素子２に送られて所定の温度に達すれば、過熱保護
素子２が動作し、過熱保護端子２の上下間は短絡状態と
なる。よってＭＯＳＦＥＴ１３のゲート電圧はゼロとな
る。さらにこの回路構成では、パワーＭＯＳＦＥＴチッ
プ１のゲート電圧もゼロとなり、電流ｉ１が遮断されて
過熱保護がなされる。すなわち、パワーＭＯＳＦＥＴチ
ップ１の温度を直接検知して過熱保護を行うのではな
く、をＭＯＳＦＥＴ１３を介して間接的に過熱保護を行
う方法である。この分流方式は、ＭＯＳＦＥＴ１３とこ
の温度を検知する温度センサ１１が同チップ（過熱保護
素子２）上にあるため、温度上昇に対する熱応答性がよ
いという利点がある。
【０００８】
【発明が解決しようとする課題】しかしながら、第１の
従来例では、パワーＭＯＳＦＥＴチップ１の温度を配線
基板４を伝わってきた熱を検知して過熱保護素子２が動
作するため、熱応答性が悪く、パワーＭＯＳＦＥＴチッ
プ１が所定の温度に達しても温度センサ１１がそれを検
知せず過熱保護素子２が反応しないということがある
（例えば１０秒以上経過しても反応しない）。
【０００９】また、第２の従来例では、第１の従来例の
熱応答性の問題が解決されるが、分流した微少電流によ
る間接的な温度検知であることから、パワーＭＯＳＦＥ
Ｔチップ１の本来の温度に比べて低く温度が検出される
という問題点があった。
【００１０】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、パワー半導体（パワーＭ
ＯＳＦＥＴチップ）の温度を正確に検知し、かつ熱応答
性が良く、過熱保護動作の精度を向上させることができ
る半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、パワー半導体と、該パワー
半導体の熱を検知し所定の温度に達したときに前記パワ
ー半導体の電流を制御して前記パワー半導体の過熱を防
止する過熱保護素子とを有する半導体装置において、前
記パワー半導体の表面発熱部に過熱保護素子を樹脂によ
り接着し、該樹脂の厚みを２０μｍ以下としたことを特
徴とするものである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置について図１乃至図４にもとづき説明する。
【００１３】図１（ａ）は本発明の実施の形態の半導体
装置を示す実装構造図である。配線基板４上にパワーＭ
ＯＳＦＥＴ１（例えば大きさ３．４ｍｍ角）を半田５等
により実装し、パワーＭＯＳＦＥＴ１の端子１ａと配線
基板４上の配線電極７とをワイヤ８によりワイヤボンデ
ィングで電気的接続を行う。このパワーＭＯＳＦＥＴ１
上に過熱保護素子２（例えば大きさ２ｍｍ×１．２ｍ
ｍ）を搭載する。パワーＭＯＳＦＥＴ１と過熱保護素子
２とは樹脂３（例えば熱伝導率２．５Ｗ／ｍ・ｋ）によ
り接着する。また、それら実装部を封止樹脂６により保
護（モールド封止）する。パワーＭＯＳＦＥＴ１と過熱
保護素子２間の回路構成は第１の従来例（図５（ｂ））
に準ずる。
【００１４】次に動作について説明する。パワーＭＯＳ
ＦＥＴチップ１の動作中には電流が流れ、パワーＭＯＳ
ＦＥＴチップ１の温度が上昇する。その熱は樹脂３を伝
わり、過熱保護素子２の温度センサ１１がそれを検知
し、パワーＭＯＳＦＥＴチップ１上の過熱保護素子２に
伝わる。ここで、過熱保護素子２の温度センサ（図１で
は図示せず）による温度検知により、所定の温度（例え
ば、一般に半導体チップの動作温度の上限とされる１５
０℃）に達すれば、過熱保護素子２が動作し、パワーＭ
ＯＳＦＥＴチップ１を流れる電流が遮断されて、過熱保
護動作が行われる。
【００１５】ここで、さらに本発明では、パワーＭＯＳ
ＦＥＴチップ１と過熱保護素子２の温度差及びパワーＭ
ＯＳＦＥＴチップ１から過熱保護素子２への熱伝達遅延
を最小限とする適切な樹脂３の厚さを提供する。
【００１６】次にその樹脂３の厚みについて図２乃至図
４を用いて説明する。図２（ａ）は、樹脂３の厚さ検討
のための測定装置の概略を示すものである。図１で示し
た実施の形態において、パワーＭＯＳＦＥＴチップ１及
び、過熱保護素子２に測定用の温度センサ９及び１０を
各々設ける。パワーＭＯＳＦＥＴチップ１に電流を流し
て動作状態にし（例えば消費電力４２Ｗ）、パワーＭＯ
ＳＦＥＴチップ１及び過熱保護素子２の温度上昇を測定
する。温度上昇特性の概略を図２（ｂ）に示す。パワー
ＭＯＳＦＥＴチップ１に電流が流れる（図中ｉ）とそれ
に伴い、パワーＭＯＳＦＥＴチップ１の温度Ｔ１及び過
熱保護素子Ｔ２の温度が上昇する。過熱保護素子２の温
度Ｔ２はパワーＭＯＳＦＥＴチップ１の温度よりも低く
なるので、温度Ｔ２の曲線は、温度Ｔ１の曲線よりも下
に位置する。また、電流ｉは基本的には一定であるが、
温度上昇に伴いパワーＭＯＳＦＥＴチップ１の内部抵抗
が上がるため、僅かではあるが時間経過とともに電流ｉ
は、微少減少する傾向にある。尚、発明には直接的な関
係はない。電流により温度Ｔ１及びＴ２が上昇するとあ
る所定の温度に達すると過熱保護素子２が動作して電流
ｉが遮断され、温度Ｔ１及びＴ２はその後時間とともに
放熱されていく。
【００１７】ここで、樹脂３の厚さに対する、パワーＭ
ＯＳＦＥＴチップ１の温度Ｔ１及び過熱保護素子Ｔ２の
温度差ｄＴ、および熱応答時間ｄＲについての測定を行
う。
【００１８】図３（ａ）は、樹脂３の厚さに対する温度
差ｄＴの特性を示す測定結果である。樹脂３の厚さが増
加するにしたがいパワーＭＯＳＦＥＴチップ１の温度Ｔ
１及び過熱保護素子Ｔ２の温度差ｄＴが増加することが
わかる。つまり、樹脂３が熱くなると過熱保護素子２で
正確な温度検知ができなくなる。
【００１９】しかしながら、温度差ｄＴの増加は、特に
樹脂３の厚さが２０μｍ以上でその現象が現れ、２０μ
ｍ以下では、４０度付近で最小となりまた変化のないこ
とがわかる。したがって、樹脂３の厚さを２０μｍ以下
にすればよいことがわかる。
【００２０】図３（ｂ）は、樹脂３の厚さに対する熱応
答時間ｄＲの特性を示す測定結果である。樹脂３の厚さ
が増加するにしたがいパワーＭＯＳＦＥＴチップ１の温
度Ｔ１から過熱保護素子Ｔ２への熱応答時間ｄＲが増加
することがわかる。つまり、樹脂３が厚くなると、過熱
保護素子２で大きく遅延した温度検知行うことになる。
【００２１】しかし、熱応答時間ｄＲの増加は、特に樹
脂３の厚さが２０μｍ以上でその現象が顕著に現れ、２
０μｍ以下では、４０ｍｓｅｃ付近でほぼ最小となり、
また変化が少ないことがわかる。したがって、樹脂３の
厚さを２０μｍ以下にすればよいことがわかる。
【００２２】以上の測定結果より樹脂３の厚さが２０μ
ｍ以下においては、温度差ｄＴおよび熱応答時間ｄＲは
ほぼ最小となり、一定値となる。したがって、図１に示
した実施の形態において樹脂３の厚さを２０μｍ以下す
れば、過熱保護素子２において最適な温度検知、熱応答
を行うことができる。この温度差ｄＴ（４０度）および
熱応答時間ｄＲ（４０ｍｓｅｃ）の過熱保護動作の半導
体装置は、例えば充電ドリル等のモータロックによる過
熱保護に用いることができる。
【００２３】尚、樹脂３の厚さを２０μｍ以下とした
が、下限は、パワー半導体（パワーＭＯＳＦＥＴチップ
１）と過熱保護素子２とが接着できる最低限の厚さであ
る。
【００２４】このように、パワーＭＯＳＦＥＴチップ１
上に過熱保護素子２を搭載するようにし、さらにパワー
ＭＯＳＦＥＴチップ１と過熱保護素子２とを接着する樹
脂３の厚さを２０μｍとしたので、パワーＭＯＳＦＥＴ
チップ１と過熱保護素子２との温度差および熱伝達遅延
が抑えらて、過熱保護動作の精度をより向上させること
ができるという効果を奏する。
【００２５】
【発明の効果】上述の如く、本発明の請求項１記載の発
明によれば、パワー半導体と、該パワー半導体の熱を検
知し所定の温度に達したときに前記パワー半導体の電流
を制御して前記パワー半導体の過熱を防止する過熱保護
素子とを有する半導体装置において、前記パワー半導体
の表面発熱部に過熱保護素子を樹脂により接着し、該樹
脂の厚みを２０μｍ以下とするようにしたので、パワー
半導体（パワーＭＯＳＦＥＴチップ）の温度を正確に検
知し、かつ熱応答性が良く、過熱保護動作の精度を向上
させることができる半導体装置を提供することができ
た。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の実装構造を
示す図である。
【図２】本発明の実施の形態に係る測定内容の概略を示
す図であり、（ａ）は測定装置の概略図、（ｂ）は温度
特性の概略を示す図である。
【図３】本発明の実施の形態に係り、樹脂厚に対する温
度差特性の測定結果を示す図である。
【図４】本発明の実施の形態に係り、樹脂厚に対する熱
応答特性の測定結果を示す図である。
【図５】従来の半導体装置を示す図であり、（ａ）は構
成図、（ｂ）は回路図である。
【図６】別の従来の半導体装置を示す図であり、（ａ）
は構成図、（ｂ）は回路図である。
【符号の説明】
１ パワー半導体（パワーＭＯＳＦＥＴチップ） ２ 過熱保護素子 ３ 樹脂 ４ 配線基板 １１ 温度センサ １２ 保護用ＭＯＳＦＥＴチップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 パワー半導体と、該パワー半導体の熱を
    検知し所定の温度に達したときに前記パワー半導体の電
    流を制御して前記パワー半導体の過熱を防止する過熱保
    護素子とを有する半導体装置において、前記パワー半導
    体の表面発熱部に過熱保護素子を樹脂により接着し、該
    樹脂の厚みを２０μｍ以下としたことを特徴とする半導
    体装置。
JP33483599A 1999-11-25 1999-11-25 半導体装置 Pending JP2001156241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33483599A JP2001156241A (ja) 1999-11-25 1999-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33483599A JP2001156241A (ja) 1999-11-25 1999-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2001156241A true JP2001156241A (ja) 2001-06-08

Family

ID=18281763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33483599A Pending JP2001156241A (ja) 1999-11-25 1999-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2001156241A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221573A (ja) * 2001-11-12 2003-08-08 Hitachi Chem Co Ltd 接合材料及びこれを用いた半導体装置
WO2010084550A1 (ja) * 2009-01-22 2010-07-29 サンケン電気株式会社 半導体モジュール及びその制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221573A (ja) * 2001-11-12 2003-08-08 Hitachi Chem Co Ltd 接合材料及びこれを用いた半導体装置
JP4507488B2 (ja) * 2001-11-12 2010-07-21 日立化成工業株式会社 接合材料
WO2010084550A1 (ja) * 2009-01-22 2010-07-29 サンケン電気株式会社 半導体モジュール及びその制御方法
JP2010171169A (ja) * 2009-01-22 2010-08-05 Sanken Electric Co Ltd 半導体モジュール及びその制御方法

Similar Documents

Publication Publication Date Title
US6137165A (en) Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
US8057094B2 (en) Power semiconductor module with temperature measurement
JP3861613B2 (ja) オンチップ温度検出装置
JP4736668B2 (ja) 負荷駆動装置の信号検出装置
JP2008533734A (ja) 温度感知機能を有するｍｏｓｆｅｔ
US7626795B2 (en) Overload protection for controllable current consumers
JP3599575B2 (ja) 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置
US20040007772A1 (en) Power semiconductor device
KR20110128132A (ko) 전력반도체의 온도 측정방법
JPH07234162A (ja) 電力変換器の温度検出装置
JP2697700B2 (ja) 温度制御型半導体レーザ装置およびその温度制御方法
EP1310774A4 (en) DEVICE FOR MEASURING A PHYSICAL QUANTITY, METHOD OF MANUFACTURING THE SAME, AND VEHICLE CONTROL SYSTEM USING THE PHYSICAL QUANTITY MEASURING DEVICE
JPH08213441A (ja) ダイオードの順電圧を利用した温度検知方法
JP2677735B2 (ja) 混成集積回路装置
US6930371B2 (en) Temperature-sensing diode
JP5104016B2 (ja) パワー半導体モジュール
JP2001156241A (ja) 半導体装置
JP6824271B2 (ja) 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
JPH02302634A (ja) 半導体集積回路の温度センサ
JPH0883880A (ja) 温度センサ付き半導体パッケージ
US6323531B1 (en) Two-chip power IC having an improved short-circuit response
JPH0476943A (ja) 半導体素子
JP2000060105A (ja) モジュール内温度検出装置
JP2020529120A (ja) パワーモジュールのダイの相互接続部の修復を可能にするシステム及び方法
JP2564370Y2 (ja) 電力半導体装置