JP2001156069A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001156069A
JP2001156069A JP33809399A JP33809399A JP2001156069A JP 2001156069 A JP2001156069 A JP 2001156069A JP 33809399 A JP33809399 A JP 33809399A JP 33809399 A JP33809399 A JP 33809399A JP 2001156069 A JP2001156069 A JP 2001156069A
Authority
JP
Japan
Prior art keywords
wiring
film thickness
straight
semiconductor device
bending point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33809399A
Other languages
English (en)
Other versions
JP3390388B2 (ja
Inventor
Yoshiiku Hiruta
義郁 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP33809399A priority Critical patent/JP3390388B2/ja
Publication of JP2001156069A publication Critical patent/JP2001156069A/ja
Application granted granted Critical
Publication of JP3390388B2 publication Critical patent/JP3390388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のチップ上の屈曲部のある配線の
EM耐性を向上させながら、配線面積の増加や信号伝達
特性の劣化がなく、且つEM耐性を向上させるための製
造工程の追加が最小限になる配線構造を備えた半導体装
置を提供する。 【解決手段】 幅がW1の第1の方向の第1直線部11
と幅がW2の第2の方向の第2直線部12とが内角側屈
曲点P0と外角側屈曲点Q0とを結ぶ仮想的な接合部2
で直角に屈曲している配線1で、内角側屈曲点P0をな
す縁端部上で第1直線部11側にW1の距離の位置P1
を通り第1直線部11を直角に横断する第1の直線16
と第2直線部12側にW2の距離の位置P2を通り第2
直線部12を直角に横断する第2の直線17で囲まれた
領域を屈曲部3とし、この屈曲部3の配線膜厚t(t=
s+Δs)を基準膜厚部10の膜厚sよりもΔsだけ上
層側に突出させて膜厚を厚くした膜厚補強部とし、断面
積を増大させている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の導電
性薄膜で形成された配線に関し、特に同一配線層内で屈
曲している屈曲配線の構造に関する。
【0002】
【従来の技術】半導体装置の大規模化、高性能化に伴
い、半導体装置のチップにおける必要な配線領域面積が
ますます増加してきている。従って、チップ面積の増加
を抑制しながら更なる大規模化、高性能化を進めるため
には、配線の多層化と微細化が必須であり、色々な技術
開発が進められている。
【0003】しかし、配線パターンの微細化は、エレク
トロマイグレーション(以下、EMとする)による配線
寿命の劣化という別の大きな問題を引き起こす。特に、
微細な信号配線において形状が変化する屈曲部が存在す
る配線のEM耐性は、屈曲部においてこの配線を流れる
電流の流路に偏りが生じ、直線部のみの配線のEM耐性
よりも低下するという問題もある。
【0004】図10は、この屈曲部における問題を説明
するための図で、屈曲した配線パターンとその配線中の
電流の流路を模式的に示す平面図である。
【0005】図10を参照すると、この配線101のM
点からN点に電流を流した場合、屈曲部102の内角側
屈曲点K側に偏って電流が流れることになる。このた
め、配線101が直線部102,103で所定の電流密
度基準を満足する配線幅を有していても、屈曲部104
においてEMによる配線故障を生じることがある。
【0006】これらの問題の解決策の一つとして、特開
昭62−237747号公報(以下、公知例1とする)
に配線面積の増大なしでEM耐性を向上させる方法が開
示されている。
【0007】図11はこの公知例1に開示された半導体
集積回路の電源配線部と信号配線部を含む配線の模式的
な断面図で、(a),(b)はそれぞれ従来の方法によ
る配線及びこの公知例1で提案された方法による配線の
断面図である。
【0008】図11(a),(b)を参照すると、従来
電源配線116のように大電流が流れる配線の場合には
EM対策として断面積を大きくするために、電源配線幅
を単純に広げていた。しかし、これでは半導体集積回路
のチップ面積に対する電源配線面積の占める割合が大き
くなり、高集積化への障害となっていた。そのため、信
号配線112と同一の配線幅で電源配線に必要な断面積
を得られるように配線の膜厚を厚くして、配線面積を増
加させることなく電源配線116の断面積と同じ断面積
の電源配線111を形成している。
【0009】また、特開昭63−164337号公報
(以下、公知例2とする)には、配線形状が大きく変化
する部位に緩やかな曲率を持たせて、EM不良を抑制す
る方法が開示されている。
【0010】図12は、公知例2に開示された配線パタ
ーンの平面図で,(a),(b)はそれぞれ複数の引込
み配線が接続された電源配線及び屈曲部のある配線のパ
ターンを示している。
【0011】図12(a),(b)を参照すると、電源
配線121に接続された複数の引込み配線122との分
岐部123において配線輪郭形状に緩やかな曲率(具体
的には、引込み配線122の幅と開口をそれぞれw及び
z、分岐部123の曲率半径をrとしたとき、r=2
w,z=5w)が設けられ、また配線125の屈曲部1
6の配線輪郭形状に緩やかな曲率(例えば、r=3w)
を与えている。これにより、電流ストレスによる配線中
のボイド形成を抑制し配線のEM耐性を向上させてい
る。
【0012】また、図13のように配線方向がL字に9
0°曲がる部分で例えば45°ずつ2回に分けて方向を
変化させ、屈曲部での電流集中を緩和する手法もある。
【0013】
【発明が解決しようとする課題】公知例1に開示された
方法を用いれば、配線面積の縮小に効果が見られる。し
かし、この方法を例えばバスラインのような複数の長い
配線が隣接して克つ平行に引き回される信号配線に適用
した場合、別の問題が生じる。
【0014】図14は、この問題を説明するための隣接
する信号配線の任意の位置の断面を示す図で,(a),
(b)は、それぞれ配線膜厚を増加させた場合と、増加
させていない場合の断面図である。
【0015】図14を参照すると、公知例1に開示され
た方法では、配線の断面積を増加させるための膜厚増加
が、当該配線全体に一律に適用されるため、信号配線同
士は、(a)の信号配線141,信号配線142のよう
な状態となる。(尚、配線膜厚を増加させた場合、増加
させていない場合いずれにおいても配線幅及び隣接配線
間距離は一定とする。)配線膜厚を増加させていない信
号配線143,信号配線144の断面図(b)と比較す
ると、両者の間では、チップ上に占める配線面積に違い
はないが、配線膜厚を増すことにより信号配線間の対向
する面積が増えることになる。このため、配線141,
142の間の配線間容量C1、配線143,144の間
の配線間容量C2よりも大きくなってしまい、信号伝達
特性上の問題(例えば、信号の遅延や信号線間の相互干
渉等)を生じることがある。
【0016】また、多層配線構造を用いた半導体装置に
おいて、膜厚の異なる信号配線を最上層以外の同一配線
層内に混在させたときには、製造上の問題も生じる。
【0017】図15は、最上層以外の同一配線層内に膜
厚の異なる配線を混在させたときの模式的な断面図であ
る。
【0018】図15を参照すると、配線151と配線1
52は同一配線層に形成された配線で、例えば、配線1
51の膜厚が通常の膜厚の配線152よりも膜厚をより
も増加させてあるものとする。また、配線153,15
4は配線151,152よりも上層に形成された配線
で、配線151と配線153,配線152と配線154
がそれぞれ信号を伝達するために、接続開口155,1
56を介して接続されているものとする。
【0019】この配線151と配線153或いは配線1
52と配線154の接続には、さまざまな手法の製造工
程が考えられるが、接続開口155,156の深さが異
なるため、接続開口155の形成と、接続開口156の
形成は、別々又は少なくとも2段階の製造工程で行われ
るのが通常である。
【0020】従って、同一配線層内に膜厚の異なる配線
を混在させることにより、少なくとも後工程の上層の配
線との接続のための開口を形成する工程を一括で処理す
ることが困難になり、製造工程の更なる追加或いは複雑
化を引き起こすという問題がある。
【0021】また、公知例2或いはそれに関連する方法
を用いた場合については、屈曲部の電流集中を緩和する
という点については、一応の効果をもたらしているが、
これらは、いずれも屈曲部においてある程度の曲率或い
は角度で曲線部分或いは斜めの部分を形成しなければな
らず、電流集中を緩和しなければならない信号配線の周
囲に少なからず、影響を与えてしまう。
【0022】図16は、この公知例2或いはそれに関連
する方法を用いた場合の問題を説明するための図で、
(a),(b)は、それぞれ配線方向がL字に90°曲
がる部分で、例えば45°ずつ2回に分けて方向を変化
させた場合と単純に1回で90°変化させた場合の内角
側素子配置領域164と(167+168)を模式的に
示す概略平面図である。
【0023】図16を参照すると、(a)の配線16
1,162のように45°ずつ2回に分けて方向をL字
に90°曲げた場合の素子配置領域164は、斜め配線
部163が内角側に入り込むため、(b)の配線16
5,166のように単純に1回で90°変化させた場合
の素子配置領域167,168のうち素子配置領域16
8が使用できなくなり、素子配置領域が狭くなるか或い
は素子配置領域を確保するには屈曲部での配線面積が増
大することになる。
【0024】本発明の主な目的の一つは、半導体装置の
チップ上の屈曲部のある配線のEM耐性を、配線面積を
増加させることなく向上させた半導体装置を提供するこ
とにある。
【0025】また、本発明の他の目的は、屈曲部のEM
耐性を向上させることによる信号伝達特性の劣化がな
く、且つEM耐性を向上させるための製造工程の追加が
最小限になる配線構造を備えた半導体装置を提供するこ
とにある。
【0026】
【課題を解決するための手段】本発明の半導体装置は、
同一層内の連続した配線であって、第1の導電性薄膜で
形成された所定の膜厚の基準膜厚部と、少なくとも前記
第1の導電性薄膜を含んで形成され且つ膜厚が前記基準
膜厚部の膜厚よりも厚い,他の配線層との接続のための
接続開口部とは異なる補強膜厚部とを備えた配線を有し
ている。
【0027】また、同一層内で配線方向が変化する屈曲
部を備えた配線の屈曲部を、補強膜厚部とすることがで
きる。
【0028】また、配線の平面形状が、第1の方向で幅
がW1の第1直線部と,この第1直線部と連続し且つ前
記第1の方向と異なる第2の方向に屈曲した幅がW2の
第2直線部と,前記配線の幅を画定する縁端部が第1の
方向から第2の方向に屈曲する屈曲点であって内角側に
前記第1直線部及び前記第2直線部を含む外角側屈曲点
と含まない内角側屈曲点を備え、前記内角側屈曲点を通
り前記第1直線部及び前記第2直線部をそれぞれ直角に
横断する直線で囲まれ且つ前記内角側屈曲点と前記外角
側屈曲点とを結ぶ接合部が存在する領域を少なくとも含
むように屈曲部を画定することができる。
【0029】また、屈曲部は、第1直線部及び第2直線
部の内角側屈曲点をなす縁端部上の内角側屈曲点からの
距離がそれぞれW1及びW2の位置を通り第1直線部及
び第2直線部それぞれを直角に横断する直線で囲まれ且
つ接合部を含む領域とすることもできる。
【0030】或いは、第1直線部及び第2直線部の内角
側屈曲点をなす縁端部上の内角側屈曲点からの距離がそ
れぞれW2及びW1の位置を通り接合部に平行な直線で
囲まれ且つ接合部を含む領域を屈曲部としてもよい。
【0031】また、内角側屈曲点を通り第1直線部,第
2直線部それぞれを直角に横断する直線と第1直線部及
び第2直線部の外角側屈曲点をなす縁端部との交点と、
外角側屈曲点との間の距離をそれぞれh1,h2とする
とき、第1直線部及び第2直線部の内角側屈曲点をなす
縁端部上の内角側屈曲点からの距離がそれぞれh1,h
2の位置を通りそれぞれ第1直線部,第2直線部を直角
に横断する直線で囲まれ且つ接合部を含む領域を、屈曲
部としてもよい。
【0032】更に、内角側屈曲点を通り第1直線部,第
2直線部それぞれを直角に横断する直線と第1直線部及
び第2直線部の外角側屈曲点をなす縁端部との交点と、
外角側屈曲点との間の距離をそれぞれh1,h2とする
とき、第1直線部及び第2直線部の内角側屈曲点をなす
縁端部上の内角側屈曲点からの距離がそれぞれh1,h
2の位置を通り接合部に平行な直線で囲まれ且つ接合部
を含む領域を、屈曲部としてもよい。
【0033】また、補強膜厚部は、基準膜厚部よりも上
層側に突出させて形成する、或いは、下層側に突出させ
て形成し少なくとも突出部を下層側層間絶縁膜中に埋没
させて形成することもできる。尚、補強膜厚部を、基準
膜厚部よりも上層側に突出させて形成した場合、この配
線と上層の配線との接続は、屈曲部を避けた位置で行う
のが好ましい。
【0034】また、補強膜厚部は、少なくとも基準膜厚
部を形成する第1の導電性薄膜を含むが、この第1の導
電性薄膜と異なる第2の導電性薄膜を更に含んで形成す
ることもできる。
【0035】これらの構成による配線断面積の増加は、
屈曲部での電流集中を緩和するという役目を果たす。従
って、屈曲部の電流集中によるエレクトロマイグレーシ
ョン耐性を向上させるという効果が得られる。
【0036】これらの構成による効果は、微細化の進ん
だ信号配線に適用したときに、特に顕著に表れる。
【0037】
【発明の実施の形態】次に、本発明について、図を参照
して説明する。
【0038】図1は、本発明の第1の実施形態の半導体
装置のチップの配線の屈曲部を模式的に示す斜視図であ
り、図2(a),(b)は、それぞれ図1の配線の模式
的な平面図と(a)のA−A’線断面を模式的に示す断
面図である。
【0039】図1,2を参照すると、本実施形態の半導
体装置の配線1は、幅がW1で第1の方向の第1直線部
11と幅がW2で第2の方向の第2直線部12とが内角
側屈曲点P0と外角側屈曲点Q0とを結ぶ仮想的な接合
部2で例えば直角に屈曲し、この接合部2から内角側屈
曲点をなす縁端部上で第1直線部11側にW1の距離の
位置P1を通り第1直線部11を直角に横断する第1の
直線16と第2直線部12側にW2の距離の位置P2を
通り第2直線部12を直角に横断する第2の直線17で
囲まれた領域を屈曲部3としている。
【0040】この屈曲部3は、第1の導電性薄膜を用い
て形成された配線膜厚sの基準膜厚部10の上に膜厚Δ
sの膜厚追加部13を形成して配線膜厚t(t=s+Δ
s)を基準膜厚部10の膜厚sよりもΔsだけ上層側に
凸状に厚くして断面積を増大させている。すなわち、屈
曲部3は、基準膜厚部10よりも膜厚の厚い、基準膜厚
部よりも上層側に突出した膜厚補強部となっている。
【0041】尚、膜厚補強の確実な効果を得るには、t
/s≧1.1が望ましい。また、W1とW2の関係は、
W1=W2となるのが通常であるが、W1≠W2であっ
てもよい。
【0042】次に、本実施形態の半導体装置の配線1の
製造方法の一例の概略を説明する。
【0043】図3は、この製造方法を説明するための主
要工程での断面概略を模式的に示す断面図で、(a1)
〜(a4)は図2(a)のA−A’線断面に相当する部
分であり、(b1)〜(b4)は同一配線層内に形成さ
れる通常配線部である。
【0044】図3を参照すると、本実施形態の半導体装
置は、まず、周知の素子形成方法により素子が形成され
た半導体チップの基板20上の第1の絶縁膜21の上に
所定の膜厚sの例えばアルミニウム(Al)のような第
1の導電性薄膜22を堆積し(a1,b1)、フォトリ
ソグラフィ技術を用いて配線1の基準膜厚部10及び所
望の通常配線110パターンを形成した後、全面に第2
の絶縁膜23を基準膜厚部10,通常配線110の表面
が被覆されるように堆積する(a2,b2)。
【0045】次に、フォトリソグラフィ技術を用いて配
線1の屈曲部3の上部のみ第2の絶縁膜23を除去して
開口部24を形成し、全面に例えば第1の導電性薄膜と
同じAlのような第2の導電性薄膜25を所定の膜厚Δ
sだけ堆積し開口部24の部分での導電性薄膜の膜厚
(第1及び第2の導電性薄膜の膜厚の和)が所望の膜厚
tになるようにする(a3,b3)。
【0046】次に、フォトリソグラフィ技術を用いて開
口部24の部分以外の第2の導電性薄膜25を除去し、
第3の絶縁膜26を全面に堆積する(a4,b4)こと
により、屈曲部3の部分の膜厚tが基準膜厚部10の膜
厚sよりもΔsだけ厚く且つ基準膜厚部よりも上層側に
突出する補強膜厚部となった配線1が形成される。
【0047】以後は、周知の多層配線技術を用いて上層
の配線を形成することは容易であるので説明は省略す
る。尚、このとき上層の配線と接続するためのスルーホ
ールは、屈曲部3を避けて配置するのが望ましい。これ
により、スルーホールの深さがほぼ一定になり、スルー
ホール開口工程の複雑化が避けられる。
【0048】上述の通り、本実施形態の半導体装置の配
線1は、接合部2を含む屈曲部3の配線膜厚tが基準膜
厚部10と同じ膜厚の直線領域の配線膜厚sよりもΔs
だけ厚くなっており、屈曲部3における電流の集中があ
っても屈曲部3の電流密度を緩和して、EM耐性を向上
させることができる。
【0049】また、膜厚追加部13により配線膜厚を増
加させた膜厚補強部を、電流の集中によってEM耐性に
問題が生じやすい部分に限定しているので、隣接する配
線間容量の増加は最小限に抑制されており、信号伝達特
性等への影響も実質的に検知されない範囲に抑制されて
いる。
【0050】尚、上述の実施形態の配線1の製造方法で
は、屈曲部3の配線膜厚を厚くするための膜厚追加部1
3を形成する第2の導電性薄膜25に、基準膜厚部10
を形成する第1の導電性薄膜22と同じ材料のAlを用
いた例で説明したが、製造方法はこれに限定されるもの
でなく、材料・成膜方法を含めて種々変更が可能であ
る。例えば、導電性薄膜材料としては、銅(Cu)等の
低抵抗金属膜でもよく、また、第1の導電性薄膜22と
第2の導電性薄膜25とを一体で膜厚補強部の所望膜厚
まで成膜し、エッチングにより通常配線110や配線1
の基準膜厚部10と同じ膜厚の直線部分等の膜厚を制御
して形成することもできる。更に、膜厚追加部13形成
する第2の導電性薄膜25は、例えばタングステン
(W)等の高融点金属のように第1の導電性薄膜22と
異なる材料であってもよい。
【0051】次に、本発明の第2の実施形態について説
明する。
【0052】本実施形態の半導体装置の配線も平面形状
は第1の実施形態と同様になるので、平面図については
図2(a)を参照する。図4は、本実施形態の半導体装
置の配線を説明するための図で、(a)は配線の屈曲部
を模式的に示す斜視図であり、(b)は図2(a)にお
けるA−A’線断面を模式的に示す断面図である。
【0053】尚、本実施形態の屈曲配線5は、平面形状
とともに屈曲部の領域定義も第1の実施形態と同様にな
るので、屈曲部の領域定義の説明は省略する。
【0054】図2(a),図4を参照すると、本実施形
態の半導体装置の配線5も、第1の方向の第1直線部4
1と第1の方向と異なる第2の方向の第2直線部42と
が接合部2で直角に屈曲し、屈曲部3は同一配線層内に
形成される通常配線(図示せず)と同じ配線材料・配線
膜厚sで形成された基準膜厚部40の下に膜厚Δsの膜
厚追加部43を備えており、配線膜厚t(但し、t=s
+Δs)を基準膜厚部40の膜厚sよりもΔsだけ下層
側に凸状に厚くして断面積を増大させている。
【0055】すなわち、本実施形態の半導体装置の配線
5の屈曲部3は、第1の実施形態と異なり、膜厚追加部
43を基準膜厚部40の下層側に凸状に設けて配線膜厚
を厚くしており、基準膜厚部40よりも下層側に突出し
た膜厚補強部となっている。
【0056】次に、本実施形態の半導体装置の配線5の
製造方法の一例の概略を説明する。
【0057】図5は、この製造方法を説明するための主
要工程での断面概略を模式的に示す断面図で、(a1)
〜(a4)は図2(a)のA−A’線断面に相当する部
分であり、(b1)〜(b4)は同一配線層内に形成さ
れる通常配線部である。。
【0058】図5を参照すると、本実施形態の半導体装
置は、まず、第1の実施形態の場合と同様、周知の素子
形成方法により素子が形成された半導体チップの基板5
0上の第1の絶縁膜51の上であって、配線5の膜厚を
厚くしたい屈曲部3が配置される部分にフォトリソグラ
フィ技術等を用いて深さΔsの凹部52を形成する(a
1,b1)。
【0059】次に、所定の膜厚t’(t’>tが望まし
い)の例えばアルミニウム(Al)のような導電性薄膜
53を堆積する(a2,b2)。
【0060】次に、例えばエッチバック技術或いは化学
機械研磨(CMP)技術等を用いて、基準膜厚部40及
び通常配線部の膜厚がsになるように導電性薄膜53を
エッチング或いは研磨した後、フォトリソグラフィ技術
等を用いて配線5及び所望の通常配線120を含むパタ
ーンを形成(c)した後、全面に層間絶縁膜となる第4
の絶縁膜54を所定の膜厚だけ堆積して(d)本実施形
態の半導体装置の配線5が形成される。
【0061】以後は、第1の実施形態の場合と同様、周
知の多層配線技術を用いて容易に上層の配線を形成する
ことができるので説明は省略する。
【0062】上述の通り、本実施形態の半導体装置は、
第1の絶縁膜51の所定の領域(配線5の屈曲部3が配
置される領域)に深さがΔsの凹部52を予め形成した
後、導電性薄膜53を膜厚t’だけ堆積し、通常配線1
20及び配線5の基準膜厚部40の配線膜厚が所望の膜
厚sになるようにエッチング或いは研磨しているので、
表面が平坦化されるとともに屈曲部3の膜厚tが基準膜
厚部40の配線膜厚sよりもΔsだけ厚くなる。
【0063】すなわち、本実施形態の半導体装置の配線
5は、屈曲部3が基準膜厚部40よりも膜厚の厚い且つ
基準膜厚部40よりも下層側に突出した膜厚補強部とな
っている。
【0064】従って、屈曲部3における電流の集中があ
っても屈曲部3の電流密度を緩和して、第1の実施形態
と同様にEM耐性を向上させている。
【0065】また、膜厚追加部43により配線膜厚を増
加させた膜厚補強部を、電流の集中によってEM耐性に
問題が生じやすい部分に限定しているので、隣接する配
線間容量の増加は最小限に抑制されており、信号伝達特
性等への影響が実質的に検知されない範囲に抑制されて
いる点も第1の実施形態と同様である。
【0066】更に、本実施形態の場合、膜厚追加部43
が下層の第1の絶縁膜51中に埋設された形状となって
いるので、チップ表面の凹凸を緩和でき、後工程の処理
が容易になるという効果もある。
【0067】次に本発明の第3の実施形態について説明
する。
【0068】本実施形態の半導体装置の配線も平面図
は、第1,第2の実施形態と同様になるので、平面図に
ついては図2(a)を参照する。図6は、本実施形態の
半導体装置の配線を説明するための図で、(a)は配線
の屈曲部を模式的に示す斜視図であり、(b)は図2
(a)におけるA−A’線断面を模式的に示す断面図で
ある。
【0069】本実施形態の配線7も、屈曲部の領域定義
を含めて平面形状が第1,第2の実施形態と同様になる
ので、屈曲部の領域定義の説明は省略する。
【0070】図2(a),図6を参照すると、本実施形
態の半導体装置の配線7も第1の方向の第1直線部61
と第1の方向と異なる第2の方向の第2直線部62とが
接合部2で直角に屈曲し、屈曲部3には膜厚sの基準膜
厚部60の上層側と下層側にそれぞれが例えば膜厚Δs
/2の上層側膜厚追加部63と下層側膜厚追加部64を
設けている。従って、屈曲部3の配線膜厚tが、基準膜
厚部60の膜厚sよりもΔsだけ厚くなっており、屈曲
部3が、基準膜厚部60よりも膜厚の厚い膜厚補強部と
なっている。
【0071】すなわち、本実施形態の半導体装置の配線
7は、屈曲部3の配線膜厚を厚くする際に、第1の実施
形態では上層側に突出させ,第2の実施形態では下層側
に突出させて厚くしたのに対し、上層側・下層側双方に
突出させて厚くしている点が第1,第2の実施形態との
違いである。
【0072】尚、上述の実施形態の説明では、屈曲部3
の膜厚を厚くする上層側膜厚追加部63と下層側膜厚追
加部64の膜厚を等しくした例で説明したが、これらの
膜厚追加部の膜厚は上層側・下層側で異なっていてもよ
く、それぞれどのように配分するかは、製造の容易性等
他の要因も考慮して適宜定めればよい。また、本実施形
態の半導体装置の配線7は、第1の実施形態と第2の実
施形態の製造方法を組み合わせれば容易に製造できるの
で、製造方法の説明は省略する。
【0073】また、上述の第1,第2,第3の実施形態
のいずれの場合も、基準膜厚部よりも配線膜厚を厚くし
た膜厚補強部である屈曲部領域を、図2(a)の所定位
置P1,P2を通りそれぞれの直線部を直角に横断する
直線で囲まれた接合部を含む領域としたが、図7のよう
に所定位置P1,P2を通る接合部2に平行な第3の直
線76と第4の直線77で囲まれた接合部2を含む領域
としてもよい。
【0074】また、上述の第1,第2,第3の実施形態
のいずれの場合も屈曲部がL字状に90度屈曲した例で
説明したが、これに限定されるものでなく、任意角度で
屈曲していてもよい。
【0075】例えば、図8(a)のように、配線8の幅
がW1の第1直線部81に対し幅がW2の第2直線部8
2が直角でない任意角度で屈曲している場合も、内角側
屈曲点P0からこの内角側屈曲点P0をなす縁端部上で
第1直線部81側に距離がW1の位置P1と第2直線部
82側に距離がW2の位置P2を通りそれぞれ第1直線
部81を直角に横断する第1の直線86と第2直線部8
2を直角に横断する第2の直線87とで囲まれた接合部
2を含む領域を屈曲部83として配線膜厚を厚くした膜
厚補強部にすればよい。
【0076】また、図8(b)のようにこのP1,P2
を通る接合部2に平行な第3の直線88,第4の直線8
9で囲まれた接合部2を含む領域を屈曲部84とし配線
膜厚を厚くしてもよい。
【0077】更に、これまでの説明では、屈曲部の屈曲
角度に関わらず、いずれの場合も所定位置P1は、内角
側屈曲点P0から第1直線部の幅W1の距離の位置と
し、所定位置P2は、内角側屈曲点から第2直線部の幅
W2の距離の位置としたが、少なくとも内角側屈曲点P
0を通り第1直線部及び第2直線部をそれぞれ直角に横
断する直線で囲まれた接合部が存在する領域を含んでい
れば、配線間容量その他の要因を考慮して適宜定めても
よい。
【0078】例えば図9のように、配線9の内角側屈曲
点P0を通り第1直線部91及び第2直線部92それぞ
れを直角に横断する直線と第1直線部91及び第2直線
部92の外角側屈曲点Q0をなす縁端部との交点をそれ
ぞれQ1,Q2とし、Q0とQ1,Q2との間の距離を
それぞれh1,h2として、内角側屈曲点P0からこの
内角側屈曲点P0をなす縁端部上で第1直線部91側に
h1,第2直線部92側にh2の距離の位置をそれぞれ
所定位置P1,P2とすることもできる。
【0079】
【発明の効果】以上説明したとおり、本発明の導電性薄
膜で形成され、同一層内に屈曲部がある連続した配線を
有する半導体装置は、所望の屈曲部が配線を構成してい
る基準膜厚部の配線膜厚より厚い膜厚追加部となってい
るので断面積が増大しており、屈曲部における電流の集
中があっても配線面積を増大させることなく屈曲部の電
流密度を緩和して、EM耐性を向上させることができる
という効果が得られる。
【0080】しかも、このとき配線膜厚を増加させた膜
厚追加部を、電流の集中によってEM耐性に問題が生じ
やすい部分に限定しているので、隣接する配線間容量の
増加は最小限に抑制されており、信号伝達特性等への影
響が実質的に検知されない範囲に抑制されるという効果
も得られる。
【0081】また、配線膜厚の増加を屈曲部のみに限定
しているので、多層配線構造を用いる半導体装置に適用
した場合、上層の配線と接続するためのスルーホールを
屈曲部を避けて配置することにより、製造工程のいっそ
うの追加や複雑化を抑制できるという効果も得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置のチップ
の屈曲部を備えた配線の屈曲部を模式的に示す斜視図で
ある。
【図2】図1の配線の模式的な平面図(a)と、(a)
のA−A’線断面を模式的に示す断面図(b)である。
【図3】本発明の第1の実施形態の半導体装置の配線の
製造方法の一例を説明するための主要工程での断面概略
を模式的に示す断面図である。
【図4】本発明の第2の実施形態の半導体装置の配線を
説明するための図で、(a)は配線の屈曲部を模式的に
示す斜視図であり、(b)は図2(a)におけるA−
A’線断面を模式的に示す断面図である。
【図5】本発明の第2の実施形態の半導体装置の配線の
製造方法の一例を説明するための主要工程での断面概略
を模式的に示す断面図である。
【図6】本発明の第3の実施形態の半導体装置の配線を
説明するための図で、(a)は配線の屈曲部を模式的に
示す斜視図であり、(b)は図2(a)におけるA−
A’線断面を模式的に示す断面図である。
【図7】屈曲部を定義する境界線の設定方法の他の一例
を説明するための模式的な平面図である。
【図8】任意角度で屈曲している場合の屈曲部の例を模
式的に示す平面図である。
【図9】屈曲部を定義する境界線の位置の設定方法の他
の一例を説明するための模式的な平面図である。
【図10】任意角度で屈曲している場合の屈曲部の他の
例を模式的に示す平面図である。
【図11】特開昭62−237747号公報に開示され
た半導体集積回路の電源配線部と信号配線部を含む配線
の模式的な断面図である。
【図12】特開昭63−164337号公報に開示され
た配線パターンを示す図で、(a),(b)はそれぞれ
複数の引込み配線が接続された電源配線及び屈曲部のあ
る配線パターンの平面図である。
【図13】屈曲部での電流集中を緩和する手法の例を説
明するための図で、配線方向を45°ずつ2回に分けて
方向を変化させ、L字に90°曲げた部分の模式的な平
面図である。
【図14】特開昭62−237747号公報に開示され
た方法により配線断面積を増加させた際の隣接する信号
配線の任意の位置の断面を示す図で,(a),(b)
は、それぞれ配線膜厚を増加させた場合と、増加させて
いない場合の断面図である。
【図15】最上層以外の同一配線層内に膜厚の異なる配
線を混在させたときの模式的な断面図である。
【図16】配線方向がL字に90°曲がる部分で、45
°ずつ2回に分けて方向を変化させた場合の素子配置領
域への影響を説明するための模式的な概略平面図であ
る。
【符号の説明】
1,5,7,8,9 配線 2 接合部 3,83 屈曲部 10,40,60 基準膜厚部 11,41,61,81,91 第1直線部 12,42,62,82,92 第2直線部 13,43 膜厚追加部 16,86 第1の直線 17,87 第2の直線 20,50 基板 21,51 第1の絶縁膜 22 第1の導電性薄膜 23 第2の絶縁膜 24 開口部 25 第2の導電性薄膜 26 第3の絶縁膜 52 凹部 53 導電性薄膜 54 第4の絶縁膜 63 上層側膜厚追加部 64 下層側膜厚追加部 76,88 第3の直線 77,89 第4の直線 110,120 通常配線

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 同一層内の連続した配線を有する半導体
    装置であって、前記配線が、第1の導電性薄膜で形成さ
    れた所定の膜厚の基準膜厚部と、少なくとも前記第1の
    導電性薄膜を含んで形成され且つ膜厚が前記基準膜厚部
    の膜厚よりも厚い,他の配線層との接続のための接続開
    口部とは異なる補強膜厚部と、を備えることを特徴とす
    る半導体装置。
  2. 【請求項2】 配線が、配線方向が変化する屈曲部を備
    え、この屈曲部が補強膜厚部である請求項1記載の半導
    体装置。
  3. 【請求項3】 配線が、第1の方向で幅がW1の第1直
    線部と,この第1直線部と連続し且つ前記第1の方向と
    異なる第2の方向に屈曲した幅がW2の第2直線部と,
    前記配線の幅を画定する縁端部が第1の方向から第2の
    方向に屈曲する屈曲点であって内角側に前記第1直線部
    及び前記第2直線部を含む外角側屈曲点と含まない内角
    側屈曲点を含む平面形状を備え、前記配線の屈曲部が、
    前記内角側屈曲点を通り前記第1直線部及び前記第2直
    線部をそれぞれ直角に横断する直線で囲まれ且つ前記内
    角側屈曲点と前記外角側屈曲点とを結ぶ接合部が存在す
    る領域を少なくとも含むことを特徴とする請求項2記載
    の半導体装置。
  4. 【請求項4】 屈曲部が、第1直線部及び第2直線部の
    内角側屈曲点をなす各縁端部上の前記内角側屈曲点から
    の距離がそれぞれW1及びW2の位置を通り前記第1直
    線部及び前記第2直線部それぞれを直角に横断する直線
    で囲まれた接合部を含む領域である請求項2記載の半導
    体装置。
  5. 【請求項5】 屈曲部が、第1直線部及び第2直線部の
    内角側屈曲点をなす縁端部上の前記内角側屈曲点からの
    距離がそれぞれW1及びW2の位置を通り接合部に平行
    な直線で囲まれた前記接合部を含む領域である請求項2
    記載の半導体装置。
  6. 【請求項6】 屈曲部が、内角側屈曲点を通り第1直線
    部,第2直線部それぞれを直角に横断する直線と前記第
    1直線部及び前記第2直線部の外角側屈曲点をなす縁端
    部との交点と、前記外角側屈曲点との間の距離をそれぞ
    れh1,h2とするとき、前記第1直線部及び前記第2
    直線部の前記内角側屈曲点をなす縁端部上の前記内角側
    屈曲点からの距離がそれぞれh1,h2の位置を通り接
    合部に平行な直線で囲まれた前記接合部を含む領域であ
    る請求項2記載の半導体装置。
  7. 【請求項7】 屈曲部が、内角側屈曲点を通り第1直線
    部,第2直線部それぞれを直角に横断する直線と前記第
    1直線部及び前記第2直線部の外角側屈曲点をなす縁端
    部との交点と前記外角側屈曲点との間の距離をそれぞれ
    h1,h2とするとき、前記第1直線部及び前記第2直
    線部の前記内角側屈曲点をなす縁端部上の前記内角側屈
    曲点からの距離がそれぞれh1,h2の位置を通り前記
    第1直線部及び前記第2直線部それぞれを直角に横断す
    る直線で囲まれた接合部を含む領域である請求項2記載
    の半導体装置。
  8. 【請求項8】 補強膜厚部が基準膜厚部よりも上層側に
    突出している請求項1乃至7いずれか1項に記載の半導
    体装置。
  9. 【請求項9】 補強膜厚部が基準膜厚部よりも下層側に
    突出している請求項1乃至7いずれか1項に記載の半導
    体装置。
  10. 【請求項10】 上層の配線との接続が、屈曲部でない
    位置で行われている請求項1乃至8いずれか1項に記載
    の半導体装置。
  11. 【請求項11】 基準膜厚部と補強膜厚部とが、いずれ
    も第1の導電性薄膜で形成されている請求項1乃至10
    いずれか1項に記載の半導体装置。
  12. 【請求項12】 補強膜厚部が第1の導電性薄膜と異な
    る第2の導電性薄膜を含む請求項1乃至10いずれか1
    項に記載の半導体装置。
  13. 【請求項13】 配線が信号配線である請求項1乃至1
    2いずれか1項に記載の半導体装置。
JP33809399A 1999-11-29 1999-11-29 半導体装置 Expired - Fee Related JP3390388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33809399A JP3390388B2 (ja) 1999-11-29 1999-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33809399A JP3390388B2 (ja) 1999-11-29 1999-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2001156069A true JP2001156069A (ja) 2001-06-08
JP3390388B2 JP3390388B2 (ja) 2003-03-24

Family

ID=18314851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33809399A Expired - Fee Related JP3390388B2 (ja) 1999-11-29 1999-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3390388B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061871A1 (ja) * 2004-12-06 2006-06-15 Fujitsu Limited 半導体装置
WO2007077884A1 (ja) * 2005-12-28 2007-07-12 Takashi Suzuki 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス
JP2009250856A (ja) * 2008-04-09 2009-10-29 Nissan Motor Co Ltd 赤外線検知素子
JP2010021366A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006061871A1 (ja) * 2004-12-06 2006-06-15 Fujitsu Limited 半導体装置
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
WO2007077884A1 (ja) * 2005-12-28 2007-07-12 Takashi Suzuki 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス
JPWO2007077884A1 (ja) * 2005-12-28 2009-06-11 鈴木 隆史 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス
US8253246B2 (en) 2005-12-28 2012-08-28 Takashi Suzuki Wiring structure and electronic device designed on basis of electron wave-particle duality
JP2009250856A (ja) * 2008-04-09 2009-10-29 Nissan Motor Co Ltd 赤外線検知素子
JP2010021366A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JP3390388B2 (ja) 2003-03-24

Similar Documents

Publication Publication Date Title
US7381646B2 (en) Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design
US7442637B2 (en) Method for processing IC designs for different metal BEOL processes
KR100402222B1 (ko) 자동 설계 방법, 노광용 마스크 세트, 반도체 집적 회로장치, 반도체 집적 회로 장치의 제조 방법 및 자동 설계프로그램을 기록한 기록 매체
US6448591B1 (en) Metallization line layout
CN100397613C (zh) 多厚度半导体互连及其制造方法
JP3798908B2 (ja) 半導体装置およびその製造方法
JP3390388B2 (ja) 半導体装置
US8552550B2 (en) Semiconductor device
JP4387654B2 (ja) 半導体装置およびその製造方法
US20060141774A1 (en) Pattern transfer mask related to formation of dual damascene structure and method of forming dual damascene structure
US20050023568A1 (en) Semiconductor integrated circuit device
US6892372B2 (en) Wiring layout method of integrated circuit
US6745378B2 (en) Wiring designing method
JP4801333B2 (ja) 電源配線構造および該電源配線構造を備えた半導体集積回路
JPH01100947A (ja) スルーホール構造
US20080197494A1 (en) Semiconductor device including copper wiring and via wiring having length longer than width thereof and method of manufacturing the same
US5888900A (en) Method for manufacturing semiconductor device and reticle for wiring
JP2003005345A (ja) マスクパターンの設計方法
JPH09293723A (ja) 半導体装置
JP3124085B2 (ja) 半導体装置
JPH11220020A (ja) 多層配線構造体および半導体集積回路装置
JPS6148779B2 (ja)
JPH0685078A (ja) 半導体集積回路の多層配線構造
JPH05326728A (ja) 半導体装置における配線パターン構造
JPH0437157A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021224

LAPS Cancellation because of no payment of annual fees