JP2001148537A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2001148537A JP2001148537A JP32885999A JP32885999A JP2001148537A JP 2001148537 A JP2001148537 A JP 2001148537A JP 32885999 A JP32885999 A JP 32885999A JP 32885999 A JP32885999 A JP 32885999A JP 2001148537 A JP2001148537 A JP 2001148537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- growth
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
- H01S5/0287—Facet reflectivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1039—Details on the cavity length
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 スロープ効率が低下することなしに長共振器
化を図り，素子抵抗が小さくかつ良好な放熱特性を有し
電流注入時の発熱を抑制することができ，良好な高出力
特性を実現する半導体レーザを提供することを目的とす
る。 【解決手段】 半導体基板３の上に成長阻止膜２を選択
的に形成する工程と，成長阻止膜２の間に下層から順に
クラッド層，ＳＣＨ層，ＭＱＷ層１，ＳＣＨ層を形成す
る工程と，ＭＱＷ層１を有する導波路を選択成長させる
工程と，第一成長阻止膜２を除去する工程と，導波路頂
上にのみ成長阻止膜２１を形成する工程と，この成長阻
止膜２１をマスクとして電流ブロック層６を形成する工
程と，成長阻止膜２１を除去してクラッド層８を形成す
る工程と，最上層と最下層に電極（７，９）を配置する
工程と，から製造される半導体レーザであって，共振器
長は２ｍｍ以上かつ前端面反射率が１％以下であること
による。
化を図り，素子抵抗が小さくかつ良好な放熱特性を有し
電流注入時の発熱を抑制することができ，良好な高出力
特性を実現する半導体レーザを提供することを目的とす
る。 【解決手段】 半導体基板３の上に成長阻止膜２を選択
的に形成する工程と，成長阻止膜２の間に下層から順に
クラッド層，ＳＣＨ層，ＭＱＷ層１，ＳＣＨ層を形成す
る工程と，ＭＱＷ層１を有する導波路を選択成長させる
工程と，第一成長阻止膜２を除去する工程と，導波路頂
上にのみ成長阻止膜２１を形成する工程と，この成長阻
止膜２１をマスクとして電流ブロック層６を形成する工
程と，成長阻止膜２１を除去してクラッド層８を形成す
る工程と，最上層と最下層に電極（７，９）を配置する
工程と，から製造される半導体レーザであって，共振器
長は２ｍｍ以上かつ前端面反射率が１％以下であること
による。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体レーザにお
いて，特に電流注入によってレーザ発振を得るタイプの
半導体レーザに関する。
いて，特に電流注入によってレーザ発振を得るタイプの
半導体レーザに関する。
【０００２】
【従来の技術】半導体レーザは，固体レーザやガスレー
ザに比べて小型でありかつエネルギー変換効率が高いこ
とから，多くの分野で使われている。特に，半導体レー
ザの高出力化を図ることは，半導体レーザの応用分野を
広げるためには重要である。波長が１μｍ以下の短波長
においては，光密度の集中による端面破壊により半導体
レーザの光出力は制限されている。一方，光通信に用い
られる波長１μｍ以上の波長帯においては，電流注入に
よる発熱が最高光出力を制限する要因となっている。特
に，１．４８μｍの波長帯は良好な増幅特性を有するエ
ルビウムドープ光ファイバアンプ（以下ＥＤＦＡと略
す）の励起波長となっており，高出力動作する半導体レ
ーザが強く求められている。更に近年はインターネット
を中心としたデータ通信量が飛躍的に増加しており，波
長分割多重通信システムのさらなる多チャンネル化が求
められている。これに対応するには，励起光源である半
導体レーザの光出力を増加させＥＤＦＡの飽和出力を高
めていく必要がある。
ザに比べて小型でありかつエネルギー変換効率が高いこ
とから，多くの分野で使われている。特に，半導体レー
ザの高出力化を図ることは，半導体レーザの応用分野を
広げるためには重要である。波長が１μｍ以下の短波長
においては，光密度の集中による端面破壊により半導体
レーザの光出力は制限されている。一方，光通信に用い
られる波長１μｍ以上の波長帯においては，電流注入に
よる発熱が最高光出力を制限する要因となっている。特
に，１．４８μｍの波長帯は良好な増幅特性を有するエ
ルビウムドープ光ファイバアンプ（以下ＥＤＦＡと略
す）の励起波長となっており，高出力動作する半導体レ
ーザが強く求められている。更に近年はインターネット
を中心としたデータ通信量が飛躍的に増加しており，波
長分割多重通信システムのさらなる多チャンネル化が求
められている。これに対応するには，励起光源である半
導体レーザの光出力を増加させＥＤＦＡの飽和出力を高
めていく必要がある。
【０００３】波長１．４８μｍの半導体レーザにおいて
はこれまで長共振器化を行うことで熱抵抗を減少させ，
ヒートシンクやステムに有効に廃熱する構造が多く用い
られてきた。技術文献１９９４年１月，ＩＥＥＥフォト
ニクス・テクノロジー・レターズ，第６巻第１号４頁
（ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇ
ｙ Ｌｅｔｔｅｒｓ， ＶＯＬ． ６， ＮＯ． １，
ｐ． ４， Ｊａｎｕａｒｙ １９９４ ）では通常
の半導体レーザの共振器長を１．２ｍｍと長くし，前端
面反射率を５％，後端面反射率を９５％とする構成にお
いて最大光出力３６０ｍＷを実現した。活性層両脇には
ｐｎｐｎサイリスタからなる電流狭窄構造を導入してお
り，また活性層幅は２μｍ程度として横単一モード発振
が可能な構造としている。安定な横単一モード発振によ
り，光ファイバとの高効率結合を実現している。
はこれまで長共振器化を行うことで熱抵抗を減少させ，
ヒートシンクやステムに有効に廃熱する構造が多く用い
られてきた。技術文献１９９４年１月，ＩＥＥＥフォト
ニクス・テクノロジー・レターズ，第６巻第１号４頁
（ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇ
ｙ Ｌｅｔｔｅｒｓ， ＶＯＬ． ６， ＮＯ． １，
ｐ． ４， Ｊａｎｕａｒｙ １９９４ ）では通常
の半導体レーザの共振器長を１．２ｍｍと長くし，前端
面反射率を５％，後端面反射率を９５％とする構成にお
いて最大光出力３６０ｍＷを実現した。活性層両脇には
ｐｎｐｎサイリスタからなる電流狭窄構造を導入してお
り，また活性層幅は２μｍ程度として横単一モード発振
が可能な構造としている。安定な横単一モード発振によ
り，光ファイバとの高効率結合を実現している。
【０００４】さらなる光出力の増加を図るには長共振器
化により，熱抵抗並びに素子抵抗を減少させ，素子周辺
の発熱を下げることが望ましい。しかしながら，長共振
器化は半導体レーザのスロープ効率低下を引き起こし，
駆動電流増加を招く。図７に前端面反射率を５％，後端
面反射率を９５％として共振器長を変化させた場合の発
振特性の予想される特性曲線を示す。同図から判るとお
り，端面構造を固定した場合であると，長共振器化を図
っても最大光出力は僅かしか増加しないことが判る。こ
れを改善するために，半導体レーザの導波路幅を１００
μｍ程度まで広げて素子抵抗を減少させ，これにより素
子での発熱を抑制することによりＷオーダの光出力を実
現したことが技術文献１９９９年６月，エレクトロニク
ス・レターズ，第３５巻第１２号９８３頁（Ｅｌｅｃｔ
ｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， ＶＯＬ． ３５，
ＮＯ．１２， ｐ． ９８３， Ｊｕｎｅ １９９９）
に記載されている。
化により，熱抵抗並びに素子抵抗を減少させ，素子周辺
の発熱を下げることが望ましい。しかしながら，長共振
器化は半導体レーザのスロープ効率低下を引き起こし，
駆動電流増加を招く。図７に前端面反射率を５％，後端
面反射率を９５％として共振器長を変化させた場合の発
振特性の予想される特性曲線を示す。同図から判るとお
り，端面構造を固定した場合であると，長共振器化を図
っても最大光出力は僅かしか増加しないことが判る。こ
れを改善するために，半導体レーザの導波路幅を１００
μｍ程度まで広げて素子抵抗を減少させ，これにより素
子での発熱を抑制することによりＷオーダの光出力を実
現したことが技術文献１９９９年６月，エレクトロニク
ス・レターズ，第３５巻第１２号９８３頁（Ｅｌｅｃｔ
ｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ， ＶＯＬ． ３５，
ＮＯ．１２， ｐ． ９８３， Ｊｕｎｅ １９９９）
に記載されている。
【０００５】
【発明が解決しようとする課題】しかし技術文献１９９
９年６月，エレクトロニクス・レターズ，第３５巻第１
２号９８３頁に記載される構造では導波路幅が広いため
に，横単一モードでは発振せず，光ファイバへの結合が
困難である。また，これを解決するために導波路幅が出
射端に向かって拡大されるフレア構造も提案されてい
る。フレア構造は単一モード条件を満足する導波路幅か
ら出射端に向かって導波路を緩やかに拡大させ，これに
より導波路が広い状態であっても横単一モード動作を実
現する。同構造により単一モード光ファイバとの結合損
失４０％が得られているが，特殊なレンズ系が必要であ
り光モジュール化は困難である。
９年６月，エレクトロニクス・レターズ，第３５巻第１
２号９８３頁に記載される構造では導波路幅が広いため
に，横単一モードでは発振せず，光ファイバへの結合が
困難である。また，これを解決するために導波路幅が出
射端に向かって拡大されるフレア構造も提案されてい
る。フレア構造は単一モード条件を満足する導波路幅か
ら出射端に向かって導波路を緩やかに拡大させ，これに
より導波路が広い状態であっても横単一モード動作を実
現する。同構造により単一モード光ファイバとの結合損
失４０％が得られているが，特殊なレンズ系が必要であ
り光モジュール化は困難である。
【０００６】以上の従来技術における問題に鑑み本発明
は，スロープ効率が低下することなしに長共振器化を図
り，素子抵抗が小さくかつ良好な放熱特性を有し電流注
入時の発熱を抑制することができ，良好な高出力特性を
実現する半導体レーザを提供することを目的とする。
は，スロープ効率が低下することなしに長共振器化を図
り，素子抵抗が小さくかつ良好な放熱特性を有し電流注
入時の発熱を抑制することができ，良好な高出力特性を
実現する半導体レーザを提供することを目的とする。
【０００７】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明の半導体レーザは，二つの異なる導電型半
導体間に設けられ，これらの導電型半導体よりもエネル
ギーギャップが小さい半導体層と，最上層と最下層に設
けられる電極と，前記半導体層は少なくとも１層以上設
けられ，前記電極間に電流注入を行うことによってエネ
ルギーギャップの小さな前記半導体層の遷移波長にてレ
ーザ発振し，共振器の長さに反比例して端面反射率が設
定されることを特徴とする。
願第１の発明の半導体レーザは，二つの異なる導電型半
導体間に設けられ，これらの導電型半導体よりもエネル
ギーギャップが小さい半導体層と，最上層と最下層に設
けられる電極と，前記半導体層は少なくとも１層以上設
けられ，前記電極間に電流注入を行うことによってエネ
ルギーギャップの小さな前記半導体層の遷移波長にてレ
ーザ発振し，共振器の長さに反比例して端面反射率が設
定されることを特徴とする。
【０００８】したがって，本出願第１の発明の半導体レ
ーザによれば，スロープ効率が低下することなく長共振
器化を図り，素子抵抗が小さくかつ良好な放熱特性を有
し電流注入時の発熱を抑制することができ，良好な高出
力特性を実現することができる。
ーザによれば，スロープ効率が低下することなく長共振
器化を図り，素子抵抗が小さくかつ良好な放熱特性を有
し電流注入時の発熱を抑制することができ，良好な高出
力特性を実現することができる。
【０００９】本出願第２の発明の半導体レーザは，本出
願第１の発明の半導体レーザにおいて，共振器長が２ｍ
ｍ以上かつ前端面反射率が１％以下であることを特徴と
する。
願第１の発明の半導体レーザにおいて，共振器長が２ｍ
ｍ以上かつ前端面反射率が１％以下であることを特徴と
する。
【００１０】したがって，本出願第２の発明の半導体レ
ーザによれば，電流注入時の素子の温度上昇を抑制しか
つ高光出力を保ち，スロープ効率の低下を抑えることが
できる。また，共振器長が２ｍｍ未満又は前端面反射率
が１％よりも大きいとスロープ効率が低下してしまう。
ーザによれば，電流注入時の素子の温度上昇を抑制しか
つ高光出力を保ち，スロープ効率の低下を抑えることが
できる。また，共振器長が２ｍｍ未満又は前端面反射率
が１％よりも大きいとスロープ効率が低下してしまう。
【００１１】本出願第３の発明の半導体レーザは，半導
体基板上に第一成長阻止膜を選択的に形成する工程と，
第一成長阻止膜間に下層から順次クラッド層，第一の分
離閉じ込めヘテロ構造（以下ＳＣＨと略す。ＳＣＨ：Ｓ
ｅｐａｒａｔｅ−Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ）層，多重量子井戸（以下ＭＱＷ
と略す。ＭＱＷ：Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ
Ｗｅｌｌ）層，第二のＳＣＨ層を形成する工程と，前記
ＭＱＷ層を有する導波路を選択成長させる工程と，前記
第一成長阻止膜を除去する工程と，導波路頂上にのみ第
二成長阻止膜を形成する工程と，この第二成長阻止膜を
マスクとして電流ブロック層を形成する工程と，前記第
二成長阻止膜を除去してクラッド層を形成する工程と，
最上層と最下層に電極を配置する工程と，から製造され
る半導体レーザであって，共振器長は２ｍｍ以上かつ前
端面反射率が１％以下であることを特徴とする。
体基板上に第一成長阻止膜を選択的に形成する工程と，
第一成長阻止膜間に下層から順次クラッド層，第一の分
離閉じ込めヘテロ構造（以下ＳＣＨと略す。ＳＣＨ：Ｓ
ｅｐａｒａｔｅ−Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ）層，多重量子井戸（以下ＭＱＷ
と略す。ＭＱＷ：Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ
Ｗｅｌｌ）層，第二のＳＣＨ層を形成する工程と，前記
ＭＱＷ層を有する導波路を選択成長させる工程と，前記
第一成長阻止膜を除去する工程と，導波路頂上にのみ第
二成長阻止膜を形成する工程と，この第二成長阻止膜を
マスクとして電流ブロック層を形成する工程と，前記第
二成長阻止膜を除去してクラッド層を形成する工程と，
最上層と最下層に電極を配置する工程と，から製造され
る半導体レーザであって，共振器長は２ｍｍ以上かつ前
端面反射率が１％以下であることを特徴とする。
【００１２】したがって，本出願第３の発明の半導体レ
ーザによれば，良好な放熱特性が期待される長共振器構
造においても高スロープ効率でのレーザ発振が可能であ
り，現実的な注入電流での超高光出力動作が実現でき
る。また，共振器長が２ｍｍ未満又は前端面反射率が１
％よりも大きいとスロープ効率が低下してしまい，現実
的な注入電流での超高光出力動作が実現することは不可
能になる。
ーザによれば，良好な放熱特性が期待される長共振器構
造においても高スロープ効率でのレーザ発振が可能であ
り，現実的な注入電流での超高光出力動作が実現でき
る。また，共振器長が２ｍｍ未満又は前端面反射率が１
％よりも大きいとスロープ効率が低下してしまい，現実
的な注入電流での超高光出力動作が実現することは不可
能になる。
【００１３】本出願第４の発明の半導体レーザは，本出
願第１から本出願第３の発明のいずれか一の半導体レー
ザにおいて，共振器長は２ｍｍ以上かつミラー損失が１
３ｃｍ−１以下であることを特徴とする。
願第１から本出願第３の発明のいずれか一の半導体レー
ザにおいて，共振器長は２ｍｍ以上かつミラー損失が１
３ｃｍ−１以下であることを特徴とする。
【００１４】したがって，本出願第４の発明の半導体レ
ーザによれば，電流注入時の素子の温度上昇を抑制しか
つ高光出力を保ち，スロープ効率の低下を抑えることが
できる。また，共振器長が２ｍｍ未満又はミラー損失が
１３ｃｍ−１より大きいとスロープ効率が低下してしま
う。
ーザによれば，電流注入時の素子の温度上昇を抑制しか
つ高光出力を保ち，スロープ効率の低下を抑えることが
できる。また，共振器長が２ｍｍ未満又はミラー損失が
１３ｃｍ−１より大きいとスロープ効率が低下してしま
う。
【００１５】本出願第５の発明の半導体レーザは，本出
願第１から本出願第４の発明のいずれか一の半導体レー
ザにおいて，少なくとも前端面反射率が１％以下，又は
少なくとも後端面反射率が９０％以上であることを特徴
とする。
願第１から本出願第４の発明のいずれか一の半導体レー
ザにおいて，少なくとも前端面反射率が１％以下，又は
少なくとも後端面反射率が９０％以上であることを特徴
とする。
【００１６】したがって，本出願第５の発明の半導体レ
ーザによれば，共振器長を長くしても，高スロープ効率
を保つことが可能になる。また，前端面反射率が１％よ
り大きい，又は後端面反射率が９０％未満であるとスロ
ープ効率が低下してしまう。
ーザによれば，共振器長を長くしても，高スロープ効率
を保つことが可能になる。また，前端面反射率が１％よ
り大きい，又は後端面反射率が９０％未満であるとスロ
ープ効率が低下してしまう。
【００１７】本出願第６の発明の半導体レーザは，本出
願第１から本出願第５の発明のいずれか一の半導体レー
ザにおいて，エネルギーギャップの小さな前記半導体層
の上下層にｐｎｐｎサイリスタを有する電流狭窄構造を
有することを特徴とする。
願第１から本出願第５の発明のいずれか一の半導体レー
ザにおいて，エネルギーギャップの小さな前記半導体層
の上下層にｐｎｐｎサイリスタを有する電流狭窄構造を
有することを特徴とする。
【００１８】したがって，本出願第６の半導体レーザに
よれば，注入された電流をエネルギーギャップの小さな
前記半導体層に集中させることが可能になる。
よれば，注入された電流をエネルギーギャップの小さな
前記半導体層に集中させることが可能になる。
【００１９】本出願第７の発明の半導体レーザは，本出
願第１から本出願第６の発明のいずれか一の半導体レー
ザにおいて，エネルギーギャップの小さな前記半導体層
に対向する酸化膜の間隙部分に選択的に結晶成長して層
を形成することを特徴とする。又は，本出願第８の発明
の半導体レーザは，本出願第１から本出願第７の発明の
いずれか一の半導体レーザにおいて，エネルギーバンド
ギャップの小さな前記半導体層の幅が１μｍ以上１０μ
ｍ以下であることを特徴とする。
願第１から本出願第６の発明のいずれか一の半導体レー
ザにおいて，エネルギーギャップの小さな前記半導体層
に対向する酸化膜の間隙部分に選択的に結晶成長して層
を形成することを特徴とする。又は，本出願第８の発明
の半導体レーザは，本出願第１から本出願第７の発明の
いずれか一の半導体レーザにおいて，エネルギーバンド
ギャップの小さな前記半導体層の幅が１μｍ以上１０μ
ｍ以下であることを特徴とする。
【００２０】したがって，本出願第７又は本出願第８の
半導体レーザによれば，電子及び正孔を再結合させエネ
ルギーを光として放出させることができる。また，半導
体層の幅が１μｍ未満又は１０μｍより大きいとエネル
ギーを光として放出することができない。
半導体レーザによれば，電子及び正孔を再結合させエネ
ルギーを光として放出させることができる。また，半導
体層の幅が１μｍ未満又は１０μｍより大きいとエネル
ギーを光として放出することができない。
【００２１】本出願第９の発明の半導体レーザは，本出
願第１から本出願第８の発明のいずれか一の半導体レー
ザにおいて，エネルギーバンドギャップの小さな前記半
導体層が量子井戸若しくは多重量子井戸構造となってい
ることを特徴とする。
願第１から本出願第８の発明のいずれか一の半導体レー
ザにおいて，エネルギーバンドギャップの小さな前記半
導体層が量子井戸若しくは多重量子井戸構造となってい
ることを特徴とする。
【００２２】したがって，本出願第９の半導体レーザに
よれば，離散化されたエネルギー準位間を電子等が遷移
することによる発光を生じさせることができる。
よれば，離散化されたエネルギー準位間を電子等が遷移
することによる発光を生じさせることができる。
【００２３】
【発明の実施の形態】本発明における実施の形態の半導
体レーザを図１から図６を参照して説明する。図１は本
発明における実施の形態の半導体レーザの模式図であ
る。本発明の実施の形態の半導体レーザは下層から順
に，ＴｉＡｕからなるｎ電極９，ｎ−ＩｎＰ基板３，ｐ
−ＩｎＰ電流ブロック層６，ｎ−ＩｎＰ電流ブロック層
５，ｐ−ＩｎＰクラッド層８，ＴｉＡｕからなるｐ電極
７と積層されている。切り取る前端面中央部と後端面中
央部を結ぶｐ−ＩｎＰ電流ブロック層６の内部はＭＱＷ
層１が形成される。すなわち，ＭＱＷ層１からｐ又はｎ
電極層までの距離はｐ−ＩｎＰ電流ブロック層６からｐ
又はｎ電極層までの距離と同一である。また，ＭＱＷ層
１の直上の層部分はｎ−ＩｎＰ電流ブロック層５ではな
く，ｐ−ＩｎＰクラッド層８が形成される。換言すれ
ば，ｐ−ＩｎＰ電流ブロック層６のすぐ上の層にはｎ−
ＩｎＰ電流ブロック層５が形成され，ＭＱＷ層１のすぐ
上の層にはｐ−ＩｎＰクラッド層８が形成される。すな
わち，ＭＱＷ層１の真上にはｐ−ＩｎＰクラッド層８が
形成され，そのｐ−ＩｎＰクラッド層８上にｐ電極層７
が形成される。上述のように層構造を形成した後，所定
温度で電極アロイを行い，素子長を所定長に切り出し，
前端面には所定割合のコーティング，後端面にも所定割
合のコーティングを施す。また図示はしていないが，以
上示した構成要素の他に以下の構成要素がある。ｎ−Ｉ
ｎＰ基板３とＭＱＷ層１との間にｎ−ＩｎＰ基板３に近
い順に，ｎ−ＩｎＰクラッド層，ＩｎＧａＡｓＰよりな
る第一のＳＣＨ層が積層される。更にＭＱＷ層１上に
は，ＩｎＧａＡｓＰよりなる第二のＳＣＨ層，ｐ−Ｉｎ
Ｐクラッド層が積層される。また，ＭＱＷ層１はＩｎＧ
ａＡｓＰよりなる井戸層とその間に挟まれるＩｎＧａＡ
ｓＰよりなる障壁層から構成される。
体レーザを図１から図６を参照して説明する。図１は本
発明における実施の形態の半導体レーザの模式図であ
る。本発明の実施の形態の半導体レーザは下層から順
に，ＴｉＡｕからなるｎ電極９，ｎ−ＩｎＰ基板３，ｐ
−ＩｎＰ電流ブロック層６，ｎ−ＩｎＰ電流ブロック層
５，ｐ−ＩｎＰクラッド層８，ＴｉＡｕからなるｐ電極
７と積層されている。切り取る前端面中央部と後端面中
央部を結ぶｐ−ＩｎＰ電流ブロック層６の内部はＭＱＷ
層１が形成される。すなわち，ＭＱＷ層１からｐ又はｎ
電極層までの距離はｐ−ＩｎＰ電流ブロック層６からｐ
又はｎ電極層までの距離と同一である。また，ＭＱＷ層
１の直上の層部分はｎ−ＩｎＰ電流ブロック層５ではな
く，ｐ−ＩｎＰクラッド層８が形成される。換言すれ
ば，ｐ−ＩｎＰ電流ブロック層６のすぐ上の層にはｎ−
ＩｎＰ電流ブロック層５が形成され，ＭＱＷ層１のすぐ
上の層にはｐ−ＩｎＰクラッド層８が形成される。すな
わち，ＭＱＷ層１の真上にはｐ−ＩｎＰクラッド層８が
形成され，そのｐ−ＩｎＰクラッド層８上にｐ電極層７
が形成される。上述のように層構造を形成した後，所定
温度で電極アロイを行い，素子長を所定長に切り出し，
前端面には所定割合のコーティング，後端面にも所定割
合のコーティングを施す。また図示はしていないが，以
上示した構成要素の他に以下の構成要素がある。ｎ−Ｉ
ｎＰ基板３とＭＱＷ層１との間にｎ−ＩｎＰ基板３に近
い順に，ｎ−ＩｎＰクラッド層，ＩｎＧａＡｓＰよりな
る第一のＳＣＨ層が積層される。更にＭＱＷ層１上に
は，ＩｎＧａＡｓＰよりなる第二のＳＣＨ層，ｐ−Ｉｎ
Ｐクラッド層が積層される。また，ＭＱＷ層１はＩｎＧ
ａＡｓＰよりなる井戸層とその間に挟まれるＩｎＧａＡ
ｓＰよりなる障壁層から構成される。
【００２４】つぎに，本発明の半導体レーザの製造方法
を製造工程に沿って図２を参照して説明する。まずｎ−
ＩｎＰ基板３の（００１）面上に熱化学気相成長（以下
熱ＣＶＤと略す。ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳｉＯ２膜からな
る成長阻止膜２を堆積する。つづいてフォトリソグラフ
ィ工程により，選択有機金属気相エピタキシー（以下選
択ＭＯＶＰＥと略す。ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇ
ａｎｉｃ Ｖａｐｏｒ−Ｐｈａｓｅ Ｅｐｉｔａｘｙ）
に用いるレジストパターンを形成する。希釈した弗酸に
より成長阻止膜２をエッチングし，成長に用いる基板が
完成する。選択ＭＯＶＰＥによりｎ−ＩｎＰクラッド層
と，１．２μｍ波長組成のＩｎＧａＡｓＰよりなる第一
のＳＣＨ層と，ＭＱＷ層１と，１．２μｍ波長組成Ｉｎ
ＧａＡｓＰよりなる第二のＳＣＨ層と，ｐ−ＩｎＰクラ
ッド層と，を順次エピタキシャル成長する。ＭＱＷ層１
は３つの１．５μｍ波長組成ＩｎＧａＡｓＰよりなる井
戸層とその間に挟まれる１．２μｍ波長組成ＩｎＧａＡ
ｓＰよりなる障壁層から構成されたものである。これら
の層の結晶は，成長阻止膜２上には成長せず，この間隙
部分４のｎ−ＩｎＰ基板３上に選択的に成長する。（図
２（ａ）） ＭＱＷ層１を有する導波路を選択成長した後，弗酸にて
ＳｉＯ２膜からなる成長阻止膜２を除去する。ＭＱＷ層
１を有する導波路を選択成長した後，弗酸にてＳｉＯ２
膜からなる成長阻止膜２を除去する。（図２（ｂ）） 再び全面にＳｉＯ２膜による成長阻止膜２１を堆積させ
る。その後セルフアラインプロセスにより，直接形成し
た導波路の頂上にのみ成長阻止膜２１が形成されるよう
に，他の成長阻止膜は弗酸により除去する。（図２
（ｃ）） この成長阻止膜２１をマスクにして再びＭＯＶＰＥ成長
を行い，ｐ−ＩｎＰ電流ブロック層６，ｎ−ＩｎＰ電流
ブロック層５を順次形成する。（図２（ｄ）） つぎに成長阻止膜２１を除去してからｐ−ＩｎＰクラッ
ド層８を形成する。ｐ−ＩｎＰクラッド層８は光フィー
ルドの一部が電極に到達しない様に，通常のＬＤ構造よ
りも厚くする。両面にＴｉＡｕからなるｐ電極７とｎ電
極９を形成後，電極アロイを行い素子が完成する。（図
２（ｅ））
を製造工程に沿って図２を参照して説明する。まずｎ−
ＩｎＰ基板３の（００１）面上に熱化学気相成長（以下
熱ＣＶＤと略す。ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳｉＯ２膜からな
る成長阻止膜２を堆積する。つづいてフォトリソグラフ
ィ工程により，選択有機金属気相エピタキシー（以下選
択ＭＯＶＰＥと略す。ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇ
ａｎｉｃ Ｖａｐｏｒ−Ｐｈａｓｅ Ｅｐｉｔａｘｙ）
に用いるレジストパターンを形成する。希釈した弗酸に
より成長阻止膜２をエッチングし，成長に用いる基板が
完成する。選択ＭＯＶＰＥによりｎ−ＩｎＰクラッド層
と，１．２μｍ波長組成のＩｎＧａＡｓＰよりなる第一
のＳＣＨ層と，ＭＱＷ層１と，１．２μｍ波長組成Ｉｎ
ＧａＡｓＰよりなる第二のＳＣＨ層と，ｐ−ＩｎＰクラ
ッド層と，を順次エピタキシャル成長する。ＭＱＷ層１
は３つの１．５μｍ波長組成ＩｎＧａＡｓＰよりなる井
戸層とその間に挟まれる１．２μｍ波長組成ＩｎＧａＡ
ｓＰよりなる障壁層から構成されたものである。これら
の層の結晶は，成長阻止膜２上には成長せず，この間隙
部分４のｎ−ＩｎＰ基板３上に選択的に成長する。（図
２（ａ）） ＭＱＷ層１を有する導波路を選択成長した後，弗酸にて
ＳｉＯ２膜からなる成長阻止膜２を除去する。ＭＱＷ層
１を有する導波路を選択成長した後，弗酸にてＳｉＯ２
膜からなる成長阻止膜２を除去する。（図２（ｂ）） 再び全面にＳｉＯ２膜による成長阻止膜２１を堆積させ
る。その後セルフアラインプロセスにより，直接形成し
た導波路の頂上にのみ成長阻止膜２１が形成されるよう
に，他の成長阻止膜は弗酸により除去する。（図２
（ｃ）） この成長阻止膜２１をマスクにして再びＭＯＶＰＥ成長
を行い，ｐ−ＩｎＰ電流ブロック層６，ｎ−ＩｎＰ電流
ブロック層５を順次形成する。（図２（ｄ）） つぎに成長阻止膜２１を除去してからｐ−ＩｎＰクラッ
ド層８を形成する。ｐ−ＩｎＰクラッド層８は光フィー
ルドの一部が電極に到達しない様に，通常のＬＤ構造よ
りも厚くする。両面にＴｉＡｕからなるｐ電極７とｎ電
極９を形成後，電極アロイを行い素子が完成する。（図
２（ｅ））
【００２５】これまで広く用いられてきた１．４８μｍ
高出力のＬＤでは，端面反射率を固定して共振器のみ長
くするとスロープ効率は大きく低下する。一方，長共振
器化の際に端面反射率も同時に減少させる設計とすれ
ば，スロープ効率の低下を抑えることができ，先に述べ
た通常の１．４８μｍ高出力ＬＤと比べて遜色無い発振
特性が得られる。この様に共振器長を長くしても，短共
振器の場合と変わらない高いスロープ効率が得られる理
由は両者において共振器長と端面反射率により決まるミ
ラー損失がほぼ等しい値となっていることに起因する。
高出力のＬＤでは，端面反射率を固定して共振器のみ長
くするとスロープ効率は大きく低下する。一方，長共振
器化の際に端面反射率も同時に減少させる設計とすれ
ば，スロープ効率の低下を抑えることができ，先に述べ
た通常の１．４８μｍ高出力ＬＤと比べて遜色無い発振
特性が得られる。この様に共振器長を長くしても，短共
振器の場合と変わらない高いスロープ効率が得られる理
由は両者において共振器長と端面反射率により決まるミ
ラー損失がほぼ等しい値となっていることに起因する。
【００２６】本発明の半導体レーザでは，前端面反射率
低下による発振特性変化，例えばｐクラッド層への電子
のオーバーフロー増加や吸収損失の増加といった閾値キ
ャリア密度増加による弊害は生じ得ない。この様な本発
明による共振器長と前端面反射率の組合せを用いれば，
長共振器構造にも関わらず，高スロープ効率でのレーザ
発振を実現することができる。また，電流注入時の素子
の温度上昇を抑制するためには，電流密度を下げればよ
く，そのためには長共振器化を図ることが極めて有効で
ある。長共振器化の際に反射率も同時に低減させている
ため，通常構造にて観測される長共振器化時のスロープ
効率低下が発生しておらず，長共振器においても高スロ
ープ効率にて発振可能となる。以上本発明の半導体レー
ザの共振器長並びに反射率，更に両者から得られるミラ
ー損失を有する素子構造であれば，良好な放熱特性が期
待される長共振器構造においても高スロープ効率でのレ
ーザ発振が可能であり，現実的な注入電流での超高光出
力動作が実現できる。
低下による発振特性変化，例えばｐクラッド層への電子
のオーバーフロー増加や吸収損失の増加といった閾値キ
ャリア密度増加による弊害は生じ得ない。この様な本発
明による共振器長と前端面反射率の組合せを用いれば，
長共振器構造にも関わらず，高スロープ効率でのレーザ
発振を実現することができる。また，電流注入時の素子
の温度上昇を抑制するためには，電流密度を下げればよ
く，そのためには長共振器化を図ることが極めて有効で
ある。長共振器化の際に反射率も同時に低減させている
ため，通常構造にて観測される長共振器化時のスロープ
効率低下が発生しておらず，長共振器においても高スロ
ープ効率にて発振可能となる。以上本発明の半導体レー
ザの共振器長並びに反射率，更に両者から得られるミラ
ー損失を有する素子構造であれば，良好な放熱特性が期
待される長共振器構造においても高スロープ効率でのレ
ーザ発振が可能であり，現実的な注入電流での超高光出
力動作が実現できる。
【００２７】以上本発明の実施の形態の半導体レーザに
よれば，半導体基板３の上に第一成長阻止膜２を選択的
に形成する工程と，第一成長阻止膜２の間に下層から順
にクラッド層，第一ＳＣＨ層，ＭＱＷ層１，第二ＳＣＨ
層を形成する工程と，前記ＭＱＷ層１を有する導波路を
選択成長させる工程と，第一成長阻止膜２を除去する工
程と，導波路頂上にのみ第二成長阻止膜２１を形成する
工程と，この第二成長阻止膜２１をマスクとして電流ブ
ロック層６を形成する工程と，前記第二成長阻止膜２１
を除去してクラッド層８を形成する工程と，最上層と最
下層に電極（７，９）を配置する工程と，から製造され
る半導体レーザであって，共振器長は２ｍｍ以上かつ前
端面反射率が１％以下であることにより，良好な放熱特
性が期待される長共振器構造においても高スロープ効率
でのレーザ発振が可能であり，現実的な注入電流での超
高光出力動作が実現できる。
よれば，半導体基板３の上に第一成長阻止膜２を選択的
に形成する工程と，第一成長阻止膜２の間に下層から順
にクラッド層，第一ＳＣＨ層，ＭＱＷ層１，第二ＳＣＨ
層を形成する工程と，前記ＭＱＷ層１を有する導波路を
選択成長させる工程と，第一成長阻止膜２を除去する工
程と，導波路頂上にのみ第二成長阻止膜２１を形成する
工程と，この第二成長阻止膜２１をマスクとして電流ブ
ロック層６を形成する工程と，前記第二成長阻止膜２１
を除去してクラッド層８を形成する工程と，最上層と最
下層に電極（７，９）を配置する工程と，から製造され
る半導体レーザであって，共振器長は２ｍｍ以上かつ前
端面反射率が１％以下であることにより，良好な放熱特
性が期待される長共振器構造においても高スロープ効率
でのレーザ発振が可能であり，現実的な注入電流での超
高光出力動作が実現できる。
【００２８】
【実施例】実施例１ 本発明における実施例１の半導体レーザを以下に説明す
る。本発明の半導体レーザの製造方法の実施例を製造工
程に沿って図２を参照して詳細に説明する。まずｎ−Ｉ
ｎＰ基板３の（００１）面上に熱ＣＶＤ法により厚さ１
００ｎｍのＳｉＯ２膜からなる成長阻止膜２を堆積す
る。つづいてフォトリソグラフィ工程により，選択ＭＯ
ＶＰＥに用いるレジストパターンを形成する。希釈した
弗酸により成長阻止膜２をエッチングし，成長に用いる
基板が完成する。ここで成長阻止膜２の幅は５μｍと
し，また対向する成長阻止膜間の間隙部分４の幅は３μ
ｍとする。選択ＭＯＶＰＥによりｎ−ＩｎＰクラッド層
を１００ｎｍ，１．２μｍ波長組成のＩｎＧａＡｓＰよ
りなる第一のＳＣＨ層を３０ｎｍ，ＭＱＷ層１，１．２
μｍ波長組成ＩｎＧａＡｓＰよりなる第二のＳＣＨ層を
３０ｎｍ，ｐ−ＩｎＰクラッド層を１００ｎｍを順次エ
ピタキシャル成長する。ＭＱＷ層１は３つの１．５μｍ
波長組成ＩｎＧａＡｓＰよりなる井戸層とその間に挟ま
れる１．２μｍ波長組成ＩｎＧａＡｓＰよりなる障壁層
から構成されたもので，この井戸層の厚さは４ｎｍ，こ
の障壁層の厚さは１０ｎｍとし，発振波長が１．４８μ
ｍとなる様に設計する。これらの層の結晶は，成長阻止
膜２上には成長せず，この間隙部分４のｎ−ＩｎＰ基板
３上に選択的に成長する。（図２（ａ））
る。本発明の半導体レーザの製造方法の実施例を製造工
程に沿って図２を参照して詳細に説明する。まずｎ−Ｉ
ｎＰ基板３の（００１）面上に熱ＣＶＤ法により厚さ１
００ｎｍのＳｉＯ２膜からなる成長阻止膜２を堆積す
る。つづいてフォトリソグラフィ工程により，選択ＭＯ
ＶＰＥに用いるレジストパターンを形成する。希釈した
弗酸により成長阻止膜２をエッチングし，成長に用いる
基板が完成する。ここで成長阻止膜２の幅は５μｍと
し，また対向する成長阻止膜間の間隙部分４の幅は３μ
ｍとする。選択ＭＯＶＰＥによりｎ−ＩｎＰクラッド層
を１００ｎｍ，１．２μｍ波長組成のＩｎＧａＡｓＰよ
りなる第一のＳＣＨ層を３０ｎｍ，ＭＱＷ層１，１．２
μｍ波長組成ＩｎＧａＡｓＰよりなる第二のＳＣＨ層を
３０ｎｍ，ｐ−ＩｎＰクラッド層を１００ｎｍを順次エ
ピタキシャル成長する。ＭＱＷ層１は３つの１．５μｍ
波長組成ＩｎＧａＡｓＰよりなる井戸層とその間に挟ま
れる１．２μｍ波長組成ＩｎＧａＡｓＰよりなる障壁層
から構成されたもので，この井戸層の厚さは４ｎｍ，こ
の障壁層の厚さは１０ｎｍとし，発振波長が１．４８μ
ｍとなる様に設計する。これらの層の結晶は，成長阻止
膜２上には成長せず，この間隙部分４のｎ−ＩｎＰ基板
３上に選択的に成長する。（図２（ａ））
【００２９】ＭＱＷ層１を有する導波路を選択成長した
後，弗酸にてＳｉＯ２膜からなる成長阻止膜２を除去す
る。ＭＱＷ層１を有する導波路を選択成長した後，弗酸
にてＳｉＯ２膜からなる成長阻止膜２を除去する。（図
２（ｂ））
後，弗酸にてＳｉＯ２膜からなる成長阻止膜２を除去す
る。ＭＱＷ層１を有する導波路を選択成長した後，弗酸
にてＳｉＯ２膜からなる成長阻止膜２を除去する。（図
２（ｂ））
【００３０】再び全面にＳｉＯ２膜による成長阻止膜２
１を堆積させる。その後セルフアラインプロセスによ
り，直接形成した導波路の頂上にのみ成長阻止膜２１が
形成されるように，他の成長阻止膜は弗酸により除去す
る。（図２（ｃ））
１を堆積させる。その後セルフアラインプロセスによ
り，直接形成した導波路の頂上にのみ成長阻止膜２１が
形成されるように，他の成長阻止膜は弗酸により除去す
る。（図２（ｃ））
【００３１】この成長阻止膜２１をマスクにして再びＭ
ＯＶＰＥ成長を行い，ｐ−ＩｎＰ電流ブロック層６を厚
さ０．７μｍで，ｎ−ＩｎＰ電流ブロック層５を厚さ
０．７μｍで順次形成する。（図２（ｄ））
ＯＶＰＥ成長を行い，ｐ−ＩｎＰ電流ブロック層６を厚
さ０．７μｍで，ｎ−ＩｎＰ電流ブロック層５を厚さ
０．７μｍで順次形成する。（図２（ｄ））
【００３２】つぎに成長阻止膜２１を除去してからｐ−
ＩｎＰクラッド層８を形成する。ｐ−ＩｎＰクラッド層
８は光フィールドの一部が電極に到達しない様に，５μ
ｍと通常のＬＤ構造よりも厚くする。両面にＴｉＡｕか
らなるｐ電極７とｎ電極９を形成後，４３０℃での電極
アロイを行い素子が完成する。（図２（ｅ））
ＩｎＰクラッド層８を形成する。ｐ−ＩｎＰクラッド層
８は光フィールドの一部が電極に到達しない様に，５μ
ｍと通常のＬＤ構造よりも厚くする。両面にＴｉＡｕか
らなるｐ電極７とｎ電極９を形成後，４３０℃での電極
アロイを行い素子が完成する。（図２（ｅ））
【００３３】図３は，共振器長を変えた場合のスロープ
効率を種々の前端面反射率（Ｒｆ）の場合での本実施例
の半導体レーザの特性を示す。これまで広く用いられて
きた１．４８μｍ高出力ＬＤは共振器長が１．２ｍｍ，
反射率が前端面５％，後端面９５％である。その場合の
スロープ効率は図３から０．４２Ｗ／Ａと求まる。端面
反射率を固定して共振器のみ長くするとスロープ効率は
大きく低下し，例えば２ｍｍの場合では０．３３Ｗ／Ａ
まで減少する。一方，長共振器化の際に端面反射率も同
時に減少させる設計とすれば，スロープ効率の低下を抑
えることができる。例えば共振器長２ｍｍとしても前端
面反射率を１％とすればスロープ効率は０．４１Ｗ／Ａ
が得られ，先に述べた通常の１．４８μｍ高出力ＬＤと
比べて遜色無い発振特性が得られる。
効率を種々の前端面反射率（Ｒｆ）の場合での本実施例
の半導体レーザの特性を示す。これまで広く用いられて
きた１．４８μｍ高出力ＬＤは共振器長が１．２ｍｍ，
反射率が前端面５％，後端面９５％である。その場合の
スロープ効率は図３から０．４２Ｗ／Ａと求まる。端面
反射率を固定して共振器のみ長くするとスロープ効率は
大きく低下し，例えば２ｍｍの場合では０．３３Ｗ／Ａ
まで減少する。一方，長共振器化の際に端面反射率も同
時に減少させる設計とすれば，スロープ効率の低下を抑
えることができる。例えば共振器長２ｍｍとしても前端
面反射率を１％とすればスロープ効率は０．４１Ｗ／Ａ
が得られ，先に述べた通常の１．４８μｍ高出力ＬＤと
比べて遜色無い発振特性が得られる。
【００３４】この様に共振器長を長くしても，短共振器
の場合と変わらない高いスロープ効率が得られる理由は
両者において共振器長と端面反射率により決まるミラー
損失がほぼ等しい値となっていることに起因する。半導
体レーザにおけるミラー損失αｍは次式により求めるこ
とができる。
の場合と変わらない高いスロープ効率が得られる理由は
両者において共振器長と端面反射率により決まるミラー
損失がほぼ等しい値となっていることに起因する。半導
体レーザにおけるミラー損失αｍは次式により求めるこ
とができる。
【数１】 ここでＬは共振器長，Ｒｆは前端面反射率，Ｒｒは後端
面反射率をそれぞれ示す。数１式によりαｍを一定とし
て数１を満たすＬとＲｆの組合せであれば，同じスロー
プ効率を得ることができる。
面反射率をそれぞれ示す。数１式によりαｍを一定とし
て数１を満たすＬとＲｆの組合せであれば，同じスロー
プ効率を得ることができる。
【００３５】図４に後端面反射率９５％とした場合のミ
ラー損失１２．７ｃｍ−１となるＲ ｆとＬの組合せを数
１を用いて求めた結果を示す。この場合，閾値電流密度
は線上で等しく同じ閾値キャリア密度にてレーザ発振す
る。このことから前端面反射率低下による発振特性変
化，例えばｐクラッド層への電子のオーバーフロー増加
や吸収損失の増加といった閾値キャリア密度増加による
弊害は生じ得ない。更に，図４に示される線よりも上の
領域での共振器長と前端面反射率の組合せではミラー損
失は１２．７ｃｍ−１よりも小さくなり，スロープ効率
の低下は生じるものの，閾値キャリア密度は低くなる。
実際の素子試作においては前端面反射率の変動を考慮し
て，図４の線上よりも１割程度ミラー損失が増加する条
件にて素子を試作するのが望ましい。この様な本発明に
よる共振器長と前端面反射率の組合せを用いれば，長共
振器構造にも関わらず，高スロープ効率でのレーザ発振
を実現することができる。
ラー損失１２．７ｃｍ−１となるＲ ｆとＬの組合せを数
１を用いて求めた結果を示す。この場合，閾値電流密度
は線上で等しく同じ閾値キャリア密度にてレーザ発振す
る。このことから前端面反射率低下による発振特性変
化，例えばｐクラッド層への電子のオーバーフロー増加
や吸収損失の増加といった閾値キャリア密度増加による
弊害は生じ得ない。更に，図４に示される線よりも上の
領域での共振器長と前端面反射率の組合せではミラー損
失は１２．７ｃｍ−１よりも小さくなり，スロープ効率
の低下は生じるものの，閾値キャリア密度は低くなる。
実際の素子試作においては前端面反射率の変動を考慮し
て，図４の線上よりも１割程度ミラー損失が増加する条
件にて素子を試作するのが望ましい。この様な本発明に
よる共振器長と前端面反射率の組合せを用いれば，長共
振器構造にも関わらず，高スロープ効率でのレーザ発振
を実現することができる。
【００３６】つぎに，長共振器化時の発熱低減効果に関
して考察する。熱抵抗Ｒｔｈを用いると電流注入による
温度上昇ΔＴは次式により求めることができる。
して考察する。熱抵抗Ｒｔｈを用いると電流注入による
温度上昇ΔＴは次式により求めることができる。
【数２】 ここで，Ｖｔｈは内部電位，Ｉは電流，Ｒは素子抵抗を
それぞれ示す。つぎに比熱抵抗ρｔ，比抵抗ρｒ，活性
層幅Ｗ，活性層厚ｄを用い，上式を注入電流Ｉについて
解くと次式を得る。
それぞれ示す。つぎに比熱抵抗ρｔ，比抵抗ρｒ，活性
層幅Ｗ，活性層厚ｄを用い，上式を注入電流Ｉについて
解くと次式を得る。
【数３】 ここで，Ｒｔｈ ２Ｖｔｈ ２＜＜４ＲｔｈＲΔＴを用い
た。上式においてΔＴを飽和点での温度，Ｉを光出力の
飽和電流と考えるとＩはＬに比例する結果を得る。数３
の右辺括弧内第二項を無視して，ΔＴに関して解くと次
式を得る。
た。上式においてΔＴを飽和点での温度，Ｉを光出力の
飽和電流と考えるとＩはＬに比例する結果を得る。数３
の右辺括弧内第二項を無視して，ΔＴに関して解くと次
式を得る。
【数４】 したがって，素子の温度上昇は電流密度（Ｉ／Ｌ）の２
乗に比例する結果を得る。以上の考察結果から，電流注
入時の素子の温度上昇を抑制するためには，電流密度を
下げればよく，そのためには長共振器化を図ることが極
めて有効であることが判る。
乗に比例する結果を得る。以上の考察結果から，電流注
入時の素子の温度上昇を抑制するためには，電流密度を
下げればよく，そのためには長共振器化を図ることが極
めて有効であることが判る。
【００３７】つづいて，素子を長共振器化した場合の発
振特性の予測式を導出する。長共振器化した場合の実際
の温度上昇量を求めるには，数４の結果から単位電流密
度あたりの温度上昇を求め，これを共振器全体で積分し
て素子全体での温度上昇を求めればよい。これを考慮し
て発振特性を予測すると次式を得る。
振特性の予測式を導出する。長共振器化した場合の実際
の温度上昇量を求めるには，数４の結果から単位電流密
度あたりの温度上昇を求め，これを共振器全体で積分し
て素子全体での温度上昇を求めればよい。これを考慮し
て発振特性を予測すると次式を得る。
【数５】 ここで，Ｐ（Ｉ）は前端面での光出力，Ｐｍ（Ｉ）は基
準となる共振器長での発振特性，Ｌｍは基準となる共振
器長，Ｌは共振器長，ηｉは内部微分量子効率，ηｄｍ
は基準となるスロープ効率，αｏは内部吸収損失をそれ
ぞれ示す。図５に共振器長を１．２，２．４，３．６ｍ
ｍ，更にαｍを共振器長１．２ｍｍ，前端面反射率５
％，後端面反射率９５％の場合の値である１２．７ｃｍ
−１として数１から求めるＲｆをそれぞれの共振器長に
対して与え，数５を用いて発振特性を予測した結果を示
す。共振器長１．２，２．４，３．６ｍｍに対してそれ
ぞれ，具体的な前端面反射率は５，０．２４，０．０１
％とした。同結果から長共振器化の際に反射率も同時に
低減させているため，通常構造にて観測される長共振器
化時のスロープ効率低下が発生しておらず，長共振器に
おいても高スロープ効率にて発振可能な予測結果となっ
ている。
準となる共振器長での発振特性，Ｌｍは基準となる共振
器長，Ｌは共振器長，ηｉは内部微分量子効率，ηｄｍ
は基準となるスロープ効率，αｏは内部吸収損失をそれ
ぞれ示す。図５に共振器長を１．２，２．４，３．６ｍ
ｍ，更にαｍを共振器長１．２ｍｍ，前端面反射率５
％，後端面反射率９５％の場合の値である１２．７ｃｍ
−１として数１から求めるＲｆをそれぞれの共振器長に
対して与え，数５を用いて発振特性を予測した結果を示
す。共振器長１．２，２．４，３．６ｍｍに対してそれ
ぞれ，具体的な前端面反射率は５，０．２４，０．０１
％とした。同結果から長共振器化の際に反射率も同時に
低減させているため，通常構造にて観測される長共振器
化時のスロープ効率低下が発生しておらず，長共振器に
おいても高スロープ効率にて発振可能な予測結果となっ
ている。
【００３８】以上の本実施例の半導体レーザの共振器長
並びに反射率，更に両者から得られるミラー損失を有す
る素子構造であれば，良好な放熱特性が期待される長共
振器構造においても高スロープ効率でのレーザ発振が可
能であり，現実的な注入電流での超高光出力動作が実現
できる。
並びに反射率，更に両者から得られるミラー損失を有す
る素子構造であれば，良好な放熱特性が期待される長共
振器構造においても高スロープ効率でのレーザ発振が可
能であり，現実的な注入電流での超高光出力動作が実現
できる。
【００３９】素子長を２．１ｍｍとして切り出し，前端
面には１％のコーティング，後端面には９５％のコーテ
ィングを施した場合の発振特性の評価結果を図６に示
す。この場合のミラー損失は１１．１ｃｍ−１となるよ
う設定した。本設計であれば反射率が設計値よりも小さ
くなっても，ミラー損失の上限である１３ｃｍ−１に対
しては十分な余裕を持つことができる。同素子では２５
℃での最高光出力として５０４ｍＷが得られた。同構造
でのスロープ効率は長共振器にも関わらず，０．３９Ｗ
／Ａと高く，更に長共振器化による放熱特性の向上によ
り良好な高出力特性を実現する。
面には１％のコーティング，後端面には９５％のコーテ
ィングを施した場合の発振特性の評価結果を図６に示
す。この場合のミラー損失は１１．１ｃｍ−１となるよ
う設定した。本設計であれば反射率が設計値よりも小さ
くなっても，ミラー損失の上限である１３ｃｍ−１に対
しては十分な余裕を持つことができる。同素子では２５
℃での最高光出力として５０４ｍＷが得られた。同構造
でのスロープ効率は長共振器にも関わらず，０．３９Ｗ
／Ａと高く，更に長共振器化による放熱特性の向上によ
り良好な高出力特性を実現する。
【００４０】実施例２ 本発明における実施例２の半導体レーザを以下に説明す
る。実施例１ではＭＱＷ層を選択ＭＯＶＰＥ成長により
形成した。本実施例は実施例１に示した構造以外でも通
常行われているＳｉＯ２をマスクにしてウエットエッチ
ング，又はドライエッチングにて導波路を形成する構造
においても有効である。この場合は，最初にｎ−ＩｎＰ
基板３にＭＱＷ層１，若しくはバルク層からなる発光部
分を結晶成長する。つづいて導波路を形成するために幅
１〜３μｍのストライプをＳｉＯ２により基板上に形成
した後，エッチングにより導波路を形成する。その後再
度ＳｉＯ２をマスクにしてＭＯＶＰＥ成長によりｐ電流
ブロック層とｎ電流ブロック層を順次成長し，ＳｉＯ２
を除去の後基板全面にｐ−ＩｎＰクラッド層８を成長，
通常の電極プロセスを経て素子が完成する。また，電流
ブロック層とｐ−ＩｎＰクラッド層８形成に際してはＭ
ＯＶＰＥに限らず，減圧エピタキシー（以下ＬＰＥと略
す。ＬＰＥ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｅｐｉｔａｘ
ｙ）を用いても素子製造ができる。実施例１と同様の共
振器長並びに端面構造として素子を評価したところ，ほ
ぼ同等の発振特性を実現できた。その他の構成は実施例
１と同様である。
る。実施例１ではＭＱＷ層を選択ＭＯＶＰＥ成長により
形成した。本実施例は実施例１に示した構造以外でも通
常行われているＳｉＯ２をマスクにしてウエットエッチ
ング，又はドライエッチングにて導波路を形成する構造
においても有効である。この場合は，最初にｎ−ＩｎＰ
基板３にＭＱＷ層１，若しくはバルク層からなる発光部
分を結晶成長する。つづいて導波路を形成するために幅
１〜３μｍのストライプをＳｉＯ２により基板上に形成
した後，エッチングにより導波路を形成する。その後再
度ＳｉＯ２をマスクにしてＭＯＶＰＥ成長によりｐ電流
ブロック層とｎ電流ブロック層を順次成長し，ＳｉＯ２
を除去の後基板全面にｐ−ＩｎＰクラッド層８を成長，
通常の電極プロセスを経て素子が完成する。また，電流
ブロック層とｐ−ＩｎＰクラッド層８形成に際してはＭ
ＯＶＰＥに限らず，減圧エピタキシー（以下ＬＰＥと略
す。ＬＰＥ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｅｐｉｔａｘ
ｙ）を用いても素子製造ができる。実施例１と同様の共
振器長並びに端面構造として素子を評価したところ，ほ
ぼ同等の発振特性を実現できた。その他の構成は実施例
１と同様である。
【００４１】実施例３ 本発明における実施例３の半導体レーザを以下に説明す
る。実施例１並びに２では電流ブロック層，クラッド層
形成に際しても全てＭＯＶＰＥ成長を用いた。本実施例
ではＬＰＥ成長１回にて電流ブロック層とｐ−ＩｎＰク
ラッド層８を形成するダブルチャネルプレーナ埋込みヘ
テロ構造（ＤＣ−ＰＢＨ：Ｄｏｕｂｌｅ Ｃｈａｎｎｅ
ｌ−Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅ）での素子製造方法に関して述べる。ｎ−
ＩｎＰ基板３の上にＭＱＷ層若しくはバルク層からなる
発光部分を結晶成長する。つづいて導波路形成のために
一対の幅２μｍの開口ストライプ（ストライプ間隔５μ
ｍ）のレジストパターンを形成，導波路幅が２μｍ程度
となるようウエットエッチングを行う。レジストを剥離
の後，ＬＰＥによりｐ電流ブロック層，ｎ電流ブロック
層，ｐクラッド層を順次形成する。この場合，導波路メ
サ上にはＳｉＯ２等の成長阻止膜は形成されていない。
しかしｎ電流ブロック層成長の際に過飽和度を高めるこ
とで，同部分にはｎ電流ブロック層が成長されない。し
たがって，容易にサイリスタ構造を有する埋め込み型半
導体レーザを１回の埋め込み成長にて作製できる。ｐク
ラッド層成長後は，通常の電極プロセスを経て素子は完
成する。実施例１，２と同様の共振器長，端面構造とし
て発振特性を評価したところ，それらと同等の良好な高
出力特性を実現できる。その他の構成は実施例１と同様
である。
る。実施例１並びに２では電流ブロック層，クラッド層
形成に際しても全てＭＯＶＰＥ成長を用いた。本実施例
ではＬＰＥ成長１回にて電流ブロック層とｐ−ＩｎＰク
ラッド層８を形成するダブルチャネルプレーナ埋込みヘ
テロ構造（ＤＣ−ＰＢＨ：Ｄｏｕｂｌｅ Ｃｈａｎｎｅ
ｌ−Ｐｌａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅ）での素子製造方法に関して述べる。ｎ−
ＩｎＰ基板３の上にＭＱＷ層若しくはバルク層からなる
発光部分を結晶成長する。つづいて導波路形成のために
一対の幅２μｍの開口ストライプ（ストライプ間隔５μ
ｍ）のレジストパターンを形成，導波路幅が２μｍ程度
となるようウエットエッチングを行う。レジストを剥離
の後，ＬＰＥによりｐ電流ブロック層，ｎ電流ブロック
層，ｐクラッド層を順次形成する。この場合，導波路メ
サ上にはＳｉＯ２等の成長阻止膜は形成されていない。
しかしｎ電流ブロック層成長の際に過飽和度を高めるこ
とで，同部分にはｎ電流ブロック層が成長されない。し
たがって，容易にサイリスタ構造を有する埋め込み型半
導体レーザを１回の埋め込み成長にて作製できる。ｐク
ラッド層成長後は，通常の電極プロセスを経て素子は完
成する。実施例１，２と同様の共振器長，端面構造とし
て発振特性を評価したところ，それらと同等の良好な高
出力特性を実現できる。その他の構成は実施例１と同様
である。
【００４２】本実施例ではＩｎＰ系ＬＤに関して述べた
が，本発明は他の材料系，例えばＧａＡｓ系の短波長／
可視レーザ，ＧａＮ系やＺｎＳ系の青色レーザにも有用
である。
が，本発明は他の材料系，例えばＧａＡｓ系の短波長／
可視レーザ，ＧａＮ系やＺｎＳ系の青色レーザにも有用
である。
【００４３】
【発明の効果】以上本発明の半導体レーザの共振器長並
びに反射率，更に共振器長並びに反射率の両者から得ら
れるミラー損失を有する素子構造であれば，良好な放熱
特性が期待される長共振器構造においても高スロープ効
率でのレーザ発振が可能であり，現実的な注入電流での
超高光出力動作が実現できる。換言すれば，スロープ効
率が低下することなく長共振器化を図り，素子抵抗が小
さくかつ良好な放熱特性を有し電流注入時の発熱を抑制
することができ，良好な高出力特性を実現することがで
きる。
びに反射率，更に共振器長並びに反射率の両者から得ら
れるミラー損失を有する素子構造であれば，良好な放熱
特性が期待される長共振器構造においても高スロープ効
率でのレーザ発振が可能であり，現実的な注入電流での
超高光出力動作が実現できる。換言すれば，スロープ効
率が低下することなく長共振器化を図り，素子抵抗が小
さくかつ良好な放熱特性を有し電流注入時の発熱を抑制
することができ，良好な高出力特性を実現することがで
きる。
【図１】 本発明における実施の形態の半導体レーザの
模式図である。
模式図である。
【図２】 本発明における実施の形態の半導体レーザの
製造工程図である。
製造工程図である。
【図３】 本発明における実施例１の半導体レーザの種
々の前端面反射率での共振器長−スロープ効率を示す図
である。
々の前端面反射率での共振器長−スロープ効率を示す図
である。
【図４】 本発明における実施例１の半導体レーザの共
振器長を１．２ｍｍ，後端面反射率を９５％とした場合
のミラー損失１２．７ｃｍ−１となる前端面反射率と共
振器長との組合わせを示した図である。
振器長を１．２ｍｍ，後端面反射率を９５％とした場合
のミラー損失１２．７ｃｍ−１となる前端面反射率と共
振器長との組合わせを示した図である。
【図５】 本発明における実施例１の半導体レーザの共
振器長を１．２，２．４，３．６ｍｍ，更に共振器長
１．２ｍｍ，前端面反射率５％，後端面反射率９５％の
場合の値であるミラー損失１２．７ｃｍ−１とした場合
の電流−光出力を示す図である。
振器長を１．２，２．４，３．６ｍｍ，更に共振器長
１．２ｍｍ，前端面反射率５％，後端面反射率９５％の
場合の値であるミラー損失１２．７ｃｍ−１とした場合
の電流−光出力を示す図である。
【図６】 本発明における実施例１の半導体レーザの素
子長を２．１ｍｍとして切り出し，前端面には１％のコ
ーティング，後端面には９５％のコーティングを施した
場合の発振特性の評価結果を示す図である。
子長を２．１ｍｍとして切り出し，前端面には１％のコ
ーティング，後端面には９５％のコーティングを施した
場合の発振特性の評価結果を示す図である。
【図７】 従来の半導体レーザの共振器長を１．２，
２．４，３．６ｍｍ，更に共振器長１．２ｍｍ，前端面
反射率５％，後端面反射率９５％の場合の値であるミラ
ー損失１２．７ｃｍ−１とした場合の電流−光出力を示
す図である。
２．４，３．６ｍｍ，更に共振器長１．２ｍｍ，前端面
反射率５％，後端面反射率９５％の場合の値であるミラ
ー損失１２．７ｃｍ−１とした場合の電流−光出力を示
す図である。
１ ＭＱＷ層 ２ 成長阻止膜 ３ ｎ−ＩｎＰ基板 ４ 間隙部分 ５ ｎ−ＩｎＰ電流ブロック層 ６ ｐ−ＩｎＰ電流ブロック層 ７ ｐ電極 ８ ｐ−ＩｎＰクラッド層 ９ ｎ電極
Claims (9)
- 【請求項１】 二つの異なる導電型半導体間に設けら
れ，これらの導電型半導体よりもエネルギーギャップが
小さい半導体層と，最上層と最下層に設けられる電極
と，前記半導体層は少なくとも１層以上設けられ，前記
電極間に電流注入を行うことによってエネルギーギャッ
プの小さな前記半導体層の遷移波長にてレーザ発振し，
共振器の長さに反比例して端面反射率が設定されること
を特徴とする半導体レーザ。 - 【請求項２】 共振器長が２ｍｍ以上かつ前端面反射率
が１％以下であることを特徴とする請求項１に記載の半
導体レーザ。 - 【請求項３】 半導体基板上に第一成長阻止膜を選択的
に形成する工程と，第一成長阻止膜間に下層から順次ク
ラッド層，第一の分離閉じ込めヘテロ構造（以下ＳＣＨ
と略す。ＳＣＨ：Ｓｅｐａｒａｔｅ−Ｃｏｎｆｉｎｅｍ
ｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層，多重量
子井戸（以下ＭＱＷと略す。ＭＱＷ：Ｍｕｌｔｉｐｌｅ
Ｑｕａｎｔｕｍ Ｗｅｌｌ）層，第二のＳＣＨ層を形
成する工程と，前記ＭＱＷ層を有する導波路を選択成長
させる工程と，前記第一成長阻止膜を除去する工程と，
導波路頂上にのみ第二成長阻止膜を形成する工程と，こ
の第二成長阻止膜をマスクとして電流ブロック層を形成
する工程と，前記第二成長阻止膜を除去してクラッド層
を形成する工程と，最上層と最下層に電極を配置する工
程と，から製造される半導体レーザであって，共振器長
は２ｍｍ以上かつ前端面反射率が１％以下であることを
特徴とする半導体レーザ。 - 【請求項４】 共振器長は２ｍｍ以上かつミラー損失が
１３ｃｍ−１以下であることを特徴とする請求項１から
請求項３のいずれか一に記載の半導体レーザ。 - 【請求項５】 少なくとも前端面反射率が１％以下，又
は少なくとも後端面反射率が９０％以上であることを特
徴とする請求項１から請求項４のいずれか一に記載の半
導体レーザ。 - 【請求項６】 エネルギーギャップの小さな前記半導体
層の上下層にｐｎｐｎサイリスタを有する電流狭窄構造
を有することを特徴とする請求項１から請求項５のいず
れか一に記載の半導体レーザ。 - 【請求項７】 エネルギーギャップの小さな前記半導体
層に対向する酸化膜の間隙部分に選択的に結晶成長して
層を形成することを特徴とする請求項１から請求項６の
いずれか一に記載の半導体レーザ。 - 【請求項８】 エネルギーバンドギャップの小さな前記
半導体層の幅が１μｍ以上１０μｍ以下であることを特
徴とする請求項１から請求項７のいずれか一に記載の半
導体レーザ。 - 【請求項９】 エネルギーバンドギャップの小さな前記
半導体層が量子井戸若しくは多重量子井戸構造となって
いることを特徴とする請求項１から請求項８のいずれか
一に記載の半導体レーザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32885999A JP2001148537A (ja) | 1999-11-18 | 1999-11-18 | 半導体レーザ |
| EP00124373A EP1104945A3 (en) | 1999-11-18 | 2000-11-20 | Improved semiconductor laser |
| US09/715,092 US6618419B1 (en) | 1999-11-18 | 2000-11-20 | Semiconductor laser |
| CA002326280A CA2326280A1 (en) | 1999-11-18 | 2000-11-20 | Improved semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32885999A JP2001148537A (ja) | 1999-11-18 | 1999-11-18 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001148537A true JP2001148537A (ja) | 2001-05-29 |
Family
ID=18214901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32885999A Pending JP2001148537A (ja) | 1999-11-18 | 1999-11-18 | 半導体レーザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6618419B1 (ja) |
| EP (1) | EP1104945A3 (ja) |
| JP (1) | JP2001148537A (ja) |
| CA (1) | CA2326280A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349692A (ja) * | 2003-04-28 | 2004-12-09 | Furukawa Electric Co Ltd:The | レーザ装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314504B (zh) * | 2023-05-24 | 2023-08-15 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RO102871B1 (en) * | 1990-04-20 | 1993-08-16 | Inst De Fizica Si Tehnologia M | High power laser diode |
| US5224113A (en) | 1991-12-20 | 1993-06-29 | At&T Bell Laboratories | Semiconductor laser having reduced temperature dependence |
| JPH06268312A (ja) | 1993-03-11 | 1994-09-22 | Fujitsu Ltd | 半導体レーザ |
| JPH07202319A (ja) | 1993-12-28 | 1995-08-04 | Furukawa Electric Co Ltd:The | 量子井戸半導体レーザ素子 |
| JPH09199782A (ja) | 1996-01-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | 半導体レーザ |
| EP0845819A1 (en) * | 1996-11-27 | 1998-06-03 | Lucent Technologies Inc. | Yttrium aluminum oxide coatings for active semiconductor optical devices |
| US5801403A (en) * | 1997-04-04 | 1998-09-01 | Opto Power Corporation | Low divergence laser diode |
| US6396861B1 (en) * | 1999-01-11 | 2002-05-28 | The Furukawa Electric Co., Ltd. | N-type modulation-doped multi quantum well semiconductor laser device |
-
1999
- 1999-11-18 JP JP32885999A patent/JP2001148537A/ja active Pending
-
2000
- 2000-11-20 EP EP00124373A patent/EP1104945A3/en not_active Withdrawn
- 2000-11-20 US US09/715,092 patent/US6618419B1/en not_active Expired - Fee Related
- 2000-11-20 CA CA002326280A patent/CA2326280A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004349692A (ja) * | 2003-04-28 | 2004-12-09 | Furukawa Electric Co Ltd:The | レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6618419B1 (en) | 2003-09-09 |
| EP1104945A3 (en) | 2004-11-17 |
| EP1104945A2 (en) | 2001-06-06 |
| CA2326280A1 (en) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11214788A (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP3234799B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3339486B2 (ja) | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム | |
| JP2001148537A (ja) | 半導体レーザ | |
| JP2009076640A (ja) | 半導体発光素子 | |
| JP2723924B2 (ja) | 半導体レーザ素子 | |
| JPH09129969A (ja) | 半導体レーザ | |
| JP2001284704A (ja) | 半導体レーザ装置 | |
| JPH0945986A (ja) | 半導体レーザ素子 | |
| JP2004103679A (ja) | 半導体発光素子および半導体発光素子モジュール | |
| WO2023281741A1 (ja) | 半導体光素子 | |
| JP3075512B2 (ja) | 半導体レーザ素子 | |
| JP2000077780A (ja) | 半導体レーザとその製造方法 | |
| JP2004079833A (ja) | 垂直共振器型面発光半導体レーザ | |
| JP3200918B2 (ja) | 半導体レーザ装置 | |
| JP3194616B2 (ja) | 半導体レーザ装置 | |
| JP3194237B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH05343791A (ja) | レーザダイオード素子 | |
| JPH0671122B2 (ja) | 半導体レーザ素子 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP2001358405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3638305B2 (ja) | 量子井戸結晶および半導体レーザならびにその製造方法 | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 | |
| JP2988552B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2001077466A (ja) | 半導体レーザ |