JP2001148222A - 表面伝導型電子放出素子およびその形成方法 - Google Patents

表面伝導型電子放出素子およびその形成方法

Info

Publication number
JP2001148222A
JP2001148222A JP32984199A JP32984199A JP2001148222A JP 2001148222 A JP2001148222 A JP 2001148222A JP 32984199 A JP32984199 A JP 32984199A JP 32984199 A JP32984199 A JP 32984199A JP 2001148222 A JP2001148222 A JP 2001148222A
Authority
JP
Japan
Prior art keywords
film
electron emission
electrode
electron
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32984199A
Other languages
English (en)
Inventor
Kazunori Hosomi
和徳 細見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Noritake Electronics Ltd
Original Assignee
Noritake Co Ltd
Noritake Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd, Noritake Electronics Ltd filed Critical Noritake Co Ltd
Priority to JP32984199A priority Critical patent/JP2001148222A/ja
Publication of JP2001148222A publication Critical patent/JP2001148222A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】電子放出量のばらつきの少ない複数個の電子放
出膜を備えた表面殿堂型電子放出素子を提供する。 【解決手段】複数個の電子放出膜42の各々毎に、その
発熱により温度上昇させられる位置において5 ×108(pp
m/℃) 程度の高いTCRを有するPTC材料から成る電
極38、40がその電子放出膜42と直列に設けられて
いることから、その電子放出膜42が発熱させられる
と、電極38、40が温度上昇させられてその抵抗値が
増大するため電子放出膜42に流れる電流値が制限され
る。そのため、フォーミング処理を施すに際して、電子
放出膜42の発熱時には電極38、40の抵抗値が増加
して電流が制限される一方、電流制限により電極38、
40の温度が低下してその抵抗値が減少すると電流値が
再び増加して電子放出膜42の発熱量が増加させられる
ため、略一様な条件下で処理が為される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数個の電子放出
膜を備えた表面伝導型電子放出素子(Surface Conducti
ve Emitter:SCE)に関し、特に、その電極構成の改
良および形成方法に関する。
【0002】
【従来の技術】平面型画像表示装置の一つとして、SC
E等から放出させた電子で、観視側に位置する透明な前
面板内面に固着された蛍光体を励起発光させ、その前面
板から射出して表示する形式の電界放出表示装置(Fiel
d Emission Display:FED)が知られている。例え
ば、特開平8−180799号公報に記載されている電
子放出素子等がそれである。上記のSCEは、例えば、
背面板上に互いに直交するように設けられたそれぞれ複
数本の第一配線および第二配線の交点位置毎に、酸化パ
ラジウム(PdO) 等から成る電子放出膜およびその電子放
出膜をそれら第一配線および第二配線にそれぞれ接続す
るための一対の第一電極および第二電極を備えたもので
ある。このようなSCEでは、第一配線および第二配線
を介してそれら第一、第二電極間に電圧を印加すること
により、上記電子放出膜から電子が放出させられる。
【0003】
【発明が解決しようとする課題】ところで、図14に示
されるように、上記のようなSCEの電子放出膜64に
は、第一電極66および第二電極68間の隙間内にナノ
メートル・オーダの亀裂70が備えられており、この亀
裂70をトンネル効果で通過する際に表面で散乱させら
れた電子が電子放出膜64から放出される。この亀裂7
0は、例えば、真空下で第一電極66および第二電極6
8間に電圧を印加して、電子放出膜64の組織を局所的
に破壊、変形、若しくは変質させるフォーミング処理を
施すことにより形成される。
【0004】上記のフォーミング処理においては、図1
5に示されるように、複数個の第一電極64および第二
電極66にそれぞれ接続された複数本の第一配線72お
よび第二配線74に順次電圧を印加することにより、そ
れらの交点(例えば、A点やB点等)に位置する第一電
極66および第二電極68間に電圧が印加される。しか
しながら、このフォーミング時における個々の電子放出
膜64への印加電圧がばらつくことから、複数個の電子
放出膜64の温度が相互に不均一になるため、間隙の大
きさの一様な亀裂70を生成できなくなって電子放出量
がばらつくという問題があった。印加電圧の相違は、第
一配線72および第二配線74の抵抗値が一様ではない
こと、および電子放出膜64自体の抵抗値も一様ではな
いことに起因するものと考えられる。
【0005】本発明は、以上の事情を背景として為され
たものであって、その目的は、電子放出量のばらつきの
少ない複数個の電子放出膜を備えたSCEを提供するこ
とにある。
【0006】
【課題を解決するための第1の手段】斯かる目的を達成
するため、第1発明の要旨とするところは、各対相互に
所定間隔を以て設けられた複数対の第一電極および第二
電極と、それら各対の第一電極および第二電極間にそれ
ぞれ設けられた複数個の電子放出膜と、一方向に沿って
設けられてそれぞれ複数個の前記第一電極に接続された
複数本の第一配線と、その第一配線と交差する他方向に
沿って設けられてそれぞれ複数個の前記第二電極に接続
された複数本の第二配線とを備えたSCEであって、
(a) 前記複数個の電子放出膜の各々毎に、その発熱によ
り温度上昇させられる位置においてその電子放出膜と電
気的に直列に設けられ、10000(ppm/℃) 以上のTCRを
有するPTC材料から成る正係数抵抗膜を含むことにあ
る。
【0007】
【第1発明の効果】このようにすれば、電子放出膜が発
熱させられると、正係数抵抗膜が温度上昇させられてそ
の抵抗値が増大する。そのため、フォーミング処理を施
すに際して、第一配線、第二配線、第一電極、および第
二電極を介して電圧が印加されることにより電子放出膜
が発熱させられると、それに直列に接続されている正係
数抵抗膜の抵抗値が増加することから、その電子放出膜
に流れる電流がその正係数抵抗膜によって制限され、そ
の発熱が抑制される。発熱が抑制されることにより正係
数抵抗膜の温度が低下するとその抵抗値が減少すること
から、電流値が再び増加して発熱量が増加させられる。
したがって、電子放出膜の温度は、正係数抵抗膜の抵抗
値の増減に応じた一定の範囲に保たれる。このとき、正
係数抵抗膜を構成するPTC材料は、10000(ppm/℃) 以
上の高いTCRを有していることから、僅かな温度変化
で抵抗値が著しく増減させられるため、電子放出膜の温
度の変化幅は極めて小さくなる。上記により、複数個の
電子放出膜相互の温度のばらつきが抑制されることか
ら、フォーミング処理によって形成される亀裂のばらつ
きが少なくなるため、電子放出量のばらつきの少ない複
数個の電子放出膜を備えたSCEが得られる。
【0008】
【第1発明の他の態様】ここで、好適には、前記正係数
抵抗膜は、ベリリウム、ニッケル−クロム合金、{亜
鉛、チタン、ニッケル、鉛、鉄、およびニオブ}の何れ
かの酸化物、一般式 Ba1-xx Ti1-y y O3+C[但
し、Aは固溶しているストロンチウムまたは鉛、Bは固
溶しているジルコニウムおよび錫の少なくとも一方、C
は固溶していない酸化銅、三酸化二鉄、二酸化マンガン
の少なくとも一種]で表されるチタン酸バリウム系化合
物、およびグラファイトの何れかから成り、或いはこれ
らの何れかを主成分とするものである。このようにすれ
ば、これらは何れも高いTCRを有したPTC材料であ
ることから、電子放出膜の温度を一層狭い温度範囲に保
つことができる。なお、上記材料は、単結晶、多結晶、
焼結体、多孔質体、或いは非晶質(アモルファス)等の
何れの形態を成すものであってもよい。また、これらの
材料には、必要な温度特性に応じて種々の不純物を添加
できる。この不純物は、固溶するものであっても、固溶
しないものであってもよい。以下の説明においても、特
に断らない限り、「不純物」は両者を含むものである。
前記PTC材料のうち、例えばチタン酸バリウム系材料
は、キュリー点近傍で抵抗値が急増する性質があるが、
この温度は不純物が添加されるとその種類に応じて高温
側或いは低温側に添加量に応じた値だけ変化する。その
ため、不純物の種類および量を適宜定めることにより、
フォーミング処理時における電子放出膜の温度を所望の
温度範囲に保持し得る。不純物の例としては、抵抗値が
急変する温度を高温側に変化させる鉛、低温側に変化さ
せるストロンチウム、ジルコニウムや硫黄等が挙げられ
る。
【0009】また、好適には、前記正係数抵抗膜は、前
記第一電極および前記第二電極の少なくとも一方を構成
するものである。このようにすれば、第一電極および第
二電極の少なくとも一方がPTC材料で構成されること
により、正係数抵抗膜が実質的に電子放出膜と直列に設
けられる。すなわち、正係数抵抗膜は、電子放出膜の発
熱量に応じて温度上昇させられる必要があるため、その
電子放出膜の可及的近傍に配設することが望まれる。上
記のようにすれば、正係数抵抗膜と電子放出膜とが接触
して設けられることになるため、その電子放出膜の温度
を一層確実に制御することができる。
【0010】因みに、従来のSCEの電極は、例えば、
ニッケル(Ni)、クロム(Cr)、金(Au)、モリブデン(Mo)、
タングステン(W) 、白金(Pt)、チタン(Ti)、アルミニウ
ム(Al)、銅(Cu)、およびパラジウム(Pd)等の金属材料や
合金材料、或いは、酸化ルテニウム(RuO2)、酸化インジ
ウム−酸化錫(In2O3-SnO2 :ITO) 等の金属酸化物等
が用いられていた。上記各材料のうちニッケル、クロ
ム、金、モリブデン、タングステン、白金、チタン、ア
ルミニウム、銅、およびパラジウム等の金属材料や合金
材料は、PTC材料ではあるがTCRが 3900(ppm/℃)
程度以下であることから、電子放出膜の発熱によって温
度上昇させられても抵抗値の増加量が小さく、電流値延
いては電子放出膜の温度上昇を十分に抑制することがで
きない。一方、酸化ルテニウムおよびITO等の金属酸
化物はNTC材料であることから、電子放出膜の発熱に
よって温度上昇させられると抵抗値が減少し、電流値を
却って増加させてその発熱延いては温度上昇を促進す
る。すなわち、従来のフォーミング処理における電子放
出膜への印加電圧のばらつきは、このように電極が電流
制限に何ら寄与せず、或いは反対に温度上昇した電子放
出膜に流れる電流を増加させることにも起因していたの
である。
【0011】
【課題を解決するための第2の手段】また、前記目的を
達成するための第2発明の要旨とするところは、各対相
互に所定間隔を以て設けられた複数対の第一電極および
第二電極と、それら各対の第一電極および第二電極間に
それぞれ設けられた複数個の電子放出膜と、一方向に沿
って設けられてそれぞれ複数個の前記第一電極に接続さ
れた複数本の第一配線と、その第一配線と交差する他方
向に沿って設けられてそれぞれ複数個の前記第二電極に
接続された複数本の第二配線とを備えた表面伝導型電子
放出素子であって、(a) 前記複数個の電子放出膜の各々
毎に、その発熱により温度上昇させられる位置において
その電子放出膜と電気的に並列に設けられた抵抗温度係
数(TCR)が負の負温度係数(NTC)材料から成る
負係数抵抗膜を含むことにある。
【0012】
【第2発明の効果】このようにすれば、電子放出膜が発
熱させられると、負係数抵抗膜が温度上昇させられてそ
の抵抗値が減少する。そのため、フォーミング処理を施
すに際して、第一配線、第二配線、第一電極、および第
二電極を介して電圧が印加されることにより電子放出膜
が発熱させられると、それに並列に接続されている負係
数抵抗膜の抵抗値が減少することから、その負係数抵抗
膜を通る電流量が増加させられて相対的にその電子放出
膜を通る電流量が少なくなる。すなわち、実質的にその
電子放出膜に流れる電流が制限され、その発熱が抑制さ
れる。発熱が抑制されることにより負係数抵抗膜の温度
が低下するとその抵抗値が増加することから、電子放出
膜を通る電流値が再び増加して発熱量が増加させられ
る。したがって、電子放出膜の温度は、負係数抵抗膜の
抵抗値の増減に応じた一定の範囲に保たれることから、
複数個の電子放出膜相互の温度のばらつきが抑制されて
フォーミング処理によって形成される亀裂のばらつきが
少なくなるため、電子放出量のばらつきの少ない複数個
の電子放出膜を備えたSCEが得られる。
【0013】
【第2発明の他の態様】ここで、好適には、前記負係数
抵抗膜は、{珪素、ゲルマニウム、ダイヤモンド}の何
れかの単結晶或いはアモルファス構造体、{アルミニウ
ム、銅、ニッケル、マンガン、コバルト、ジルコニウ
ム、およびイットリウム}の何れかの酸化物の多結晶或
いは焼結体、{チタン、バナジウム、バリウム、および
珪素の何れかの酸化物}のアモルファス構造体、カルコ
ゲン化合物、および{銀および銅}の硫化物の何れかか
ら成り、或いはこれらの何れかを主成分とするものであ
る。このようにすれば、これらは何れも高いTCRを有
するNTC材料であることから、電子放出膜の温度を一
層狭い温度範囲に保つことができる。なお、これらの材
料には、必要な温度特性に応じてそれらに固溶する或い
は固溶しない種々の不純物を添加できる。すなわち、上
記NTC材料のうち例えば酸化バナジウムは、結晶構造
の変化点近傍で抵抗値が急減する性質を持ち、この性質
は不純物が添加されるとその種類や量に応じて変化す
る。そのため、不純物の種類および量を適宜定めること
により、フォーミング処理時における電子放出膜の温度
を所望の温度範囲に保持し得る。不純物の例としてはバ
リウム(Ba)、燐(P) 、カルシウム(Ca)等が挙げられる。
【0014】また、好適には、前記負係数抵抗膜は、前
記電子放出膜の下側に重なる位置に設けられるものであ
る。このようにすれば、負係数抵抗膜が電子放出膜に面
接触させられるため、その電子放出膜から発生した熱が
好適にその負係数抵抗膜に伝達される利点がある。すな
わち、負係数抵抗膜は、電子放出膜の発熱量に応じて温
度上昇させられる必要があるため、その電子放出膜の可
及的近傍に配設することが望まれる。上記のようにすれ
ば、負係数抵抗膜と電子放出膜とが接触して設けられる
ことになるため、その電子放出膜の温度を一層確実に制
御することができる。しかも、負係数抵抗膜を設けるた
めの領域を電子放出膜、配線や電極等の形成面上に別途
確保する必要がないため、負係数抵抗膜の存在が各膜の
配置設計や電子放出膜の配設密度を高めること等の妨げ
にならない。
【0015】また、好適には、前記の正係数抵抗膜およ
び負係数抵抗膜は、CTR(Critical Temprature Resi
stor)材料から成るものである。このようにすれば、C
TR材料は相転移温度に関連して抵抗値が急激に変化す
る特徴を有しているため、電子放出膜の温度ばらつきを
一層抑制できる。CTR材料としては、例えば、バナジ
ウムやチタンの金属酸化物、或いは銀や銅の硫化物等が
挙げられる。
【0016】
【課題を解決するための第3の手段】また、前記目的を
達成するための表面伝導型電子放出素子の形成方法の要
旨とするところは、前記請求項1乃至6の何れかの表面
伝導型電子放出素子を形成する方法であって、前記電子
放出膜と共に前記正係数抵抗膜または前記負係数抵抗膜
に電圧または電流を印加してその電子放出膜に亀裂を生
成するフォーミング工程を含むことにある。
【0017】
【第3発明の効果】このようにすれば、フォーミング工
程において電子放出膜に電圧または電流を印加する際に
は、同時に正係数抵抗膜或いは負係数抵抗膜にも電圧ま
たは電流が印加されるため、その際における電子放出膜
の温度の変化幅が前述したように極めて小さくなる。し
たがって、複数個の電子放出膜相互の温度のばらつきが
抑制されることから、フォーミング処理によって形成さ
れる亀裂のばらつきが少なくなるため、電子放出量のば
らつきの少ない複数個の電子放出膜を備えたSCEが得
られる。
【0018】
【発明の実施の形態】以下、本発明の一実施例を図面を
参照して詳細に説明する。
【0019】図1は、本発明のSCEの一例が適用され
たFED10の構成を一部を切り欠いて示す斜視図であ
る。図において、FED10は、それぞれの略平坦な一
面12,14が向かい合うように所定間隔を隔てて互い
に平行に配置された相互に同様な寸法・形状の前面板1
6および背面板18と、それらの間に配置されたスペー
サ22とを備えたものである。それら前面板16、背面
板18、およびスペーサ22は互いに気密に封着されて
おり、それらによってFED10の外囲器である気密容
器が構成されている。気密容器内は例えば 6.7×10-5(P
a)[5 ×10-7(Torr)]程度の真空になっている。
【0020】上記の前面板16および背面板18は、例
えばそれぞれ1 〜2(mm) 程度の均一な厚さを備えて透光
性を有する軟化点が600(℃) 程度の高歪点ガラス、例え
ば、ソーダライム・ガラス等から成るものである。ま
た、前記のスペーサ22は、例えば、前面板16および
背面板18と同様な外形寸法を有する矩形枠状或いは格
子状を成すものである。このスペーサ22は、例えば4
26合金から成る2 〜5(mm) 程度の一様な厚さの矩形枠
状或いは格子状等の素材の表面に、600(℃) 程度の軟化
点の硼珪酸ガラス等から成る図示しない絶縁ガラス層が
10(μm)程度の厚さに電着等によって設けられて構成さ
れている。このため、前面板16と背面板18との間隔
すなわち気密空間の高さ寸法は、例えば2 〜5(mm) 程度
である。
【0021】また、前面板16の一面12には、例えば
ITO(酸化インジウム錫:IndiumTin Oxide)等から
成る0.1 〜0.5(mm) 程度の幅寸法のストライプ状の複数
本の透明な陽極24が、例えば0.1 〜0.5(mm) 程度の一
定の中心間隔を以て一方向に沿って並んで設けられてい
る。それら複数本の陽極24の各々の表面には、R
(赤),G(緑),B(青)の3つの発光色の何れかに
対応する蛍光体層26が、例えば、その一方向と直交す
る方向にR,G,Bの順に繰り返し並ぶように、陽極2
4と同様な幅寸法を以てストライプ状或いはマトリクス
状に設けられている。上記の陽極24は、例えばスパッ
タ等の薄膜法によって例えば1(μm)程度の厚さに形成さ
れたものであり、シート抵抗値が 10(Ω/□) 以下程度
の比較的高い導電性を備えている。また、上記の蛍光体
層26は、例えば、ZnO:Zn,ZnS:Ag+In2O3等の電子線に
よって可視光を発する材料から構成されるものであっ
て、例えば厚膜スクリーン印刷法等によって10〜 20(μ
m)程度の厚さで設けられることにより、面積抵抗率が50
0(Ω/cm2) 以下程度の導電性を付与されている。
【0022】また、前面板16の一面12のうちの蛍光
体層26が設けられていない残部には、例えば黒色顔料
を含むガラスから成るブラック・マトリクス(マスク)
28が10〜 20(μm)程度の厚さで設けられており、それ
ら蛍光体層26の表面およびブラック・マトリクス28
の表面は、一面12の全面にそれら蛍光体層26および
ブラック・マトリクス28の表面形状に倣って設けられ
た 100〜 200(nm)程度の厚さのメタル・バック30によ
って覆われている。上記のブラック・マトリクス28は
例えば厚膜スクリーン印刷法等によって設けられたもの
であり、蛍光体層26がストライプ状に設けられている
場合にはその間を通るストライプ状に、蛍光体層26が
マトリクス状に設けられている場合には格子状に形成さ
れる。また、上記のメタル・バック30は例えばアルミ
ニウム薄膜の蒸着等によって設けられたものであり、比
較的滑らかな表面を有しているが、電子が容易に透過す
る程度の厚さの薄膜に形成されている。
【0023】一方、前記の背面板18の一面14には、
互いに直交する二方向(列方向すなわちY方向および行
方向すなわちX方向)に沿ってそれぞれ伸びる複数本の
列方向(Y方向)配線32および行方向(X方向)配線
34が、層間絶縁層36を介して重ねて備えられてい
る。列方向配線32は、前面板16上の陽極24に平行
に設けられており、その中心間隔は陽極24と同様であ
る。これに対して、それらに直交する方向に沿って伸び
る行方向配線34の中心間隔は、例えば列方向配線32
のそれの3倍の0.3 〜1.5(mm) 程度になっている。ま
た、列方向配線32の幅寸法は100(μm)程度であり、厚
さ寸法は例えば 12(μm)程度である。一方、行方向配線
34の幅寸法は300(μm)程度であり、厚さ寸法は 20(μ
m)程度である。
【0024】上記の列方向配線32および行方向配線3
4は、例えば、何れも厚膜銀等の厚膜導体から成るもの
であり、背面板18の内面14に厚膜スクリーン印刷法
等を用いて形成されている。また、内面14上には、そ
の列方向配線32に沿った方向においては行方向配線3
4と同様な一定の中心間隔を以てその行方向配線34相
互間に位置するように並び、且つその行方向配線34に
沿った方向においては列方向配線32と同様な一定の中
心間隔を以てその列方向配線32相互間に位置するよう
に並ぶ複数個の矩形のY電極38が備えられる。行方向
配線34に沿った方向における背面板18の断面の要部
を拡大した図2(a) に示すように、列方向配線32は、
それら複数個のY電極38に一部が重なる位置に設けら
れており、Y電極38はその列方向配線32に電気的に
接続されている。また、複数個のY電極38の各々とそ
れが接続されたものに隣接する列方向配線32との間に
は、その列方向配線32に沿って伸び且つそれとは電気
的に絶縁させられた長手状のX電極40がそれぞれ備え
られている。本実施例においては、列方向配線32およ
び行方向配線34が第一配線および第二配線に、Y電極
38およびX電極40が第一電極および第二電極にそれ
ぞれ相当する。
【0025】図3は、上記配線32、34および電極3
8、40等の位置関係を説明するための平面図である。
上記のY電極は、例えば列方向配線32に沿った方向に
おける長さ寸法wが数 (μm)〜数百 (μm)程度に形成さ
れたものであり、上記のX電極40は、一端部側におい
てY電極38との間隔gが例えば数百(nm)〜数百 (μm)
程度、例えば 0.5〜 20(μm)程度の小さな値になるよう
に形成されたものである。行方向配線34はX電極40
の他端部40aに重なる位置に設けられており、X電極
40はその行方向配線34に電気的に接続されている。
これら両電極38、40は、何れも600(℃) 付近におけ
るTCRが 5×108(ppm/℃) 程度の酸化チタン(TiO2
を主成分としSn、Zrを添加物(固溶した不純物)として
含むPTC材料すなわち正係数抵抗膜から成るものであ
り、例えば真空蒸着法やスパッタ等の薄膜プロセスによ
って300(Å) 程度の厚さ寸法に膜形成された後、フォト
リソグラフィ等を用いてパターン形成されている。した
がって、本実施例においては、電極38、40全体が正
係数抵抗膜で構成される。電極38、40の抵抗値は60
0(℃) 以上で急激に増加し、室温において 50(Ω) 程度
の区間の抵抗値が例えば630(℃) において10(kΩ) 程度
になる。
【0026】また、Y電極38およびX電極40間に形
成されている隙間には、平面形状が略円形を成し一部が
それらに重なる電子放出膜42が備えられている。すな
わち、電極38、40を構成する正係数抵抗膜は、電子
放出膜42に直列に接続されている。前記の図2(a)
は、この電子放出膜42を通る断面を表している。電子
放出膜42は、例えば酸化パラジウムを主成分とするも
のであって、例えば100(Å) 程度の厚さ寸法を備えたも
のである。この電子放出膜42は、フォーミングと称さ
れる通電処理が施されて局所的に破壊、変形、若しくは
変質させられることにより、Y電極38およびX電極4
0間の隙間内にナノメートル・オーダの亀裂44を有し
ている。したがって、Y電極38とX電極40とは、電
子放出膜42が両者に重なるように設けられているが、
その電子放出膜42が電気的には極めて高抵抗であるた
め、実質的に接続されてはいない。なお、亀裂44は、
図1においては左端に位置する一つについて例示した。
【0027】また、列方向配線32および行方向配線3
4の間に設けられた前記の層間絶縁層36は、その行方
向配線34に沿って伸びる長手状を成すが、その長手方
向の一辺(行方向配線34とX電極40とが重なってい
る側の一辺)が凸部36aを一定の間隔で断続的に備え
た波状に形成されていることから、その幅寸法は一様で
はない。凸部36aは、複数本の列方向配線32と行方
向配線34との重なり部分46毎に設けられており、そ
こでは絶縁層36がその上側に位置する行方向配線34
の幅方向においてその両側にはみ出している。このた
め、層間絶縁層36は、重なり部分46においては行方
向配線34よりも幅広に形成されていることから、列方
向配線32を覆ってそれらを電気的に絶縁する。絶縁層
36は、列方向配線32および行方向配線34を確実に
絶縁しており、それらが電気的に短絡した部分(短絡欠
陥)は存在しない。
【0028】一方、行方向配線34毎の凸部36a相互
間の凹部36bが備えられる部分では、X電極40と重
なっている行方向配線34の一辺側で、絶縁層36がそ
の行方向配線34よりもその幅方向において引っ込んで
いる。そのため、図3に示されるように、行方向配線3
4とX電極40との重なり部分48には、それらの間に
絶縁層36が存在しない部分があることから、前述した
ようにそれら行方向配線34およびX電極40はそこで
電気的に接続される。層間絶縁層36は、このように複
数本の列方向配線32および複数個のX電極40に部分
的に重なるように設けられた行方向配線34を、その列
方向配線32とは絶縁させ且つそのX電極40とは接続
させるために設けられている。図2(b) は、行方向配線
34に沿った方向における上記重なり部分48を通る背
面板18の断面を表したものであり、図に示されるよう
に、絶縁層36で覆われた列方向電極32は行方向配線
34に接触していないが、絶縁層36で覆われていない
X電極40は行方向配線34に接触する。
【0029】以上のように構成されるFED10を駆動
するに際しては、メタル・バック30に例えば5(kV) 程
度の一定の加速電圧を定常的に印加した状態で、例え
ば、複数本の行方向配線34に順次負電圧(走査電圧)
を印加して走査すると共に、複数本の列方向配線32の
うちの所望のものにその走査に同期して正電圧(信号電
圧)を印加すると、列方向配線32および行方向配線3
4を介してそれぞれ電圧を印加されたY電極38および
X電極40間の大きな電圧勾配に基づいて生じる電界放
出(Field Emission)によって、それらの間に設けられ
た電子放出膜42から電子が放出される。この電子は、
前面板16上に設けられた陽極24に所定の正電圧(加
速電圧)が印加されることにより、その陽極24に向か
って飛ぶ。これにより、その陽極24上に設けられてい
る前記蛍光体層26に電子が衝突させられ、蛍光体層2
6が発光させられる。したがって、本実施例において
は、列方向配線32および行方向配線34の交点毎に表
示の1ドットが形成され、3ドットに対応する行方向に
並ぶ3色の蛍光体層26毎に1画素が構成される。この
場合において、各々が表示の1ドットに対応する複数個
の電子放出膜42は、相互に電子放出量や電子放出効率
のばらつきが少ないため、FED10の表示面である前
面板16の表面において、観視する上では斑のない略一
様な輝度が得られる。
【0030】なお、蛍光体層26はメタル・バック30
で覆われているが、そのメタル・バック30は極めて薄
いため、電子はそのメタル・バック30を透過して蛍光
体層26に入射して蛍光体に衝突する。一方、蛍光体層
26で発生した光は、前面板16側だけでなく背面板1
8側にも向かうが、その背面板18側に向かう光はアル
ミニウム薄膜30で前面板16側に反射される。したが
って、発生した光の殆どが前面板16を透過して射出さ
れることとなるため、実質的な発光効率が高められる。
すなわち、FED10は、前面板16側から蛍光体層2
6を透過した光を観察する所謂透過型の表示装置に構成
されている。なお、FED10には、気密容器内から排
気するための排気穴等が備えられているが、図において
は省略した。
【0031】上記のFED10は、例えば前面板16お
よび背面板18にそれぞれ必要な膜形成を施した後、一
面12、14が向かい合う向きでスペーサ22を介して
鉛ガラス等のシール・ガラスで封着することで製造され
る。その製造工程のうち、背面板18上に積層形成され
る列方向配線32および行方向配線34すなわち積層配
線の形成工程は、例えば図4に示される工程図に従って
実施される。以下、図4、工程の各段階における背面板
内面14の膜形成状態を表した図5(a) 〜(f)、および
工程の各段階における断面を表した図6(a) 〜(c) を参
照して配線32、34の形成方法を説明する。
【0032】図4において、先ず、電極形成工程S1に
おいては、背面板18の内面14上に薄膜形成技術を用
いて酸化チタンから成るY電極38およびX電極40を
形成する。この工程は例えば以下のようにして行われ
る。すなわち、例えば、真空チャンバ内において、酸化
チタンを主成分とするPTC材料をスパッタリング等に
よって内面14上に300(Å) 程度の厚さで成膜し、チャ
ンバから取り出してスピン・コーティング法等を用いて
内面14の全面に感光性樹脂を塗布する。この感光性樹
脂を前記の電極38、40のパターンに対応するネガ・
パターンで露光、現像した後、真空チャンバ内でイオン
・ミリング(イオン・ビ−ム・エッチング)等で不要部
の酸化チタンを除去し、チャンバから取り出した基板を
剥離液で処理して感光性樹脂を取り除く。これにより、
前記の図1乃至3に示されるY電極38およびX電極4
0が内面14上に設けられる。この後、電極38、40
は必要に応じて、例えば抵抗値の急変する中心温度を変
化させたい場合や抵抗値の急変度合い(B定数)を変化
させたい場合等には、真空中、還元雰囲気或いは酸化雰
囲気(大気中)等において 500〜 1500(℃) 程度の温度
で加熱することにより、酸化チタンの結晶構造や粒界構
造等を改質し、或いはチタンの原子価を制御する。図5
(a) 、図6(a) は、それぞれこの段階を示している。な
お、図6(a) は、図5(a) におけるVIa−VIa視断面に
対応する。また、図5の各図(a) 〜(f)においては、電
極38、40を一対だけ、すなわち列方向配線32と行
方向配線34の一交点だけを示した。
【0033】次いで、列方向配線形成工程S2において
は、例えば厚膜スクリーン印刷法等を利用して厚膜銀か
ら成る列方向配線32を、一部がY電極38に重なるよ
うに形成する。この工程は例えば以下のようにして行わ
れる。すなわち、例えば、銀粉末およびガラス粉末を樹
脂成分と共に溶剤に分散させた厚膜銀ペーストを、予め
定められたパターン、本実施例ではストライプ・パター
ンで例えば 15(μm)程度の厚さに塗布し、乾燥機内に入
れて120(℃) 程度の温度で乾燥してペースト中の溶剤成
分を除去してペーストを硬化させる。そして、焼成炉で
例えば大気雰囲気下480(℃) 程度の温度で 10(分間) 程
度保持して加熱処理を施す。これにより、溶剤が除去さ
れた乾燥膜中の樹脂等の有機成分が焼失させられると共
に、銀粉末やガラス成分が熔融され且つ加熱処理の冷却
過程で硬化させられて、例えば 12(μm)程度の厚さの厚
膜銀から成る前記列方向配線32が生成される。これら
印刷乃至焼成処理は、必要な列方向配線32の厚みに応
じて例えば2回繰り返される。図5(b) はこの段階を示
している。
【0034】続く層間絶縁層形成工程S3においては、
列方向配線32の場合と同様に厚膜スクリーン印刷法を
利用して、列方向配線32に垂直な方向に沿って伸びる
ストライプ・パターンで、その列方向配線32上の厚さ
寸法が 28(μm)程度の層間絶縁層36を形成する。この
工程において、厚膜スクリーン印刷に用いるペースト
は、ガラス粉末を樹脂成分と共に溶剤に分散した厚膜絶
縁ペーストであり、印刷乃至焼成処理は、必要な厚みに
応じて例えば5回程度繰り返される。図5(c) は、この
段階を示している。
【0035】続く行方向配線形成工程S4においては、
列方向配線32および層間絶縁層36の場合と同様に厚
膜スクリーン印刷法を利用して、上記のストライプ状の
層間絶縁層36上に、それに沿って伸びるストライプ・
パターンで膜厚が例えば 20(μm)程度の前記の行方向配
線34を形成する。この工程において用いられるペース
トは、列方向配線32の場合と同じものであり、印刷乃
至焼成処理の繰り返し回数もそれと同様である。図5
(d) および図6(b) は、この段階を示している。なお、
図5(d) においては、前記の図3等とは異なり、行方向
配線34が層間絶縁層36よりも細幅に形成されること
によって列方向配線32と絶縁させられている場合を示
した。
【0036】また、電子放出膜形成工程S5において
は、Y電極38およびX電極40間に、それらに跨がる
ように電子放出膜42を形成する。この電子放出膜42
は、例えば、有機パラジウム・ペーストをインク・ジェ
ット方式等によって塗布し、例えば 70(℃) 程度の温度
で乾燥した後、400(℃) 程度の温度で大気雰囲気下にお
いて加熱処理を施すことにより、有機パラジウムを分解
および酸化して100(Å)程度の厚さの酸化パラジウムを
生成したものである。図5(e) および図6(c) は、この
段階を示している。上記の有機パラジウム・ペースト
は、パラジウムの金属有機化合物を溶媒に分散させたも
のであるが、これに代えてパラジウムの超微粒子を溶媒
に分散させたペースト等を用いてもよい。
【0037】背面板18の膜形成工程を終えた後、陽極
24、蛍光体層26、ブラック・マトリクス28、およ
びメタル・バック30を一面12に形成して別途作成し
た前面板16を、スペーサ22を介して背面板18上に
当接部にフリット・ガラス等の封着剤を塗布して重ね合
わせ、加熱処理を施して前面板16および背面板18を
気密に封着する。そして、封着形成された気密容器内か
ら図示しない排気管を通して排気することにより、容器
内を前記の真空度まで減圧する。
【0038】そして、上記の減圧状態のまま、フォーミ
ング工程S6において、列方向配線32および行方向配
線34間に電圧を印加して電子放出膜42に通電するこ
とにより、その電子放出膜42の組織を部分的に破壊或
いは改質して前記の亀裂44を生成する。フォーミング
処理の条件は、例えば図7に示されるように、ピークが
5(V)程度のパルス電圧を2(分間) 程度印加するものであ
り、これにより、電子放出膜42に電子放出機能が与え
られる。
【0039】上記のフォーミング処理において、電圧印
加により電子放出膜42が発熱させられると、それに接
して設けられている電極38、40が熱伝導により温度
上昇させられる。この場合において、図8に示されるよ
うに、PTC材料で構成された電極38、40は電子放
出膜42に直列に接続されているため、温度上昇量に応
じてそれら電極38、40の抵抗値が増加すると、その
抵抗値の増加量に応じて電子放出膜42に流れる電流値
が少なくなる。電流値が減少すると、電子放出膜42の
発熱量は減少させられるため、電極38、40の温度が
低下する。しかしながら、温度が低下すると電極38、
40の抵抗値が減少することから、再び電子放出膜42
に流れる電流値が増加して発熱量が増加する。したがっ
て、電子放出膜42の温度は、電極38、40の抵抗値
変化に応じた一定の範囲、電極38、40が酸化チタン
で構成された本実施例では、その抵抗値が600(℃) のと
きの100(Ω) 程度から急激に増加して630(℃) では10(K
Ω) 程度になることから、例えば、600 〜630(℃) 程度
の範囲に保たれる。このように、電子放出膜42に直列
に接続された電極38、40すなわち正係数抵抗膜の抵
抗値変化により、通電された際のその電子放出膜42の
温度が一定範囲に保持されることから、本実施例におい
ては、複数個の電子放出膜42に対するフォーミング処
理がばらつきの少ない略一定の温度条件下で為され、ば
らつきの少ない略均一な亀裂44が形成される。そのた
め、複数個の電子放出膜42の電子放出量や電子放出効
率のばらつきが少なくなるのである。
【0040】上記のフォーミング処理が全ての電子放出
膜42に施された後、気密容器に備えられている図示し
ない排気管をガス・バーナ等で溶断して封止し、容器内
の図示しないゲッタに加熱してゲッタ処理を行うことに
より、前記のFED10が得られる。
【0041】要するに、本実施例においては、電極3
8、40が酸化チタンで構成されることにより、複数個
の電子放出膜42の各々毎に、その発熱により温度上昇
させられる位置において 5×108(ppm/℃) 程度の高いT
CRを有するPTC材料から成る正係数抵抗膜がその電
子放出膜42と直列に設けられることから、その電子放
出膜42が発熱させられると、電極38、40が温度上
昇させられてその抵抗値が増大するため電子放出膜42
に流れる電流値が制限される。そのため、フォーミング
処理を施すに際して、列方向配線32および行方向配線
34を介して電圧が印加されると、電子放出膜42の発
熱により電極38、40の抵抗値が増加して電流が制限
される一方、電流制限により電極38、40の温度が低
下してその抵抗値が減少すると電流値が再び増加して電
子放出膜42の発熱量が増加させられる。したがって、
電子放出膜42の温度は、高いTCRを有する電極3
8、40の抵抗値の増減に応じた略一定の狭い範囲に保
たれることから、複数個の電子放出膜42相互の温度の
ばらつきが抑制されてばらつきの少ない亀裂が形成され
るため、電子放出量のばらつきの少ない複数個の電子放
出膜42を備えたFED10が得られる。
【0042】また、本実施例においては、電極38、4
0がPTC材料である酸化チタンを主成分とする材料で
構成されることにより、正係数抵抗膜が実質的に電子放
出膜42と直列に設けられる。そのため、電子放出膜4
2に接触させられている電極38、40によって正係数
抵抗膜が構成されていることから、その電子放出膜42
の発熱量に応じて直列に接続された正係数抵抗膜が速や
かに温度上昇させられる。そのため、電子放出膜42の
温度を一層確実に制御することができる。
【0043】しかも、本実施例においては、電極38、
40が正係数抵抗膜によって構成されることにより、そ
の正係数抵抗膜が電子放出膜42に接して設けられてい
ることから、電子放出膜42の発熱により速やかに温度
上昇させられるため、非接触の場合に比較して一層確実
にその温度を制御できる。
【0044】次に、本発明の他の実施例を説明する。な
お、以下の実施例において、前述の実施例と共通する部
分は同一の符号を付して説明を省略する。
【0045】図9は、正係数抵抗膜50の他の配設例を
説明するための前記の図5(e) に対応する図である。図
において、一対の電極のうちの一方のX電極50は、前
記のX電極40と同様な形状で設けられているが、他方
のY電極52は、前記のY電極38よりも細幅に形成さ
れている。そのため、Y電極52と列方向電極32とは
数 (μm)程度の僅かな距離を隔てて位置させられてお
り、列方向配線32はY電極52に重なる位置に設けら
れていない。それらY電極52と列方向配線32との間
には、それらと重なるようにそれらよりも下側、すなわ
ちそれらと背面板18との間に正係数抵抗膜54が設け
られている。したがって、Y電極52は、その正係数抵
抗膜54を介して列方向配線32に接続されている。
【0046】上記のX電極50およびY電極52は、従
来と同様な薄膜プロセスで形成された100(Å)程度の厚
さの白金薄膜で構成されている。そのため、白金はPT
C材料ではあるが、TCRがせいぜい 3900(ppm/℃) 程
度に過ぎないことから、フォーミング処理を施す際に電
子放出膜42が発熱させられ、その熱が熱伝導により伝
達されて温度上昇させられても、抵抗値の増加が小さ
く、電子放出膜42に流れる電流は実質的に制限されな
い。一方、前記の正係数抵抗膜54は、例えば、抵抗値
が急変する温度近傍でのTCRが 5×108(ppm/℃) 程度
である酸化チタン系材料で構成されている。電子放出膜
42が発熱させられた際には、その熱がY電極52を介
してこの正係数抵抗膜54にも伝達される。そのため、
電極38、40自体がPTC材料で構成された前記の図
1乃至図8に示される実施例の場合と同様に、フォーミ
ング処理時にはその正係数抵抗膜54によって電子放出
膜42の発熱時に電流が制限されることから、その電子
放出膜42の温度が一定範囲に保たれる。したがって、
本実施例においても、複数個の電子放出膜42の各々に
対するフォーミング処理条件のばらつきが少なくなるた
め、形成される亀裂44のばらつきが少なくなって、F
ED10全面におけるその電子放出量や電子放出効率の
ばらつきが少なくなる。
【0047】図10は、さらに他の実施例のSCEの要
部断面構造を説明する図である。図10において、背面
板内面14には、列方向配線32に接続されたY電極5
6および行方向配線34に接続されたX電極58が備え
られている。また、それら電極56、58の間には、電
子放出膜42がそれらに一部が重なるように設けられて
いる。また、電極56、58間には、更に、それらが一
部に重なるように負係数抵抗膜60が設けられており、
上記の電子放出膜42はその負係数抵抗膜60上に位置
する。なお、図から明らかなように、電極56、58は
負係数抵抗膜60よりも上側に配置されており、電子放
出膜42はその電極56、58上に配置されていること
から、電極56、58は、それら電子放出膜42と負係
数抵抗膜60とにその一部が挟まれている。このため、
それら電子放出膜42および負係数抵抗膜60は、何れ
も図における左右方向の両端部において電極56、58
に直接接続され、負係数抵抗膜60は電子放出膜42に
並列に設けられた状態にある。
【0048】上記電極56、58は、何れも薄膜プロセ
スで形成された100(Å) 程度の厚さの白金薄膜から成る
ものである。このため、本実施例においても、図9に示
された実施例の場合と同様に、電極56、58は温度上
昇させられた際に電流を制限する作用を有していない。
一方、上記の負係数抵抗膜60は、100(Å) 程度の膜厚
を有して電子放出膜42と略同様な直径に形成された、
例えば抵抗値が急変する温度付近でのTCRが 6×10
9(ppm/℃) 程度の負の温度係数(NTC)を有するコバ
ルトやアルミニウム等の酸化物から成る。すなわち、負
係数抵抗膜60は、670(℃) 程度の温度から抵抗値が急
激に低下するCTR材料である。負係数抵抗膜60の抵
抗値は670(℃) 以上で急激に減少し、例えば、室温にお
いて 210(KΩ) 程度の区間で700(℃) における抵抗値が
20(KΩ) 程度になる。そのため、負係数抵抗膜60は、
常温では数百(kΩ) 程度の高い抵抗値を有しているが、
温度上昇に伴ってその抵抗値が著しく低下する。
【0049】本実施例のSCEは、概略前記の図4に示
される工程に従って製造されるが、上記の負係数抵抗膜
60は、その図4における電極形成工程S1に先立って
形成される。以下、上記SCEの製造方法の概略を、製
造過程の途中段階における膜形成状態を表した図11
(a) 〜(c) を参照して説明する。先ず、例えば厚膜スク
リーン印刷法を用いて、NTC溶液を背面板内面14に
前記の負係数抵抗膜60の配設パターンで塗布する。N
TC溶液は、例えば、コバルトやアルミニウム等の酸化
物がNTC特性を有する金属材料の金属有機化合物を有
機溶剤に溶解して適当な粘度に調製したものであり、粘
度調節や印刷性を高める等の目的で必要に応じて樹脂粉
末が添加されている。溶液を塗布した後、例えば100
(℃) 程度の温度で乾燥し、600(℃) 程度の温度で加熱
処理を施すことにより、溶液中の有機成分が除去される
と共に金属成分が酸化させられて、前記の負係数抵抗膜
60が生成される。図11(a) は、この段階を示してい
る。
【0050】上記のように負係数抵抗膜60を形成した
後、前記の図4に示される電極形成工程S1において、
図1乃至図8に示される実施例の場合と同様に、背面板
内面14に電極56、58を形成する。この電極形成
は、例えば電子ビーム蒸着により白金を100(Å) 程度の
厚さに膜形成した後、フォトリソグラフィ技術を利用し
て、電極56、58が相互に離隔し且つそれらの一部が
負係数抵抗膜60に重なるようにパターン形成すること
により行われる。図11(b) は、この段階を示してい
る。
【0051】次いで、前記の列方向配線形成工程S2乃
至電子放出膜形成工程S5が同様に実施される。このと
き、電子放出膜42を形成するための有機パラジウム・
ペーストは、負係数抵抗膜60に略重なるように、それ
と略同様な寸法および形状を以て塗布される。ペースト
を塗布した後、乾燥および加熱処理工程を経て、100
(Å) 程度の厚さの酸化パラジウムから成る電子放出膜
42が、負係数抵抗膜60に重なって生成される。図1
1(c) は、この段階を示している。なお、前記の図10
は、続くフォーミング工程S6が実施された後のこの図
におけるX−X視断面に対応するものである。
【0052】このように膜形成を終えた後、前面板16
と重ね合わせて気密に封着し、フォーミング工程S6に
おいて、電子放出膜42にフォーミング処理が施され
る。このフォーミング処理における処理方法も前述の実
施例と同様であるが、本実施例においては、負係数抵抗
膜60が電子放出膜42に重なる位置においてその下側
に設けられている。そのため、電圧印加により電子放出
膜42が発熱させられると、その下側にそれに接して設
けられている負係数抵抗膜60が熱伝導により温度上昇
させられる。
【0053】この場合において、図11に示されるよう
に、NTC材料で構成された負係数抵抗膜60は電子放
出膜42に並列に接続されているため、温度上昇量に応
じてその負係数抵抗膜60の抵抗値が減少すると、電極
56、58間に流される電流がその負係数抵抗膜60に
よってバイパスされることから、その抵抗値の減少量に
応じて電子放出膜42に流れる電流値が少なくなる。電
流値が減少すると、電子放出膜42の発熱量は減少させ
られるため、負係数抵抗膜60の温度が低下する。しか
しながら、温度が低下すると負係数抵抗膜60の抵抗値
が増加することから、再び電子放出膜42に流れる電流
値が増加して発熱量が増加する。したがって、電子放出
膜42の温度は、負係数抵抗膜60の抵抗値変化に応じ
た一定の範囲、負係数抵抗膜60が酸化化コバルトで構
成された場合には、その抵抗値が670(℃) から急激に減
少して700(℃) では20(KΩ) 程度になることから、例え
ば670 〜700(℃) 程度の範囲に保たれる。このように、
電子放出膜42に並列に接続された負係数抵抗膜60の
抵抗値変化により、通電された際のその電子放出膜42
の温度が一定範囲に保持されることから、本実施例にお
いても、複数個の電子放出膜42に対するフォーミング
処理が略一定のばらつきの少ない温度条件下で為され、
形成される亀裂44のばらつきが少なくなる。
【0054】なお、電子放出膜42のフォーミング時に
は、負係数抵抗膜60の抵抗値が比較的低い値に成って
いるため、亀裂44が形成される際にその負係数抵抗膜
60が同時に破壊されることはない。このため、Y電極
56およびX電極58間には、負係数抵抗膜60が当初
形成された状態のまま残存することになる。しかしなが
ら、FED10の使用時においては、電子放出膜42は
真空中にあって亀裂44の形成後で例えばY電極56お
よびX電極58間の抵抗値が数(kΩ) 〜数十(kΩ) 程度
であるのに対し、高温に成っていない負係数抵抗膜60
は数百(kΩ) 以上のそれよりも遙かに高い抵抗値を有す
るため、FED10の駆動時において電極56、58間
が負係数抵抗膜60によって電気的に短絡させられるこ
とはない。
【0055】しかも、本実施例においては、負係数抵抗
膜60はCTR材料であるため、相転移温度に関連して
抵抗値が急激に減少することから、複数個の電子放出膜
相互の温度ばらつきが一層抑制されて、フォーミング処
理によって形成される亀裂44の大きさのばらつきが一
層少なくされる。
【0056】図13は、電子放出膜42に並列に設けら
れる他の負係数抵抗膜62の配設例を説明する図であ
る。図において、電子放出膜42を通る断面は前記の図
2と同様に構成されており、その下には電流制限に寄与
するような膜は何ら設けられていない。負係数抵抗膜6
2は全体の平面形状が略矩形を成し、その電子放出膜4
2に並んで、それとは異なる位置において電極56、5
8を接続するように設けられている。なお、図において
は、電極56、58が負係数抵抗膜62の上側に配置さ
れているが、これらの上下関係は反対であっても差し支
えない。また、負係数抵抗膜62の形状や大きさは、必
要とする特性に応じて適宜変更できる。このように構成
された負係数抵抗膜62においても、フォーミング処理
時に電子放出膜42が発熱させられると、背面板18や
電極56、58を介して熱が伝達されて温度上昇させら
れ、抵抗値が減少させられることによって電流をバイパ
スして電子放出膜42に流れる電流値を制限する。した
がって、負係数抵抗膜62は、電子放出膜42に接触し
てはいないが、その発熱の影響の及ぶ十分に近傍に設け
られていることから、本実施例によっても、フォーミン
グ処理が略一定の温度条件下で為されるため、背面板1
8の全面において亀裂44のばらつきが少なくなり、電
子放出量や電子放出効率のばらつきが少なくなる。
【0057】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は、更に別の態様でも実施で
きる。
【0058】例えば、実施例においては、画像表示装置
であるカラー表示用のFED10を構成するSCEに本
発明が適用された場合について説明したが、SCEを備
えた電子線発生装置であれば、他の形式のカラー或いは
モノクロ表示装置や電子顕微鏡の電子源等にも本発明は
同様に適用される。
【0059】また、実施例においては、正係数抵抗膜の
構成材料として酸化チタンが、負係数抵抗膜の構成材料
として酸化コバルト或いは酸化アルミニウムがそれぞれ
用いられた場合について説明したが、正係数抵抗膜は、
10000(ppm/℃) 以上のTCRを有するPTC材料であれ
ば適宜のもの、例えば、ベリリウム、ニッケル−クロム
合金、{亜鉛、ニッケル、鉛、鉄、およびニオブ}の何
れかの酸化物、前述したような種々の不純物が固溶し或
いは非固溶状態で含まれるチタン酸バリウム系材料、お
よびグラファイト等、或いは、これらを主成分とする薄
膜材料や厚膜材料等を適宜用いることができる。また、
負係数抵抗膜は、NTC材料であれば適宜のもの、例え
ば、{珪素、ゲルマニウム、ダイヤモンド}の何れかの
単結晶或いはアモルファス構造体、{アルミニウム、
銅、ニッケル、マンガン、コバルト、ジルコニウム、お
よびイットリウム}の何れかの酸化物の多結晶或いは焼
結体、{チタン或いは珪素の酸化物}のアモルファス構
造体、カルコゲン化合物、および{銀および銅}の硫化
物等、或いはこれらを主成分とする薄膜材料や厚膜材料
等を適宜用いることができる。
【0060】また、図1乃至図8に示される実施例にお
いては、電極38、40の両方が正係数抵抗膜で構成さ
れていたが、複数個の電子放出膜42の各々毎に正係数
抵抗膜が直列に接続されていれば本発明の効果を享受で
きるため、電極38、40の一方だけが正係数抵抗膜で
構成されていれば、他方は白金等の従来と同様の材料で
構成されていても差し支えない。また、図9に示される
実施例においては、Y電極54と列方向配線32との間
だけに正係数抵抗膜54が設けられていたが、行方向配
線34とX電極40との間だけに、或いは両方に正係数
抵抗膜54を設けることもできる。
【0061】また、実施例においては、前面板16と背
面板18とを封着した後に電子放出膜42のフォーミン
グ処理を施していたが、封着とフォーミング処理の順序
は反対でも差し支えない。なお、封着前に実施する場合
は、背面板18を真空チャンバ内に入れて処理すればよ
い。
【0062】また、実施例においては、電極38、40
等が薄膜技術で形成され、電子放出膜42がインク・ジ
ェットによる塗布で形成されていたが、これらの形成方
法は適宜変更できる。例えば、電極38、40等を厚膜
技術で形成し、電子放出膜42を薄膜技術や印刷法等で
形成することもできる。また、形成される各膜の厚さや
大きさ等は、それらの構成材料や形成方法、或いはSC
Eの用途等に応じて適宜変更される。
【0063】また、図10乃至図12に示される実施例
においては、負係数抵抗膜60が電子放出膜42と略同
様な形状および大きさに設けられていたが、それらは重
ねて設けられ且つ何れも電極56、58にその一部が重
なる範囲で適宜変更でき、異なる形状および大きさで設
けてよい。但し、下側に形成される負係数抵抗膜60の
外側に電子放出膜42がはみ出すように設けると、その
電子放出膜42の表面を滑らか且つ平坦に形成すること
が困難になって、複数個の電子放出膜42相互に電子放
出量や電子放出効率にばらつきが生じ得るため、負係数
抵抗膜60を電子放出膜42と同程度以上の大きさに設
けて電子放出膜42をその外側にはみ出させないことが
好ましい。
【0064】また、実施例においては、正係数抵抗膜お
よび負係数抵抗膜の構成材料に特に不純物が含まれてい
ない場合について説明したが、それらの構成材料には、
必要とする温度特性に応じて適宜の不純物を含み得る。
【0065】また、正係数抵抗膜および負係数抵抗膜の
構成材料は、何れも電子放出膜42との電位障壁を形成
しない材料が用いられることが好ましい。
【0066】その他、一々例示はしないが、本発明はそ
の主旨を逸脱しない範囲で種々変更を加え得るものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施例のFEDの構成を一部を切り
欠いて示す斜視図である。
【図2】(a) は、図1における背面板のIIa−IIa視断
面の要部を、(b) は、同IIb−IIb視断面の要部をそれ
ぞれ拡大して示す図である。
【図3】図1のFEDにおいて背面板上の配線の相互関
係を説明するための要部を拡大した平面図である。
【図4】図1のFEDの背面板上に設けられる電極や配
線等の形成工程を説明する工程図である。
【図5】(a) 〜(f) は、それぞれ図4の各段階における
膜形成状態を説明する図である。
【図6】(a) 〜(c) は、図5におけるVIa−VIa視断
面、VIb−VIb視断面、およびVIc−VIc視断面にそれ
ぞれ対応する図である。
【図7】フォーミング電圧波形を説明する図である。
【図8】電極および電子放出膜の電気的な配置関係を説
明する図である。
【図9】正係数抵抗膜の他の配設例を説明する図であ
る。
【図10】負係数抵抗膜の配設例を説明する断面構造図
である。
【図11】(a) 〜(c) は、図10のSCEの製造工程の
要部段階における膜形成状態を説明する平面図である。
【図12】図10のSCEにおける電極および電子放出
膜の電気的な配置関係を説明する図である。
【図13】負係数抵抗膜の他の配設例を説明する図であ
る。
【図14】従来の問題点を説明するための電子放出膜の
近傍を示す図である。
【図15】従来の問題点を説明するためのフォーミング
処理方法を説明する図である。
【符号の説明】 32:列方向配線(第一配線) 34:行方向配線(第二配線) 38:Y電極(第一電極、正係数抵抗膜) 40:X電極(第二電極、正係数抵抗膜) 42:電子放出膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 各対相互に所定間隔を以て設けられた複
    数対の第一電極および第二電極と、それら各対の第一電
    極および第二電極間にそれぞれ設けられた複数個の電子
    放出膜と、一方向に沿って設けられてそれぞれ複数個の
    前記第一電極に接続された複数本の第一配線と、その第
    一配線と交差する他方向に沿って設けられてそれぞれ複
    数個の前記第二電極に接続された複数本の第二配線とを
    備えた表面伝導型電子放出素子であって、 前記複数個の電子放出膜の各々毎に、その発熱により温
    度上昇させられる位置においてその電子放出膜と電気的
    に直列に設けられ、10000(ppm/℃) 以上の抵抗温度係数
    (TCR)を有する正温度係数(PTC)材料から成る
    正係数抵抗膜を含むことを特徴とする表面伝導型電子放
    出素子。
  2. 【請求項2】 前記正係数抵抗膜は、ベリリウム(Be)、
    ニッケル−クロム合金(Ni-Cr) 、{亜鉛(Zn)、チタン(T
    i)、ニッケル(Ni)、鉛(Pb)、鉄(Fe)、およびニオブ(N
    b)}の何れかの酸化物、一般式 Ba1-xx Ti1-y y O3
    +C[但し、Aは固溶しているストロンチウム(Sr)また
    は鉛、Bは固溶しているジルコニウム(Zr)および錫(Sn)
    の少なくとも一方、Cは固溶していない酸化銅(CuO) 、
    三酸化二鉄(Fe2O3) 、二酸化マンガン(MnO2)の少なくと
    も一種]で表されるチタン酸バリウム系化合物、および
    グラファイト(C) の何れかを主成分とするものである請
    求項1の表面伝導型電子放出素子。
  3. 【請求項3】 前記正係数抵抗膜は、前記第一電極およ
    び前記第二電極の少なくとも一方を構成するものである
    請求項1の表面伝導型電子放出素子。
  4. 【請求項4】 各対相互に所定間隔を以て設けられた複
    数対の第一電極および第二電極と、それら各対の第一電
    極および第二電極間にそれぞれ設けられた複数個の電子
    放出膜と、一方向に沿って設けられてそれぞれ複数個の
    前記第一電極に接続された複数本の第一配線と、その第
    一配線と交差する他方向に沿って設けられてそれぞれ複
    数個の前記第二電極に接続された複数本の第二配線とを
    備えた表面伝導型電子放出素子であって、 前記複数個の電子放出膜の各々毎に、その発熱により温
    度上昇させられる位置においてその電子放出膜と電気的
    に並列に設けられた抵抗温度係数(TCR)が負の負温
    度係数(NTC)材料から成る負係数抵抗膜を含むこと
    を特徴とする表面伝導型電子放出素子。
  5. 【請求項5】 前記負係数抵抗膜は、{珪素(Si)、ゲル
    マニウム(Ge)、ダイヤモンド(C) }の何れかの単結晶或
    いはアモルファス構造体、{アルミニウム(Al)、銅(C
    u)、ニッケル(Ni)、マンガン(Mn)、コバルト(Co)、ジル
    コニウム(Zr)、およびイットリウム(Y) }の何れかの酸
    化物の多結晶或いは焼結体、{チタン(Ti)、バナジウム
    (V) 、バリウム(Ba)、および珪素(Si)の何れかの酸化
    物}のアモルファス構造体、カルコゲン化合物、および
    {銀(Ag)および銅(Cu)}の硫化物の何れかを主成分とす
    るものである請求項4の表面伝導型電子放出素子。
  6. 【請求項6】 前記負係数抵抗膜は、前記電子放出膜の
    下側に重なる位置に設けられたものである請求項4の表
    面伝導型電子放出素子。
  7. 【請求項7】 前記請求項1乃至6の何れかの表面伝導
    型電子放出素子を形成する方法であって、 前記電子放出膜と共に前記正係数抵抗膜または前記負係
    数抵抗膜に電圧または電流を印加してその電子放出膜に
    亀裂を生成するフォーミング工程を含むことを特徴とす
    る表面伝導型電子放出素子の形成方法。
JP32984199A 1999-11-19 1999-11-19 表面伝導型電子放出素子およびその形成方法 Pending JP2001148222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32984199A JP2001148222A (ja) 1999-11-19 1999-11-19 表面伝導型電子放出素子およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32984199A JP2001148222A (ja) 1999-11-19 1999-11-19 表面伝導型電子放出素子およびその形成方法

Publications (1)

Publication Number Publication Date
JP2001148222A true JP2001148222A (ja) 2001-05-29

Family

ID=18225840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32984199A Pending JP2001148222A (ja) 1999-11-19 1999-11-19 表面伝導型電子放出素子およびその形成方法

Country Status (1)

Country Link
JP (1) JP2001148222A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642649B1 (en) 1999-02-26 2003-11-04 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source
US6831401B1 (en) 1999-02-26 2004-12-14 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source
US6876156B1 (en) 1999-02-26 2005-04-05 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, and image forming apparatus using the same
JP2007149659A (ja) * 2005-10-27 2007-06-14 Sumitomo Electric Ind Ltd 電界放出型電子銃、電子顕微鏡、及び電子ビーム露光機
JP2009506495A (ja) * 2005-08-26 2009-02-12 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート 急激な金属−絶縁体転移を利用した電子放出素子及びこれを備えるディスプレイ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642649B1 (en) 1999-02-26 2003-11-04 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source
US6831401B1 (en) 1999-02-26 2004-12-14 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source
US6876156B1 (en) 1999-02-26 2005-04-05 Canon Kabushiki Kaisha Electron-emitting device, electron source using the same, and image forming apparatus using the same
US7276845B2 (en) 1999-02-26 2007-10-02 Canon Kabushiki Kaisha Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source
JP2009506495A (ja) * 2005-08-26 2009-02-12 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート 急激な金属−絶縁体転移を利用した電子放出素子及びこれを備えるディスプレイ
JP2007149659A (ja) * 2005-10-27 2007-06-14 Sumitomo Electric Ind Ltd 電界放出型電子銃、電子顕微鏡、及び電子ビーム露光機

Similar Documents

Publication Publication Date Title
US7541731B2 (en) Flat-panel display
US7642700B2 (en) Flat-panel type display and spacer
JPH08236047A (ja) 電気的に保護されたフラットディスプレイスクリーンの陽極
US7211943B2 (en) Electron source plate, image-forming apparatus using the same, and fabricating method thereof
JP4115403B2 (ja) 発光体基板及び画像表示装置
US7731556B2 (en) Flat panel display, method of manufacturing anode panel for the flat panel display, and method of manufacturing cathode panel for the flat panel display
JP2001148222A (ja) 表面伝導型電子放出素子およびその形成方法
JP3540502B2 (ja) フラットディスプレイスクリーンのアノード
US7911123B2 (en) Electron emission device and electron emission display using the electron emission device
JP2610188B2 (ja) 画像形成装置
JP2002245927A (ja) 細線を有する基板及び電子源及び画像表示装置
US7545088B2 (en) Field emission device
JP2008041422A (ja) 平面型表示装置及びスペーサ
KR100378103B1 (ko) 전자원, 화상 형성 장치 및 전자원 제조 방법
JP2006066376A (ja) 電子放出素子
JP2005268109A (ja) 発光体基板およびそれを用いた画像表示装置
JP2004241292A (ja) 冷陰極電界電子放出表示装置
KR20050096478A (ko) 전자 방출 표시 장치 및 그 제조 방법
JP2748143B2 (ja) 電子線発光装置
JP4228853B2 (ja) スペーサの検査方法及び表示装置の製造方法
JP4797423B2 (ja) 平面型表示装置
JP2002344136A (ja) 積層配線の形成方法
JP3625463B2 (ja) 電子源基板及びその製造方法、並びに画像形成装置
JP4561491B2 (ja) 平面型表示装置用のアノードパネルの製造方法、平面型表示装置の製造方法、及び、平面型表示装置
JPH02247963A (ja) 画像形成装置