JP2001143495A

JP2001143495A - 半導体装置

Info

Publication number: JP2001143495A
Application number: JP2000192278A
Authority: JP
Inventors: Yoichi Hirata; 陽一平田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-08-31
Filing date: 2000-06-27
Publication date: 2001-05-25
Anticipated expiration: 2020-06-27
Also published as: CN1291773A; KR100723097B1; KR20010070043A; US6487129B2; EP1081595B1; DE60009999D1; DE60009999T2; CN1206658C; EP1081595A2; JP3750494B2; US20020093853A1; EP1081595A3; US6377493B1

Abstract

(57)【要約】【課題】各種電気機器に使用されるマスクＲＯＭを搭
載したマイクロコンピュータにおいて、マスクＲＯＭの
修正を行わずにソフトウエアのバグを解決することを目
的とする。【解決手段】第１のデータ２１ａにバグがあった場
合、第２のデータ２２ａの所定のビットを書き換えるよ
うにしたことにより、マイクロコンピュータ１０のソフ
トウェアバグを修正することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マスクＲＯＭを搭
載したマイクロコンピュータのソフトウエアのバグに対
する不具合を解決する半導体装置に関するものである。

【０００２】

【従来の技術】近年、マスクＲＯＭを搭載したマイクロ
コンピュータのソフトウエアのバグ対策に関しては、マ
スクＲＯＭの変更等によるプログラム領域の変更による
解決が一般的になされている。

【０００３】以下に従来のマスクＲＯＭを搭載したマイ
クロコンピュータのソフトウエアのバグに対する不具合
対策方法について説明する。

【０００４】従来、マスクＲＯＭを搭載したマイクロコ
ンピュータのソフトウエアのバグに対する不具合対策
は、マスクＲＯＭを再度作成し直すか、マスクＲＯＭ内
のプログラム領域の一部をマイクロコンピュータ外部の
不揮発性メモリに書き換えておいて、その不揮発性メモ
リの内容を書き換えることによって解決する方法がとら
れている。マイクロコンピュータの構成を図５に示す。
図５において、５１はプログラム領域の読み出し専用メ
モリでマスクＲＯＭ、５２はデータ領域の揮発性のメモ
リでＲＡＭ、５３は中央演算処理器でＣＰＵ、５０は上
記構成を内蔵したマイクロコンピュータである。

【０００５】以上のように構成された従来マイクロコン
ピュータのマスクＲＯＭのソフトウエアの不具合の対策
について、以下その動作について説明する。

【０００６】まず、マスクＲＯＭ５１を搭載したマイク
ロコンピュータ５０のソフトウエア部にバグが存在して
いた場合、その不具合解決方法は、マスクＲＯＭ５１の
再変更を行うか、マスクＲＯＭ５１内のプログラム領域
の一部を、マイクロコンピュータ外部に配された不揮発
性メモリに書き換えることによって実現していた。

【０００７】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、マスクＲＯＭ５１を搭載したマイクロコ
ンピュータ５０にソフトウエアのバグが存在する場合、
マイクロコンピュータ自体をウエハーの状態から再度拡
散工程を経て作成し直さなければならなく、これには、
時間と費用が多く必要とされるという問題点を有してい
た。また、プログラム領域の一部を、マイクロコンピュ
ータ５０外部に配された不揮発性メモリに書き換える場
合も、多量の不揮発性メモリを必要とし、多くの費用が
必要とされる問題を有していた。

【０００８】本発明は上記従来の問題点を解決するもの
で、マスクＲＯＭを変更せず、かつプログラム領域の一
部を、マイクロコンピュータ外部に配された不揮発性メ
モリに書き換えることなく、ソフトウエアのバグによる
不具合を解決することができる半導体装置を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、プログラムが記憶されたプロ
グラム領域を有するマスクＲＯＭと前記プログラムの動
作に用いるデータを記憶したデータ領域を有する書き換
え可能なメモリと中央演算処理手段とを備えた制御手段
と、前記メモリにおける任意のデータ領域を書き換え可
能な任意のデータを記憶する記憶手段とを備えたもので
ある。

【００１０】この構成によって、マスクＲＯＭを変更せ
ずに、ソフトウエアのバグによる不具合を解決すること
ができる。

【００１１】

【発明の実施の形態】本発明の請求項１〜６に記載の発
明は、プログラムが記憶されたプログラム領域を有する
マスクＲＯＭと前記プログラムの動作に用いるデータを
記憶したデータ領域を有する書き換え可能なメモリと中
央演算処理手段とを備えた制御手段と、前記メモリにお
ける任意のデータ領域を書き換え可能な任意のデータを
記憶する記憶手段とを備えたものであり、マスクＲＯＭ
を変更せずに、ソフトウエアのバグによる不具合を解決
することができるという作用を有する。

【００１２】以下、本発明の実施の形態について、図面
を用いて説明する。

【００１３】（実施の形態１）マイクロコンピュータを
備えた電子機器が誤動作した際や、マイクロコンピュー
タによって動作する機能を一部変更したい場合、マイク
ロコンピュータ内のソフトウェアを修正する必要があ
る。従来ではマスクＲＯＭを作成し直すなどの大コスト
がかかる処理を行っていたが、本実施の形態では、この
ようなソフトウェアの修正に対して、マイクロコンピュ
ータ内のＲＡＭ（データ領域）における、例えばバグの
原因となっている誤ったデータを、マイクロコンピュー
タに外部接続した不揮発性メモリーによって、ＲＡＭ内
のデータを低コストで正しいデータに書き換えるという
ものである。このような不揮発性メモリは予め電子機器
内に搭載され、マイクロコンピュータと接続されてい
る。そして、電子機器が誤動作した時に、不揮発性メモ
リーに、任意の、ＲＡＭにおけるデータ修正を行うアド
レスを特定するソースアドレスデータやターゲットアド
レスデータ、実際にデータ修正を行う際に用いるマスク
データや比較データなどを、使用者やマイクロコンピュ
ータ開発者によって書き込まれる。これらのデータが書
き込まれた後、電子機器本体の電源を投入することで、
ＲＡＭのデータの書き換えが行われる。なお、以下の説
明では使用者やマイクロコンピュータ開発者を簡略化し
て、マイクロコンピュータ開発者として明記する。

【００１４】なお、不揮発性メモリをマイクロコンピュ
ータに接続し、前述の各データを書き込んでいない状態
の時、つまりＲＡＭのデータを書き換え可能なデータを
記憶する前は、不揮発性メモリの各アドレスには数値
「０」が書き込まれている。

【００１５】図１は本発明の実施の形態１における半導
体装置の構成を示すブロック図、図２は同実施の形態の
具体構成を模式的に示したブロック図である。

【００１６】図において、１０は各種電子機器に搭載さ
れ機器の動作制御などを行う制御手段であるマイクロコ
ンピュータ、８はマイクロコンピュータ１０の外部に設
けられマイクロコンピュータ１０と接続されている記憶
手段である不揮発性メモリである。不揮発性メモリ８の
内部には、後述するＲＡＭ２における任意のアドレスで
ある第１のアドレス２１を指定するソースアドレス８
１、ＲＡＭ２の第１のアドレス２１内の第１のデータ２
１ａにおける所定のビットを抽出するために演算処理を
行う第１のマスクデータ８２、前述の演算結果と比較す
る比較データ８３、前述の比較結果によりＲＡＭ２にお
ける第２のアドレス２２内の第２のデータ２２ａにおけ
る所定のビットを他の値に書き換えるための第２のマス
クデータ８４、後述する第２のアドレス２２を特定する
ターゲットアドレス８５とが配され、それぞれマイクロ
コンピュータ開発者や使用者によってデータを変更する
ことができるものである。なお、これらのデータがマイ
クロコンピュータ開発者によって書き込まれるのは、本
機器において誤動作が発生しマイクロコンピュータ１０
のバグが発覚した時で、データが書き込まれる前はそれ
ぞれのデータとして「０」が書き込まれている。

【００１７】３はマイクロコンピュータ１０内に設けら
れ各種演算処理動作を行う中央演算処理装置（以下、Ｃ
ＰＵと記す）、２はマイクロコンピュータ１０内に設け
られマスクＲＯＭ１に記録されたプログラムとともにマ
スクＲＯＭ１を介してＣＰＵ３を制御するデータを記録
した書き換え可能なメモリであるＲＡＭ（Random Acces
s Memory）で、２１及び２２はＲＡＭ２内のデータ領域
である第１及び第２のアドレスであり、第１のアドレス
２１に書き込まれた第１のデータ２１ａが特定のデータ
の時、第２のアドレス２２に書き込まれた第２のデータ
２２ａが所定の結果を出力するようになっている。２１
ａ及び２２ａは第１及び第２のアドレス２１及び２２に
それぞれ書き込まれている第１及び第２のデータであ
る。

【００１８】４は不揮発性メモリ８からの第１のマスク
データ８２と第１のデータ２１ａとを論理演算し第１の
データ２１ａにおける所定のビットを抽出する第１の演
算手段である第１の演算器で、本実施の形態では乗算動
作を行うものとしたが、これに限定されるものではな
い。５は第１の演算器４の演算結果と不揮発性メモリ８
からの比較データ８３とを比較する比較手段である比較
器、７は比較器５の比較結果により開放（ＯＦＦ）／接
続（ＯＮ）切換を行う切換手段である切換器で、後述す
る第２の演算器６の演算結果を第２のデータ２２ａと書
き換えるか否かを切り替えるものである。本実施の形態
の切換器７は、比較器５の比較結果が真（第１の演算器
４の演算結果と比較データ８３とが一致している場合）
はＯＮとなり、第２の演算器６の演算結果に基づき第２
のデータ２２ａの所定ビットが正しい値に書き換えられ
るが、比較器５の比較結果が偽（第１の演算器４の演算
結果と比較データ８３とが不一致の場合）は切換器７は
ＯＦＦとなり、第２のデータ２２ａは書き換えられな
い。

【００１９】６は第２のデータ２２ａと第２のマスクデ
ータ８４とで論理演算する第２の演算手段である第２の
演算器で、本実施の形態では論理加算の処理を行うもの
としたが、これに限定されるものではない。１はマイク
ロコンピュータ１０の内部に設けられたマスクＲＯＭ
（ＲＯＭ＝Read Only Memory）で、ＣＰＵ３をコントロ
ールするソフトウエアが書き込まれている。第２の演算
器６は、第２のデータ２２ａにおける所定ビットの値が
正しくない値である場合に、所定ビットが正しい値に設
定された第２のマスクデータ８４と論理演算を行い、第
２のデータ２２ａの所定ビットを正しい値に修正するも
のである。

【００２０】上記マスクＲＯＭ１、ＲＡＭ２、ＣＰＵ
３、第１の演算器４、比較器５、第２の演算器６、切換
器７はマイクロコンピュータ１０内に設けられている。

【００２１】マイクロコンピュータ開発者は、マイクロ
コンピュータ１０のバグの原因となっているＲＡＭ２に
おけるアドレスやビット、バグがあるアドレスやビット
を抽出するためのソースアドレス８１や第１のマスクデ
ータ８２、バグの有無を確認するための比較データ８
３、ＲＡＭ内のデータを書き換えるための第２のマスク
データ８４、ターゲットアドレス８５は、予め解ってい
るものとし、不揮発性メモリ８に必要なデータを予め書
き込んでおく。

【００２２】以上のように構成された本実施の形態の半
導体装置について、図１及び図２を用いてその動作を説
明する。

【００２３】まず、マイクロコンピュータ１０には、予
め不揮発性メモリ８が接続された状態で機器内に組み込
まれている。不揮発性メモリ８内の全てのアドレスに
は、組み込み当初は「０」が書き込まれていて、ＲＡＭ
２内のデータを不用意に書き換えないようにしている。

【００２４】次に、マイクロコンピュータ１０が誤動作
したり、マイクロコンピュータ１０の機能の一部を変更
したい時、マイクロコンピュータ１０内のソフトウェア
の一部を変更する必要がある。本実施の形態では、マイ
クロコンピュータ１０内のデータ領域をＲＡＭ２で構成
しているため、任意に書き換えることが可能である。書
き換えるためには、書き換えるためのデータや、書き換
えるアドレスを特定するためのデータを、マイクロコン
ピュータ開発者が不揮発性メモリ８に書き込むことで、
ＲＡＭ２内のデータを書き換えることが可能になる。

【００２５】不揮発性メモリ８に各データを書き込む
と、不揮発性メモリ８内のソースアドレス８１によっ
て、ＲＡＭ２内の任意のアドレスである第１のアドレス
２１を選び、その第１のアドレス２１に書き込まれた第
１のデータ２１ａと、不揮発性メモリ８内の第１のマス
クデータ８２とを、第１の演算器４で論理演算し、第１
のデータ２１ａにおける所定のビットを読み出す。その
演算結果と比較データ８３とを比較器５で比較する。そ
の比較結果に応じて、切換器７を切り換えるよう制御し
ている。比較データ８３は、その所定ビットの値が、第
１の演算器４の演算結果の所定ビットの値と一致するよ
うなデータを書き込んでおき、この比較データ８３と第
１の演算器４の演算結果とが一致した時は、第２のアド
レス２２の第２のデータ２２ａの所定ビットの値を修正
できるよう、切換器７をＯＮにするよう制御する。

【００２６】比較器５における比較の結果、第１の演算
器４のデータと比較データ８３とが一致した場合は、切
換器７をＯＮにして第２のデータ２２ａを書き換える。
また、比較器５における比較の結果、第１の演算器４の
データと比較データ８３とが不一致である場合は、切換
器７をＯＦＦにして第２のデータ２２ａを書き換えな
い。

【００２７】一方で、不揮発性メモリ８内のターゲット
アドレス８５によってＲＡＭ２内の第２のアドレス２２
を指定し、第２のアドレス２２内の第２のデータ２２ａ
の所定のビットを第２の演算器６に読み出す。第２の演
算器６では、不揮発性メモリ８内の第２のマスクデータ
８４と論理演算を行い、切換器７に出力している。ここ
で、切換器７がＯＮの場合は第２の演算器６の演算結果
を第２のデータ２２ａに書き込む（所定ビットを書き換
える）が、切換器７がＯＦＦの場合は第２の演算器６の
演算結果は第２のデータ２２ａに書き込まれず、第２の
データ２２ａは何等変更されない。

【００２８】ここで、第１のデータ２１ａと第２のデー
タ２２ａとはそれぞれ対になって動作するものであり、
第１のデータ２１ａの条件に基づいて、前記条件に応じ
た結果を第２のデータ２２ａとして出力するものであ
る。

【００２９】以上の動作について、以下図２を用いて詳
述する。

【００３０】まず、不揮発性メモリ８に書き込まれてい
る各データについて説明する。

【００３１】図２において、ＲＡＭ２内の各データや不
揮発性メモリ８内の各データはそれぞれ８ビットのデー
タで実現している。マイクロコンピュータ開発者はマイ
クロコンピュータ１０を搭載した機器の誤動作から、マ
イクロコンピュータ１０内にバグがあることを認識し、
その誤動作の状態に基づき例えばＲＡＭ２に書き込まれ
た内容を書き記したＲＡＭマップを用いて、ＲＡＭ２内
におけるバグがあると思われる第２のアドレス２２の第
２のデータ２２ａを特定する。次に、マイクロコンピュ
ータ開発者は、第２のデータ２２ａと、第２のデータ２
２ａと対になって動作する第１のデータ２１ａとを不揮
発性メモリ８によって特定するために、第１のアドレス
２１に対応するアドレスを不揮発性メモリ８内のソース
アドレス８１に書き込み、第２のアドレス２２に対応す
るアドレスを不揮発性メモリ８内のターゲットアドレス
８５に書き込む。

【００３２】また、第１のアドレス２１には第１のデー
タ２１ａとして「０１０００１０１」が書き込まれてい
ることはマイクロコンピュータ開発者は既に解ってお
り、バグがある第２のデータ２２ａの所定ビットに対応
した、第１のデータ２１ａにおける所定ビットの値を第
１の演算器４で抽出するための第１のマスクデータ８２
として「０００００１００」を不揮発性メモリ８に書き
込む。

【００３３】さらに、第１のマスクデータ８２によって
抽出したビットの値と比較するための比較データ８３
「０００００１００」を、不揮発性メモリ８に書き込
む。この比較データ８３は、バグがあると思われる第２
のデータ２２ａにおけるビットに対応した、第１のデー
タ２１ａにおける所定ビットの値と一致するデータとな
っている。つまり、第１のマスクデータ８２を用いて第
１のデータ２１ａから所定ビットの値を抽出し、そのビ
ットの値が所望の値であるかどうかを確認するものであ
る。

【００３４】また、マイクロコンピュータ開発者は、第
１のデータ２１ａの条件に基づいてその結果が第２のデ
ータ２２ａとして出力されることは既に解っており、そ
の第２のデータ２２ａ「００００００１０」が書き込ま
れている第２のアドレス２２を、例えばＲＡＭマップを
用いて特定する。そして、バグ修正時に第２のアドレス
２２を不揮発性メモリ８によって指定するために、第２
のアドレス２２に対応するアドレスを、不揮発性メモリ
８内のターゲットアドレス８５に書き込む。

【００３５】さらに、ターゲットアドレス８５によって
特定した第２のアドレス２２の第２のデータ２２ａにお
ける、バグがあると思われる所定のビットを、他の値に
書き換えるための第２のマスクデータ８４「００１００
０００」を、不揮発性メモリ８に書き込む。

【００３６】以下、図２を用いて動作を説明する。

【００３７】まず、本機器が誤動作し、マイクロコンピ
ュータにバグがあると判断された時は、マイクロコンピ
ュータ開発者や使用者によって不揮発性メモリ８に、ソ
ースアドレス８１と第１のマスクデータ８２と比較デー
タ８３と第２のマスクデータ８４とターゲットアドレス
８５を書き込む。そして、ソースアドレス８１によって
選ばれた第１のデータ２１ａ「０１０００１０１」と第
１のマスクデータ８２「０００００１００」とを、第１
の演算器４で論理乗算を行う。ここで、第１のマスクデ
ータ８２は、第１のデータ２１ａと論理乗算することで
第１のデータ２１ａにおける所定のビット（本例では最
下位から数えて３ビット目）の値を抽出するようなデー
タとなっている。よって論理乗算の結果は「０００００
１００」となる。その演算結果「０００００１００」と
比較データ８３「０００００１００」とを比較器５で比
較する。ここで、比較器５で比較データ８３と第１の演
算器４の演算結果とを比較するのは、第１の演算器４に
おいて抽出した所定ビットの値が、所望の値であるか否
かを確認するためである。

【００３８】一方、ターゲットアドレス８５によって、
ＲＡＭ２内の第２のアドレス２２を選び、その第２のア
ドレス２２に書き込まれた第２のデータ２２ａと第２の
マスクデータ８４とを、第２の演算器６で論理演算す
る。例えば、ターゲットアドレス８５で選ばれた第２の
アドレス２２の第２のデータ２２ａとして「０００００
０１０」、第２のマスクデータ８４として「００１００
０００」が入っている状態で、それぞれのデータを第２
の演算器６で論理加算を行う。その論理加算の結果は
「００１０００１０」となる。

【００３９】そして、前述の比較器５における比較の結
果、第１の演算器４の演算結果と比較データ８３とが一
致した場合は、切換器７をＯＮにし、第１の演算器４の
演算結果と比較データ８３とが不一致の場合は、切換器
７をＯＦＦにする。切換器７がＯＦＦの場合、つまり第
２のデータ２２ａを修正する必要がない場合は、第２の
演算器６の演算結果は第２のデータ２２ａに反映されず
データは何等変更されないが、切換器７がＯＮの場合
は、前述の第２の演算器６の演算結果に基づき、第２の
データ２２ａ内の所定のビットを、正しい値に書き換え
る。本実施の形態では、第２のデータ２２ａに演算前に
書き込まれていたデータ「００００００１０」を、第２
の演算器６の演算結果である「００１０００１０」に書
き換える。つまり、第２のデータ２２ａの左から３ビッ
ト目の値が本来「１」でないといけないものが、「０」
となっていたため、第２の演算器６の演算結果により
「１」に書き換える。

【００４０】以上のように本実施の形態によれば、第２
のデータ２２ａの所定のビットの値にバグがあった場
合、予めマイクロコンピュータ１０に接続された不揮発
性メモリ８に、データを書き換えるための任意のアドレ
スやデータを書き込むことで、第２のデータ２２ａの所
定ビットの値を書き換えるようにしたことにより、マイ
クロコンピュータ１０のソフトウェアバグを修正するこ
とができるので、マイクロコンピュータにおけるバグ修
正を、小容量の不揮発性メモリによる、低コストでの実
現が可能であるという優れた効果が得られる。

【００４１】（実施の形態２）次に、本発明の半導体装
置を用いた一例を実施の形態２として説明する。本実施
の形態で示す用例は、ビデオテープレコーダーに一般的
に用いられている誤消去防止爪検出による動作制御を行
うマイクロコンピュータのバグ修正である。

【００４２】マイクロコンピュータを備えたビデオテー
プレコーダーが誤動作した際や、マイクロコンピュータ
によって動作する機能を一部変更したい場合、マイクロ
コンピュータ内のソフトウェアを修正する必要がある。
従来ではマスクＲＯＭを作成し直すなどの大コストがか
かる処理を行っていたが、本実施の形態では、このよう
なソフトウェアの修正に対して、マイクロコンピュータ
内のＲＡＭ（データ領域）における、例えばバグの原因
となっている誤ったデータを、マイクロコンピュータに
外部接続した不揮発性メモリーによって、ＲＡＭ内のデ
ータを低コストで正しいデータに書き換えるというもの
である。このような不揮発性メモリは予めビデオテープ
レコーダー内に搭載され、マイクロコンピュータと接続
されている。そして、ビデオテープレコーダーが誤動作
した時に、不揮発性メモリーに、任意の、ＲＡＭにおけ
るデータ修正を行うアドレスを特定するソースアドレス
データやターゲットアドレスデータ、実際にデータ修正
を行う際に用いるマスクデータや比較データなどを、使
用者やマイクロコンピュータ開発者によって書き込まれ
る。これらのデータが書き込まれた後、ビデオテープレ
コーダーの電源を投入することで、ＲＡＭのデータの書
き換えが行われる。

【００４３】なお、不揮発性メモリをマイクロコンピュ
ータに接続し、前述の各データを書き込んでいない状態
の時、つまりＲＡＭのデータを書き換え可能なデータを
記憶する前は、不揮発性メモリの各アドレスには数値
「０」が書き込まれている。

【００４４】図３はビデオテープレコーダーに用いるテ
ープカセットの外観を示す斜視図で、同図（ａ）は誤消
去防止爪が有る（記録可能状態）テープカセット、同図
（ｂ）は誤消去防止爪が無い（記録不可能状態）テープ
カセットを示している。３１はテープカセット、３２は
爪の有無や開閉式の扉などで構成される誤消去防止検出
部である。

【００４５】図４は本実施の形態の構成を示すブロック
図であり、説明の便宜上、実施の形態１で用いたマスク
ＲＯＭとＣＰＵの描画を省いた。図４において、２０は
電子機器の動作を制御する制御手段であるマイクロコン
ピュータ、８はマイクロコンピュータ２０に接続しマイ
クロコンピュータ２０内のバグを修正するデータを記憶
した記憶手段である不揮発性メモリである。不揮発性メ
モリ８の内部には、ＲＡＭ２における第１のデータ４１
が記録された任意のアドレスを特定するソースアドレス
８１、第１のデータ４１と論理演算を行う第１のマスク
データ８２、第１の演算器４の演算結果と比較する比較
データ８３、第２のデータ４２と論理演算を行う第２の
マスクデータ８４、第２のデータ４２のアドレスを特定
するターゲットアドレス８５とが配されており、各デー
タはマイクロコンピュータ開発者によって任意のデータ
に変更することができるものである。なお、不揮発性メ
モリ８は、予めマイクロコンピュータ２０に接続した状
態にしておき、本機器が誤動作してマイクロコンピュー
タ２０にバグがあると判明した時に、マイクロコンピュ
ータ開発者が上記各データを不揮発性メモリ８に書き込
むものである。

【００４６】２はデータ領域を有する書き換え可能なメ
モリであるＲＡＭ（Random AccessMemory）で、４１及
び４２はＲＡＭ２内のデータ領域（アドレス）に書き込
まれた第１及び第２のデータである。

【００４７】４は不揮発性メモリー８からの第１のマス
クデータ８２と第１のデータ４１とを論理演算する第１
の演算手段である第１の演算器で、本実施の形態では乗
算器としたが、後述する第１の選択データ８６によって
例えば加算器にも設定可能であり、その他の論理演算器
にも対応できるものであり、これらに限定されるもので
はない。

【００４８】５は第１の演算器４の演算結果と比較デー
タ８３とを比較し後述する切換器７のＯＮ／ＯＦＦ切換
制御を行う比較手段である比較器で、本実施の形態では
第１の演算器４の演算結果と比較データ８３とが一致し
た場合に切換器７をＯＮ状態にするよう動作している。
つまり、第１の演算器４によって抽出された第１のデー
タ４１の所定ビットの値が、所望データである比較デー
タ８３との一致性を確認している。

【００４９】７は比較器５の比較結果により開放（ＯＦ
Ｆ）／接続（ＯＮ）切換を行う切換手段である切換器
で、後述する第２の演算器６の演算結果を第２のデータ
４２に書き込むか否かを切り替えるものである。

【００５０】６は第２のデータ４２と第２のマスクデー
タ８４とで論理演算する第２の演算手段である第２の演
算器で、本実施の形態では乗算器としたが、後述する第
２の選択データ８７によって例えば加算器にも設定可能
であり、その他の論理演算器にも対応できるものであ
り、これらに限定されるものではない。８６は第１の演
算器４を乗算器か加算器のいずれかを選択可能な第１の
選択データ、８７は第２の演算器６を乗算器か加算器の
いずれかを選択可能な第２の選択データであり、第１及
び第２の選択データ８６及び８７において、「０１ｈ」
に設定された時は乗算器を指定し、「０２ｈ」に設定さ
れた時は加算器を指定する。

【００５１】マイクロコンピュータ２０内には、ＲＡＭ
２、第１の演算器４、比較器５、第２の演算器６、切換
器７がそれぞれ設けられている。

【００５２】以上のように構成された本実施の形態の半
導体装置について、以下その動作について説明する。

【００５３】図３に示すように、ビデオテープレコーダ
ーに用いられるテープカセット３１には、誤消去防止検
出部３２（本実施の形態では爪）がカセット側面に付い
ており、その爪が付いていると記録可能であり（図３
（ａ））、その爪がなければ（図３（ｂ））記録をして
はいけないという規則性がある。このようなテープカセ
ットを用いるビデオテープレコーダのコントロールに
は、マスクＲＯＭを搭載したマイクロコンピュータを使
用している。

【００５４】上記構成において例えば、ビデオテープレ
コーダのソフトウエアに、誤消去防止用の爪が付いてい
ない（折れている）にもかかわらず、記録動作を行って
しまうという誤動作が発覚したとする。このような誤動
作の原因としては検出メカニズムの故障なども考えられ
るが、本実施の形態での説明はマイクロコンピュータ内
のソフトウェアのバグによる誤動作を前提としている。
上記のように、ソフトウェアバグの原因による誤動作
は、ソフトウェアにおいて誤消去防止爪が付いていない
（折れている）時にフラグが「１」になる「誤消去防止
フラグ」と、誤消去防止フラグが「１」になっている時
に記録動作を行わないよう制御する「記録開始フラグ」
との関係に誤りがある場合に生じる。なお、「記録開始
フラグ」が「１」の時は記録動作を開始し、「０」の時
は記録動作を開始しない。

【００５５】本来、誤消去防止フラグが「１」になって
いる（誤消去防止爪が折れている）時は、記録開始フラ
グは「０」（記録動作を開始しない）であることが正常
であるにも関わらず、記録開始フラグが「１」になって
いる（記録動作を開始する）という状態になっている
と、ビデオテープレコーダは前述のような誤動作を引き
起こしてしまう。この時、本装置を働かせて、誤消去防
止フラグが「１」になっていたら、記録開始フラグを
「０」にする（記録動作を行わない）という動作をさせ
るように、ＲＡＭのデータ領域における記録開始フラグ
の部分を書き換えるよう動作させる。その結果、ソフト
ウエアのバグが解消され、再度、マスクＲＯＭを作成し
なおす必要がなくなるというものである。

【００５６】以下に具体動作について図４を用いて詳述
する。

【００５７】図４において、まず、不揮発性メモリ８は
マイクロコンピュータ２０に接続された状態でビデオテ
ープレコーダ内に配される。この時の不揮発性メモリ８
の全てのアドレスには、「０」の値が既に書き込まれて
いるため、ＲＡＭ２内のデータを不用意に書き換える動
作は行われない。このようなビデオテープレコーダにお
いて、誤消去防止検出部３２の爪が無いにも関わらず、
記録動作を開始してしまう誤動作が発生し、マイクロコ
ンピュータ２０のバグが原因であることが発覚すると、
マイクロコンピュータ開発者は、以下の手順に従って、
不揮発性メモリ８に各データを予め書き込む。

【００５８】マイクロコンピュータ開発者は、前提とし
てＲＡＭ２内における、誤消去防止フラグが書き込まれ
ているアドレスやビット、記録開始フラグが書き込まれ
ているアドレスやビットは、予め解っているものとす
る。そして、これら既知の情報に基づき、誤消去防止フ
ラグがＲＡＭ２におけるアドレス「１６Ｃ５ｈ」番地の
左から２ビット目に第１のデータ４１として書き込み、
記録開始フラグがアドレス「３Ａ６７ｈ」番地の左から
６ビット目に第２のデータ４２として書き込むとする
と、マイクロコンピュータ開発者は不揮発性メモリ８
に、任意のアドレスとしてソースアドレス８１「１６Ｃ
５ｈ」、第１のマスクデータ８２として第１のデータ４
１における左から２ビット目を読み出すためのデータ
「０１００００００」、比較データ８３として第１の演
算器４の演算結果と比較するためのデータ「０１０００
０００」、第２のマスクデータ８４として第２のデータ
４２の左から６ビット目を書き換えるためのデータ「１
１１１１０１１」、ターゲットアドレス８５として第２
のデータ４２のアドレスを特定するための「３Ａ６７
ｈ」をそれぞれ書き込んでおく。

【００５９】ここで、比較データ８３には、第１の演算
器４の演算結果と比較して、誤消去防止フラグが「１」
の時の第１のデータ４１と第１のマスクデータ８２との
演算結果と一致するデータを書き込む。つまり、誤消去
防止フラグが「１」の時における、第２のデータ４２を
修正するためである。誤消去防止フラグが「０」の時
（つまり誤消去防止爪が有る場合）については、第２の
データ４２を修正する必要がないので、第１の演算器４
の演算結果と比較データ８３とが不一致の場合は、第２
のデータ４２は変更されない。なお、不揮発性メモリ８
へのデータの書き込みは、専用の書き込み装置を用いて
書き込むなど方法がある。

【００６０】そして、第１の選択データ８６には、第１
の演算器４が乗算器として動作するように「０１ｈ」、
第２の選択データ８７には第２の演算器６が乗算器とし
て動作するように「０１ｈ」をそれぞれ書き込んでお
く。また、第２のマスクデータ８４には、第２の演算器
６において乗算処理された時に、第２のデータ４２の左
から６ビット目を「１」から「０」に書き換えるような
データ「１１１１１０１１」を書き込んでおく。

【００６１】そして、不揮発性メモリ８のソースアドレ
ス８１によりＲＡＭ２の任意のアドレス「１６Ｃ５ｈ」
が指定され、そのアドレスに書き込まれている第１のデ
ータ４１「０１００００００」を読み出す。読み出した
第１のデータ４１は第１の演算器４に入力され、第１の
演算器４において、第１のデータ４１「０１０００００
０」と、不揮発性メモリ８における第１のマスクデータ
８２「０１００００００」とを乗算処理する。つまり、
第１のデータ４１における誤消去防止フラグが書き込ま
れているビットの値を抽出する。その演算結果は「０１
００００００」となり、その演算結果は比較器５に入力
される。比較器５は、第１の演算器４の演算結果「０１
００００００」と、不揮発性メモリ８における比較デー
タ８３「０１００００００」とを比較し、各々のデータ
が一致（つまり、誤消去防止フラグ（左から２ビット
目）が１になっている時）しているため、切換器７をＯ
Ｎになるよう制御する。

【００６２】一方で、ターゲットアドレス８５「３Ａ６
７ｈ」によって、ＲＡＭ２における第２のデータ４２の
アドレスを特定し、第２のデータ４２「０００００１０
０」を第２の演算器６に読み出す。第２の演算器６で、
第２のデータ４２「０００００１００」とマスクデータ
８４「１１１１１０１１」とを乗算処理する。その乗算
結果は「００００００００」となる。つまり、修正した
いビット（左から６ビット目）の値を「１」から「０」
にするものであり、修正したいビット以外のビットにつ
いては、第２の演算器６における演算によって値が変更
されないように全て「１」となっている。

【００６３】そして、切換器７がＯＮである時は、第２
の演算器６の演算結果「００００００００」が第２のデ
ータ４２に書き込まれる。この時、第２の演算器６で演
算される前の第２のデータ４２は、記録開始フラグ（左
から６ビット目）が「１」になっていたが、第２の演算
器６の演算結果に書き換えられることにより、第２のデ
ータ４２の記録開始フラグが「０」になる。その結果、
第１のデータ４１における誤消去防止フラグ（左から２
ビット目）が「１」になっていたら、第２のデータ４２
における記録開始フラグ（左から６ビット目）が「０」
になるという動作になるので、誤消去防止用の爪が付い
ていないのに記録してしまうというバグが解消されたこ
とになる。

【００６４】このようにしてバグを修正したマイクロコ
ンピュータ２０をビデオテープレコーダーで動作させる
と、誤消去防止検出部３２が有るテープカセット３１
（図３（ａ）参照）では、操作者の録画指令により記録
動作を行い、誤消去防止検出部３２が無いテープカセッ
ト３１（図３（ｂ）参照）では、操作者の誤った録画指
令を行っても記録動作が行われない正常動作となる。

【００６５】以上のように本実施の形態によれば、不揮
発性メモリ８に、第１及び第２のマスクデータ８２及び
８４とソースアドレス８１と比較データ８３とターゲッ
トアドレス８５の任意のデータを書き込み、ソースアド
レス８１によってＲＡＭ２内の第１のデータ４１を抽出
し、誤消去防止フラグが書き込まれている第１のデータ
４１の中から第１のマスクデータ８２によって誤消去防
止フラグを読み出し、比較データ８３と比較し、比較デ
ータ８３と一致した時は、記録開始フラグが書き込まれ
ている第２のデータ４２と第２のマスクデータ８４とを
第２の演算器６で演算した結果を、第２のデータ４２に
書き込むことにより、誤消去防止フラグが「１」になっ
ている時は記録開始フラグを「０」にするように第２の
データ４２を修正することができるものであり、マイク
ロコンピュータにおけるバグ修正を、小容量の不揮発性
メモリによる、低コストでの実現が可能であるという優
れた効果が得られる。

【００６６】また、不揮発性メモリ８には、マイクロコ
ンピュータ開発者によってバグに応じたソースアドレ
ス、ターゲットアドレスの指定や、各データ設定を行う
ことができるので、様々なバグに対して、マスクＲＯＭ
を変更せずにバグの修正を行うことができるものであ
る。

【００６７】なお、本実施の形態において、第１及び第
２の演算器４及び６を乗算器として説明したが、不揮発
性メモリ８内の第１及び第２の選択データ８６及び８７
を変更することで、第１及び第２の演算器のいずれか一
方または両方を加算器などに設定することが可能であ
る。また、本実施の形態においては乗算器と加算器のみ
に切り換え可能な構成としたが、除算器などの他の論理
演算器に設定することも可能である。

【００６８】

【発明の効果】以上のように本発明は、マスクＲＯＭを
変更せず、かつプログラム領域の一部を、マイクロコン
ピュータ外部に配された不揮発性メモリに書き換えるこ
となく、ソフトウエアのバグ修正を、小容量の不揮発性
メモリによる低コストでの実現が可能であるという優れ
た効果が得られるものである。

【００６９】また、マイクロコンピュータのバグを修正
する際、マイクロコンピュータ自体をウエハーの状態か
ら再度拡散工程を経て作成し直すような作業が不要とな
り、コストを大幅に低減させることができるという優れ
た効果が得られるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置の構
成を示すブロック図

【図２】同実施の形態１における半導体装置の動作説明
のため模式的に示したブロック図

【図３】本発明の実施の形態２における半導体装置を説
明するためのテープカセットの外観構成を示す斜視図

【図４】同実施の形態の半導体装置の構成を示すブロッ
ク図

【図５】従来の半導体装置の構成を示すブロック図

【符号の説明】

１マスクＲＯＭ２ＲＡＭ３ＣＰＵ４第１の演算器５比較器６第２の演算器７切換器８不揮発性メモリ１０、２０マイクロコンピュータ２１第１のアドレス２１ａ第１のデータ２２第２のアドレス２２ａ第２のデータ８１ソースアドレス８２第１のマスクデータ８３比較データ８４第２のマスクデータ８５ターゲットアドレス

Claims

【特許請求の範囲】

【請求項１】プログラムが記憶されたプログラム領域
を有するマスクＲＯＭと前記プログラムの動作に用いる
データを記憶したデータ領域を有する書き換え可能なメ
モリと中央演算処理手段とを備えた制御手段と、前記メ
モリにおける任意のデータ領域を書き換え可能な任意の
データを記憶する記憶手段とを備えたことを特徴とする
半導体装置。
【請求項２】記憶手段は、メモリにおけるデータ領域
を書き換え可能な任意のデータを記憶する前は、数値
「０」が書き込まれていることを特徴とする請求項１及
び４記載の半導体装置。
【請求項３】メモリは、所定の条件が設定された第１
のデータと、前記第１のデータの条件に応じた結果出力
を行う第２のデータとを備えたことを特徴とする請求項
１記載の半導体装置。
【請求項４】記憶手段は、メモリ内の第１のアドレス
を指定するソースアドレスと、前記第１のアドレスに書
き込まれた第１のデータの所定のビットの値を読み出す
ための第１のマスクデータと、前記第１のマスクデータ
と前記第１のデータとで演算処理した演算の結果データ
と比較するための比較データと、前記メモリ内の第２の
アドレスを指定するターゲットアドレスと、前記第２の
アドレスに書き込まれた第２のデータと演算するための
第２のマスクデータとを備えたことを特徴とする請求項
１記載の半導体装置。
【請求項５】制御手段は、メモリ内のソースアドレス
によって選択された任意の第１のアドレスに書き込まれ
た第１のデータと記憶手段からの第１のマスクデータと
で演算処理する第１の演算手段と、前記第１の演算手段
の演算結果と前記記憶手段からの比較データとの比較を
行う比較手段と、前記比較手段の比較結果によりＯＮ／
ＯＦＦを切り換えられる切換手段と、前記メモリ内の第
２のアドレスに書き込まれた第２のデータと前記記憶手
段からの第２のマスクデータとで演算処理する第２の演
算手段とを備えたことを特徴とする請求項１記載の半導
体装置。
【請求項６】第１及び第２のデータが書き込まれた制
御手段と、第１及び第２のマスクデータと比較データと
ソースアドレスとターゲットアドレスとを有する記憶手
段と備えた半導体装置であって、数値「０」が書き込ま
れた前記記憶手段に任意の前記第１及び第２のマスクデ
ータと前記比較データと前記ソースアドレスと前記ター
ゲットアドレスとを書き込み、前記ソースアドレスに基
づき前記第１のデータを抽出し、前記第１のデータと前
記第１のマスクデータとで第１の演算を行い、前記第１
の演算結果と前記比較データとを比較し、前記ターゲッ
トアドレスに基づき前記第２のデータを抽出し、前記第
２のデータと前記第２のマスクデータとで第２の演算を
行い、前記比較の結果によって前記第２の演算結果を前
記第２のデータに書き込むか否かを切り換えることを特
徴とする半導体装置。