JP2001135654A - 圧接型半導体装置の製造方法 - Google Patents
圧接型半導体装置の製造方法Info
- Publication number
- JP2001135654A JP2001135654A JP31733099A JP31733099A JP2001135654A JP 2001135654 A JP2001135654 A JP 2001135654A JP 31733099 A JP31733099 A JP 31733099A JP 31733099 A JP31733099 A JP 31733099A JP 2001135654 A JP2001135654 A JP 2001135654A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- semiconductor
- semiconductor device
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
体素子を挟む2枚の絶縁基板の平行度を確保できる製造
方法を提供する。 【解決手段】 複数の半導体素子の電極パターンが表面
に形成された半導体ウェハ200と、2枚の絶縁基板3
00とを用意し、半導体ウェハ200の両面に絶縁基板
300を接合し、これらを接合した後、半導体ウェハ2
00と絶縁基板300とを半導体素子単位に切断する。
Description
半導体素子を圧接した状態で使用する圧接型半導体装置
の製造方法に関するものである。
体素子(半導体チップ)は、大電流を制御する素子であ
るため、自己発熱が大きい。このため、このような半導
体素子を有する半導体装置では、一般に、半導体素子の
両面より放熱させる構造となっており、半導体素子の両
側面から絶縁基板で挟んで、これをヒートシンク(放熱
板)で両側から圧接するように構成されている。このよ
うな圧接構造においては、半導体素子を挟む2枚の絶縁
基板は互いに平行になるようにする必要がある。
ウェハから予め分割形成された半導体素子(10mm角
前後)と絶縁基板とをはんだ付けによって接合する場合
を考えると、はんだ付け時のはんだ高さがばらつくこと
により、半導体素子を挟む2枚の絶縁基板の両端面の平
行を確保することは容易ではない。
場合には、圧接時に機械的応力が局部に集中することと
なり、圧接荷重(約100kg/cm2程度)が局部的
に集中し、その結果半導体素子が破壊されてしまうこと
が考えられる。また、放熱性についても、絶縁基板とヒ
ートシンクとが面接触しないことにより局部放熱とな
る。その結果、圧接による面放熱の効果を生かすことが
できず、熱抵抗が増加して半導体素子が温度上昇してし
まうという問題がある。
装置の製造方法において、半導体素子を挟む2枚の絶縁
基板の平行度を確保できる製造方法を提供することを目
的とする。
め、請求項1に記載の発明では、複数の半導体素子の電
極パターンが表面に形成された半導体ウェハ(200)
と、2枚の絶縁基板(300)とを用意する工程と、半
導体ウェハ(200)の両面に絶縁基板(300)を接
合する工程と、接合工程の後、半導体ウェハ(200)
と絶縁基板(300)とを半導体素子単位に切断する工
程とを備えることを特徴としている。
れに対応する絶縁基板(300)とを接合した後、個々
の半導体素子の大きさに切断することにより、半導体ウ
ェハを個々の半導体素子に切断した後に半導体素子と絶
縁基板とを接合する場合に比較して大きな平面同士を接
合することになるので、容易に絶縁基板の両端面の平行
度を確保することが可能となる。
板(300)には、電極パターンに対応するように電極
部材(4〜6)が形成されており、接合工程において、
電極パターンと電極部材との位置を合わせて、半導体ウ
ェハ(200)の両面に絶縁基板(300)を接合する
ことを特徴としている。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
基づいて説明する。図1は本実施形態の圧接型半導体装
置1の断面図である。
は、IGBT(絶縁ゲート型バイポーラトランジスタ)
やパワーMOSFET等の大電流を制御する半導体素子
2と、半導体素子2の両面に配置された絶縁性材料から
なる絶縁基板3とから構成される。本実施形態では半導
体素子2としてIGBTチップ、絶縁基板3として窒化
アルミニウム(AlN)を用いている。また、図1中破
線で示すように、半導体装置1はヒートシンク(放熱
板)10によって両面から圧接されるように構成されて
いる。
i/Au等からなる電極パターン(図示せず)が形成さ
れた主電極面として構成されている。本実施形態におけ
るIGBTチップ2の等価回路は、例えば図2に示すよ
うにコレクタC、エミッタE、ゲートG、電流検出用端
子Is、感温のためのダイオード端子であるアノードA
およびカソードKからなる。本実施形態では、半導体素
子2の表面側(図1中上側)にエミッタ、ゲート、電流
検出用端子、アノードおよびカソードといった電極パタ
ーンが形成されており、裏面側(図1中下側)にはコレ
クタが形成されている。これら電極パターン上には、は
んだ付けのためにTi等のバリヤメタルが電極パターン
に合わせて形成されている。
る絶縁基板3の接合面側を示している。図3に示すよう
に、絶縁基板3には、半導体素子2上のエミッタ電極、
ゲート電極等に対応するように、Cu等の導体がパター
ニングされ、電極部材4、5を形成しており、同様に半
導体素子2の裏面側に接合される絶縁基板3にはコレク
タ電極に対応する電極部材6が形成されている。半導体
素子2上の電極パターンおよび絶縁基板3上の電極部材
4〜6とは、はんだによって接合されている。
造方法を図4〜図6に基づいて説明する。図4は接合前
の半導体ウェハの平面図であり、図5(a)は接合前の
絶縁基板の平面図であり、図5(b)は表面側の絶縁部
材300の拡大図であり、図6は半導体装置1の製造工
程を示す工程図である。なお、図4、図5(a)では、
電極の図示を省略している。
が各チップ領域に形成された例えば4〜6インチの半導
体ウェハ200(図4)と、ウェハ200上の電極パタ
ーンに対応するように電極部材4〜6が各チップ領域に
対応するように配置された2枚の絶縁基板300(図5
(a))を用意する(図6(a))。図4、図5(a)
に示すように、半導体ウェハ200および絶縁基板30
0には図中上下左右方向にスクライブライン(ダイシン
グライン)領域7が設定されている。
300は、図3に示したパターンで電極部材4、5が形
成されており(図5(b))、裏面側(図6中下側)に
配置する絶縁基板300は、全面に電極部材6が形成さ
れている。図5(b)において、表面側の絶縁基板30
0では、複数の電極部材4はそれぞれ図中左隣の電極部
材5と図中上下方向のスクライブライン領域7で予め分
離して形成されている。絶縁基板300上の電極部材4
〜6上には、予めはんだを印刷法等により形成してお
く。
極パターンおよび絶縁基板300に形成された電極部材
4〜6の位置合わせを行い、半導体ウェハ200と絶縁
基板300を接合する(図6(b))。半導体ウェハ2
00に形成された電極パターンおよび絶縁基板200に
形成された電極部材4〜6の位置合わせは、半透明であ
るAlN基板300の電極部材が形成されていない部分
から、半導体ウェハ200に形成されているスクライブ
ライン領域7等を照明した状態で確認しながら行う。
い、例えば380℃程度の温度で15分間加熱し、はん
だ接合にて所定の接合領域を確保する。
0を、ブレード11、12、13を用いて個々の半導体
装置1の大きさに切断する。まず、第1のスクライブに
より、表面側(図6中上側)および裏面側(図6中下
側)からブレード11、12により絶縁基板300を切
断除去する(図6(c))。第1スクライブで絶縁基板
300を除去することにより、表面側では隣り合う半導
体装置1のエミッタ電極4やゲート電極5等を露出さ
せ、裏面側ではコレクタ電極6を露出させることにな
る。
ハ200をブレード13によってスクライブライン7に
従い半導体素子2の大きさに切断する(図6(d))。
このとき、上記のように表面側では、各電極部材4はそ
れぞれ図中左隣の電極部材5と予め分離されているの
で、切断時のブレード13の負担を軽減することができ
る。また、裏面側の電極部材6は半導体ウェハ200と
同時にブレード13によって切断される。なお、本実施
形態では、第2スクライブのみ、図4、図5中上下左右
方向の2方向に行うようにしている。
を得ることができる。
基板の幅は、外部電極を接続するために必要な幅であ
り、本実施形態では端から電極部材4〜6が0.2〜
0.3mm程度露出するように構成している。コクレタ
電極およびエミッタ電極には100A程度の電流を流す
ので、これらの電極にはIGBT素子の1辺(10mm
前後)を使用する。
半導体装置1の概略構成を示す断面図であり、図8は図
7の半導体装置1を表面側からみた概略構成を示す平面
図である。外部電極8と電極部材4〜6との接合は、溶
接、溶着あるいははんだ付けによって行う。外部電極8
のうち、エミッタ電極とコレクタ電極に接続されるもの
はIGBTモジュール等の電極取り出し用のバスバー9
にネジ止め等にて固定する。このとき、これらの外部電
極8には、応力緩和のための曲げ部を形成し、ネジ止め
等の力が局部集中しないように構成されている。
装置1を製造する際に、ウェハの状態の半導体200と
これに対応する絶縁基板300とを接合し、その後個々
の半導体装置1の大きさに切断することにより、半導体
素子2の両側に接合された絶縁基板3の両端面の平行度
を容易に確保することが可能となる。これにより、絶縁
基板3の両端面が、ヒートシンク10に密接した構造と
なり、ヒートシンク10によって両側から圧接されても
機械的応力が局部に集中することなく、また、良好な熱
拡散性も確保される。
態を図9〜図11に基づいて説明する。本第2実施形態
は、上記第1実施形態と比較して圧接型半導体装置1の
電極の構成が異なるものである。第1実施形態と同様の
部分については同一の符号を付けてその説明を省略す
る。
1の概略構成を示す断面図を示しており、半導体装置1
は図9中右側にエミッタ電極等が、図9中左側にコレク
タ電極が突出するように構成されている。
側)の絶縁基板3の接合面における電極配置側を示して
おり、絶縁基板3には、半導体素子2上のエミッタ電
極、ゲート電極に対応するように、Cu等の導体がパタ
ーニングされ、電極部材4、5を形成している。本第2
実施形態では感温のためのダイオード素子であるアノー
ドA等は省略されている。
接型半導体装置1の製造工程を説明する。
素子2の電極パターンが各チップ領域に形成された例え
ば4〜6インチの半導体ウェハ200と、ウェハ200
上の電極パターンに対応するように電極部材4〜6が各
チップ領域に対応するように配置された2枚の絶縁基板
300を用意し(図11(a))、半導体ウェハ200
および絶縁基板300の位置合わせを行い、半導体ウェ
ハ200と絶縁基板300を接合する(図11
(b))。次に、水素リフロー又は窒素リフローを行
い、はんだ接合にて所定の接合領域を確保する。
0を、ブレード11〜14を用いて個々の半導体装置1
の大きさに切断する。まず、第1のスクライブにより、
表面側(図11中上側)および裏面側(図11中下側)
からブレード11、12により半導体ウェハ200およ
び絶縁基板300を個々の半導体装置1の大きさに切断
する(図11(c))。次に第2のスクライブを行い、
半導体ウェハ200をブレード13、14によって表面
側および裏面側から絶縁基板3を切断除去し電極4〜6
を露出させる(図11(d))。
を得ることができる。
第1実施形態と同様の効果を得ることができる。
圧接型半導体装置におけるエミッタ、コレクタ等の電極
の構成は、上記実施形態で説明したものに限られず、任
意に構成することができる。この場合、個々の半導体装
置に切断する工程におけるスクライブ方法も、電極の構
成に応じて適宜選択することができる。
板300は、各電極部材4がそれぞれ図5(b)中左隣
の電極部材5とスクライブライン7で予め分離して形成
されるように構成したが、電極部材4と左隣の電極部材
5とが一体となるように形成して、上記切断工程(図6
(d)、図11(c))で、ブレード13により半導体
ウェハ200と同時に切断するように構成してもよい。
下側)の絶縁基板300には全面に電極部材6を形成す
るように構成したが、絶縁基板300の全面ではなく各
チップの大きさに対応するように電極部材6を形成する
ように、すなわち、予めスクライブライン7にあたる部
分には電極部材6を形成しないように構成することで、
上記切断工程(図6(d)、図11(c))においてブ
レード13の負担を軽減することができる。
窒化アルミニウム基板を用いたが、これに限らず、例え
ばSOI(シリコン・オン・インシュレータ)構造のシ
リコン基板を用いてもよい。
装置の概略構成を示す断面図である。
面図である。
面図である。
示す断面図である。
る。
を示す工程図である。
板、4〜6…電極部材、200…半導体ウェハ、300
…絶縁基板。
Claims (2)
- 【請求項1】 圧接した状態で使用される圧接型半導体
の製造方法であって、 複数の半導体素子(2)の電極パターンが表面に形成さ
れた半導体ウェハ(200)と、2枚の絶縁基板(30
0)とを用意する工程と、 前記半導体ウェハ(200)の両面に前記絶縁基板(3
00)を接合する工程と、 前記接合工程の後、前記半導体ウェハ(200)と前記
絶縁基板(300)とを前記半導体素子単位に切断する
工程とを備えることを特徴とする圧接型半導体装置の製
造方法。 - 【請求項2】 前記絶縁基板(300)には、前記電極
パターンに対応するように電極部材(4〜6)が形成さ
れており、 前記接合工程において、前記電極パターンと前記電極部
材との位置を合わせて、前記半導体ウェハ(200)の
両面に前記絶縁基板(300)を接合することを特徴と
する請求項1に記載の圧接型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31733099A JP3932743B2 (ja) | 1999-11-08 | 1999-11-08 | 圧接型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31733099A JP3932743B2 (ja) | 1999-11-08 | 1999-11-08 | 圧接型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001135654A true JP2001135654A (ja) | 2001-05-18 |
JP3932743B2 JP3932743B2 (ja) | 2007-06-20 |
Family
ID=18087017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31733099A Expired - Fee Related JP3932743B2 (ja) | 1999-11-08 | 1999-11-08 | 圧接型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3932743B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206534A (ja) * | 2002-03-12 | 2009-09-10 | Hamamatsu Photonics Kk | 切断起点領域の形成方法 |
US8183131B2 (en) | 2002-03-12 | 2012-05-22 | Hamamatsu Photonics K. K. | Method of cutting an object to be processed |
US8227724B2 (en) | 2000-09-13 | 2012-07-24 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8247734B2 (en) | 2003-03-11 | 2012-08-21 | Hamamatsu Photonics K.K. | Laser beam machining method |
US8263479B2 (en) | 2002-12-03 | 2012-09-11 | Hamamatsu Photonics K.K. | Method for cutting semiconductor substrate |
US8309434B2 (en) | 2006-06-05 | 2012-11-13 | Denso Corporation | Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon |
US8685838B2 (en) | 2003-03-12 | 2014-04-01 | Hamamatsu Photonics K.K. | Laser beam machining method |
US8969752B2 (en) | 2003-03-12 | 2015-03-03 | Hamamatsu Photonics K.K. | Laser processing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8507352B2 (en) | 2008-12-10 | 2013-08-13 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
-
1999
- 1999-11-08 JP JP31733099A patent/JP3932743B2/ja not_active Expired - Fee Related
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8969761B2 (en) | 2000-09-13 | 2015-03-03 | Hamamatsu Photonics K.K. | Method of cutting a wafer-like object and semiconductor chip |
US9837315B2 (en) | 2000-09-13 | 2017-12-05 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US10796959B2 (en) | 2000-09-13 | 2020-10-06 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8946592B2 (en) | 2000-09-13 | 2015-02-03 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8946591B2 (en) | 2000-09-13 | 2015-02-03 | Hamamatsu Photonics K.K. | Method of manufacturing a semiconductor device formed using a substrate cutting method |
US8227724B2 (en) | 2000-09-13 | 2012-07-24 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8946589B2 (en) | 2000-09-13 | 2015-02-03 | Hamamatsu Photonics K.K. | Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device |
US8937264B2 (en) | 2000-09-13 | 2015-01-20 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8933369B2 (en) | 2000-09-13 | 2015-01-13 | Hamamatsu Photonics K.K. | Method of cutting a substrate and method of manufacturing a semiconductor device |
US8283595B2 (en) | 2000-09-13 | 2012-10-09 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US8927900B2 (en) | 2000-09-13 | 2015-01-06 | Hamamatsu Photonics K.K. | Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device |
US8716110B2 (en) | 2000-09-13 | 2014-05-06 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
US11424162B2 (en) | 2002-03-12 | 2022-08-23 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8598015B2 (en) | 2002-03-12 | 2013-12-03 | Hamamatsu Photonics K.K. | Laser processing method |
US10068801B2 (en) | 2002-03-12 | 2018-09-04 | Hamamatsu Photonics K.K. | Substrate dividing method |
JP2009206534A (ja) * | 2002-03-12 | 2009-09-10 | Hamamatsu Photonics Kk | 切断起点領域の形成方法 |
JP2011216912A (ja) * | 2002-03-12 | 2011-10-27 | Hamamatsu Photonics Kk | 切断起点領域形成の制御装置 |
US8518800B2 (en) | 2002-03-12 | 2013-08-27 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8519511B2 (en) | 2002-03-12 | 2013-08-27 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8551865B2 (en) | 2002-03-12 | 2013-10-08 | Hamamatsu Photonics K.K. | Method of cutting an object to be processed |
US8304325B2 (en) | 2002-03-12 | 2012-11-06 | Hamamatsu-Photonics K.K. | Substrate dividing method |
JP2011243998A (ja) * | 2002-03-12 | 2011-12-01 | Hamamatsu Photonics Kk | 切断起点領域が形成された基板 |
US8314013B2 (en) | 2002-03-12 | 2012-11-20 | Hamamatsu Photonics K.K. | Semiconductor chip manufacturing method |
US8518801B2 (en) | 2002-03-12 | 2013-08-27 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8802543B2 (en) | 2002-03-12 | 2014-08-12 | Hamamatsu Photonics K.K. | Laser processing method |
US9711405B2 (en) | 2002-03-12 | 2017-07-18 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8889525B2 (en) | 2002-03-12 | 2014-11-18 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8361883B2 (en) | 2002-03-12 | 2013-01-29 | Hamamatsu Photonics K.K. | Laser processing method |
US8268704B2 (en) | 2002-03-12 | 2012-09-18 | Hamamatsu Photonics K.K. | Method for dicing substrate |
US9553023B2 (en) | 2002-03-12 | 2017-01-24 | Hamamatsu Photonics K.K. | Substrate dividing method |
US9548246B2 (en) | 2002-03-12 | 2017-01-17 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8183131B2 (en) | 2002-03-12 | 2012-05-22 | Hamamatsu Photonics K. K. | Method of cutting an object to be processed |
JP2011216913A (ja) * | 2002-03-12 | 2011-10-27 | Hamamatsu Photonics Kk | 切断起点領域の形成方法 |
US10622255B2 (en) | 2002-03-12 | 2020-04-14 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8673745B2 (en) | 2002-03-12 | 2014-03-18 | Hamamatsu Photonics K.K. | Method of cutting object to be processed |
US9142458B2 (en) | 2002-03-12 | 2015-09-22 | Hamamatsu Photonics K.K. | Substrate dividing method |
US9287177B2 (en) | 2002-03-12 | 2016-03-15 | Hamamatsu Photonics K.K. | Substrate dividing method |
US9543207B2 (en) | 2002-03-12 | 2017-01-10 | Hamamatsu Photonics K.K. | Substrate dividing method |
US9543256B2 (en) | 2002-03-12 | 2017-01-10 | Hamamatsu Photonics K.K. | Substrate dividing method |
US8263479B2 (en) | 2002-12-03 | 2012-09-11 | Hamamatsu Photonics K.K. | Method for cutting semiconductor substrate |
US8865566B2 (en) | 2002-12-03 | 2014-10-21 | Hamamatsu Photonics K.K. | Method of cutting semiconductor substrate |
US8450187B2 (en) | 2002-12-03 | 2013-05-28 | Hamamatsu Photonics K.K. | Method of cutting semiconductor substrate |
US8409968B2 (en) | 2002-12-03 | 2013-04-02 | Hamamatsu Photonics K.K. | Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion |
US8247734B2 (en) | 2003-03-11 | 2012-08-21 | Hamamatsu Photonics K.K. | Laser beam machining method |
US8685838B2 (en) | 2003-03-12 | 2014-04-01 | Hamamatsu Photonics K.K. | Laser beam machining method |
US8969752B2 (en) | 2003-03-12 | 2015-03-03 | Hamamatsu Photonics K.K. | Laser processing method |
US8309434B2 (en) | 2006-06-05 | 2012-11-13 | Denso Corporation | Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon |
Also Published As
Publication number | Publication date |
---|---|
JP3932743B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8432030B2 (en) | Power electronic package having two substrates with multiple semiconductor chips and electronic components | |
US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
US20170213777A1 (en) | Semiconductor device | |
US20230298974A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4885046B2 (ja) | 電力用半導体モジュール | |
JP2009213272A (ja) | 電力変換装置 | |
JP2000124398A (ja) | パワー半導体モジュール | |
GB2485087A (en) | Power electronic package | |
JP3932743B2 (ja) | 圧接型半導体装置の製造方法 | |
JP2017123360A (ja) | 半導体モジュール | |
JP5218009B2 (ja) | 半導体装置 | |
JP3261965B2 (ja) | 半導体装置 | |
JPH0738013A (ja) | 複合ベース部材及び電力用半導体装置 | |
JP7319295B2 (ja) | 半導体装置 | |
JP4586508B2 (ja) | 半導体装置およびその製造方法 | |
JP4649948B2 (ja) | 半導体装置 | |
JP4992302B2 (ja) | パワー半導体モジュール | |
JPH077103A (ja) | 1以上の半導体デバイス用実装装置及び方法 | |
JP2002026246A (ja) | 半導体装置 | |
JP6220265B2 (ja) | 半導体実装構造およびその実装方法 | |
JP2020107685A (ja) | 半導体モジュール | |
JP7183722B2 (ja) | 板はんだおよび半導体装置の製造方法 | |
JP7274954B2 (ja) | 半導体装置 | |
JPH10229223A (ja) | 熱電素子 | |
CN209029371U (zh) | 固态继电器用方型晶闸管芯片模块焊接件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |