JPH077103A - 1以上の半導体デバイス用実装装置及び方法 - Google Patents
1以上の半導体デバイス用実装装置及び方法Info
- Publication number
- JPH077103A JPH077103A JP6078155A JP7815594A JPH077103A JP H077103 A JPH077103 A JP H077103A JP 6078155 A JP6078155 A JP 6078155A JP 7815594 A JP7815594 A JP 7815594A JP H077103 A JPH077103 A JP H077103A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- copper
- conductive
- connector member
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Multi-Conductor Connections (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 基板の導電領域への電気接続部を破断し難く
することにある。 【構成】 銅2,3直付け基板1に実装されたデバイス
4,5を外部接続8,9するにあたって疲れ難くする装
置であって、該装置には、デバイス4,5が基板1に実
装される前に、1以上のコネクタチューブ6が基板1の
銅領域2にそれぞれろう付けされる。次いで、チューブ
6内でリードあるいは母線が半田付けされることにより
外部接続が行われる。
することにある。 【構成】 銅2,3直付け基板1に実装されたデバイス
4,5を外部接続8,9するにあたって疲れ難くする装
置であって、該装置には、デバイス4,5が基板1に実
装される前に、1以上のコネクタチューブ6が基板1の
銅領域2にそれぞれろう付けされる。次いで、チューブ
6内でリードあるいは母線が半田付けされることにより
外部接続が行われる。
Description
【0001】
【産業上の利用分野】本発明は、半導体デバイス用実装
装置及び方法に関する。特に限定する訳ではないが、本
発明は絶縁ゲートバイポーラトランジスタ(IGBT)
用実装装置又はパッケージに関係する。
装置及び方法に関する。特に限定する訳ではないが、本
発明は絶縁ゲートバイポーラトランジスタ(IGBT)
用実装装置又はパッケージに関係する。
【0002】
【従来の技術】IGBT用の現存の実装装置は銅を直付
けした(DCB)アルミナ基板を使用しており、その基
板は内部絶縁を行うばかりでなくパッケージの基部をも
形成している。別の種類の半導体デバイス及び/又は受
動部品が基板に実装されていてもよく、基板の部品取付
け、すなわち配置面はケース内に挿入され、任意の封止
材により封入される。基板の銅領域に接続ワイヤ又は母
線を取り付けてエンドユーザのためにパッケージ又はモ
ジュールの外側にターミナルを形成する方法が幾つか用
いられている。その方法の1つにワイヤ又は母線を基板
の配置側の銅領域に直接半田付けする方法がある。この
方法を用いた場合には、空間を制限する外部接続がなさ
れる前に、部品が基板に実装され、小組立部品が完成さ
れる。この工程はこの種の構造ではよくあることである
が、空間が制限される場合の基本的なやり方である。
けした(DCB)アルミナ基板を使用しており、その基
板は内部絶縁を行うばかりでなくパッケージの基部をも
形成している。別の種類の半導体デバイス及び/又は受
動部品が基板に実装されていてもよく、基板の部品取付
け、すなわち配置面はケース内に挿入され、任意の封止
材により封入される。基板の銅領域に接続ワイヤ又は母
線を取り付けてエンドユーザのためにパッケージ又はモ
ジュールの外側にターミナルを形成する方法が幾つか用
いられている。その方法の1つにワイヤ又は母線を基板
の配置側の銅領域に直接半田付けする方法がある。この
方法を用いた場合には、空間を制限する外部接続がなさ
れる前に、部品が基板に実装され、小組立部品が完成さ
れる。この工程はこの種の構造ではよくあることである
が、空間が制限される場合の基本的なやり方である。
【0003】
【発明が解決しようとする課題】この半田付けの接合で
は、DCBサンドイッチの一部を形成する銅層の熱膨張
率がアルミナへの接合で変わり、銅自体の熱膨張率より
も低くなるという問題がある。銅層に半田付けされた銅
導体は通常の率で伸縮する傾向があるので、半田接続部
には疲れが生じ易く最終的に破断に至る。そこで、本発
明の目的は基板の導電領域への電気接続を改良すること
にある。
は、DCBサンドイッチの一部を形成する銅層の熱膨張
率がアルミナへの接合で変わり、銅自体の熱膨張率より
も低くなるという問題がある。銅層に半田付けされた銅
導体は通常の率で伸縮する傾向があるので、半田接続部
には疲れが生じ易く最終的に破断に至る。そこで、本発
明の目的は基板の導電領域への電気接続を改良すること
にある。
【0004】
【課題を解決するための手段】本発明の一態様によれ
ば、その上に半導体デバイスが接続される少なくとも導
電材の一領域を直付けした絶縁材の基板から成り、、該
導電材の領域にはその上に外部接続部材が半田付けされ
る導電コネクタ部材がろう付けされていることを特徴と
する1以上の半導体デバイス用実装装置が提供される。
本発明の別の態様によれば、絶縁材の基板に形成され、
1以上の半導体デバイスが実装される薄層導体に電気接
続部材を接続させる方法において、該方法は前記薄層導
体に導電コネクタ部材をろう付けする工程、1以上の半
導体デバイスを前記基板に実装する工程、及び前記導電
コネクタ部材に電気接続部材を固定する工程から成るこ
とを特徴とする方法が提供される。好ましい状態では、
前記コネクタ部材は長さが短いチューブの形態を取り、
その一端は前記層状導体にろう付けされる。前記コネク
タ部材に半田付けされて固定される導電部材はワイヤ又
は条片導体であってもよい。
ば、その上に半導体デバイスが接続される少なくとも導
電材の一領域を直付けした絶縁材の基板から成り、、該
導電材の領域にはその上に外部接続部材が半田付けされ
る導電コネクタ部材がろう付けされていることを特徴と
する1以上の半導体デバイス用実装装置が提供される。
本発明の別の態様によれば、絶縁材の基板に形成され、
1以上の半導体デバイスが実装される薄層導体に電気接
続部材を接続させる方法において、該方法は前記薄層導
体に導電コネクタ部材をろう付けする工程、1以上の半
導体デバイスを前記基板に実装する工程、及び前記導電
コネクタ部材に電気接続部材を固定する工程から成るこ
とを特徴とする方法が提供される。好ましい状態では、
前記コネクタ部材は長さが短いチューブの形態を取り、
その一端は前記層状導体にろう付けされる。前記コネク
タ部材に半田付けされて固定される導電部材はワイヤ又
は条片導体であってもよい。
【0005】
【作用及び実施例】デバイスが実装される絶縁基板上の
導電領域又は層を通ってデバイスに電気接続を図る半導
体デバイス用実装装置を以下添付図面の例に従って説明
する。図を参照して説明すると、銅直付け基板は、アル
ミナの薄い板1の上下面にそれぞれ銅層2及び3を接合
したものから成っている。少なくとも層2は基板に実装
される半導体デバイス4,5に必要とされる接続に適し
たパターンが形成されている。デバイス4及び5と外部
接続を図るために、長さの短い銅チューブ6が銅層2で
組立を妨害しないと思われる位置にろう付けされてい
る。チューブ6の一端は、例えば、図に示すようにチュ
ーブ軸が層2に対して直角になるように、あるいは外部
接続を図るに都合のよい角度で、銅層2にろう付けされ
る。
導電領域又は層を通ってデバイスに電気接続を図る半導
体デバイス用実装装置を以下添付図面の例に従って説明
する。図を参照して説明すると、銅直付け基板は、アル
ミナの薄い板1の上下面にそれぞれ銅層2及び3を接合
したものから成っている。少なくとも層2は基板に実装
される半導体デバイス4,5に必要とされる接続に適し
たパターンが形成されている。デバイス4及び5と外部
接続を図るために、長さの短い銅チューブ6が銅層2で
組立を妨害しないと思われる位置にろう付けされてい
る。チューブ6の一端は、例えば、図に示すようにチュ
ーブ軸が層2に対して直角になるように、あるいは外部
接続を図るに都合のよい角度で、銅層2にろう付けされ
る。
【0006】デバイス4と5を決まった場所に半田付け
し、そしてワイヤボンドで相互接続するような全ての組
立手順は、ワイヤ接続8又は母線9をチューブ6内で半
田付けすることによって組立空間領域が制限される前
に、完了される。
し、そしてワイヤボンドで相互接続するような全ての組
立手順は、ワイヤ接続8又は母線9をチューブ6内で半
田付けすることによって組立空間領域が制限される前
に、完了される。
【0007】半田付けは層2との接触点で疲労すると思
われるが、銅チューブ6と銅層2との間のろう付けされ
た接合部では疲労しない。そして、接続がチューブ6の
壁と接続線8又は母線9との間の半田付けされた接合点
を通して完璧になされる。
われるが、銅チューブ6と銅層2との間のろう付けされ
た接合部では疲労しない。そして、接続がチューブ6の
壁と接続線8又は母線9との間の半田付けされた接合点
を通して完璧になされる。
【0008】銀/銅共晶温度に関連した、約780℃の
温度のため、ろう付け接続は半導体デバイス4と5のよ
うな部品を基板に実装する前でのみ行われる。そして、
この使用条件は、組立空間を考える必要のない場所を除
いては、ろう付け接続を直接行おうとする妨げとなる。
本方法は、外部接続の半田付けを、部品を基板に位置決
めして実装するための基板上の空間をもはや必要としな
ような製造段階の後の方で行うことができるので、ろう
付け接合の強さと疲れ難さに結び付けることができる。
温度のため、ろう付け接続は半導体デバイス4と5のよ
うな部品を基板に実装する前でのみ行われる。そして、
この使用条件は、組立空間を考える必要のない場所を除
いては、ろう付け接続を直接行おうとする妨げとなる。
本方法は、外部接続の半田付けを、部品を基板に位置決
めして実装するための基板上の空間をもはや必要としな
ような製造段階の後の方で行うことができるので、ろう
付け接合の強さと疲れ難さに結び付けることができる。
【0009】言うまでもないが、本方法は異なった種類
の半導体デバイスや基板材料にも使用することが可能で
ある。
の半導体デバイスや基板材料にも使用することが可能で
ある。
【図1】実装装置の概略斜視図である。
【図2】図1に示した実装装置の一部を縦断面にした図
である。
である。
1 アルミナ基板 2,3 銅層(導電領域) 4,5 半導体デバイス 6 銅チューブ(導電コネクタ部材) 7 ワイヤボンド 8 接続線 9 母線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年5月26日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
Claims (4)
- 【請求項1】 その上に半導体デバイスが接続される
少なくとも導電材の一領域を直付けした絶縁材の基板か
ら成り、該導電材の領域にはその上に外部接続部材が半
田付けされる導電コネクタ部材がろう付けされているこ
とを特徴とする1以上の半導体デバイス用実装装置。 - 【請求項2】 絶縁材の基板に形成され、1以上の半
導体デバイスが実装される薄層導体に電気接続部材を接
続させる方法において、該方法は前記薄層導体に導電コ
ネクタ部材をろう付けする工程、1以上の半導体デバイ
スを前記基板に実装する工程、及び前記導電コネクタ部
材に電気接続部材を固定する工程から成ることを特徴と
する方法。 - 【請求項3】 前記コネクタ部材は長さの短いチュー
ブの形態でその一端が前記薄層導体にろう付けされるこ
とを特徴とする前記第2項記載の方法。 - 【請求項4】 前記電気接続部材は前記コネクタ部材
が半田付けによって固定されるワイヤ又は条片導体から
成ることを特徴とする前記2項又は3項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9306823.7 | 1993-04-01 | ||
GB9306823A GB2276762B (en) | 1993-04-01 | 1993-04-01 | Mounting arrangement for semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077103A true JPH077103A (ja) | 1995-01-10 |
Family
ID=10733162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6078155A Pending JPH077103A (ja) | 1993-04-01 | 1994-03-24 | 1以上の半導体デバイス用実装装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5508476A (ja) |
EP (1) | EP0618613A1 (ja) |
JP (1) | JPH077103A (ja) |
GB (1) | GB2276762B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777849A (en) * | 1996-02-06 | 1998-07-07 | Asea Brown Boveri Ag | Power semiconductor module having elongate plug contacts |
US6557253B1 (en) | 1998-02-09 | 2003-05-06 | Tessera, Inc. | Method of making components with releasable leads |
JP2002186137A (ja) * | 2000-12-14 | 2002-06-28 | Yazaki Corp | 電気部品の電気接続箱への接続構造 |
US6712772B2 (en) * | 2001-11-29 | 2004-03-30 | Biocontrol Medical Ltd. | Low power consumption implantable pressure sensor |
US8380312B2 (en) | 2009-12-31 | 2013-02-19 | Ams Research Corporation | Multi-zone stimulation implant system and method |
US9731112B2 (en) | 2011-09-08 | 2017-08-15 | Paul J. Gindele | Implantable electrode assembly |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3778530A (en) * | 1971-04-01 | 1973-12-11 | W Reimann | Flatpack lead positioning device |
US4634638A (en) * | 1981-12-17 | 1987-01-06 | International Business Machines Corporation | High melting point copper-gold-tin brazing alloy for chip carriers |
US4970570A (en) * | 1986-10-28 | 1990-11-13 | International Business Machines Corporation | Use of tapered head pin design to improve the stress distribution in the braze joint |
JPS62282456A (ja) * | 1987-05-19 | 1987-12-08 | Toshiba Corp | ハイブリッドicの製造方法 |
FR2673040B1 (fr) * | 1991-02-19 | 1997-01-31 | Thomson Csf | Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede. |
JP2927010B2 (ja) * | 1991-03-01 | 1999-07-28 | 株式会社日立製作所 | 半導体パッケージ |
US5196251A (en) * | 1991-04-30 | 1993-03-23 | International Business Machines Corporation | Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate |
US5198885A (en) * | 1991-05-16 | 1993-03-30 | Cts Corporation | Ceramic base power package |
DE59108247D1 (de) * | 1991-11-30 | 1996-11-07 | Endress Hauser Gmbh Co | Verfahren zum Stabilisieren der Oberflächeneigenschaften von in Vakuum temperaturzubehandelnden Gegenständen |
-
1993
- 1993-04-01 GB GB9306823A patent/GB2276762B/en not_active Expired - Fee Related
-
1994
- 1994-03-08 EP EP94301643A patent/EP0618613A1/en not_active Withdrawn
- 1994-03-24 US US08/217,505 patent/US5508476A/en not_active Expired - Fee Related
- 1994-03-24 JP JP6078155A patent/JPH077103A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0618613A1 (en) | 1994-10-05 |
GB9306823D0 (en) | 1993-05-26 |
GB2276762A (en) | 1994-10-05 |
GB2276762B (en) | 1996-10-30 |
US5508476A (en) | 1996-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176507B2 (ja) | 半導体装置 | |
JP4567773B2 (ja) | 電力用半導体装置 | |
US20100134979A1 (en) | Power semiconductor apparatus | |
JPH04233262A (ja) | 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法 | |
JP2504610B2 (ja) | 電力用半導体装置 | |
JP2012089681A (ja) | パワー半導体装置 | |
US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
US11972997B2 (en) | Semiconductor device | |
US20200328178A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
USRE37416E1 (en) | Method for manufacturing a modular semiconductor power device | |
JPH077103A (ja) | 1以上の半導体デバイス用実装装置及び方法 | |
JP2004319740A (ja) | パワー半導体装置およびその製造方法 | |
CN210467818U (zh) | Igbt模块封装结构 | |
JP5533983B2 (ja) | 半導体装置 | |
JP2002026246A (ja) | 半導体装置 | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
JP2003234382A (ja) | 半導体装置 | |
JPH11238962A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
JPH0648874Y2 (ja) | 半導体装置 | |
JPH07221263A (ja) | 半導体装置 | |
JP2777035B2 (ja) | プリント配線板への端子の接続方法 | |
JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
JPH0325965A (ja) | 半導体装置 |