JP2001135632A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001135632A
JP2001135632A JP31908899A JP31908899A JP2001135632A JP 2001135632 A JP2001135632 A JP 2001135632A JP 31908899 A JP31908899 A JP 31908899A JP 31908899 A JP31908899 A JP 31908899A JP 2001135632 A JP2001135632 A JP 2001135632A
Authority
JP
Japan
Prior art keywords
fluorine
gas
organic film
containing organic
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31908899A
Other languages
English (en)
Other versions
JP3838614B2 (ja
Inventor
Nobuhiro Jiwari
信浩 地割
Shinichi Imai
伸一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP31908899A priority Critical patent/JP3838614B2/ja
Priority to US09/708,084 priority patent/US6500769B1/en
Publication of JP2001135632A publication Critical patent/JP2001135632A/ja
Priority to US10/330,152 priority patent/US6703711B2/en
Application granted granted Critical
Publication of JP3838614B2 publication Critical patent/JP3838614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3127Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 フッ素含有有機膜中に含まれるフッ素原子の
量をコントロールできるようにして、比誘電率の低減と
機械的強度の向上とのバランスをとれるようにする。 【解決手段】 半導体基板100の上に第1のシリコン
酸化膜101を介して複数の金属配線106を形成す
る。次に、C58ガスを主成分とし且つCOガスが含ま
れていない第1の原料ガスを用いることにより、少なく
とも複数の金属配線106同士の間に、4以下の比誘電
率を持つ第1のフッ素含有有機膜107を堆積する。次
に、C58ガスを主成分とし且つCOガスが含まれてい
る第2の原料ガスを用いることにより、第1のフッ素含
有有機膜107の上に、第1のフッ素含有有機膜107
に比べて、比誘電率は高いが機械的強度は大きい第2の
フッ素含有有機膜108を堆積する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、比誘電率が低いフ
ッ素含有有機膜を有する半導体装置及びその製造方法に
関する。
【0002】
【従来の技術】近年めざましく進歩した半導体プロセス
技術により半導体素子及び金属配線の微細化及び高集積
化が図られているが、これに伴って、金属配線における
信号の遅延が半導体集積回路の動作速度に大きな影響を
及ぼすようになってきている。
【0003】このため、炭素原子及びフッ素原子を主成
分とし、比誘電率がSiO2 膜又はSiOF膜等の無機
膜よりも低いフッ素含有有機膜(フルオロカーボン膜)
を成膜する技術が望まれる。
【0004】フッ素含有有機膜の比誘電率は、2程度で
あって、SiOF膜の比誘電率(3.5〜3.8程度)
よりも低いので、フッ素含有有機膜を金属配線同士の間
又は上面に堆積すると、金属配線における信号遅延を低
減することができる。
【0005】ところが、前述のフッ素を含む原料ガスを
用いて堆積されたフッ素含有有機膜は、緻密性が低いた
め、機械的強度、耐熱性及び耐薬品性等が十分でないと
いう問題がある。
【0006】そこで、特開平10−199976号公報
においては、ポリテトラフルオロエチレン系樹脂又は環
状フッ素樹脂・シロキサン共重合体をフルオロカーボン
系の溶剤に溶かしてなる溶液を基板上に回転塗布して得
たフッ素含有有機膜に対して、不活性ガス例えば窒素ガ
スの雰囲気中において400℃の温度下で30分間保持
するアニールを行なうことにより、フッ素含有有機膜を
緻密化して、機械的強度、耐酸化性及び耐熱性を向上さ
せる方法が提案されている。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
ように、フッ素含有有機膜をアニールすると、膜が緻密
化されて機械的強度は向上するが、膜中のフッ素原子が
揮散してしまうので、比誘電率が高くなってしまう。す
なわち、アニールを行なわなければ、比誘電率は低いが
機械的強度が劣り、アニールを行なうと、機械的強度は
優れるが比誘電率は高くなるというように、比誘電率の
低減と機械的強度の向上とは完全にトレードオフの関係
にあって、いずれか一方のみを選択せざるを得なかっ
た。
【0008】前記に鑑みて、本発明は、フッ素含有有機
膜中に含まれるフッ素原子の量をコントロールできるよ
うにして、比誘電率の低減と機械的強度の向上とのバラ
ンスをとれるようにすることを目的とする。
【0009】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1の半導体装置の製造方法は、プラ
ズマ処理装置の反応室内において、フルオロカーボンを
主成分とする原料ガスを用いて、半導体基板上に比誘電
率が4以下であるフッ素含有有機膜を堆積する半導体装
置の製造方法を前提とし、フッ素含有有機膜を堆積する
際に、フルオロカーボンを構成するフッ素をスカベンジ
するスカベンジ用ガスを原料ガスに混合すると共に、混
合されたスカベンジ用ガスの原料ガスに対する混合割合
を変化させることにより、フッ素含有有機膜の機械的強
度及び比誘電率を調整する。
【0010】第1の半導体装置の製造方法によると、原
料ガスに混合されるスカベンジ用ガスの混合割合を変化
させることにより、フッ素含有有機膜の機械的強度及び
比誘電率を調整する工程を備えているため、比誘電率の
低減が優先されるフッ素含有有機膜においては膜中のフ
ッ素原子の量を相対的に多くして比誘電率を低くするこ
とができると共に、機械的強度が優先されるフッ素含有
有機膜においては膜中のフッ素原子の量を相対的に少な
くして機械的強度を大きくすることができる。すなわ
ち、原料ガスに混合されるスカベンジ用ガスの混合割合
を変化させることにより、比誘電率の低減と機械的強度
の向上とのバランスをとることができる。
【0011】本発明に係る第2の半導体装置の製造方法
は、プラズマ処理装置の反応室内において、フルオロカ
ーボンガスに、該フルオロカーボンを構成するフッ素を
スカベンジするスカベンジ用ガスが相対的に少ない量だ
け混合されてなる第1の原料ガスを用いて、半導体基板
上に比誘電率が4以下である第1のフッ素含有有機膜を
堆積する工程と、反応室内において、フルオロカーボン
ガスにスカベンジ用ガスが相対的に多い量だけ混合され
てなる第2の原料ガスを用いて、第1のフッ素含有有機
膜の上に、機械的強度が前記第1のフッ素含有有機膜よ
りも優れていると共に比誘電率が第1のフッ素含有有機
膜よりも高い第2のフッ素含有有機膜を堆積する工程と
を備えている。
【0012】第2の半導体装置の製造方法によると、第
1のフッ素含有有機膜は、フルオロカーボンを構成する
フッ素をスカベンジするスカベンジ用ガスの混合割合が
相対的に少ない第1の原料ガスを用いて堆積されている
と共に、第2のフッ素含有有機膜は、スカベンジ用ガス
の混合割合が相対的に多い第2の原料ガスを用いて堆積
されているため、第1のフッ素含有有機膜は機械的強度
が相対的に小さくなるが比誘電率は相対的に低くなり、
また、第2のフッ素含有有機膜は比誘電率が相対的に高
くなるが機械的強度は相対的に大きくなる。従って、ス
カベンジ用ガスの混合割合を変化させるだけで、比誘電
率が相対的に低い第1のフッ素含有有機膜及び機械的強
度が相対的に大きい第2のフッ素含有有機膜を形成する
ことができる。
【0013】第1又は第2の半導体装置の製造方法にお
いて、スカベンジ用ガスはCOガスであることが好まし
い。このようにすると、フルオロカーボンを構成するフ
ッ素を確実にスカベンジすることができる。
【0014】第1又は第2の半導体装置の製造方法にお
いて、フルオロカーボンは、C58、C36又はC46
であることが好ましい。
【0015】このようにすると、堆積されたフッ素含有
有機膜における遊離フッ素の数が減少するので、フッ素
含有有機膜の膜質が緻密になると共に密着性が向上し、
また、C58ガス、C36ガス及びC46ガスは、他の
パーフルオロカーボンガスに比べて地球の温暖化を招き
難い。
【0016】第2の半導体装置の製造方法において、第
1のフッ素含有有機膜は、半導体基板上に形成された複
数の金属配線同士の間に堆積されていることが好まし
い。
【0017】このようにすると、第1のフッ素含有有機
膜の比誘電率が低いため、金属配線における静電容量が
低減すると共に、第1のフッ素含有有機膜の上に堆積さ
れている第2のフッ素含有有機膜は機械的強度が大き
い。従って、金属配線構造における静電容量の低減と機
械的強度の向上との両立を図ることができる。
【0018】第2の半導体装置の製造方法において、第
1の原料ガスには、スカベンジ用ガスが含まれていなく
てもよい。このようにすると、第1のフッ素含有有機膜
の比誘電率を確実に低くすることができる。
【0019】第2の半導体装置の製造方法は、反応室内
において、第2のフッ素含有有機膜を希ガスからなるプ
ラズマに曝すことにより、第2のフッ素含有有機膜を緻
密化する工程をさらに備えていることが好ましい。
【0020】このようにすると、第2のフッ素含有有機
膜の機械的強度が一層大きくなると共に、第2のフッ素
含有有機膜の耐熱性及び耐薬品性が向上する。
【0021】本発明に係る半導体装置は、半導体基板上
に形成された複数の金属配線と、少なくとも複数の金属
配線同士の間に堆積された第1のフッ素含有有機膜と、
第1のフッ素含有有機膜の上に堆積された第2のフッ素
含有有機膜とを備え、第2のフッ素含有有機膜に含まれ
るフッ素原子の量は、第1のフッ素含有有機膜に含まれ
るフッ素原子の量よりも少ない。
【0022】本発明の半導体装置によると、第1のフッ
素含有有機膜は機械的強度が相対的に小さいが比誘電率
は相対的に低くなり、第2のフッ素含有有機膜は比誘電
率が相対的に高いが機械的強度は大きくなるので、金属
配線における静電容量の低減と機械的強度の向上との両
立を図ることができる。
【0023】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体製造装置の製造方法について説明するが、その前
提として、該製造方法に用いるプラズマ処理装置につい
て図1を参照しながら説明する。
【0024】図1は誘導結合型のプラズマ処理装置の概
略断面構造を示しており、反応室10の底部には試料台
となる下部電極11が配置され、該下部電極11は半導
体基板12を保持している。
【0025】反応室10には、C58ガスを供給する第
1のガスボンベ13A、Arガスを供給する第2のガス
ボンベ13B、及びCOガスを供給する第3のガスボン
ベ13Cが接続されており、反応室10には第1、第2
及び第3のガスボンベ13A、13B、13Cから、流
量が制御されたC58ガス、Arガス及びCOガスがそ
れぞれ導入される。また、反応室10には、流路開閉弁
14、ターボ分子ポンプ(TMP)15及びドライポン
プ(DP)16からなるガス排気手段が設けられてい
る。
【0026】反応室10の側壁の外部には柱状コイル1
7が設けられており、柱状コイル17の一端は第1のマ
ッチング回路18を介して第1の高周波電源19に接続
されていると共に、柱状コイル17の他端は反応室10
の側壁に接続されることにより接地されている。第1の
高周波電源19から柱状コイル17に高周波電力を印加
すると、反応室10に高周波誘導電磁場が発生し、これ
によって、反応室10内に供給されるC58ガス、Ar
ガス及びO2 ガスはプラズマ化される。また、下部電極
11には、コンデンサ21、第2のマッチング回路22
及び第2の高周波電源23が接続されており、第2の高
周波電源23から下部電極11に高周波電力を印加する
と、反応室10内に発生した粒子は下部電極11ひいて
は半導体基板12に向かって照射される。
【0027】以下、前記の誘導結合型のプラズマ処理装
置を用いて行なう、一実施形態に係る半導体装置の製造
方法について、図1及び図2(a)〜(d)を参照しな
がら説明する。
【0028】まず、図2(a)に示すように、シリコン
からなる半導体基板100の上に、例えば熱酸化膜から
なる第1のシリコン酸化膜101、例えばアルミニウム
又は銅からなる金属膜102、及び例えばTEOSから
なる第2のシリコン酸化膜を順次形成した後、該第2の
シリコン酸化膜をパターニングしてハードマスク105
を形成する。
【0029】次に、ハードマスク105を用いて金属膜
102に対してドライエッチングを行なって、図2
(b)に示すように、金属膜102からなる複数の金属
配線106を形成する。
【0030】次に、第1の第1のガスボンベ13Aから
58ガスを、第2のガスボンベ13BからArガスを
それぞれ供給して、C58ガスとArガスとが混合され
てなる第1の原料ガスを反応室10内に導入すると共
に、第1の高周波電源19から柱状コイル17に、例え
ば2.0MHzの周波数を持つ第1の高周波電力を40
0〜3000Wのパワーで印加して、反応室10内にC
58/Arプラズマを発生させる。この場合、C58
スとArガスとの混合割合は体積流量比で1:1から
1:10までの範囲内が好ましい。
【0031】また、第2の高周波電源23から下部電極
12に、例えば1.8MHzの周波数を持つ第2の高周
波電力を0〜7.0W/cm2 のパワー(第2の高周波
電力は印加しなくてもよい。)で印加して、図2(c)
に示すように、少なくとも複数の金属配線106同士の
間に、4以下の比誘電率を持つ第1のフッ素含有有機膜
107を堆積する。
【0032】次に、第1の第1のガスボンベ13Aから
58ガスを、第2のガスボンベ13BからArガス
を、第3のガスボンベ13CからCOガスをそれぞれ供
給して、C58ガスとArガスとCOガスとが混合され
てなる第2の原料ガスを反応室10内に導入すると共
に、第1の高周波電源19から柱状コイル17に、例え
ば2.0MHzの周波数を持つ第1の高周波電力を40
0〜3000Wのパワーで印加して、反応室10内にC
58/Ar/COプラズマを発生させる。この場合、C
58ガスとArガスとの混合割合は体積流量比で1:1
から1:10までの範囲内が好ましい。COガスは、プ
ラズマ中のフッ素をスカベンジ(scaveng:物理
吸着と共に化学反応を行なう作用)するスカベンジ用ガ
スとして機能する。尚、COガスの混合割合については
後述する。
【0033】また、第2の高周波電源23から下部電極
12に、例えば1.8MHzの周波数を持つ第2の高周
波電力を0〜7.0W/cm2 のパワー(第2の高周波
電力は印加しなくてもよい。)で印加して、図2(d)
に示すように、第1のフッ素含有有機膜107の上に全
面に亘って、4以下の比誘電率を持つ第2のフッ素含有
有機膜108を堆積する。
【0034】第2の原料ガスには、プラズマ中のフッ素
をスカベンジするスカベンジ用ガスとしてのCOガスが
添加されているため、C58/Ar/COプラズマ中に
おいては、COイオンとC58が分解してなるFイオン
とが反応してCOFが形成されるので、第2の原料ガス
からなるプラズマ中のFイオンの数は、第1の原料ガス
からなるプラズマ中のFイオンの数よりも少ない。この
ため、第2の原料ガスを用いて堆積された第2のフッ素
含有有機膜108は、第1の原料ガスを用いて堆積され
た第1のフッ素含有有機膜107に比べて、比誘電率は
高いが、機械的強度は優れている。
【0035】図3は、C58ガスとCOガスとの合計量
に対するCOガスの混合割合と、比誘電率との関係を示
している。図3から分かるように、COガスの混合割合
を大きくすると、スカベンジされるフッ素イオンの数が
増加して、フッ素含有有機膜中に取り込まれるフッ素原
子の数が減少するので、フッ素含有有機膜の比誘電率は
大きくなる。フッ素含有絶縁膜におけるフッ素原子の含
有量と機械的強度とはトレードオフの関係にあり、膜中
のフッ素原子の割合が低減するに伴って炭素原子の割合
が増加するので、機械的強度は増加する。
【0036】尚、本実施形態においては、第1の原料ガ
スには、スカベンジ用ガスとしてのCOガスは添加され
ていないが、COガスを若干量添加してもよい。このよ
うにCOガスを若干添加すると、COガスを添加しない
場合に比べて、比誘電率は若干高くなるが機械的強度は
優れる。
【0037】また、本実施形態においては、スカベンジ
用ガスとしてCOガスを用いたが、これに代えて、H2
ガス等を用いてもよい。
【0038】次に、第1のガスボンベ13AからのC5
8ガスの導入及び第3のガスボンベ13CからのCO
ガスの導入をそれぞれ停止する一方、第2のガスボンベ
13Bからのアルゴンガスの導入を継続する。また、第
1の高周波電源19から柱状コイル17に例えば2.0
MHzの周波数を持つ第1の高周波電力を400〜30
00Wのパワーで印加し且つ第2の高周波電源23から
下部電極12に例えば1.8MHzの周波数を持つ第2
の高周波電力を0〜7.0W/cm2 のパワーで印加し
て、第2のフッ素含有有機膜108をArプラズマに曝
す。尚、アルゴンガスの導入量は、特に限定されない
が、標準状態における1分間の体積流量として180m
L/min程度が好ましい。
【0039】このようにして、第2のフッ素含有有機膜
108をArプラズマに曝すと、第2のフッ素含有有機
膜108はプラズマの輻射熱によって加熱され、その温
度は300℃程度まで上昇する。第2のフッ素含有有機
膜108を300℃程度の温度下で30秒間程度保持す
ると、該第2のフッ素含有有機膜108は緻密化される
ので、機械的強度、耐熱性及び耐薬品性等が向上する。
尚、第2のフッ素含有有機膜108の緻密化に用いるプ
ラズマとしては、Arプラズマに代えて、Heガス等の
他の希ガスからなるプラズマを用いてもよい。
【0040】図4(a)はArプラズマに曝す前のフッ
素含有有機膜のポリマー構造を示し、図4(b)はAr
プラズマに曝した後のフッ素含有有機膜のポリマー構造
を示している。図4(a)と図4(b)との対比から明
らかなように、フッ素含有有機膜をArプラズマに曝す
と、フッ素含有有機膜の温度が上昇して、ポリマー構造
中に存在していた遊離フッ素が炭素原子と結合する。こ
のため、遊離フッ素の数が減少するので、第1及び第2
のフッ素含有有機膜107、108は緻密化する。
【0041】尚、第1及び第2のフッ素含有有機膜10
7、108を堆積する際の原料ガスとしては、C58
スに代えて、CF4 ガス、C26ガス、C36ガス、C
46ガス又はC48ガス等を用いることができるが、C
58ガス、C36ガス又はC 46ガスは、他のパーフル
オロカーボンガスよりも好ましい。以下、その理由につ
いて説明する。
【0042】まず、第1の理由は、C58ガス、C36
ガス又はC46ガスはいずれも炭素の二重結合を有して
いるため、成膜時に炭素の二重結合が切れて各炭素原子
が遊離フッ素と結合する。このため、第1及び第2のフ
ッ素含有有機膜107、108における遊離フッ素の数
が減少するので、堆積された第1及び第2のフッ素含有
有機膜107、108は、緻密になると共に密着性が向
上する。
【0043】第2の理由は、他のパーフルオロカーボン
ガスに比べて、地球の温暖化を招き難いからである。
[表1]は、ガスの種類と、大気寿命及びGWP
100 (二酸化炭素の100年間の温暖化能力を1とした
ときの各ガスの温暖化能力を定量化した値)との関係を
示している。
【0044】
【表1】
【0045】[表1]から分かるように、C58ガス、
36ガス及びC46ガスは、大気寿命が短いと共にG
WP100 が小さいため、他のパーフルオロカーボンガス
に比べて地球の温暖化を招き難い。
【0046】また、第1及び第2のフッ素含有有機膜1
07を堆積するための原料ガスとしては、C58ガス
は、他のパーフルオロカーボンガス例えばC26ガス又
はC48ガスよりも好ましい。その理由は、C58ガス
を用いて堆積されたフッ素含有有機膜の比誘電率は、他
のパーフルオロカーボンガスを用いて堆積されたフッ素
含有有機膜の比誘電率に比べて小さいからである。以
下、この点について詳細に説明する。
【0047】図5は、C58ガス、C26ガス及びC4
8ガスを用いて堆積したフッ素含有有機膜のXPS測
定結果を示している。図5から分かるように、C58
スを用いて堆積したフッ素含有有機膜は、C26ガス又
はC48ガスを用いて堆積したフッ素含有有機膜に比べ
て、膜中に含まれるフッ素原子の量が多いことが確認で
きる。
【0048】膜中に含まれるフッ素原子の量が多い理由
は、ガス分子量の大きいC58ガスを用いてプラズマを
生成するため、有機膜を構成するCxy分子におけるフ
ッ素原子の数が多くなるからである。
【0049】例えば、C26ガスとC58ガスとを比較
すると、C26及びC58は、 C26→C25↓+F↑ C58→C57↓+F↑ のように解離する。有機膜となるのはC25又はC57
であるから、C57が堆積してできた膜は、C25が堆
積してできた膜に比べて、膜中のフッ素は当然多くな
る。
【0050】従って、C58ガスを用いて堆積した第1
のフッ素含有有機膜107からなる線間絶縁膜における
配線間容量は、他のパーフルオロカーボンガスを用いて
堆積したフッ素含有有機膜からなる線間絶縁膜の配線間
容量よりも小さくなるので、金属配線106における配
線遅延は低減する。
【0051】ところで、前記の実施形態においては、下
部電極11の温度については、特に説明しなかったが、
膜を堆積する際には、下部電極11を低温にして半導体
基板100の温度を低くすると、堆積レートが速くなる
ので、第1又は第2のフッ素含有有機膜107、107
を効率良く得られる。従って、第1又は第2のフッ素含
有有機膜107、108を堆積する工程においては下部
電極11を冷却して半導体基板100の温度を低くして
おくことが好ましい。
【0052】ところが、半導体基板100の温度を低く
しておくと、第2のフッ素含有有機膜108をArプラ
ズマに曝して緻密化する際の効率が悪くなる。
【0053】そこで、緻密化工程においては、下部電極
11に通常設けられている突き上げピン(図示は省略し
ている。)を押し上げて、下部電極11に保持されてい
る半導体基板100を下部電極11から数cm程度持ち
上げることにより、半導体基板100を、冷却されてい
る下部電極11から離すと共にプラズマ発生領域に接近
させることが好ましい。このようにすると、低温で堆積
することにより効率良く第2のフッ素含有有機膜108
が得られると共に、第2のフッ素含有有機膜108をプ
ラズマ発生領域に接近させることにより緻密にすること
ができる。
【0054】
【発明の効果】本発明に係る第1の半導体装置の製造方
法によると、比誘電率の低減が優先されるフッ素含有有
機膜においては膜中のフッ素原子の量を相対的に多くし
て比誘電率を低くすることができると共に、機械的強度
が優先されるフッ素含有有機膜においては膜中のフッ素
原子の量を相対的に少なくして機械的強度を大きくする
ことができる。
【0055】本発明に係る第2の半導体装置の製造方法
によると、第1のフッ素含有有機膜は機械的強度が相対
的に小さくなるが比誘電率は相対的に低くなり、また第
2のフッ素含有有機膜は比誘電率が相対的に高くなるが
機械的強度は相対的に大きくなるので、スカベンジ用ガ
スの混合割合を変化させるだけで、比誘電率が相対的に
低い膜及び機械的強度が相対的に大きい膜を形成するこ
とができる。
【0056】本発明に係る半導体装置によると、第1の
フッ素含有有機膜は機械的強度が相対的に小さいが比誘
電率は相対的に低くなり、第2のフッ素含有有機膜は比
誘電率が相対的に高いが機械的強度は大きくなるので、
金属配線における静電容量の低減と機械的強度の向上と
の両立を図ることができる。
【図面の簡単な説明】
【図1】図1は本発明の一実施形態に係る半導体装置の
製造方法に用いられる誘導結合型のプラズマ処理装置の
全体構成を示す断面図である。
【図2】(a)〜(d)は、本発明の一実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図3】フッ素含有有機膜を堆積するための原料ガスに
おける、C58ガスとCOガスとの合計量に対するCO
ガスの混合割合と、比誘電率との関係を示す図である。
【図4】(a)はプラズマに曝す前のフッ素含有有機膜
のポリマー構造を示す図であり、(b)はプラズマに曝
した後のフッ素含有有機膜のポリマー構造を示す図であ
る。
【図5】C58ガス、C26ガス及びC48ガスを用い
て堆積したフッ素含有有機膜のXPS測定結果を示す図
である。
【符号の説明】
10 反応室 11 下部電極 12 半導体基板 13A 第1のガスボンベ 13B 第2のガスボンベ 13C 第3のガスボンベ 14 流路開閉弁 15 ターボ分子ポンプ 16 ドライポンプ 17 柱状コイル 18 第1のマッチングコイル 19 第1の高周波電源 21 コンデンサ 22 第2のマッチング回路 23 第2の高周波電源 100 半導体基板 101 第1のシリコン酸化膜 102 金属膜 103 第2のシリコン酸化膜 104 レジストパターン 105 ハードマスク 106 金属配線 107 第1のフッ素含有有機膜 108 第2のフッ素含有有機膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F045 AA08 AB39 AC02 AC07 AC16 AF03 AF10 BB16 CB05 DC51 DC63 DP04 DQ10 EH11 HA16 HA22 5F058 AA10 AC05 AD06 AF02 AG07 AH02 BF07

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 プラズマ処理装置の反応室内において、
    フルオロカーボンを主成分とする原料ガスを用いて、半
    導体基板上に比誘電率が4以下であるフッ素含有有機膜
    を堆積する半導体装置の製造方法において、 前記フッ素含有有機膜を堆積する際に、前記フルオロカ
    ーボンを構成するフッ素をスカベンジするスカベンジ用
    ガスを前記原料ガスに混合すると共に、混合された前記
    スカベンジ用ガスの前記原料ガスに対する混合割合を変
    化させることにより、前記フッ素含有有機膜の機械的強
    度及び比誘電率を調整することを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 プラズマ処理装置の反応室内において、
    フルオロカーボンガスに、該フルオロカーボンを構成す
    るフッ素をスカベンジするスカベンジ用ガスが相対的に
    少ない量だけ混合されてなる第1の原料ガスを用いて、
    半導体基板上に比誘電率が4以下である第1のフッ素含
    有有機膜を堆積する工程と、 前記反応室内において、前記フルオロカーボンガスに前
    記スカベンジ用ガスが相対的に多い量だけ混合されてな
    る第2の原料ガスを用いて、前記第1のフッ素含有有機
    膜の上に、機械的強度が前記第1のフッ素含有有機膜よ
    りも優れていると共に比誘電率が前記第1のフッ素含有
    有機膜よりも高い第2のフッ素含有有機膜を堆積する工
    程とを備えていることを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 前記スカベンジ用ガスはCOガスである
    ことを特徴とする請求項1又は2に記載の半導体装置の
    製造方法。
  4. 【請求項4】 前記フルオロカーボンは、C58、C3
    6又はC46であることを特徴とする請求項1又は2
    に記載の半導体装置の製造方法。
  5. 【請求項5】 前記第1のフッ素含有有機膜は、前記半
    導体基板上に形成された複数の金属配線同士の間に堆積
    されていることを特徴とする請求項2に記載の半導体装
    置の製造方法。
  6. 【請求項6】 前記第1の原料ガスには、前記スカベン
    ジ用ガスが含まれていないことを特徴とする請求項2に
    記載の半導体装置の製造方法。
  7. 【請求項7】 前記反応室内において、前記第2のフッ
    素含有有機膜を希ガスからなるプラズマに曝すことによ
    り、前記第2のフッ素含有有機膜を緻密化する工程をさ
    らに備えていることを特徴とする請求項2に記載の半導
    体装置の製造方法。
  8. 【請求項8】 半導体基板上に形成された複数の金属配
    線と、 少なくとも前記複数の金属配線同士の間に堆積された第
    1のフッ素含有有機膜と、 前記第1のフッ素含有有機膜の上に堆積された第2のフ
    ッ素含有有機膜とを備え、 前記第2のフッ素含有有機膜に含まれるフッ素原子の量
    は、前記第1のフッ素含有有機膜に含まれるフッ素原子
    の量よりも少ないことを特徴とする半導体装置。
JP31908899A 1999-11-10 1999-11-10 半導体装置の製造方法 Expired - Fee Related JP3838614B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31908899A JP3838614B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法
US09/708,084 US6500769B1 (en) 1999-11-10 2000-11-08 Semiconductor device and method for fabricating the same
US10/330,152 US6703711B2 (en) 1999-11-10 2002-12-30 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31908899A JP3838614B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001135632A true JP2001135632A (ja) 2001-05-18
JP3838614B2 JP3838614B2 (ja) 2006-10-25

Family

ID=18106365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31908899A Expired - Fee Related JP3838614B2 (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6500769B1 (ja)
JP (1) JP3838614B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161946A1 (en) * 2002-06-24 2004-08-19 Hsin-Yi Tsai Method for fluorocarbon film depositing
KR100699993B1 (ko) * 2004-08-30 2007-03-26 삼성에스디아이 주식회사 레이저 열전사 방법
US7923819B2 (en) * 2006-11-09 2011-04-12 National Iniversity Corporation Tohoku University Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267238A (en) * 1979-12-18 1981-05-12 Minnesota Mining And Manufacturing Company Flexible magnetic recording media lubricated with fluorinated telechelic polyether polymer
JPS57135442A (en) * 1981-02-16 1982-08-21 Fuji Photo Film Co Ltd Magnetic recording medium and its manufacture
US4880687A (en) * 1986-05-09 1989-11-14 Tdk Corporation Magnetic recording medium
JP2990682B2 (ja) * 1992-08-21 1999-12-13 富士写真フイルム株式会社 磁気記録媒体
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JPH10199976A (ja) 1997-01-10 1998-07-31 Sony Corp 多層配線の製造方法
JP3594759B2 (ja) * 1997-03-19 2004-12-02 株式会社日立製作所 プラズマ処理方法
EP0911697A3 (en) * 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers

Also Published As

Publication number Publication date
US6500769B1 (en) 2002-12-31
US20030094698A1 (en) 2003-05-22
JP3838614B2 (ja) 2006-10-25
US6703711B2 (en) 2004-03-09

Similar Documents

Publication Publication Date Title
US6756323B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
Mor et al. Effective repair to ultra-low-k dielectric material (k∼ 2.0) by hexamethyldisilazane treatment
US6184572B1 (en) Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
US20030139062A1 (en) Method for fabricating an ultralow dielectric constant material
US20040076767A1 (en) Method of manufacturing silicon carbide film
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
KR20020075412A (ko) 화학 증착된 막을 전자 비임으로 변형하여 저 유전 상수의재료를 형성하는 방법 및 이 방법에 의해 형성되는마이크로일렉트로닉 소자
JP2004006983A (ja) 低κ誘電性無機/有機ハイブリッドフィルム
JP2001210627A (ja) エッチング方法、半導体装置及びその製造方法
JP2000216153A (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
KR100441836B1 (ko) 성막 방법
US20030001278A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP3219379B2 (ja) 置換フッ化炭化水素重合体層の蒸着方法
JP3838614B2 (ja) 半導体装置の製造方法
JP2001135631A (ja) 半導体装置及びその製造方法
TWI301297B (ja)
EP1670049A1 (en) Production of insulating film with low dielectric constant
McDonald et al. Techniques for fabrication of wafer scale interconnections in multichip packages
JP2001135633A (ja) 半導体装置の製造方法
TW425630B (en) Process for forming insulating film
JP2001135630A (ja) 半導体装置の製造方法
JPH08236520A (ja) 半導体装置の絶縁層の形成方法
JP2000106357A (ja) 半導体装置の製造方法及び絶縁膜の形成方法
JP3877472B2 (ja) 層間絶縁膜の形成方法
KR101060559B1 (ko) 반도체 소자의 절연막 및 그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees