JP2001117780A

JP2001117780A - 情報記憶装置およびそのダウンロード方法

Info

Publication number: JP2001117780A
Application number: JP29871999A
Authority: JP
Inventors: Hitoshi Mitsui; 斉三井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-10-20
Filing date: 1999-10-20
Publication date: 2001-04-27

Abstract

(57)【要約】【課題】プログラム等の更新に起因するアクシデントに
対しても短時間に対処できる情報記憶装置及びそのダウ
ンロード方法を提供すること。【解決手段】ダウンロード時に、更新されるプログラ
ムを格納している第１のフラッシュＰＲＯＭ０とは別の
第２のフラッシュＰＲＯＭ１に、更新するプログラムを
格納し、更新後であっても選択的に更新前後のいずれか
のフラッシュＰＲＯＭ０、１からプログラムを読出可能
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵが参照する
ファームウェアなどのプログラムを外部の装置からダウ
ンロードして更新することが可能なシステムに適用され
る、情報記憶装置およびそのダウンロード方法に関す
る。

【０００２】

【従来の技術】従来、一般に、システムの動作制御に用
いられるプログラムのうち、固定のプログラムはＲＯＭ
（Read Only Memory）に記憶しておくが、バージョンア
ップしなければならないようなプログラムは電気的に書
き換えできるような不揮発メモリに記憶しておくように
なっている。このような電気的に書き換えできる不揮発
メモリとしては、最近では、たとえばＥＥＰＲＯＭ（El
ectrically Erasable Programmable Read Only Memory
）などのフラッシュメモリが挙げられる。このような
不揮発メモリを用いれば、いちいちＲＯＭ交換を実施す
る必要がなく、プログラムを外からダウンロードして書
き換えることが可能になり、また、遠隔地から通信を用
いた書き換えを実施することも可能である。その結果、
プログラムの更新、バージョンアップが容易となる。

【０００３】ところが、上記不揮発メモリに格納するプ
ログラムがシステムの動作制御にとって基本的なプログ
ラムである場合、ダウンロードの失敗といった事故が発
生してプログラムが正常にダウンロードされなかったり
するとシステムそのものが立ち上がらなくなる。

【０００４】そこで、従来から、外部からプログラムを
ダウンロードして更新する場合に事故が起きないような
技術が種々提案されている。たとえば、特開平０８−０
７７０４０号公報に開示されているメモリ管理制御装置
および方法では、システムの内蔵メモリを書き換える際
に、システム本体の動作状態を判断している。これによ
って不用意に不揮発性メモリを書き換えることで発生す
るシステムの暴走といつた事故を未然に防ぐことを可能
としている。

【０００５】また、特開平１０−２４０５７７号公報に
開示されている自動復帰機能付き警備端末装置では、シ
ステム端末に不揮発メモリを実装し、メモリライト回路
とメモリ比較回路とプログラム暴走検出回路部とを設
け、通常はメモリライト回路部で、不揮発メモリの内容
をＲＡＭ（Randam Access Memory）に書き込んで保存
し、不揮発メモリのプログラムでシステム端末を動作さ
せている。そして、メモリ比較回路で定期的に不揮発メ
モリとＲＡＭの内容とを比較し、プログラム暴走検出回
路部の状態により、不揮発メモリとＲＡＭの内容で正し
いと推測される方の内容を破壊されたと推測される方に
書き込むようにする。その結果、常に正常動作が可能な
プログラムを用いることができるため、システムの動作
異常を最小限にくい止めることができる。

【０００６】さらに、特開平８−１９４６２１号公報に
開示されているダウンロード装置では、ダウンロードさ
れたファームウェアを実行するバンクメモリ回路のワー
ク領域とプログラム領域のアドレス空間上における配置
とを入れ換えているとともに、バックアップ用の不揮発
メモリへのファームウェアの転送は、ＣＰＵを介さずに
転送制御回路により実施している。これにより、ファー
ムウェア更新に伴うシステムの停止時間を短くすること
ができるとともに、ファームウェアの転送と並行してＣ
ＰＵが他の動作を実行することができる。

【０００７】

【発明が解決しようとする課題】しかしながら、外来ノ
イズや操作ミスによる暴走や事故などによる電源切断
は、不揮発メモリへの書き込みの際にも発生する可能性
があり、書き換え中の不揮発メモリはもちろんＲＡＭ上
のデータもすべて破壊されてしまう危険性がある。ま
た、ファームウェアを更新した場合には、以前のバージ
ョンでは問題のなかった特定のアプリケーションの特定
機能に限定した不具合が更新後かなりの時間が経過して
発見されることがある。通常のプログラムの更新であれ
ば事前に調整して計画的にシステムを止めることになる
が、このようなアクシデントでシステムが停止すると業
務への影響も大きくなる。

【０００８】本発明は、前記の問題点を解消するためな
されたものであって、上記のようなプログラム等の更新
に起因するアクシデントに対しても短時間に対処できる
情報記憶装置及びそのダウンロード方法を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。本発明の第１の要旨
は、システム内に具備され、外部からの情報をダウンロ
ードすることにより特定の情報の更新を可能とする情報
記憶装置において、情報を電気的に書込み可能な複数の
不揮発メモリと、ダウンロード時に、更新される情報を
格納している第１の不揮発メモリとは別の第２の不揮発
メモリに、更新用の情報を格納可能とする切換部と、更
新前の情報を格納する第１の不揮発メモリと更新後の情
報を格納する第２の不揮発メモリの何れかの不揮発メモ
リを選択的に使用可能に制御する制御部と、を備えてい
ることを特徴とする情報記憶装置にある。

【００１０】要旨１記載の構成によれば、複数の不揮発
メモリ、例えばＥＥＰＲＯＭなどのフラッシュメモリを
設け、更に切換部を設けて、更新される情報、例えばプ
ログラムやデータを格納している第１の不揮発メモリと
は別の第２の不揮発メモリにその第１の不揮発メモリに
格納する情報の更新用の情報を格納可能とすることで、
第１の不揮発メモリに現在稼動中の情報を保持したまま
で、第２の不揮発メモリに改良した更新情報をダウンロ
ードできる。また、更新前の情報を格納する第１の不揮
発メモリと更新後の情報を格納する第２の不揮発メモリ
の何れかを選択的に読出可能に制御する制御部を設けた
ことで、ダウンロードが正常に終了したことを確認して
から、第１、２の不揮発メモリ間を切り換えることがで
きるとともに、不揮発メモリに保存されている更新前の
情報の読み出しに切り換えることもできる。その結果、
ダウンロード時にノイズや操作ミスが発生して正確なダ
ウンロードが失敗しても、あるいはダウンロードした情
報そのものに問題があるような場合でも、その情報のミ
スに基づいて制御されるシステムが稼動できなかった
り、暴走したりするなどの致命的な事態になることが回
避できる。すなわち、制御部による不揮発メモリの切り
換えにより、以前使用していた情報の使用状態に容易に
戻すことができるので、汎用性、信頼性の向上が図れ
る。従って、メーカー側が現場に出向かずに電話回線な
ど通信装置を利用して遠隔地からプログラムをダウンロ
ードすることでプログラムの更新が可能になり、プログ
ラムの更新がより容易、迅速かつ安全にできることとな
る。

【００１１】本発明の第２の要旨は、制御部は第１の不
揮発メモリと第２の不揮発メモリの何れかをマニュアル
で選択するマニュアルスイッチを備えていることを特徴
とする要旨１記載の情報記憶装置にある。

【００１２】要旨２記載の構成によれば、ユーザーによ
り複数の不揮発メモリから所望の情報（プログラム等）
を格納している不揮発メモリを選択することが容易とな
り、例えば、新たにダウンロードしたプログラムに障害
が見つかった場合などに、以前のプログラムを格納して
いる不揮発メモリを選択し、そのプログラムの読み出し
ができるので、システムが予定外に停止（不稼働状態）
するような事態を回避し、システムの停止時間を短縮す
ることができる。

【００１３】本発明の第３の要旨は、切換部はダウンロ
ード時に、現在使用している更新対象情報を格納する第
１の不揮発メモリとは別の第２の不揮発メモリに、更新
用の情報を自動的に格納可能とすることを特徴とする要
旨１または２記載の情報記憶装置にある。

【００１４】要旨３記載の構成によれば、更新用の新た
なプログラム等の情報を格納する不揮発メモリを自動的
に選択するので、以前に使用していたプログラムを確実
に保存しておくことができる。

【００１５】本発明の第４の要旨は、更新用の情報は、
更新前の情報を格納する第１の不揮発メモリとは別のア
ドレス空間に、更新後の情報を格納する第２の不揮発メ
モリを割り付るためのアドレス空間情報を含み、制御部
はそのアドレス空間情報に基づいて、更新前の情報を格
納する第１の不揮発メモリとは別のアドレス空間に、更
新後の情報を格納する第２の不揮発メモリのアドレス空
間を割り付るように制御することを特徴とする要旨１、
２、または３記載の情報記憶装置にある。

【００１６】要旨４記載の構成によれば、ダウンロード
のためのプログラムも不揮発メモリに格納できるので、
別途ＲＯＭなどにより、ダウンロードのためのプログラ
ムを保有しなくてもよいとともに、ダウンロードのため
のプログラムも更新することができる。

【００１７】本発明の第５の要旨は、制御部は切換部が
現在使用している第１の不揮発メモリを、ダウンロード
した更新情報を書き込む第２の不揮発メモリに切り換え
た場合にのみ、その更新情報を第２の不揮発メモリに格
納することを特徴とする要旨１、２、または３記載のプ
ログラム記憶装置にある。

【００１８】要旨５記載の構成によれば、新たなプログ
ラム等の更新情報のダウンロードの際に、使用中のもの
以外の第２の不揮発メモリをアドレス空間に割り付けた
場合にのみ、更新情報が第２の不揮発メモリに格納され
るため、使用中の第１の不揮発メモリに記憶されたプロ
グラムを確実に保存することができる。

【００１９】本発明の第６の要旨は、制御部はダウンロ
ードした更新情報を格納する第２の不揮発メモリがアド
レス空間に割り付けられた場合にのみ、その更新情報を
第２の不揮発メモリに格納することを特徴とする要旨５
記載の情報記憶装置にある。

【００２０】要旨６記載の構成によれば、プログラム等
の暴走などによって、現在使用している第１の不揮発メ
モリに対して新たなプログラム等の更新／書き込みが行
われ、更新前のプログラム等が壊されるような事態を防
止することができる。

【００２１】本発明の第７の要旨は、システム内に具備
され、外部からダウンロードすることにより特定の情報
の更新が可能な情報記憶装置に更新情報をダウンロード
するダウンロード方法において、ダウンロードを始める
前に、アクセス可能な不揮発メモリを、更新指定された
使用中の第１の不揮発メモリから、ダウンロードする情
報を格納する第１の不揮発メモリ以外の第２の不揮発メ
モリに切り換える不揮発メモリ切換ステップと、ダウン
ロードした更新情報を第２の不揮発メモリに書き込む情
報書込ステップと、情報書込ステップの終了後、アクセ
ス可能な不揮発メモリを第２の不揮発メモリから第１の
不揮発メモリへ戻す再不揮発メモリ切換ステップを有す
ることを特徴とする情報記憶装置へのダウンロード方法
にある。

【００２２】要旨７記載の方法によれば、新たな更新情
報のダウンロードの際に、更新対象となっている第１の
不揮発メモリ以外の第２の不揮発メモリがアドレス空間
に割り付けられることとなり、更新前の情報は更新され
ることなく確実に保存される。

【００２３】本発明の第８の要旨は、システム内に具備
され、外部からダウンロードすることにより特定の情報
の更新が可能な情報記憶装置に更新情報をダウンロード
するダウンロード方法において、ダウンロードを始める
前に、更新指定された情報を格納する第１の不揮発メモ
リに割り付けられた第１のアドレス空間とは別の第２の
アドレス空間に対して、ダウンロードする更新情報を格
納する第２の不揮発メモリを割り付けるアドレス空間割
付ステップと、ダウンロードした更新情報を第２の不揮
発メモリに書き込む情報書込ステップと、その情報書込
ステップ終了後、第１の不揮発メモリを第１のアドレス
空間から取り外すと共に、第２の不揮発メモリに第１の
アドレス空間を割り当てるアドレス空間交換ステップを
有することを特徴とする情報記憶装置へのダウンロード
方法にある。

【００２４】要旨８記載の方法によれば、ダウンロード
のための情報を第２の不揮発メモリに格納できるので、
別途ＲＯＭなどによりダウンロードのための情報を保有
しなくてもよい。また、アドレス空間交換ステップによ
り更新前の情報を第１の不揮発メモリに保有しているの
で、書込ステップ中でもシステム処理を継続可能である
とともに、更新前の情報を確実に保存できる。

【００２５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。本実施形態にかかるプログラ
ムやデータの記憶装置は、電気的に内容の書き込み、よ
り望ましくは電気的に内容の書き換えのできる不揮発メ
モリを複数個設け、現在使用しているプログラムやデー
タを所定の不揮発メモリに保存しておき、新たなプログ
ラムやデータのダウンロードの際にはその他の不揮発メ
モリを使用して、ダウンロードが正常に完了した後に使
用している不揮発メモリをダウンロード後のものに切り
換える。これによって、新たなプログラム等に更新され
ても更新前のプログラム等は依然として保存されている
ので、新たなプログラム等のダウンロードが失敗した場
合や、更新された新たなプログラム等に問題があるよう
な場合に、使用する不揮発メモリを選択的に切り換え
て、更新前のプログラム等でシステムを稼動させること
ができる。その結果、プログラム等の更新の事故により
システムが稼動できないという問題をサービスマンを待
つまでもなく迅速に回避することが可能となるものであ
る。かかる信頼性から、メーカー側が現場に出向かずに
電話回線など通信装置を利用して、研究開発環境の整っ
たメーカー側（遠隔地）からプログラム等を新たな不揮
発メモリにダウンロード、再ダウンロードすることでよ
り容易、迅速かつ安全なプログラム等の更新が可能と
る。尚、上記不揮発メモリとしては、例えば電気的に内
容の書き込み可能なＰＲＯＭ（Programmable Read Only
Memory ）、電気的に内容の書き換え可能なＥＥＰＲＯ
Ｍなどのフラッシュメモリ及びＳＲＡＭ（Static RAM）
が挙げられる。

【００２６】まず、本発明の第１の実施形態にかかる情
報記憶装置について図面を参照しつつ説明する。尚、本
発明は本実施形態の情報記憶装置を備えたシステムに限
定するものではなく、装置内に設けた不揮発メモリの制
御プログラムにより動作するシステムであればよく、本
実施形態ではプリンタを例に説明する。図１は、本実施
形態におけるプログラム記憶装置の概略ブロック図を示
している。システム２は、ＣＰＵやメモリなどを備え、
ネットワークを介して電気的な制御を実施する制御部４
や、タッチパネルやボタンスイッチなどの操作部６を有
している。なお、外部のプリンタエンジンに対するイン
ターフェースなどが設けられているが、本実施形態で
は、プログラムの更新のみに注目する。

【００２７】制御部４は、ホストやサーバ８ａに接続さ
れていたり、外部回線１０を介してメーカーのサーバ８
ｂに接続されており、たとえばメーカーのサーバ８ｂか
ら直接新たなプログラムのダウンロードが可能となって
いる。

【００２８】図２には、前記制御部４の概略ブロック図
を示している。制御部４は、ＣＰＵ１２、切換部１４、
フラッシュＰＲＯＭ０、ＰＲＯＭ１、ＲＡＭ１６、ＲＯ
Ｍ１８、ネットワークＩ／Ｆなどを備えている。上記各
構成はアドレスバス／制御線２０によりそれぞれ接続さ
れているとともに、データバス２２ともそれぞれ接続さ
れている。

【００２９】また、本システムには、フラッシュＰＲＯ
Ｍ０、ＰＲＯＭ１を切り換えるためのマニュアルスイッ
チＳＷが備えられている。このマニュアルスイッチＳＷ
は、操作部６に備えられていてもよいし、制御部４に備
えられていてもよい。

【００３０】また、切換部１４は、ＣＰＵ１２からの信
号線、フラッシュＰＲＯＭ０、ＰＲＯＭ１双方に接続さ
れているとともに、上記マニュアルスイッチＳＷに接続
されている。

【００３１】上記ＣＰＵ１２はシステム２の全体の制御
を行う。上記フラッシュＰＲＯＭ０、ＰＲＯＭ１はシス
テム２の制御プログラムを電気的に書き換え可能に記憶
するフラッシュメモリ（不揮発メモリ）である。

【００３２】ＲＡＭ１６は、電源電圧が切れることでそ
の内容が消える揮発性メモリで、入カデータの記憶領域
や作業用記憶領域などとして用いられる。

【００３３】ＲＯＭ１８は、読出専用メモリで、システ
ム２の動作状態を自己判断するプログラムを記憶してい
る。

【００３４】ネットワークＩ／Ｆは、システム２のホス
トやサーバ８ａ、あるいはメーカーのサーバ８ｂなどと
の通信を行う。

【００３５】切換部１４は、マニュアルスイッチＳＷか
らの操作、あるいはプログラムダウンロード時の制御に
よってフラッシュＰＲＯＭ０、ＰＲＯＭ１の切り換えを
行う。詳細な構成は、後述する。

【００３６】フラッシュＰＲＯＭ０、ＰＲＯＭ１の具体
的な構成としては、別個のチップを複数備えている構成
であってもよいし、１個のチップ内を複数に区画してい
る構成であってもよい。

【００３７】マニュアルスイッチＳＷの具体的な構成と
しては、特に限定されるものではなく、あらかじめ制御
部４にＤＩＰスイッチが設けられていてもよいし、操作
部６にある操作キーを所定の順序やシフトにより操作す
ることで複数のフラッシュＰＲＯＭを切り換えられるよ
うになっていてもよい。

【００３８】次に、フラッシュＰＲＯＭ０、ＰＲＯＭ１
の切り換えについて説明する。ダウンロード時に、現在
ダウンロード中にあるフラッシュＰＲＯＭ、すなわち、
ダウンロード前には使用されていないフラッシュＰＲＯ
Ｍを選択するように、プログラムにより切り換え可能に
する。これによって、新たなプログラムをダウンロード
しても前のプログラムは確実に保存されることになる。

【００３９】また、ダウンロードされる新たなプログラ
ムは、以前から使用されているプログラムを更新・バー
ジョンアップするものであるため、ダウンロードが正常
に終了した場合には、新たに書き込まれるプログラムが
自動的に使用されるように、新たなプログラムを格納す
るフラッシュＰＲＯＭが自動的に使用されるようにして
おいてもよい。

【００４０】なお、新たに書き込まれたプログラムに問
題がある場合には、上述したマニュアルスイッチＳＷに
て、前のプログラム、すなわち、前のプログラムが格納
されているフラッシュＰＲＯＭを選択するようにしてお
いてもよい。

【００４１】このように不揮発メモリが複数（本実施形
態では２つ）設けられることにより、一方のメモリに書
き込みを実施している際でも、他方のメモリには前のプ
ログラムが保存されている。従って、一方のメモリにプ
ログラムを書き込んでいる状態で、ノイズが発生した
り、電源が落ちたりしても他方のメモリに前のプログラ
ムが保存されているので、前のプログラムでシステムを
起動することができる。また、新たなプログラムの再ダ
ウンロードも可能である。

【００４２】さらに、新たなプログラムのダウンロード
が成功して、該プログラムでシステム２を起動させた場
合に、該プログラムにバグなどがあって、システム２が
正常に起動しないような場合にも、他方のメモリに記憶
されている前のプログラムに戻してシステム２の起動が
可能になる。

【００４３】プログラムのダウンロード方法について、
図３を参照しつつ説明する。プログラムの更新前には、
フラッシュＰＲＯＭ０を使用し、他方のフラッシュＰＲ
ＯＭ１を使用していない状態であるとする。この状態で
は、図３に示すように、アドレス空間は０_X２００００
０毎に区画されており、０_X００００００〜０_X２０００
００までの第１区画ＡＳ１はＲＯＭ１８のアドレス空間
であり、０_X２０００００〜０_X４０００００までの第２
区画ＡＳ２は、フラッシュＰＲＯＭ０、ＰＲＯＭ１のア
ドレス空間であり、０_X４０００００〜０_X６０００００
までの第３区画ＡＳ３はＲＡＭ１６のアドレス空間であ
るとする。フラッシュＰＲＯＭ０及びＰＲＯＭ１のアド
レス空間では、これらフラッシュＰＲＯＭが適宜切り換
えられるようになっている。

【００４４】プログラム更新前では、フラッシュＰＲＯ
Ｍ０、ＰＲＯＭ１のアドレス空間（第２区画ＡＳ２）
に、フラッシュＰＲＯＭ０が配置されるが、プログラム
の更新中、すなわちプログラムの書き込みの際には、フ
ラッシュＰＲＯＭ０とフラッシュＰＲＯＭ１とを切り換
えて、アドレス空間に当初配置されていなかった（使用
されていなかった）フラッシュＰＲＯＭ１を配置し、こ
のフラッシュＰＲＯＭ１にプログラムを書き込む。

【００４５】その後、更新が終了した状態、すなわちプ
ログラムの書き込みが終了した状態では、元の状態、す
なわち当初使用されていたフラッシュＰＲＯＭ０を使用
する状態に戻す。この場合、フラッシュＰＲＯＭ０、Ｐ
ＲＯＭ１のアドレス空間（第２区画ＡＳ２）には、更新
前と同様、フラッシュＰＲＯＭ０が配置されるが、スイ
ッチＳＷによってフラッシュＰＲＯＭ１に切り換え可能
となっている。

【００４６】次に、上記ダウンロード手法に対応する切
換部１４の構成について、図４を参照しつつ説明する。
図４に示すように、切換部１４は、デコーダ２４、フリ
ップフロップ（Flip Flop、以下、「ＦＦ」と略記する）
２６、加算機ＡＤＤ２８、ＮＡＮＤ回路３０ａ〜３０ｃ
を有しており、マニュアルスイッチＳＷや切り換えられ
る２つの不揮発メモリであるフラッシュＰＲＯＭ（フラ
ッシュＰＲＯＭ０、ＰＲＯＭ１）などに接続されてい
る。

【００４７】デコーダ２４は、入力Ａ₂₁、Ａ₂₂、Ａ₂₃の
３ｂｉｔ（アドレスバス上位３ｂｉｔ）から８種類の選
択を実施するものである。この場合、切換部１４が図３
のダウンロード手法に対応するので、フラッシュＰＲＯ
Ｍ０、ＰＲＯＭ１の書き込みのために割り当てられてい
るアドレス空間は、０_X２０００００〜０_X４０００００
の区画、すなわち第２区画ＡＳ２となり、第２区画ＡＳ
２のアドレス空間が選択されるために、デコーダ２４の
上から２番目のターミナルＴ２が、フラッシュＰＲＯＭ
０、ＰＲＯＭ１用のＮＡＮＤ回路３０ｂ、３０ｃを介し
てフラッシュＰＲＯＭ０、ＰＲＯＭ１のチップセレクト
（Chip Select、以下「ＣＳ」と略記する）端に接続さ
れている。尚、本実施形態でのＣＳ端は反転入力端（負
論理端子）（／ＣＳ端）としている。

【００４８】マニュアルスイッチＳＷは、外部からフラ
ッシュＰＲＯＭ０、ＰＲＯＭ１を選択するためのもので
あり、加算機ＡＤＤ２８に接続されている。

【００４９】ＦＦ２６は、プログラム入力時にフラッシ
ュＰＲＯＭ０、ＰＲＯＭ１を選択するための構成であ
り、入力端Ｄが図４にはＣＰＵ１２（図２）に接続され
ており、出力端Ｑが加算機ＡＤＤ２８と書き込み制御用
ＮＡＮＤ回路３０ａに接続されている。ＦＦ２６は、ク
リア入力ＣＬＲ、クロック入力ＣＫを有しており、電源
を入れてシステムを立ち上げた場合の最初のリセットな
どにより、クリア入力ＣＬＲによりリセットされて、最
初は入力Ｄに対する出力Ｑが０になる。そして、ＣＰＵ
１２からの出力信号によってクロック入力ＣＫが操作さ
れると、ＣＰＵ１２からのデータＤ₀がＦＦ２６に入力
Ｄとして取り込まれ、出力Ｑは今取り込んだＤ₀の値に
等しくなり、次の出力信号によって新たなＤ0が取り込
まれるまで保持する。

【００５０】加算機ＡＤＤ２８は、マニュアルスイッチ
ＳＷの値とＦＦ２６の出力値Ｑとを加算するものであ
り、上述したように、入力側がマニュアルスイッチＳＷ
と接続され、出力側がフラッシュＰＲＯＭ０、ＰＲＯＭ
１用にそれぞれ設けられているＮＡＮＤ回路３０ｂ，３
０ｃに接続されている。

【００５１】フラッシュＰＲＯＭ０、ＰＲＯＭ１用のＮ
ＡＮＤ回路３０ｂ，３０ｃは、いずれも２つの入力端の
うち一方がデコーダ２４に接続され、他方が加算機２８
に接続されている。そして出力端は、上記のようにフラ
ッシュＰＲＯＭ０、ＰＲＯＭ１用の／ＣＳ端に接続され
ている。一方、フラッシュＰＲＯＭ０、ＰＲＯＭ１には
書き込み信号入力端（Write Enable、以下「ＷＥ」と略
記する）が設けられており、このＷＥ端は、書き込み制
御用のＮＡＮＤ回路３０ａの出力端に接続されている。
書き込み制御用ＮＡＮＤ回路３０ａの入力端には、ＦＦ
２６と書き込み制御ライン３２とが接続され、ＦＦ２６
の出力Ｑによって書き込み制御ライン３２の書き込みを
制御している。尚、本実施形態でのＷＥ端は反転入力端
（負論理端子）（／ＷＥ端）としている。

【００５２】書き込み、更新を行わない通常の場合に
は、ＦＦ２６の出力値Ｑ＝０にしてあるので、加算機Ａ
ＤＤ２８には、ｂ₀＝０が入力されることになる。それ
ゆえ、加算機ＡＤＤ２８の出力Σ₀は、マニュアルスイ
ッチＳＷの値ａ₀がそのまま出力されることになる（Σ₀
＝ａ₀）。

【００５３】そのため、マニュアルスイッチＳＷで０が
選択された場合には、加算機ＡＤＤ２８から０が出力さ
れ、フラッシュＰＲＯＭ０、ＰＲＯＭ１用のＮＡＮＤ回
路３０ｂ，３０ｃに入力される。フラッシュＰＲＯＭ０
のＮＡＮＤ回路３０ｂでは、加算機ＡＤＤ２８側の入力
端にＮＯＴ回路が設けられているので、０が入力される
とｏｎとなり、ＮＡＮＤ回路３０ｂの反転出力端子と反
転／ＣＳ端が相殺してフラッシュＰＲＯＭ０が選択され
ることになる。この時、フラッシュＰＲＯＭ１のＮＡＮ
Ｄ回路３０ｃでは０が入力され、ｏｆｆとなるため選択
されない。

【００５４】これに対して、マニュアルスイッチＳＷで
１が選択された場合には、加算機ＡＤＤ２８から１が出
力され、フラッシュＰＲＯＭ０、ＰＲＯＭ１用のＮＡＮ
Ｄ回路３０ｂ，３０ｃに入力される。フラッシュＰＲＯ
Ｍ０のＮＡＮＤ回路３０ｂでは、１が入力されるとＮＯ
Ｔ回路によりｏｆｆとなり、ＮＡＮＤ回路３０ｂの反転
出力端子と反転／ＣＳ端が相殺してフラッシュＰＲＯＭ
０は選択されない。逆に、フラッシュＰＲＯＭ１のＮＡ
ＮＤ回路３０ｃでは１が入力されるとｏｎとなるために
フラッシュＰＲＯＭ１が選択される。

【００５５】次に、プログラムの書き込み時には、ＦＦ
２６に対して、ＣＰＵ１２からＤ0＝１が出力され、Ｆ
Ｆ２６の出力Ｑが０から１に変化する。マニュアルスイ
ッチＳＷとＦＦ２６の出力ＱとがＡＤＤ２８にて加算さ
れて、フラッシュＰＲＯＭ０、ＰＲＯＭ１用のＮＡＮＤ
回路３０ｂ，３０ｃに入力される。ここで、ＡＤＤ２８
では、マニュアルスイッチＳＷの値ａ₀とＦＦ２６の出
力値ｂ₀の和Σ₀を算出することになるが、この場合、Ａ
ＤＤ２８では、ａ₀およびｂ₀の和（２進法）の１桁目を
出力すればよく、桁上げの有無については出力する必要
がない。そのため、マニュアルスイッチＳＷの値が０
（ａ₀＝０）の時に、プログラムの書き込み時（ｂ₀＝
１）であれば、ＡＤＤ２８からはΣ₀＝１が出力される
（桁上げの有無は０）。逆にマニュアルスイッチＳＷの
値が１（ａ₀＝１）の時に、プログラムの書き込み時
（ｂ₀＝１）であれば、ＡＤＤ２８からはΣ₀＝０が出力
される（桁上げの有無は１）。すなわち、ＦＦ２６の出
力Ｑ＝ｂ₀＝１であれば、加算機ＡＤＤ２８の出力Σ。
はマニュアルスイッチＳＷの出力ａ₀とは逆の値が出力
されることになる。その結果、新たなプログラムのダウ
ンロード時には、現状で選択されている一方のフラッシ
ュＰＲＯＭではない、他方のフラッシュＰＲＯＭが自動
的に選択されることになる。

【００５６】また、ＦＦ２６の出力Ｑ＝１のとき、ＦＦ
２６の出力値Ｑは書き込み制御用ＮＡＮＤ回路３０ａに
出力され、且つ書き込み制御ライン３２のｏｎ信号もＮ
ＡＮＤ回路３０ａに入力されるので、ＮＡＮＤ回路３０
ａの出力はｏｆｆし、それが／ＷＥ端にて反転入力され
ることで、フラッシュＰＲＯＭ０、ＰＲＯＭ１の／ＷＥ
端子に対して、新たなプログラムが書き込まれることに
なる。ただし、実際にプログラムが書き込まれるのは、
／ＣＳ端で書き込み可能と選択されたフラッシュＰＲＯ
Ｍである。

【００５７】上記一連のフラッシュＰＲＯＭ０、ＰＲＯ
Ｍ１の切り換え動作をフローチャートで示すと、図５の
ような１１ステップ（以下ステップを「Ｓ」と略記す
る）となる。まずＳｌとして、外部装置（サーバやホス
ト８ａ）からＲＡＭ１６へデータ（プログラム）をダウ
ンロードし、Ｓ２として、ダウンロードしたデータをチ
ェックする。Ｓ３でチェックしたデータにエラーがある
か否か判定する。エラーがなければ、Ｓ４として、ＣＰ
Ｕ１２の出力により、ＦＦ２６の出力値Ｑを１にセット
することによって、フラッシュＰＲＯＭを切り換え、選
択されたフラッシュＰＲＯＭに対応させてアドレス空間
の割り付けを実施する。

【００５８】そして、Ｓ５として、ＲＡＭ１６のデータ
を選択されたフラッシュＰＲＯＭに書き込んだ後に、Ｓ
６として、フラッシュＰＲＯＭへの書き込み結果をチェ
ックする。Ｓ７で、この書き込み結果チェックによりエ
ラーが検出されたか否かを判定し、検出されなければＳ
８として、リターン値に正常終了をセットし、Ｓ９とし
て、フラッシュＰＲＯＭの切り換え（アドレス空間割り
付け）のためにＣＰＵ１２からＤ₀＝０を出力してＦＦ
２６をリセットし、一連の処理を終了する。

【００５９】一方、Ｓ３にて、ダウンロードされたデー
タにエラーがあると判定された場合には、ＳｌＯとし
て、リターン値にエラーコードをセットする。また、Ｓ
７にて、フラッシュＰＲＯＭに書き込まれたデータから
エラーが検出されれば、Ｓｌｌとして、リターン値にエ
ラーコードをセットする。

【００６０】以上は、図３に示すようにの場合、書き込
みのためのアドレス空間が１カ所の場合のダウンロード
手法を説明したが、書き込みのためのアドレス空間を、
２ヵ所以上、各フラッシュＰＲＯＭ毎等に設けてもよ
い。次に、第２実施形態として、書き込みのためのアド
レス空間をフラッシュＰＲＯＭ０、１毎に設けた場合に
ついて説明する。

【００６１】図６を参照しつつ、本発明の第２実施形態
にかかるダウンロード手法について説明する。尚、前記
第１実施の形態と同一部分については説明を省略する。
プログラムの更新前には、フラッシュＰＲＯＭ０が使用
（読み出し）され、他方のフラッシュＰＲＯＭ１を割り
当てるアドレス空間はあらかじめ確保されているもの
の、フラッシュＰＲＯＭ１は使用されていないとする。
この状態でのアドレス空間は、０_X２０００００〜０_X４
０００００までの第２区画ＡＳ２はフラッシュＰＲＯＭ
０のアドレス空間であり、０_X４０００００〜０_X６００
０００までの第３区画ＡＳ３はフラッシュＰＲＯＭ１の
アドレス空間で、０_X６０００００〜０_X８０００００ま
で第４区画ＡＳ４はＲＡＭ１６のアドレス空間と割り付
けられている。

【００６２】プログラムの更新の際には、新たなプログ
ラムがあらかじめ割り当てられたアドレス空間のフラッ
シュＰＲＯＭ１に書き込まれる。そして、プログラムの
更新終了後に、マニュアルスイッチＳＷにより、フラッ
シュＰＲＯＭ０、ＰＲＯＭ１のアドレス空間の割付けが
切り換えられる。その結果、第２区画ＡＳ２がフラッシ
ュＰＲＯＭ１のアドレス空間であり、第３区画ＡＳ３が
フラッシュＰＲＯＭ０のアドレス空間と割付けられ、第
２区画ＡＳ２のフラッシュＰＲＯＭ１を使用（読み出
し）することにより新たなプログラムが実行される。

【００６３】ここで図３に示す第１の実施形態のダウン
ロード手法の場合には、書き込みのためのアドレス空間
は１カ所だけであるので、書き込みの間はシステム２の
処理を完全に停止してしまう。また、書き込み・更新動
作を実施するための更新用プログラムがＲＯＭ１８に格
納されている。一方、図６に示す本実施形態のダウンロ
ード手法の場合には、アドレス空間を各フラッシュＰＲ
ＯＭ毎に設けられているので、書き込み中でもシステム
２の処理を継続することが可能である。それゆえに、更
新動作には必ずしもＲＯＭ１８が必要ではない。また、
書き込み・更新動作を実施するための更新用プログラム
が、書き込まれる新たなプログラム中に含まれるように
なっていてもよい。ただし、書き込み中に事故が発生し
たような場合には、図６に示すダウンロード手法では、
システム２の処理が続けられているため、動作に悪影響
が及ぼされかねないので、ＲＯＭ１８があるほうが好ま
しい。

【００６４】次に、図７を参照しつつ、第２実施形態の
ダウンロード手法に対応する切換部１４ｂの構成につい
て説明する。図７に示すように、切換部１４ｂは、デコ
ーダ２４、ＦＦ２６、ＡＤＤ２８、マニュアルスイッチ
ＳＷ、ＮＡＮＤ回路３０ａ₂ 、ＡＮＤ回路３４ａ〜３４
ｄ、ＮＯＲ回路３６ａ、３６ｂを有し、マニュアルスイ
ッチＳＷと２つのフラッシュＰＲＯＭ（フラッシュＰＲ
ＯＭ０、ＰＲＯＭ１）などに接続されている。

【００６５】デコーダは２４は、入力Ａ₂₁、Ａ₂₂、Ａ₂₃
の３ｂｉｔから８種類の選択を実施するものである。こ
の場合、切換部１４ｂが図６のダウンロード手法に対応
するので、フラッシュＰＲＯＭ０、ＰＲＯＭ１の一方の
使用（読み出し）のために割り当てられているアドレス
空間が０_X２０００００〜０_X４０００００の区画、すな
わち第２区画ＡＳ２であり、他方の書き込みのために割
り当てられているアドレス空間が０_X４０００００〜０_X
６０００００の区画、すなわち第３区画ＡＳ３であるの
で、第２・第３区画のアドレス空間が選択されるため
に、デコーダ２４の上から２番目および３番目のターミ
ナルＴ２，Ｔ３が、フラッシュＰＲＯＭ０、ＰＲＯＭ１
用のＡＮＤ回路３４ａ〜３４ｄおよびＮＯＲ回路３６
ａ、３６ｂを介してフラッシュＰＲＯＭ０、ＰＲＯＭ１
の端点反転入力端子である／ＣＳ端に接続されている。
尚、マニュアルスイッチＳＷ、ＦＦ２６、およびＡＤＤ
２８の構成は第１の実施形態と同様であるのでその説明
は省略する。

【００６６】フラッシュＰＲＯＭ０、ＰＲＯＭ１用のＡ
ＮＤ回路３４ａ〜３４ｄは、１つのフラッシュＰＲＯＭ
に対して２つ設けられており、一方のＡＮＤ回路は２つ
の入力端を有する第１ＡＮＤ回路３４ａ、３４ｃであ
り、他方のＡＮＤ回路は３つの入力端を有する第２ＡＮ
Ｄ回路３４ｂ、３４ｄである。

【００６７】前記第１ＡＮＤ回路３４ａ、３４ｃの入力
端は、−方がデコーダの２番目のターミナルＴ２に接続
され、他方がマニュアルスイッチＳＷに接続されてい
る。

【００６８】第２ＡＮＤ回路３４ｂ、３４ｄの入力端の
うち１つは、デコーダの３番目のターミナルＴ３に接続
され、１つは、ＡＤＤ２８に接続され、最後の１つは、
ＦＦ２６に直接接続されている。

【００６９】ＮＯＲ回路は、１つのフラッシュＰＲＯＭ
に１つ設けられており、ＮＯＲ回路３６ａの入力端は、
第１・第２ＡＮＤ回路３４ａ、３４ｂの出力端と接続さ
れており、出力端がフラッシュＰＲＯＭ０の／ＣＳ端に
接続されている。また、ＮＯＲ回路３６ｂの入力端は、
第１・第２ＡＮＤ回路３４ｃ、３４ｄの出力端と接続さ
れており、出力端がフラッシュＰＲＯＭ１の／ＣＳ端に
接続されている。

【００７０】一方、フラッシュＰＲＯＭ０、ＰＲＯＭ１
には反転入力となる／ＷＥ端が設けられており、この／
ＷＥ端は、書き込み制御用のＮＡＮＤ回路３０ａ₂の出
力端に接続されている。書き込み制御用ＮＡＮＤ回路３
０ａ₂の入力端は３つあり、１つはデコーダの３番目の
ターミナルＴ３に接続され、１つはＦＦ２６に接続さ
れ、１つは書き込み制御ライン３２に接続されている。

【００７１】書き込みを行わない通常の場合には、ＦＦ
２６の出力値Ｑ＝０にしてあるので、各フラッシュＰＲ
ＯＭの第２ＡＮＤ回路３４ｂ、３４ｄは共にｏｆｆとな
っている。マニュアルスイッチＳＷは、フラッシュＰＲ
ＯＭ用の第１ＡＮＤ回路３４ａ、３４ｃに接続されてい
るので、使用される（第２区画ＡＳ２に割り付けられ
る）ほうのフラッシュＰＲＯＭはこのマニュアルスイッ
チＳＷにより決定される。

【００７２】マニュアルスイッチＳＷで０が選択された
場合には、フラッシュＰＲＯＭ０の第１ＡＮＤ回路３４
ａではマニュアルスイッチＳＷの入力端にＮＯＴ回路を
設けているので、０が入力されるとｏｎとなる。その結
果、ＮＯＲ回路３６ａを介して、フラッシュＰＲＯＭ０
が選択されたことになる。このとき、フラッシュＰＲＯ
Ｍ１の第１ＡＮＤ回路３４ｃでは、マニュアルスイッチ
ＳＷから０が入力されるとｏｆｆとなるため選択されな
い。

【００７３】これに対して、マニュアルスイッチＳＷで
１が選択された場合には、マニュアルスイッチＳＷから
各フラッシュＰＲＯＭの第１ＡＮＤ回路３４ａ、３４ｃ
に１が入力される。ここで、フラッシュＰＲＯＭ０の第
１ＡＮＤ回路３４ａにおけるマニュアルスイッチＳＷの
入力端にはＮＯＴ回路が設けられているので、１が入力
されるとｏｆｆとなる。その結果、ＡＮＤ回路がｏｎと
なるのはフラッシュＰＲＯＭ１のみであるのでフラッシ
ュＰＲＯＭ１が選択される。

【００７４】次に、プログラムの書き込み時には、ＦＦ
２６に対して、ＣＰＵ１２からＤ。＝１が出力され、Ｆ
Ｆ２６の出力Ｑが０から１に変化する。そのため、マニ
ュアルスイッチＳＷとＦＦ２６の出力Ｑとが加算され
て、フラッシュＰＲＯＭ０、ＰＲＯＭ１用の第２ＡＮＤ
回路３４ｂ、３４ｄに入力される。ここで、前記第１の
実施形態にて説明したように、加算機ＡＤＤ２８では、
ＦＦ２６の出力Ｑ＝ｂ₀＝１であれば、加算機ＡＤＤ２
８の出力Σ₀はマニュアルスイッチＳＷからの入力ａ0と
は逆の値が出力されることになる。これにより一方のフ
ラッシュＰＲＯＭの第１ＡＮＤと他方のフラッシュＰＲ
ＯＭの第２ＡＮＤがｏｎとなり、他の２個のＡＮＤはｏ
ｆｆとなる。その結果、新たなプログラムのダウンロー
ド時には、現状で使用されている（第２区画ＡＳ２に割
り付けられている）一方のフラッシュＰＲＯＭではな
い、他方のフラッシュＰＲＯＭが自動的に選択される
（第３区画ＡＳ３に割り付けられる）ことになる。

【００７５】また、このとき、ＦＦ２６の出力値Ｑは書
き込み制御用ＮＡＮＤ回路３０ａ₂に出力されるので、
ＮＡＮＤ回路３０ａ₂がｏｎとなり、フラッシュＰＲＯ
Ｍ０、ＰＲＯＭ１の／ＷＥ端に対して、新たなプログラ
ムが書き込まることになる。ただし実際にプログラムが
書き込まれるのは、／ＣＳ端で書き込み可能と選択され
たフラッシュＰＲＯＭである。書き込み制御用ＮＡＮＤ
回路３０ａ₂には第３区画選択信号も入っているので、
第２ＡＮＤ３４ｂ、３４ｄで／ＣＳ端が選択されるフラ
ッシュＰＲＯＭにのみ書き込みが限定されることにな
る。

【００７６】上記一連のフラッシュＰＲＯＭ０、ＰＲＯ
Ｍ１の切り換え動作をフローチャートで示すと図５のよ
うな１１ステップとなるが、同じアドレス空間で入れ替
えるか別のアドレス空間に割り付けるかを除けば第１の
実施形態と同様であるので説明は省略する。

【００７７】以上説明した第１、第２の実施形態では、
フラッシュＰＲＯＭが２つの場合について例示したが、
３つ以上のフラッシュＰＲＯＭを備える構成であっても
よい。このときの切換部の構成は基本的に上記各実施形
態と同一である。例えば、図８に示す場合には、フラッ
シュＰＲＯＭがＰＲＯＭ０〜３の４つ設けられており、
ダウンロード方法が図６に示すような手法であっても、
切換部の構成は基本的に図７の構成と同様である。ただ
し、フラッシュＰＲＯＭが４つあるので、マニュアルス
イッチはＳＷおよびＳＷ１の２ｂｉｔ設けられていると
ともに、マニュアルスイッチＳＷ、ＳＷ１およびＡＤＤ
２８ａとＡＮＤ回路４２ａ〜４２ｉとの間にはそれぞ
れ、２ｂｉｔから４種類を選択するデコーダ４０ａ、４
０ｂが設けられている点が異なる。

【００７８】

【発明の効果】以上説明した通り、本発明の要旨によれ
ば、ダウンロード時にノイズや操作ミスが発生して正確
なダウンロードが失敗しても、あるいはダウンロードし
た更新情報そのものに問題があるような場合でも、元の
情報を残していることからその更新処理に基づく事故が
起きても直ぐに元の情報に切り換え可能であるので長時
間のシステムストップ等の致命的な事態になることを回
避できる。従って、メーカー側が現場に出向かずに電話
回線など通信装置を利用して遠隔地からダウンロード可
能となり、より容易、迅速かつ安全な情報の更新が可能
となった。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る情報記憶装置の
概略ブロック図である。

【図２】本発明の第１の実施形態に係るシステム２の概
略ブロック図である。

【図３】本発明の第１の実施形態に係るアドレス空間の
割り付け状態の説明図である。

【図４】本発明の第１の実施形態に係る切換部１４の回
路図である。

【図５】本発明の第１の実施形態に係る情報記憶装置へ
のダウンロード方法を説明するフローチャートである。

【図６】本発明の第２の実施形態に係るアドレス空間の
割り付け状態の説明図である。

【図７】本発明の第２の実施形態に係る切換部１４ｂの
回路図である。

【図８】本発明のその他の実施形態に係る切換部の回路
図である。

【符号の説明】

２プリンタシステム４制御部ＳＷマニュアルスイッチ１２ＣＰＵ１４切換部ＰＲＯＭ１，２不揮発メモリＡＳ１〜ＡＳ４アドレス空間

Claims

【特許請求の範囲】

【請求項１】システム内に具備され、外部からの情報
をダウンロードすることにより特定の情報の更新を可能
とする情報記憶装置において、前記情報を電気的に書込み可能な複数の不揮発メモリ
と、ダウンロード時に、更新される情報を格納している第１
の不揮発メモリとは別の第２の不揮発メモリに、更新用
の情報を格納可能とする切換部と、前記更新前の情報を格納する第１の不揮発メモリと前記
更新後の情報を格納する第２の不揮発メモリの何れかの
不揮発メモリを選択的に使用可能に制御する制御部と、
を備えていることを特徴とする情報記憶装置。
【請求項２】前記制御部は、前記第１の不揮発メモリ
と前記第２の不揮発メモリの何れかをマニュアルで選択
するマニュアルスイッチを備えていることを特徴とする
請求項１記載の情報記憶装置。
【請求項３】前記切換部は、ダウンロード時に、現在
使用している更新対象情報を格納する第１の不揮発メモ
リとは別の第２の不揮発メモリに、更新用の情報を自動
的に格納可能とすることを特徴とする請求項１または２
記載の情報記憶装置。
【請求項４】前記更新用の情報は、更新前の情報を格
納する第１の不揮発メモリとは別のアドレス空間に、該
更新後の情報を格納する第２の不揮発メモリを割り付る
ためのアドレス空間情報を含み、前記制御部は、前記アドレス空間情報に基づいて、更新
前の情報を格納する第１の不揮発メモリとは別のアドレ
ス空間に、更新後の情報を格納する第２の不揮発メモリ
のアドレス空間を割り付るように制御することを特徴と
する請求項１、２、または３記載の情報記憶装置。
【請求項５】前記制御部は、前記切換部が現在使用し
ている第１の不揮発メモリを、ダウンロードした更新情
報を書き込む第２の不揮発メモリに切り換えた場合にの
み、該更新情報を第２の不揮発メモリに格納することを
特徴とする請求項１、２、または３記載のプログラム記
憶装置。
【請求項６】前記制御部は、ダウンロードした更新情
報を格納する第２の不揮発メモリがアドレス空間に割り
付けられた場合にのみ、該更新情報を第２の不揮発メモ
リに格納することを特徴とする請求項５記載の情報記憶
装置。
【請求項７】システム内に具備され、外部からダウン
ロードすることにより特定の情報の更新が可能な情報記
憶装置に更新情報をダウンロードするダウンロード方法
において、ダウンロードを始める前に、アクセス可能な不揮発メモ
リを、更新指定された使用中の第１の不揮発メモリか
ら、ダウンロードする情報を格納する第１の不揮発メモ
リ以外の第２の不揮発メモリに切り換える不揮発メモリ
切換ステップと、ダウンロードした更新情報を第２の不揮発メモリに書き
込む情報書込ステップと、前記情報書込ステップの終了後、アクセス可能な不揮発
メモリを、第２の不揮発メモリから、第１の不揮発メモ
リへ戻す再不揮発メモリ切換ステップを有することを特
徴とする情報記憶装置へのダウンロード方法。
【請求項８】システム内に具備され、外部からダウン
ロードすることにより特定の情報の更新が可能な情報記
憶装置に更新情報をダウンロードするダウンロード方法
において、ダウンロードを始める前に、更新指定された情報を格納
する第１の不揮発メモリに割り付けられた第１のアドレ
ス空間とは別の第２のアドレス空間に対して、ダウンロ
ードする更新情報を格納する第２の不揮発メモリを割り
付けるアドレス空間割付ステップと、ダウンロードした更新情報を第２の不揮発メモリに書き
込む情報書込ステップと、前記情報書込ステップ終了後、第１の不揮発メモリを第
１のアドレス空間から取り外すと共に、第２の不揮発メ
モリに第１のアドレス空間を割り当てるアドレス空間交
換ステップを有することを特徴とする情報記憶装置への
ダウンロード方法。