JP2001116589A - ロータリーエンコーダ - Google Patents

Abstract

(57)【要約】 【課題】 ＡＣサーボモータに用いるインクリメンタル
エンコーダは、従来Ａ，Ｂ，Ｚ相と３相励磁切替信号Ｃ
Ｓ１，ＣＳ２，ＣＳ３の各信号伝送のため６回線必要と
していた。そのため量産性が悪く、誤配線、信号線の断
線が起こりやすいという課題があった。本発明はこの出
力信号数を減らし、かつエンコーダからの情報をもとに
Ａ，Ｂ，Ｚ相の復元を容易に実現できるインクリメンタ
ルエンコーダを提供することを目的とする。 【解決手段】 原信号出力部と、パルスカウントのため
の方向弁別回路、カウント初期値検出回路、データロー
ドが可能な２種類のアップダウンカウンタ、パルス数判
別回路、電源ＯＮ／ＯＦＦ検出回路より構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回転体の回転位置
を検出するためのロータリーエンコーダに関するもので
あり、特に３相ＡＣサーボモータに組み込まれて使用さ
れるインクリメンタルエンコーダに関するものである。

【０００２】

【従来の技術】各種機械の駆動用に使用されるサーボモ
ータにはブラシ付きのＤＣサーボモータとブラシのない
ＡＣサーボモータがあり、近年モータ保守の容易さから
ＡＣサーボモータの需要が増している。

【０００３】サーボ系の位置検出器にもさまざまな種類
があるが、近年サーボモータに組み込まれて使用される
位置検出器としてロータリーエンコーダが普及してい
る。ＡＣサーボモータに組み込まれるエンコーダにはイ
ンクリメンタルタイプとアブソリュートタイプがあり、
インクリメンタルタイプは各種機械のＡＣサーボモータ
に取り付けられ広く使用されており、ＡＣサーボ用エン
コーダとして主流を占めている。

【０００４】一方、アブソリュートタイプは１回転内の
絶対位置が判別できるエンコーダで原点復帰動作が不要
なことから多関節ロボット等のロボット用サーボモータ
などに普及している。

【０００５】以下に従来のインクリメンタルエンコーダ
について説明する。図１１は従来のインクリメンタルエ
ンコーダの構成を示すものであり、９１は発光素子、９
２は回転スリット板、９３は受光素子、９４は波形整形
回路、９５は信号伝送回路である。

【０００６】出力信号は図１２に示すように、回転方向
が判別できるように互いに９０度位相差を有するＡ，Ｂ
２相の信号と、１回転１パルスの原点基準Ｚ信号と、Ａ
Ｃサーボモータの相励磁切替のためのコミュテーション
信号ＣＳ１，ＣＳ２，ＣＳ３を備えている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、出力信号の数が多いので配線数が多くな
り量産性が悪く、機器への誤配線、信号線自身の断線も
起こりやすいという問題点があった。

【０００８】本発明は上記従来の問題点を解決するもの
で、エンコーダの出力信号数を減らし、量産性が高く信
頼性が高いインクリメンタルエンコーダを提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
めに本発明は、互いに９０度位相差を有するＡ，Ｂ２相
のインクリメンタル信号と、１回転中の原点を示す基準
信号Ｚ相と、３相ＡＣサーボモータの相励磁切替信号
（コミュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相と
を出力する原信号出力部と、エンコーダ主電源の投入状
態を検出する電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相
の位相によりカウントアップパルスおよびダウンパルス
を出力する方向弁別回路と、カウントデータのプリロー
ドができ前記方向弁別回路の出力パルスをカウントする
第１のアップダウンカウンタおよび第２のアップダウン
カウンタと、電源ＯＮ後のＡ，Ｂ２相のレベルにより前
記第１のアップダウンカウンタにプリロードする初期デ
ータを出力する初期値検出回路と、エンコーダの１回転
当りの分解能を設定するパルス数設定値と前記Ａ，Ｂ相
と基準信号Ｚ相と前記第２のアップダウンカウンタから
のカウントデータより第２のアップダウンカウンタへ供
給するプリロードデータとこのデータをロードするため
のプリロード信号と初回の基準信号Ｚ相の検出有無を示
すプリロードフラグを出力するパルス数判別回路と、外
部からのデータ要求信号を受信し要求信号受信と同時に
前記原信号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前
記第１のアップダウンカウンタおよび第２のアップダウ
ンカウンタからのデータとプリロードフラグを保持、か
つシリアルデータに変換し出力するデータ送受信回路と
を備えたものである。

【００１０】上記手段によって、エンコーダの出力信号
であるＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３の信号をシ
リアルデータとして１回線で伝送できるため、エンコー
ダ出力信号数が大幅に削減でき、機器への組み込みを含
め量産性に優れ信頼性の高いロータリーエンコーダを得
ることができる。

【００１１】

【発明の実施の形態】上記課題を解決するために本発明
は、互いに９０度位相差を有するＡ，Ｂ２相のインクリ
メンタル信号と、１回転中の原点を示す基準信号Ｚ相
と、３相ＡＣサーボモータの相励磁切替信号（コミュテ
ーション信号）ＣＳ１，ＣＳ２，ＣＳ３相とを出力する
原信号出力部と、エンコーダ主電源の投入状態を検出す
る電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相の位相によ
りカウントアップパルスおよびダウンパルスを出力する
方向弁別回路と、カウントデータのプリロードができ前
記方向弁別回路の出力パルスをカウントする第１のアッ
プダウンカウンタおよび第２のアップダウンカウンタ
と、電源ＯＮ後のＡ，Ｂ２相のレベルにより前記第１の
アップダウンカウンタにプリロードする初期データを出
力する初期値検出回路と、エンコーダの１回転当りの分
解能を設定するパルス数設定値と前記Ａ，Ｂ相と基準信
号Ｚ相と前記第２のアップダウンカウンタからのカウン
トデータより第２のアップダウンカウンタへ供給するプ
リロードデータとこのデータをロードするためのプリロ
ード信号と初回の基準信号Ｚ相の検出有無を示すプリロ
ードフラグを出力するパルス数判別回路と、外部からの
データ要求信号を受信し要求信号受信と同時に前記原信
号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前記第１の
アップダウンカウンタおよび第２のアップダウンカウン
タからのデータとプリロードフラグを保持、かつシリア
ルデータに変換し出力するデータ送受信回路とを備えた
ロータリーエンコーダである。

【００１２】また、電源ＯＮ／ＯＦＦ検出回路からの電
源ＯＮ情報により、初期値検出回路からのデータを第１
のアップダウンカウンタにプリロードし、以後前記カウ
ンタが所有するビット幅の範囲で方向弁別回路から出力
されるパルスのカウント動作を行うロータリーエンコー
ダである。

【００１３】また、電源ＯＮ後、初回の基準信号Ｚ相を
検出するまではパルス数設定値で決まる初期データをプ
リロードデータとして出力すると同時にプリロード信号
は“Ｌ”を保持して第２のアップダウンカウンタをロー
ド動作とし、初回の基準信号Ｚ相を検出するとプリロー
ド信号を“Ｈ”として第２のアップダウンカウンタをロ
ード動作からカウント動作に切り替え、また、同時にプ
リロードフラグを出力するパルス数判別回路を備えたロ
ータリーエンコーダである。

【００１４】また、第２のアップダウンカウンタのカウ
ント範囲をエンコーダの１回転当りの分解能以下とする
ために第２のアップダウンカウンタのカウントデータが
パルス数設定値より決まるエンコーダ分解能の下限値と
一致し、かつＡ，Ｂ相の信号変化でカウントダウンを検
出すると前記パルス数設定値より決まる上限値をプリロ
ードデータとするとともにプリロード信号を一時“Ｌ”
として第２のアップダウンカウンタにプリロードデータ
をロードし、また、前記カウントデータが前記上限値と
一致し、かつＡ，Ｂ相の信号変化でカウントアップを検
出すると前記下限値をプリロードデータとするとともに
プリロード信号を一時“Ｌ”として第２のアップダウン
カウンタにプリロードデータをロードするパルス数判別
回路を備えたロータリーエンコーダである。

【００１５】さらに、第２のアップダウンカウンタのカ
ウント範囲をエンコーダの１回転当りの分解能以下とす
るために基準信号Ｚ相を検出し、かつＡ，Ｂ相の信号変
化でカウントダウンを検出するとパルス数設定値より決
まる上限値をプリロードデータとするとともにプリロー
ド信号を一時“Ｌ”として第２のアップダウンカウンタ
にプリロードデータをロードし、また、基準信号Ｚ相を
検出し、かつＡ，Ｂ相の信号変化でカウントアップを検
出するとパルス数設定値より決まる下限値をプリロード
データとするとともにプリロード信号を一時“Ｌ”とし
て第２のアップダウンカウンタにプリロードデータをロ
ードするパルス数判別回路を備えたロータリーエンコー
ダである。

【００１６】このように、エンコーダ出力信号数を大幅
に削減することができる。また、電源投入直後のＡ，Ｂ
相信号の論理レベルを含めたＡ，Ｂ相の変化量を得るこ
とができる。また、電源投入後の初回のＺ相検出有無の
情報およびＺ相の位置情報を含んだＡ，Ｂ相の変化量を
得ることができる。また、エンコーダの１回転の分解能
に応じたＡ，Ｂ相の変化量を得ることができる。

【００１７】さらに、Ｚ相によるカウンタの初期化を行
うことでカウンタ誤動作時の補正を行うことができる。

【００１８】

【実施例】以下本発明の実施例について、図面を参照し
て説明する。図１は本発明の実施例におけるロータリー
エンコーダの構成図である。図１において１１は原信号
出力部、１２は方向弁別回路、１３は初期値検出回路、
１４はパルス数判別回路、１５はｎビットの第１のアッ
プダウンカウンタ、１６はｍビットの第２のアップダウ
ンカウンタ、１７はデータ送受信回路、１８は電源ＯＮ
／ＯＦＦ検出回路、１９は双方向性バスである。

【００１９】原信号出力部１１は従来のインクリメンタ
ルエンコーダと同様に図１１に示す発光素子９１、回転
スリット板９２、受光素子９３、波形整形回路９４より
構成され、出力信号の代表例としては図１２のようなイ
ンクリメンタル信号および３相励磁切替コミュテーショ
ン信号が出力される。

【００２０】図２は方向弁別回路１２の動作波形例であ
り、Ａ相がＢ相より進み位相のときはダウンパルスが出
力され、Ａ相がＢ相より遅れ位相のときはアップパルス
が出力される。このアップパルス、ダウンパルスは第１
のアップダウンカウンタ１５および第２のアップダウン
カウンタ１６に入力されパルスを計数しカウントデータ
が変化する。

【００２１】図３（ａ）は初期値検出回路の動作波形
図、図３（ｂ）はその回路図であり、Ａ，Ｂ相の信号
“Ｈ”，“Ｌ”の組合せにより２ビットの初期値Ｄ１，
Ｄ０が出力される。

【００２２】図４（ａ）は第１のアップダウンカウンタ
の動作波形図であり、ここでは１６ビットカウンタの動
作例を示す。このアップダウンカウンタは主電源ＯＮ／
ＯＦＦ検出回路１８の出力であるロード信号により、デ
ータプリロード動作とカウント動作が切り替えられるパ
ルスカウンタである。

【００２３】図４（ｂ）は第１のアップダウンカウンタ
の全体動作波形図であり、まず主電源がＯＮになると原
信号出力部１１よりＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ
３信号が出力される。例えば図４（ａ）のようにＡ相
“Ｈ”，Ｂ相“Ｈ”で主電源ＯＮした場合、初期値検出
回路１３によりＤ１＝１，Ｄ０＝１となり電源ＯＮ／Ｏ
ＦＦ検出回路１８からのロード信号により第１のアップ
ダウンカウンタ１５には“０００３”（１６進数）がロ
ードされる。次に軸がＣＷに回転すると方向弁別回路１
２からのダウンパルスをカウントし、前記アップダウン
カウンタのカウントデータは減少方向に変化する。この
ように第１のアップダウンカウンタ１５はカウンタのも
つビット幅の範囲、ここでは１６ビットの範囲で図４
（ｂ）のようにサイクリックな変化をする。

【００２４】図５はパルス数判別回路の構成図であり、
パルス数設定値より決まるエンコーダ分解能の下限値お
よび上限値を出力する演算回路３１、Ａ相，Ｂ相，Ｚ相
信号からセレクト信号、プリロード信号、プリロードフ
ラグを出力するロジック回路３２、前記セレクト信号で
前記下限値，上限値の一方を選択するセレクタ３３、第
２のアップダウンカウンタ１６のデータと前記下限値、
上限値との一致比較を行い上限値一致信号および下限値
一致信号を出力する比較回路３４から構成される。

【００２５】以下、上記構成について詳細な動作説明を
する。

【００２６】図６は本発明の一実施例であり、電源ＯＮ
後の初回の基準信号Ｚ相を検出し第２のアップダウンカ
ウンタに初期データをプリロードする説明図である。

【００２７】まず主電源がＯＮされ初回の基準信号Ｚ相
を検出するまではパルス数判別回路１４から出力される
プリロード信号は“Ｌ”を保持し、この間第２のアップ
ダウンカウンタ１６の動作はデータロード状態となる。

【００２８】次に軸がＣＷ方向に回転し、図６に示すよ
うなＡ，Ｂ，Ｚ相が原信号出力部１１より出力される
と、図５に示すロジック回路３２によりＡ，Ｂ，Ｚ相の
電圧レベルの組合せによりセレクト信号“Ｈ”または
“Ｌ”が出力され、この信号で演算回路３１から出力さ
れる上限値、下限値のいずれか一方をセレクタ３３でセ
レクトしプリロードデータとして出力する。

【００２９】例えば、パルス数設定値が６４ｐ／ｒの場
合、本発明ではパルスカウンタはＡ，Ｂ相を４逓倍して
カウントするため、１回転当りの分解能は６４×４で２
５６分解能となり、演算回路３１から下限値は“０”、
上限値は“２５５”が出力される。また、ロジック回路
３２ではＡ，Ｂ，Ｚ相の論理レベルの判定が行われ組合
せがＡ相＝“Ｈ”、Ｂ相＝“Ｌ”、Ｚ相＝“Ｈ”の場合
前記下限値の選択を、また、Ａ相＝“Ｈ”、Ｂ相＝
“Ｈ”、Ｚ相＝“Ｈ”の場合前記上限値を選択するよう
にセレクト信号が出力される。

【００３０】ここでＺ相の検出を行うと図６に示すよう
にプリロード信号が“Ｌ”から“Ｈ”に変化し、同時に
プリロードフラグも“Ｌ”から“Ｈ”に変化し、また、
第２のアップダウンカウンタ１６もロード動作からカウ
ント動作へ移行する。

【００３１】引き続き軸がＣＷ方向に回転すると方向弁
別回路１２よりダウンパルスが出力され前記カウンタは
減少方向に変化する。

【００３２】図７は図６における軸の回転動作をＣＣＷ
方向で示した図であり、初回のＺ相検出時のプリロード
データの出力やプリロード信号の変化は、前記図６と同
様であり、方向弁別回路１２からのアップパルスにより
第２のアップダウンカウンタ１６は増加方向に変化す
る。

【００３３】図８は第２のアップダウンカウンタのカウ
ント範囲をエンコーダの１回転当りの分解能以下で行う
実施例の説明図であり、前記カウンタの内容によりカウ
ンタのプリロード動作を行う。

【００３４】まず、電源をＯＮし軸がＣＣＷ方向に回転
し初回の基準信号Ｚ相を検出すると前述と同様にしてＸ
点以降前記カウンタはプリロード動作からカウント動作
に移行し、ここでは増加傾向のカウント動作を行う。

【００３５】ここで前記カウンタのデータは演算回路３
１からの上限値および下限値とそれぞれ一致比較が常に
行われ、一致の時“Ｈ”、不一致の時“Ｌ”が上限値一
致信号および下限値一致信号として図８のように出力さ
れる。

【００３６】さらに軸がＣＣＷに回転しＹ点になると上
限値一致信号が“Ｈ”かつ、さらに増加傾向の動作のた
めプリロード信号が発生し前記カウンタには下限値がロ
ードされる。

【００３７】一方、軸の回転がＣＷの場合は、下限値一
致信号が“Ｈ”かつ、さらに減少傾向の動作の時プリロ
ード信号が発生しカウンタには上限値がロードされる。

【００３８】図９は第２のアップダウンカウンタのカウ
ント範囲をエンコーダの１回転当りの分解能以下で行う
ための実施例の説明図であり、基準信号Ｚ相の検出によ
りカウンタのプリロード動作を行う。

【００３９】この場合、Ａ，Ｂ，Ｚ相はロジック回路３
２でＺ相が“Ｈ”のときのＢ相の変化エッジ検出が行わ
れ、回転方向に応じて立上りパルスもしくは立下りパル
スが図９のように出力される。同時に前述と同様にして
Ａ，Ｂ，Ｚ相のレベルの組合せによりプリロードデータ
として上限値もしくは下限値はセレクトされプリロード
信号により前記カウンタへデータロードされる。

【００４０】このようにして、Ｚ相を検出する毎にアッ
プダウンカウンタのデータをプリロードにより更新する
ことで、例えば電気ノイズ等の要因でカウントデータに
ずれが生じてもＺ相を検出することでずれをリセットす
ることができる。

【００４１】以上が本実施例における構成と動作説明で
ある。

【００４２】次に上記のエンコーダ内で検出した各種デ
ータの使用方法について説明する。エンコーダ内のデー
タは、データ送受信回路１７および双方向性バス１９を
介して上位機器、例えばサーボドライバ等とデータ通信
が行われ、エンコーダデータが必要なタイミングに応じ
てデータ要求信号がサーボドライバ側からエンコーダ側
へ送信され、エンコーダ側ではこの要求信号を受信する
と同時に前述のエンコーダ内のデータを保持しシリアル
データに変換した後、サーボドライバ側へデータを出力
する。

【００４３】上位機器であるサーボドライバ側ではエン
コーダからのデータを受信したのち、さらに上位機器で
あるＮＣ装置等に位置情報を出力するため受信したデー
タからＡ，Ｂ，Ｚ相信号への復元を行う。ここで非常に
重要なことはいかにして正確な位置でＺ相信号の復元を
行うかである。

【００４４】図１０は本発明の実施例における第１のア
ップダウンカウンタと第２のアップダウンカウンタ、お
よび前記サーボドライバ側とのデータ通信時のサンプリ
ングパルスの動作例を示した図であり、電源ＯＮ後、軸
はＣＣＷ方向に回転し第１のアップダウンカウンタは９
ビット幅の動作、すなわちカウント値は０から１ＦＦ
（１６進数）までの動作、第２のアップダウンカウンタ
はエンコーダの１回転当りの分解能が２５６としてカウ
ント値は０から０ＦＦ（１６進数）までの動作を示して
いる。

【００４５】また、図１０においてサンプリングパルス
間の前記カウンタの変化量として第１のアップダウンカ
ウンタでは変化量をそれぞれａ，ｂ，ｃで示し、また、
第２のアップダウンカウンタでは変化量をそれぞれａ
ａ，ｂｂ，ｃｃで示している。

【００４６】以下、エンコーダのデータ通信および上位
機器であるサーボドライバ側でのＡ，Ｂ，Ｚ相信号への
復元について説明する。

【００４７】図１０において、サンプリングパルスはデ
ータ通信にてエンコーダ内データをサーボドライバ側へ
出力する時のコントロール信号であり、このタイミング
により第１のアップダウンカウンタ１５、第２のアップ
ダウンカウンタ１６、原信号出力部１１からのＣＳ１，
ＣＳ２，ＣＳ３信号、および各種フラグ信号がデータ送
受信回路１７にて保持されシリアルデータに変換された
のちデータ出力される。

【００４８】まず、Ａ，Ｂ相の復元方法としては、サン
プリングポイントのｉ，ｊ，ｋ，ｌ点でのエンコーダ内
のデータをサーボドライバに出力する。サーボドライバ
側では受信したデータと１つ前の受信データとの差、つ
まり図１０でのａ，ｂ，ｃを算出し変化量に応じてＡ，
Ｂ相のパルスを出力する。

【００４９】次にＺ相の復元方法であるが第１のアップ
ダウンカウンタだけに着目しサンプリングパルス毎のカ
ウントデータの変化を見た場合、ｋ点ではＺ相の検出が
完了しているにもかかわらず変化量ｂの情報だけではＺ
相の正確な位置が判断できないので、Ｚ相の復元は不可
能である。そこで第２のアップダウンカウンタと併用し
てデータを着目すると、ｋ点のエンコーダ情報をサーボ
ドライバが受信した時点では変化量ｂと変化量ｂｂの情
報を有している。ここで変化量ｂと変化量ｂｂとの差を
算出し、ｋ点からｌ点の間で変化量ｂの量だけＡ，Ｂ相
を復元する内の前記差のポイントでＺ相の復元を行うこ
とでＡ，Ｂ，Ｚ相の位相関係を保ちつつ信号の復元が可
能となる。

【００５０】これ以降は、第２のアップダウンカウンタ
のみに着目すれば、このカウンタのデータは１回転内の
絶対位置に等しいので例えばカウントデータの下限値と
上限値をＺ相の位置と定義すればこのカウンタのみでＺ
相の情報を含めた判別が可能となり、Ａ，Ｂ，Ｚ相の復
元も容易となる。

【００５１】また、サーボドライバ側としてサンプリン
グパルス毎の第１のアップダウンカウンタの変化量と第
２のアップダウンカウンタの変化量を比較することによ
りカウンタの動作状況の判定やデータ通信におけるデー
タ化けに対するデータの信頼性向上を図ることができ
る。

【００５２】以上のようにデータプリロードが可能なア
ップダウンカウンタ２つとデータロード動作の組合せ、
およびエンコーダ分解能に応じたカウント動作を行いエ
ンコーダ内のデータをシリアルデータとして出力するこ
とにより、エンコーダから出力される信号線数を大幅に
削減すると同時に、エンコーダからのシリアルデータを
もとに信頼性の高いＡ，Ｂ，Ｚ相の復元が容易に実現で
きる。

【００５３】

【発明の効果】上記の実施例から明らかなように本発明
は、Ａ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３信号をシリア
ルデータとしてデータ伝送することにより、従来１４本
必要としていた信号線数を４本まで削減することがで
き、量産性の向上と信頼性の高いロータリーエンコーダ
を実現できる。

【００５４】また、双方向伝送により、サーボ制御に最
適なタイミングでエンコーダデータの要求およびデータ
出力が実現できる。

【００５５】さらに、２つのアップダウンカウンタおよ
びデータロードの組合せ動作により初回の基準信号Ｚ相
の検出有無、および基準信号Ｚ相からの正確な移動量の
検出を実現することができ、これらの情報をもとにＡ，
Ｂ，Ｚ信号の復元を容易にすることができる。

【図面の簡単な説明】

【図１】本発明の実施例のロータリーエンコーダの構成
図

【図２】本発明の実施例の方向弁別回路の動作波形説明
図

【図３】（ａ）本発明の実施例の初期値検出回路の動作
波形図 （ｂ）同動作回路説明図

【図４】（ａ）本発明の実施例の第１のアップダウンカ
ウンタの詳細動作説明図 （ｂ）同全体動作説明図

【図５】本発明の実施例のパルス数判別回路の構成図

【図６】本発明の実施例の第２のアップダウンカウンタ
の動作説明図

【図７】本発明の実施例の第２のアップダウンカウンタ
の動作説明図

【図８】本発明の実施例のパルス数判別回路の動作説明
図

【図９】本発明の実施例のパルス数判別回路の動作説明
図

【図１０】本発明の実施例の第１のアップダウンカウン
タおよび第２のアップダウンカウンタの動作説明図

【図１１】従来のロータリーエンコーダ構成図

【図１２】従来のロータリーエンコーダ動作波形図

【符号の説明】

１１ 原信号出力部 １２ 方向弁別回路 １３ 初期値検出回路 １４ パルス数判別回路 １５ 第１のアップダウンカウンタ １６ 第２のアップダウンカウンタ １７ データ送受信回路 １８ 電源ＯＮ／ＯＦＦ検出回路 １９ 双方向性バス ３１ 演算回路 ３２ ロジック回路 ３３ セレクタ ３４ 比較回路 ９１ 発光素子 ９２ 回転スリット板 ９３ 受光素子 ９４ 波形整形回路 ９５ 信号伝送回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 互いに９０度位相差を有するＡ，Ｂ２相
   のインクリメンタル信号と、１回転中の原点を示す基準
   信号Ｚ相と、３相ＡＣサーボモータの相励磁切替信号
   （コミュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相と
   を出力する原信号出力部と、エンコーダ主電源の投入状
   態を検出する電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相
   の位相によりカウントアップパルスおよびダウンパルス
   を出力する方向弁別回路と、カウントデータのプリロー
   ドができ前記方向弁別回路の出力パルスをカウントする
   第１のアップダウンカウンタおよび第２のアップダウン
   カウンタと、電源ＯＮ後のＡ，Ｂ２相のレベルにより前
   記第１のアップダウンカウンタにプリロードする初期デ
   ータを出力する初期値検出回路と、エンコーダの１回転
   当りの分解能を設定するパルス数設定値と前記Ａ，Ｂ相
   と基準信号Ｚ相と前記第２のアップダウンカウンタから
   のカウントデータより第２のアップダウンカウンタへ供
   給するプリロードデータとこのデータをロードするため
   のプリロード信号と初回の基準信号Ｚ相の検出有無を示
   すプリロードフラグを出力するパルス数判別回路と、外
   部からのデータ要求信号を受信し要求信号受信と同時に
   前記原信号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前
   記第１のアップダウンカウンタおよび第２のアップダウ
   ンカウンタからのデータとプリロードフラグを保持、か
   つシリアルデータに変換し出力するデータ送受信回路と
   を備えたロータリーエンコーダ。
2. 【請求項２】 電源ＯＮ／ＯＦＦ検出回路からの電源Ｏ
   Ｎ情報により、初期値検出回路からのデータを第１のア
   ップダウンカウンタにプリロードし、以後前記カウンタ
   が所有するビット幅の範囲で方向弁別回路から出力され
   るパルスのカウント動作を行う請求項１記載のロータリ
   ーエンコーダ。
3. 【請求項３】 電源ＯＮ後、初回の基準信号Ｚ相を検出
   するまではパルス数設定値で決まる初期データをプリロ
   ードデータとして出力すると同時にプリロード信号は
   “Ｌ”を保持して第２のアップダウンカウンタをロード
   動作とし、初回の基準信号Ｚ相を検出するとプリロード
   信号を“Ｈ”として第２のアップダウンカウンタをロー
   ド動作からカウント動作に切り替え、また、同時にプリ
   ロードフラグを出力するパルス数判別回路を備えた請求
   項１記載のロータリーエンコーダ。
4. 【請求項４】 第２のアップダウンカウンタのカウント
   範囲をエンコーダの１回転当りの分解能以下とするため
   に第２のアップダウンカウンタのカウントデータがパル
   ス数設定値より決まるエンコーダ分解能の下限値と一致
   し、かつＡ，Ｂ相の信号変化でカウントダウンを検出す
   ると前記パルス数設定値より決まる上限値をプリロード
   データとするとともにプリロード信号を一時“Ｌ”とし
   て第２のアップダウンカウンタにプリロードデータをロ
   ードし、また、前記カウントデータが前記上限値と一致
   し、かつＡ，Ｂ相の信号変化でカウントアップを検出す
   ると前記下限値をプリロードデータとするとともにプリ
   ロード信号を一時“Ｌ”として第２のアップダウンカウ
   ンタにプリロードデータをロードするパルス数判別回路
   を備えた請求項１または請求項３記載のロータリーエン
   コーダ。
5. 【請求項５】 第２のアップダウンカウンタのカウント
   範囲をエンコーダの１回転当りの分解能以下とするため
   に基準信号Ｚ相を検出し、かつＡ，Ｂ相の信号変化でカ
   ウントダウンを検出するとパルス数設定値より決まる上
   限値をプリロードデータとするとともにプリロード信号
   を一時“Ｌ”として第２のアップダウンカウンタにプリ
   ロードデータをロードし、また、基準信号Ｚ相を検出
   し、かつＡ，Ｂ相の信号変化でカウントアップを検出す
   るとパルス数設定値より決まる下限値をプリロードデー
   タとするとともにプリロード信号を一時“Ｌ”として第
   ２のアップダウンカウンタにプリロードデータをロード
   するパルス数判別回路を備えた請求項１または請求項３
   記載のロータリーエンコーダ。