JP2001110983A - 半導体装置および半導体チップ、ならびに半導体装置の製造方法 - Google Patents

半導体装置および半導体チップ、ならびに半導体装置の製造方法

Info

Publication number
JP2001110983A
JP2001110983A JP29272099A JP29272099A JP2001110983A JP 2001110983 A JP2001110983 A JP 2001110983A JP 29272099 A JP29272099 A JP 29272099A JP 29272099 A JP29272099 A JP 29272099A JP 2001110983 A JP2001110983 A JP 2001110983A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
solid
semiconductor chip
parent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29272099A
Other languages
English (en)
Inventor
Takashi Kibune
貴 木船
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29272099A priority Critical patent/JP2001110983A/ja
Publication of JP2001110983A publication Critical patent/JP2001110983A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】固体装置と半導体チップとを分離することな
く、固体装置に対する半導体チップの接合位置を検査で
きる半導体装置およびこのような半導体装置のための半
導体チップ、ならびに半導体装置の製造方法を提供する
こと。 【解決手段】親チップ１０および子チップ２０の表面に
は、それぞれ赤外線を反射する材料からなる接合位置検
査用マーク１２，２２が形成されている。 【効果】親チップ１０および子チップ２０の接合後に、
赤外線カメラ５０によって子チップ２０の裏面側から接
合位置検査用マーク１２，２２を撮像し、これにより得
られる接合位置検査用マーク１２，２２の赤外線像に基
づいて、親チップ１０に対する子チップ２０の接合位置
を検査することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
別の半導体チップや配線基板などの固体装置の表面にフ
ェースダウン状態で接合させた構造を有する半導体装置
およびこのような半導体装置に適用される半導体チッ
プ、ならびに半導体装置の製造方法に関する。
【０００２】
【従来の技術】たとえば、チップ・オン・チップ構造の
半導体装置では、親チップおよび子チップの表面にバン
プと呼ばれる金属電極部が形成されていて、子チップの
表面を親チップの表面に対向させたフェースダウン状態
で、子チップの表面に形成されているバンプを親チップ
の表面に形成されているバンプに結合させることによ
り、親チップおよび子チップ間の機械的および電気的な
接続が達成されるようになっている。
【０００３】そのため、このようなチップ・オン・チッ
プ構造の半導体装置では、親チップに対する子チップの
接合位置がずれていると、親チップのバンプと子チップ
のバンプとが上手く結合せず、親チップと子チップとの
接続不良を生じるおそれがある。そこで、従来から、チ
ップ・オン・チップ構造の半導体装置の製造工程におい
ては、親チップに対する子チップの接合位置の検査が行
われる。
【０００４】
【発明が解決しようとする課題】親チップに対する子チ
ップの接合位置は、たとえば、親チップのバンプと子チ
ップのバンプとの相対的な位置から判断できる。ところ
が、親チップおよび子チップの裏面からはバンプが見え
ないので、親チップに対する子チップの接合位置の検査
は、親チップおよび子チップに分離して行わなければな
らない。そのため、検査に用いられた製品は無駄になる
という問題があった。
【０００５】また、親チップと子チップとがきれいに剥
がれないために、親チップに対する子チップの接合位置
を正確に検査できない場合もあり、このような場合に
は、別の製品を検査のために新たに分解しなければなら
ない。さらには、すべての製品について、親チップに対
する子チップの接合位置を検査することはできないた
め、親チップと子チップとの接続不良を生じている製品
が市場に流出するおそれもある。
【０００６】そこで、この発明の目的は、固体装置と半
導体チップとを分離することなく、固体装置に対する半
導体チップの接合位置を検査できる半導体装置およびこ
のような半導体装置のための半導体チップ、ならびに半
導体装置の製造方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、固体装置
の表面に、活性表面を対向させたフェースダウン状態で
接合される半導体チップであって、上記活性表面に、赤
外線反射材料からなる接合位置検査用マークが配置され
ていることを特徴とする半導体チップである。また、請
求項２記載の発明は、請求項１記載の半導体チップを用
いた半導体装置であり、すなわち、固体装置の表面に、
半導体チップをその活性表面を対向させたフェースダウ
ン状態で接合した構造を有する半導体装置であって、上
記固体装置の表面および半導体チップの活性表面に、そ
れぞれ赤外線反射材料からなる接合位置検査用マークが
配置されていることを特徴とする半導体装置である。
【０００８】上記固体装置は、他の半導体チップであっ
てもよいし、たとえばリードフレームや配線基板などで
あってもよい。上記の構成によれば、半導体チップの活
性表面に赤外線反射材料からなる接合位置検査用マーク
が配置されているので、たとえば赤外線カメラを用いれ
ば、半導体チップの裏面（活性表面とは反対側の面）側
から接合位置検査用マークを撮像することができる。
【０００９】したがって、この半導体チップを、赤外線
反射材料からなる接合位置検査用マークが配置された固
体装置に接合した後に、たとえば、赤外線カメラによっ
て半導体チップの裏面（活性表面とは反対側の面）側か
ら接合位置検査用マークを撮像し、これにより得られる
接合位置検査用マークの赤外線像に基づいて、固体装置
に対する半導体チップの接合位置を検査することができ
る。これにより、固体装置と半導体チップとを分離する
ことなく、固体装置に対する半導体チップの接合位置を
検査できるので、固体装置と半導体チップとを接合して
得られるすべての製品に対して、固体装置と半導体チッ
プとの接合位置の検査を行うことができる。したがっ
て、固体装置および半導体チップの接続不良を有する製
品が市場に出ていくことを防止できる。また、接合位置
検査のために製品が無駄になることもない。
【００１０】なお、請求項３に記載したように、上記固
体装置の表面および半導体チップの活性表面の接合位置
検査用マークは、上記固体装置と上記半導体チップとが
正しく接合されたときに、互いに所定方向に所定量だけ
ずれて対向するようにそれぞれ配置されていることが好
ましく、この場合、接合位置検査用マーク同士が重なり
合わないので、固体装置に対する半導体チップの接合位
置をより良好に確認することができる。
【００１１】また、半導体チップや固体装置の配線が赤
外線反射材料で構成されている場合、上記接合位置検査
用マークは配線を避けた位置に形成されていることが好
ましい。こうすることにより、赤外線カメラで接合位置
検査用マークを撮像して接合位置検査を行う際に、接合
位置検査用マークと配線とを良好に識別することができ
る。請求項４記載の発明は、固体装置の表面に、半導体
チップをその活性表面を対向させたフェースダウン状態
で接合した構造を有する半導体装置を製造する方法であ
って、上記固体装置および半導体チップの接合前に、上
記固体装置の表面および半導体チップの活性表面に、そ
れぞれ赤外線反射材料からなる接合位置検査用マークを
配置する工程と、上記固体装置および半導体チップを接
合する工程と、上記固体装置および半導体チップの接合
後に、上記固体装置の表面および半導体チップの活性表
面にそれぞれ配置されている赤外線反射材料からなる接
合位置検査用マークの赤外線像を撮像する工程と、上記
接合位置検査用マークの赤外線像に基づいて、上記固体
装置に対する上記半導体チップの接合位置を検査する工
程とを含むことを特徴とする半導体装置の製造方法であ
る。
【００１２】この方法によれば、固体装置と半導体チッ
プとを接合して得られるすべての製品に対して、固体装
置と半導体チップとの接合位置の検査を行うことができ
る。したがって、固体装置および半導体チップの接続不
良を有する製品が市場に出ていくことを防止できる。ま
た、固体装置と半導体チップとを分離させずに接合位置
検査を行うことができるから、この接合位置検査のため
に製品が無駄になることもない。
【００１３】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
る。この半導体装置は、親チップ１０（固体装置）の表
面に、子チップ２０（半導体チップ）を、その表面を対
向させたフェースダウン状態で接合したチップ・オン・
チップ構造を有している。親チップ１０および子チップ
２０は、いずれも、たとえばシリコンチップからなり、
それぞれの表面には、トランジスタや抵抗、コンデンサ
などの機能素子および配線Ｗなどが形成されている。
【００１４】親チップ１０は、平面視における外形が子
チップ２０よりも若干大きく形成されている。親チップ
１０の最表面は、たとえば窒化膜などからなる保護膜で
覆われており、この保護膜上には、外部接続用の複数の
パッドＰが露出して配置されている。また、親チップ１
０の表面の内方の領域には、子チップ２０の接合領域が
設定されており、この接合領域には、たとえば金などの
耐酸化性を有する金属材料からなる複数のバンプ１１が
隆起して形成されている。
【００１５】一方、子チップ２０の最表面も、たとえば
窒化膜などからなる保護膜で覆われている。この保護膜
上には、親チップ１０のバンプ１１に対応する位置に、
たとえば金などの耐酸化性を有する金属材料からなる複
数のバンプ２１が形成されていて、これらのバンプ２１
をそれぞれ対応する親チップ１０のバンプ１１に結合さ
せることにより、子チップ２０が親チップ１０上に所定
間隔を保持した状態で支持されるとともに、親チップ１
０と子チップ２０との電気接続が達成されるようになっ
ている。
【００１６】さらに、親チップ１０および子チップ２０
の表面には、それぞれ接合位置検査用マーク１２，２２
が互いに対応する位置に形成されている。接合位置検査
用マーク１２，２２は、たとえば、それぞれ親チップ１
０および子チップ２０の配線Ｗを避けた位置に２個ずつ
設けられており、子チップ２０を親チップ１０に設定さ
れている接合位置に正しく接合させたときに、互いに対
応するマーク同士が一定方向に一定量だけずれるように
なっている。具体的には、接合位置検査用マーク２２が
接合位置検査用マーク１２に対してｘ方向に距離Ｄｘだ
けずれ、ｙ方向に距離Ｄｙだけずれるようになってい
る。
【００１７】また、接合位置検査用マーク１２，２２
は、いずれも、たとえばアルミニウムなどの赤外線を反
射する材料（赤外線反射材料）からなり、配線Ｗが赤外
線反射材料で形成されている場合には、この配線Ｗと同
じ材料で形成されることが好ましい。こうすれば、配線
Ｗと接合位置検査用マーク１２，２２とを同一の工程で
形成できる。さらに、接合位置検査用マーク１２，２２
は、異なる方向（好ましくは直交する方向）に延びた一
対の線分を含むマークであることが好ましく、図１に示
すような「＋」形（十字形）の他、「Ｌ」形（Ｌ字形）
や「Ｔ」形（Ｔ字形）などを採用することができる。ま
た、接合位置検査用マーク１２，２２がそれぞれ複数個
設けられている場合には、接合位置検査用マーク１２，
２２は「・」（点または丸印）であってもよい。
【００１８】図２は、親チップ１０および子チップ２０
の接合工程、およびこの接合工程後に行われる検査工程
について説明するための図解的な側面図である。親チッ
プ１０および子チップ２０の接合工程においては、ま
ず、図２(a)に示すように、位置調整台３０上に、親チ
ップ１０が表面を上に向けた状態にセットされるととも
に、吸着ハンド４０によって、子チップ２０が親チップ
１０の上方に搬送されてくる。位置調整台３０は、上面
にセットされた親チップ１０の位置を、ｘｙ方向（図２
における前後左右方向）およびθ方向（鉛直線まわりの
回転方向）に微調整できるように構成されている。吸着
ハンド４０は、先端面（下端面）に形成された吸着孔
（図示せず）で子チップ２０の裏面を吸着して保持でき
るものであり、この吸着ハンド４０によって搬送されて
くる子チップ２０は、位置調整台３０の上方で、その表
面を親チップ１０の表面に対向した状態にされる。
【００１９】この後、位置調整台３０と吸着ハンド４０
との相対位置に基づいて、位置調整台３０上の親チップ
１０と吸着ハンド４０に吸着保持された子チップ２０と
の位置合わせが行われる。そして、吸着ハンド４０が下
降されて、子チップ２０のバンプ２１が親チップ１０の
バンプ１１に突き合わされ、さらに子チップ２０が親チ
ップ１０に向けて押し付けられることにより、親チップ
１０および子チップ２０の接合が達成される。
【００２０】なお、子チップ２０を親チップ１０に近接
させる工程は、親チップ１０と子チップ２０との位置合
わせの後に行われてもよいが、この位置合わせと同時に
行われてもよい。こうして接合された親チップ１０およ
び子チップ２０は、親チップ１０に対する子チップ２０
の接合位置を検査するための検査ユニット（検査ライ
ン）に搬入される。この検査装置における検査工程で
は、図２(b)に示すように、たとえば子チップ２０の上
方から、赤外線カメラ５０によって親チップ１０および
子チップ２０が撮像される。
【００２１】親チップ１０および子チップ２０の基体を
なすシリコンチップは、赤外線を透過させる性質を有し
ている。一方、親チップ１０および子チップ２０の表面
に形成された接合位置検査用マーク１２，２２は、上記
したように、たとえばアルミニウムなどの赤外線反射材
料で構成されている。そのため、赤外線カメラ５０によ
り親チップ１０および子チップ２０を撮像すると、図３
に示すように、接合位置検査用マーク１２，２２の赤外
線像を得ることができる。
【００２２】こうして得られた接合位置検査用マーク１
２，２２の赤外線像を画像処理することにより、親チッ
プ１０に対する子チップ２０の接合位置が検査される。
すなわち、一方の接合位置検査用マーク１２とこれに対
応する接合位置検査用マーク２２とのｘ方向のずれ量Ｄ
ｘ１およびｙ方向のずれ量Ｄｙ１が計測されるととも
に、他方の接合位置検査用マーク１２とこれに対応する
接合位置検査用マーク２２とのｘ方向のずれ量Ｄｘ２お
よびｙ方向のずれ量Ｄｙ２が計測される。
【００２３】つづいて、この計測により得られたずれ量
Ｄｘ１，Ｄｘ２と、子チップ２０を親チップ１０上に正
しく接合したときの接合位置検査用マーク１２に対する
接合位置検査用マーク２２のｘ方向のずれ量（距離）Ｄ
ｘとの誤差ΔＤｘ１，ΔＤｘ２が求められる。また、計
測により得られたずれ量Ｄｙ１，Ｄｙ２と、子チップ２
０を親チップ１０上に正しく接合したときの接合位置検
査用マーク１２に対する接合位置検査用マーク２２のｙ
方向のずれ量（距離）Ｄｙとの誤差ΔＤｙ１，ΔＤｙ２
が求められる。そして、これらの誤差ΔＤｘ１，ΔＤｘ
２，ΔＤｙ１，ΔＤｙ２が、いずれも所定の許容誤差範
囲内（たとえば、±１０μｍ以内）であれば、この親チ
ップ１０と子チップ２０とは精度良く接合されていると
判断される。一方、誤差ΔＤｘ１，ΔＤｘ２，ΔＤｙ
１，ΔＤｙ２のいずれかが所定の許容誤差範囲を超えて
いれば、親チップ１０および子チップ２０の接続不良が
生じているおそれがあると判断され、この親チップ１０
および子チップ２０からなる半導体装置は不良品の可能
性があると判断される。
【００２４】なお、配線Ｗ（図１参照）が赤外線反射材
料で構成されている場合には、配線Ｗの赤外線像も撮像
されるが、接合位置検査用マーク１２，２２は配線Ｗを
避けた位置に配置されているので、配線Ｗの赤外線像が
撮像されることにより、親チップ１０および子チップ２
０の接合位置精度の検査を良好に行うことができないと
いったことはない。以上のようにこの実施形態によれ
ば、親チップ１０および子チップ２０の表面には、それ
ぞれ赤外線反射材料からなる接合位置検査用マーク１
２，２２が配置されているので、赤外線カメラ５０を用
いて、親チップ１０と子チップ２０とを分離することな
く、親チップ１０に対する子チップ２０の接合位置を良
好に検査することができる。
【００２５】これにより、親チップ１０と子チップ２０
とを接合して得られるすべての製品に対して、親チップ
１０に対して子チップ２０の接合位置の検査を行うこと
ができる。したがって、親チップ１０および子チップ２
０の接続不良を生じている不良品が市場に出ていくこと
を防止できる。また、接合位置検査のために製品が無駄
になることもない。なお、接合位置検査用マーク１２，
２２は、子チップ２０を親チップ１０に設定されている
接合位置に正しく接合させたときに、接合位置検査用マ
ーク１２と接合位置検査用マーク２２とが互いに重なり
合った状態で対向するような位置に配置されてもよい。
しかしながら、接合位置検査用マーク１２，２２は、こ
の実施形態のように、子チップ２０を親チップ１０に正
しく接合させたときに、接合位置検査用マーク２２が接
合位置検査用マーク１２に対してｘ方向に距離Ｄｘだけ
ずれ、ｙ方向に距離Ｄｙだけずれるような位置に配置さ
れていることが好ましく、この場合、赤外線カメラ５０
で撮像して得られる接合位置検査用マーク１２，２２の
赤外線像が重なり合わないので、親チップ１０に対する
子チップ２０の直交する２方向に関する接合位置をより
良好に確認することができる。
【００２６】また、この発明は、他の形態で実施するこ
とも可能である。たとえば、親チップ１０と子チップ２
０とを接合して得られた半導体装置は、検査ユニットに
搬入されて接合位置の検査が行われるとしたが、たとえ
ば、図２(a)に仮想線で示すように、位置調整台３０の
上方に赤外線カメラ５０が配置されて、親チップ１０お
よび子チップ２０の接合後、位置調整台３０上に親チッ
プ１０および子チップ２０が載っている状態で接合位置
検査が行われてもよい。
【００２７】さらに、親チップ１０および子チップ２０
は、いずれもシリコンからなるチップであるとしたが、
赤外線を透過させる性質を有する半導体材料からなるチ
ップであれば、たとえば、化合物半導体（たとえばガリ
ウム砒素半導体など）やゲルマニウム半導体からなる半
導体チップであってもよい。この場合に、親チップ１０
の半導体材料と子チップ２０の半導体材料は、同じでも
よいし異なっていてもよい。
【００２８】さらにまた、上述の実施形態では、チップ
・オン・チップ構造を取り上げたが、この発明は、半導
体チップの表面を配線基板に対向させて接合するフリッ
プ・チップ・ボンディング構造にも適用できる。その
他、特許請求の範囲に記載された事項の範囲内で、種々
の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の分解
斜視図である。
【図２】(a)親チップおよび子チップの接合工程、およ
び(b)この接合工程後に行われる検査工程について説明
するための図解的な側面図である。
【図３】赤外線カメラによって撮像された接合位置検査
用マークの赤外線像を示す図である。
【符号の説明】
１０ 親チップ １２ 接合位置検査用マーク ２０ 子チップ ２２ 接合位置検査用マーク Ｗ 配線

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】固体装置の表面に、活性表面を対向させた
    フェースダウン状態で接合される半導体チップであっ
    て、 上記活性表面に、赤外線反射材料からなる接合位置検査
    用マークが配置されていることを特徴とする半導体チッ
    プ。
  2. 【請求項２】固体装置の表面に、半導体チップをその活
    性表面を対向させたフェースダウン状態で接合した構造
    を有する半導体装置であって、 上記固体装置の表面および半導体チップの活性表面に、
    それぞれ赤外線反射材料からなる接合位置検査用マーク
    が配置されていることを特徴とする半導体装置。
  3. 【請求項３】上記固体装置の表面および半導体チップの
    活性表面の接合位置検査用マークは、上記固体装置と上
    記半導体チップとが正しく接合されたときに、互いに所
    定方向に所定量だけずれて対向するようにそれぞれ配置
    されていることを特徴とする請求項２記載の半導体装
    置。
  4. 【請求項４】固体装置の表面に、半導体チップをその活
    性表面を対向させたフェースダウン状態で接合した構造
    を有する半導体装置を製造する方法であって、 上記固体装置および半導体チップの接合前に、上記固体
    装置の表面および半導体チップの活性表面に、それぞれ
    赤外線反射材料からなる接合位置検査用マークを配置す
    る工程と、 上記固体装置および半導体チップを接合する工程と、 上記固体装置および半導体チップの接合後に、上記固体
    装置の表面および半導体チップの活性表面にそれぞれ配
    置されている赤外線反射材料からなる接合位置検査用マ
    ークの赤外線像を撮像する工程と、 上記接合位置検査用マークの赤外線像に基づいて、上記
    固体装置に対する上記半導体チップの接合位置を検査す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
JP29272099A 1999-10-14 1999-10-14 半導体装置および半導体チップ、ならびに半導体装置の製造方法 Pending JP2001110983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29272099A JP2001110983A (ja) 1999-10-14 1999-10-14 半導体装置および半導体チップ、ならびに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29272099A JP2001110983A (ja) 1999-10-14 1999-10-14 半導体装置および半導体チップ、ならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001110983A true JP2001110983A (ja) 2001-04-20

Family

ID=17785452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29272099A Pending JP2001110983A (ja) 1999-10-14 1999-10-14 半導体装置および半導体チップ、ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001110983A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067315A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
KR20200067248A (ko) * 2017-02-01 2020-06-12 가부시기가이샤 디스코 가공 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067315A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置
JP4687340B2 (ja) * 2005-09-02 2011-05-25 ソニー株式会社 半導体装置
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
KR20200067248A (ko) * 2017-02-01 2020-06-12 가부시기가이샤 디스코 가공 방법
KR102363110B1 (ko) 2017-02-01 2022-02-15 가부시기가이샤 디스코 가공 방법

Similar Documents

Publication Publication Date Title
TWI664693B (zh) 半導體裝置的製造方法以及封裝裝置
US7527990B2 (en) Solid state imaging device and producing method thereof
US20080182362A1 (en) Method for precision assembly of integrated circuit chip packages
US20200411393A1 (en) Chip-stacked semiconductor package and method of manufacturing same
US6440771B1 (en) Method for constructing a wafer interposer by using conductive columns
US8633441B2 (en) Die bonding process incorporating infrared vision system
JP2001217387A (ja) 半導体装置および半導体装置の製造方法
JP2001110983A (ja) 半導体装置および半導体チップ、ならびに半導体装置の製造方法
JPS6273639A (ja) 半導体チツプの装着方法
TWI750242B (zh) 包括反射光學元件的接合頭組件、相關接合機和相關方法
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP3422479B2 (ja) 半導体装置の製造方法
JP4687290B2 (ja) 半導体チップのボンディング装置及びボンディング方法
TWI543613B (zh) 影像感測模組
JPH09232407A (ja) ワーク搬送装置およびそれを用いた半導体製造装置
JPH0669286A (ja) ボンディング装置
JP4083533B2 (ja) 半導体装置の製造方法
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JPH04102339A (ja) 半導体素子及びその実装方法
JP4402810B2 (ja) 電子部品搭載機
JP2001176934A (ja) 半導体装置の製造方法
JPH04370945A (ja) フェースダウンボンディング方法及び装置
JPH1154562A (ja) 半導体パッケージ
JP3437467B2 (ja) 半導体装置の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527