JP2001102594A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2001102594A JP2001102594A JP27868999A JP27868999A JP2001102594A JP 2001102594 A JP2001102594 A JP 2001102594A JP 27868999 A JP27868999 A JP 27868999A JP 27868999 A JP27868999 A JP 27868999A JP 2001102594 A JP2001102594 A JP 2001102594A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- source
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶シリコン薄膜トランジスタを用いたア
クティブマトリクス型液晶表示装置において、多結晶シ
リコン薄膜トランジスタのリーク電流は大きい。リーク
電流が増大すると電圧保持特性が劣化し、画質の低下を
伴うため、問題となる。 【解決手段】 絶縁性基板上に形成されたチャネル領
域、ソース・ドレイン領域を構成する半導体層と、絶縁
層とゲート電極と前記半導体層に電気的に接触するソー
ス・ドレイン電極とを少なくとも有する半導体素子であ
って、前記半導体層のチャネル領域は多結晶半導体層で
形成されており、ソース・ドレイン領域は非晶質半導体
層で形成する。
クティブマトリクス型液晶表示装置において、多結晶シ
リコン薄膜トランジスタのリーク電流は大きい。リーク
電流が増大すると電圧保持特性が劣化し、画質の低下を
伴うため、問題となる。 【解決手段】 絶縁性基板上に形成されたチャネル領
域、ソース・ドレイン領域を構成する半導体層と、絶縁
層とゲート電極と前記半導体層に電気的に接触するソー
ス・ドレイン電極とを少なくとも有する半導体素子であ
って、前記半導体層のチャネル領域は多結晶半導体層で
形成されており、ソース・ドレイン領域は非晶質半導体
層で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置等に用いられる薄膜トランジスタに
代表される半導体素子及びその製造方法に関するもので
ある。
クス型液晶表示装置等に用いられる薄膜トランジスタに
代表される半導体素子及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】現在、非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）をスイッチング素子として用いた
アクティブマトリクス型液晶表示装置（ＡＭ−ＬＣＤ）
は、ラップトップパソコンやノートパソコン、更にはエ
ンジニアリングワークステーション用の大型・大容量フ
ルカラーディスプレイとして広く利用されている。
（ａ−Ｓｉ ＴＦＴ）をスイッチング素子として用いた
アクティブマトリクス型液晶表示装置（ＡＭ−ＬＣＤ）
は、ラップトップパソコンやノートパソコン、更にはエ
ンジニアリングワークステーション用の大型・大容量フ
ルカラーディスプレイとして広く利用されている。
【０００３】近年では、駆動回路を内蔵でき、高性能、
高精細化を図ることができる多結晶シリコン薄膜トラン
ジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）をスイッチング素子
として用いたＡＭ−ＬＣＤの研究開発が盛んに行われて
おり、特に中小型のＡＶ用、車載用液晶表示装置として
応用展開されている。
高精細化を図ることができる多結晶シリコン薄膜トラン
ジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）をスイッチング素子
として用いたＡＭ−ＬＣＤの研究開発が盛んに行われて
おり、特に中小型のＡＶ用、車載用液晶表示装置として
応用展開されている。
【０００４】以下、半導体素子の一例としてかかるｐｏ
ｌｙ−Ｓｉ ＴＦＴの一般的な構成について、図３を用
いて説明する。図３にｐｏｌｙ−Ｓｉ ＴＦＴの構成断
面図を示す。図３において、１は絶縁性基板、２はアン
ダーコート層、３は３ｃのチャネル領域、３ｓ、３ｄの
ソース・ドレイン領域を構成する半導体層であり、半導
体層３の全領域は、ｐｏｌｙ−Ｓｉで形成されている。
４はゲート絶縁層、５はゲート電極、６は層間絶縁層、
７ｓ、７ｄはそれぞれソース、ドレイン電極である。
ｌｙ−Ｓｉ ＴＦＴの一般的な構成について、図３を用
いて説明する。図３にｐｏｌｙ−Ｓｉ ＴＦＴの構成断
面図を示す。図３において、１は絶縁性基板、２はアン
ダーコート層、３は３ｃのチャネル領域、３ｓ、３ｄの
ソース・ドレイン領域を構成する半導体層であり、半導
体層３の全領域は、ｐｏｌｙ−Ｓｉで形成されている。
４はゲート絶縁層、５はゲート電極、６は層間絶縁層、
７ｓ、７ｄはそれぞれソース、ドレイン電極である。
【０００５】次に、図３に示したｐｏｌｙ−Ｓｉ ＴＦ
Ｔの製造方法を説明する。絶縁性基板１上にアンダーコ
ート層２を形成し、前記アンダーコート層２上に半導体
層３としてａ−Ｓｉを形成する。次に前記ａ−Ｓｉを結
晶化によってｐｏｌｙ−Ｓｉの改質層とした後、所定の
形状に島化する。この後、ゲート絶縁層４を形成し、前
記ゲート絶縁層４上にゲート電極５を選択形成する。前
記ゲート電極５をマスクとして用いて、前記半導体層３
にイオン注入方法によりドナーもしくはアクセプタとな
る不純物を添加することによって、ソース領域３ｓ及び
ドレイン領域３ｄを形成する。続いて層間絶縁層６を形
成した後、コンタクトホールを開口し、ソース電極７
ｓ、ドレイン電極７ｄを選択形成してＴＦＴを完成す
る。
Ｔの製造方法を説明する。絶縁性基板１上にアンダーコ
ート層２を形成し、前記アンダーコート層２上に半導体
層３としてａ−Ｓｉを形成する。次に前記ａ−Ｓｉを結
晶化によってｐｏｌｙ−Ｓｉの改質層とした後、所定の
形状に島化する。この後、ゲート絶縁層４を形成し、前
記ゲート絶縁層４上にゲート電極５を選択形成する。前
記ゲート電極５をマスクとして用いて、前記半導体層３
にイオン注入方法によりドナーもしくはアクセプタとな
る不純物を添加することによって、ソース領域３ｓ及び
ドレイン領域３ｄを形成する。続いて層間絶縁層６を形
成した後、コンタクトホールを開口し、ソース電極７
ｓ、ドレイン電極７ｄを選択形成してＴＦＴを完成す
る。
【０００６】
【発明が解決しようとする課題】図４にＴＦＴの電流−
電圧特性を示す。図４からわかるように、上記したよう
なｐｏｌｙ−Ｓｉ ＴＦＴはａ−Ｓｉ ＴＦＴに比べ
て、移動度は非常に高いが、リーク電流が大きいことが
課題である。特に画像表示部のｐｏｌｙ−Ｓｉ ＴＦＴ
に対しては、リーク電流が増大すると電圧保持特性が劣
化し、画質の低下を伴うため、極めて問題となる。
電圧特性を示す。図４からわかるように、上記したよう
なｐｏｌｙ−Ｓｉ ＴＦＴはａ−Ｓｉ ＴＦＴに比べ
て、移動度は非常に高いが、リーク電流が大きいことが
課題である。特に画像表示部のｐｏｌｙ−Ｓｉ ＴＦＴ
に対しては、リーク電流が増大すると電圧保持特性が劣
化し、画質の低下を伴うため、極めて問題となる。
【０００７】一方、ａ−Ｓｉ ＴＦＴはｐｏｌｙ−Ｓｉ
ＴＦＴに比べて、移動度は低いがリーク電流は小さ
い。これは、ａ−Ｓｉはｐｏｌｙ−Ｓｉに比べて、Ｓｉ
のダングリングボンドが水素イオンにターミネートされ
やすく、半導体層中の欠陥が低減されるためである。
ＴＦＴに比べて、移動度は低いがリーク電流は小さ
い。これは、ａ−Ｓｉはｐｏｌｙ−Ｓｉに比べて、Ｓｉ
のダングリングボンドが水素イオンにターミネートされ
やすく、半導体層中の欠陥が低減されるためである。
【０００８】ｐｏｌｙ−Ｓｉ ＴＦＴにおいても、ＬＤ
Ｄ構造を採用し、ドレイン端での電界を緩和することに
より、リーク電流が低減される。
Ｄ構造を採用し、ドレイン端での電界を緩和することに
より、リーク電流が低減される。
【０００９】これらのことから、リーク電流に対して、
半導体層のチャネル領域とドレイン領域の境界付近の欠
陥が大きく起因しているといえる。
半導体層のチャネル領域とドレイン領域の境界付近の欠
陥が大きく起因しているといえる。
【００１０】本発明はかかる点に鑑みてなされたもの
で、半導体層のチャネル領域とドレイン領域の境界付近
の欠陥を低減し、リーク電流を抑えることにより、高性
能な半導体素子及びその製造方法を提供することを目的
とする。
で、半導体層のチャネル領域とドレイン領域の境界付近
の欠陥を低減し、リーク電流を抑えることにより、高性
能な半導体素子及びその製造方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体素子及びその製造方法が、具体的に講
じた手段は以下の通りである。
に本発明の半導体素子及びその製造方法が、具体的に講
じた手段は以下の通りである。
【００１２】本発明の請求項１記載の半導体素子は、半
導体層のチャネル領域は多結晶半導体層で形成されてお
り、ソース・ドレイン領域は非晶質半導体層で形成され
ていることを特徴としたものである。本発明によれば、
非晶質半導体層は多結晶半導体層に比べて、活性化及び
水素化処理時に水素イオンにより半導体層中のダングリ
ングボンドがターミネートされやすく、チャネル領域と
ドレイン領域との境界付近の欠陥を低減することによ
り、高移動度を維持したまま、リーク電流を低減できる
といった効果を有する。
導体層のチャネル領域は多結晶半導体層で形成されてお
り、ソース・ドレイン領域は非晶質半導体層で形成され
ていることを特徴としたものである。本発明によれば、
非晶質半導体層は多結晶半導体層に比べて、活性化及び
水素化処理時に水素イオンにより半導体層中のダングリ
ングボンドがターミネートされやすく、チャネル領域と
ドレイン領域との境界付近の欠陥を低減することによ
り、高移動度を維持したまま、リーク電流を低減できる
といった効果を有する。
【００１３】本発明の請求項２記載の半導体素子は、半
導体層として最も一般的であるＳｉもしくはＳｉとＧｅ
の化合物を用いることによって、信頼性に富み、低コス
トの半導体素子が得られる。
導体層として最も一般的であるＳｉもしくはＳｉとＧｅ
の化合物を用いることによって、信頼性に富み、低コス
トの半導体素子が得られる。
【００１４】本発明の請求項３記載の半導体素子の製造
方法は、半導体層を形成する工程は、チャネル領域を多
結晶半導体層で形成する工程と、ソース・ドレイン領域
を非晶質半導体層を形成する工程とを含むことを特徴と
したものである。本発明によれば、非晶質半導体層は多
結晶半導体層に比べて、活性化及び水素化処理時に水素
イオンにより半導体層中のダングリングボンドがターミ
ネートされやすく、チャネル領域とドレイン領域との境
界付近の欠陥を低減することにより、高移動度を維持し
たまま、リーク電流を低減できるといった効果を有す
る。また、ソース・ドレイン領域を直接非晶質半導体層
で形成することから、イオン注入によるダメージも削減
できる。
方法は、半導体層を形成する工程は、チャネル領域を多
結晶半導体層で形成する工程と、ソース・ドレイン領域
を非晶質半導体層を形成する工程とを含むことを特徴と
したものである。本発明によれば、非晶質半導体層は多
結晶半導体層に比べて、活性化及び水素化処理時に水素
イオンにより半導体層中のダングリングボンドがターミ
ネートされやすく、チャネル領域とドレイン領域との境
界付近の欠陥を低減することにより、高移動度を維持し
たまま、リーク電流を低減できるといった効果を有す
る。また、ソース・ドレイン領域を直接非晶質半導体層
で形成することから、イオン注入によるダメージも削減
できる。
【００１５】本発明の請求項４記載の半導体素子の製造
方法は、半導体層として最も一般的であるＳｉもしくは
ＳｉとＧｅの化合物を用いることにより、信頼性に富
み、低コストの半導体素子が得られる。
方法は、半導体層として最も一般的であるＳｉもしくは
ＳｉとＧｅの化合物を用いることにより、信頼性に富
み、低コストの半導体素子が得られる。
【００１６】本発明の請求項５記載の半導体素子の製造
方法は、多結晶半導体層を形成する工程は、非晶質半導
体層にエネルギービームを照射して結晶化させるもしく
は熱処理して結晶化させることを特徴としたものであ
る。本発明によれば、非晶質半導体層を結晶粒が大き
く、結晶粒界の少ない良質な多結晶半導体層に改質する
ことができる。
方法は、多結晶半導体層を形成する工程は、非晶質半導
体層にエネルギービームを照射して結晶化させるもしく
は熱処理して結晶化させることを特徴としたものであ
る。本発明によれば、非晶質半導体層を結晶粒が大き
く、結晶粒界の少ない良質な多結晶半導体層に改質する
ことができる。
【００１７】本発明の請求項６記載の半導体素子の製造
方法は、エネルギービームとしてエシマレーザー光を含
むことにより、波長が短くレーザー光の吸収率が良いた
め、より効率的な結晶化が可能である。
方法は、エネルギービームとしてエシマレーザー光を含
むことにより、波長が短くレーザー光の吸収率が良いた
め、より効率的な結晶化が可能である。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態におけ
る半導体素子及びその製造方法について、図面を参照に
しながら説明する。
る半導体素子及びその製造方法について、図面を参照に
しながら説明する。
【００１９】（実施の形態１）図１は本発明の実施の形
態１における半導体素子の構成断面図である。図１にお
いて、１は絶縁性基板、２はアンダーコート層、３は３
ｃのチャネル領域、３ｓ、３ｄのソース・ドレイン領域
を構成する半導体層である。４はゲート絶縁層、５はゲ
ート電極、６は層間絶縁層、７ｓ、７ｄはそれぞれソー
ス、ドレイン電極を示している。
態１における半導体素子の構成断面図である。図１にお
いて、１は絶縁性基板、２はアンダーコート層、３は３
ｃのチャネル領域、３ｓ、３ｄのソース・ドレイン領域
を構成する半導体層である。４はゲート絶縁層、５はゲ
ート電極、６は層間絶縁層、７ｓ、７ｄはそれぞれソー
ス、ドレイン電極を示している。
【００２０】本実施の形態の特徴は、半導体層３の部分
であり、図１における半導体層３のチャネル領域３ｃは
多結晶シリコン薄膜で形成されており、ソース・ドレイ
ン領域３ｓ、３ｄは低抵抗な非晶質シリコン薄膜で形成
されている。
であり、図１における半導体層３のチャネル領域３ｃは
多結晶シリコン薄膜で形成されており、ソース・ドレイ
ン領域３ｓ、３ｄは低抵抗な非晶質シリコン薄膜で形成
されている。
【００２１】この構成によれば、図４のＴＦＴの電流−
電圧特性に示すように、ソース・ドレイン領域３ｓ、３
ｄを非晶質シリコン薄膜で形成することによって、活性
化及び水素化処理時に多くの水素イオンにシリコンのダ
ングリングボンドがターミネートされることによって、
欠陥を減少することができ、多結晶シリコン薄膜を用い
た時の課題であるリーク電流の増加を低減することがで
きる。一方、チャネル領域３ｃは多結晶シリコン薄膜で
形成されていることから、高移動度な特性は維持でき
る。
電圧特性に示すように、ソース・ドレイン領域３ｓ、３
ｄを非晶質シリコン薄膜で形成することによって、活性
化及び水素化処理時に多くの水素イオンにシリコンのダ
ングリングボンドがターミネートされることによって、
欠陥を減少することができ、多結晶シリコン薄膜を用い
た時の課題であるリーク電流の増加を低減することがで
きる。一方、チャネル領域３ｃは多結晶シリコン薄膜で
形成されていることから、高移動度な特性は維持でき
る。
【００２２】なお、本発明実施の形態１では、半導体層
としてＳｉを用いたが、他の材料としてＳｉとＧｅの化
合物であっても構わない。
としてＳｉを用いたが、他の材料としてＳｉとＧｅの化
合物であっても構わない。
【００２３】（実施の形態２）図２は本発明の実施の形
態２における半導体素子の製造工程断面図である。
態２における半導体素子の製造工程断面図である。
【００２４】まず、図２（ａ）に示すように、絶縁性基
板１上にＣＶＤ法にてアンダーコート層２としてＳｉＯ
2を形成し、前記アンダーコート層２上にＣＶＤ法にて
非晶質シリコン薄膜としてａ−Ｓｉを形成する。
板１上にＣＶＤ法にてアンダーコート層２としてＳｉＯ
2を形成し、前記アンダーコート層２上にＣＶＤ法にて
非晶質シリコン薄膜としてａ−Ｓｉを形成する。
【００２５】次に、図２（ｂ）に示すように、前記ａ−
Ｓｉにエキシマレーザーを照射してｐｏｌｙ−Ｓｉに改
質した後、フォトリソグラフィー及びエッチング技術に
より、チャネル領域の形状にパターニングする。
Ｓｉにエキシマレーザーを照射してｐｏｌｙ−Ｓｉに改
質した後、フォトリソグラフィー及びエッチング技術に
より、チャネル領域の形状にパターニングする。
【００２６】次に、図２（ｃ）に示すように、ＣＶＤ法
にて非晶質シリコン薄膜として低抵抗なｎ+ａ−Ｓｉを
形成した後、フォトリソグラフィー及びエッチング技術
によりソース・ドレイン領域の形状にパターニングし、
半導体層３部を形成する。
にて非晶質シリコン薄膜として低抵抗なｎ+ａ−Ｓｉを
形成した後、フォトリソグラフィー及びエッチング技術
によりソース・ドレイン領域の形状にパターニングし、
半導体層３部を形成する。
【００２７】その後、図２（ｄ）に示すように、ＣＶＤ
法にてゲート絶縁層４としてＳｉＯ 2を形成し、前記ゲ
ート絶縁層４上にスパッタリング法にて第１の電極であ
るゲート電極５を形成し、フォトリソグラフィー及びエ
ッチング技術により、ゲート電極５を所定の形状にパタ
ーニングする。続いてＣＶＤ法にて層間絶縁層６として
ＳｉＯ2を形成した後、コンタクトホールを開口し、ス
パッタリング法にて第２の電極であるソース・ドレイン
電極７としてＡｌ／Ｔｉを形成し、フォトリソグラフィ
ー及びエッチング技術により、ソース電極７ｓ、ドレイ
ン電極７ｄを所定の形状にパターニングする。最後に水
素化処理を行いＴＦＴを完成する。
法にてゲート絶縁層４としてＳｉＯ 2を形成し、前記ゲ
ート絶縁層４上にスパッタリング法にて第１の電極であ
るゲート電極５を形成し、フォトリソグラフィー及びエ
ッチング技術により、ゲート電極５を所定の形状にパタ
ーニングする。続いてＣＶＤ法にて層間絶縁層６として
ＳｉＯ2を形成した後、コンタクトホールを開口し、ス
パッタリング法にて第２の電極であるソース・ドレイン
電極７としてＡｌ／Ｔｉを形成し、フォトリソグラフィ
ー及びエッチング技術により、ソース電極７ｓ、ドレイ
ン電極７ｄを所定の形状にパターニングする。最後に水
素化処理を行いＴＦＴを完成する。
【００２８】その結果、高移動度で、リーク電流の小さ
い半導体素子を得ることができた。
い半導体素子を得ることができた。
【００２９】なお、本発明実施の形態２では、非晶質シ
リコン薄膜を多結晶シリコン薄膜に改質する方法とし
て、エキシマレーザーを照射する方法を用いたが、熱処
理によって行う方法であっても構わない。また、エネル
ギービームとしてエキシマレーザーを用いたが、他のエ
ネルギービーム、Ａｒレーザー、ＹＡＧレーザー等のレ
ーザー光、イオンビーム、電子ビーム等が使用できる。
リコン薄膜を多結晶シリコン薄膜に改質する方法とし
て、エキシマレーザーを照射する方法を用いたが、熱処
理によって行う方法であっても構わない。また、エネル
ギービームとしてエキシマレーザーを用いたが、他のエ
ネルギービーム、Ａｒレーザー、ＹＡＧレーザー等のレ
ーザー光、イオンビーム、電子ビーム等が使用できる。
【００３０】半導体層としてＳｉを用いたが、他の材料
としてＳｉとＧｅの化合物であっても構わない。
としてＳｉとＧｅの化合物であっても構わない。
【００３１】
【発明の効果】以上のように本発明によれば、半導体層
のチャネル領域は多結晶半導体層で形成し、ソース・ド
レイン領域は非晶質半導体層で形成することにより、リ
ーク電流を抑えることができ、高性能な半導体素子及び
その製造方法を得ることができる。
のチャネル領域は多結晶半導体層で形成し、ソース・ド
レイン領域は非晶質半導体層で形成することにより、リ
ーク電流を抑えることができ、高性能な半導体素子及び
その製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体素子の構
成断面図
成断面図
【図２】本発明の実施の形態２における半導体素子の製
造工程断面図
造工程断面図
【図３】一般的なｐｏｌｙ−Ｓｉ ＴＦＴの構成断面図
【図４】ＴＦＴの電流−電圧特性を示す図
１ 絶縁性基板 ２ アンダーコート層 ３ 半導体層 ４ ゲート絶縁膜 ５ 第１の電極（ゲート電極） ６ 層間絶縁膜 ７ 第２の電極（ソース・ドレイン電極）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F110 AA01 AA06 BB01 CC01 DD13 DD24 EE44 FF02 FF29 GG01 GG02 GG13 GG35 GG44 HK09 HK16 HK34 HL03 HL04 HL11 HL23 HM15 NN02 NN23 NN35 PP01 PP03 PP08 QQ21
Claims (6)
- 【請求項１】 絶縁性基板上に形成されたチャネル領
域、ソース・ドレイン領域を構成する半導体層と、絶縁
層とゲート電極と前記半導体層に電気的に接触するソー
ス・ドレイン電極とを少なくとも有する半導体素子であ
って、前記半導体層のチャネル領域は多結晶半導体層で
形成されており、ソース・ドレイン領域は非晶質半導体
層で形成されていることを特徴とする半導体素子。 - 【請求項２】 前記半導体層はＳｉもしくはＳｉとＧｅ
の化合物であることを特徴とする請求項１記載の半導体
素子。 - 【請求項３】 絶縁性基板上に半導体層を形成する工程
と、絶縁層を形成する工程と、前記絶縁層上に所定の形
状の第１の電極を形成する工程と、第２の電極を形成す
る工程とを少なくとも含む半導体素子の製造方法であっ
て、前記半導体層を形成する工程は、チャネル領域を多
結晶半導体層で形成する工程と、ソース・ドレイン領域
を非晶質半導体層で形成する工程とを含むことを特徴と
する半導体素子の製造方法。 - 【請求項４】 前記半導体層はＳｉもしくはＳｉとＧｅ
の化合物であることを特徴とする請求項３記載の半導体
素子の製造方法。 - 【請求項５】 多結晶半導体層を形成する工程は、非晶
質半導体層にエネルギービームを照射して結晶化させる
もしくは熱処理して結晶化させることを特徴とする請求
項３記載の半導体素子の製造方法。 - 【請求項６】 エネルギービームはエキシマレーザー光
を含むことを特徴とする請求項５記載の半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868999A JP2001102594A (ja) | 1999-09-30 | 1999-09-30 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27868999A JP2001102594A (ja) | 1999-09-30 | 1999-09-30 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102594A true JP2001102594A (ja) | 2001-04-13 |
Family
ID=17600815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27868999A Pending JP2001102594A (ja) | 1999-09-30 | 1999-09-30 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102594A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745828B2 (en) | 2007-01-11 | 2010-06-29 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
-
1999
- 1999-09-30 JP JP27868999A patent/JP2001102594A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745828B2 (en) | 2007-01-11 | 2010-06-29 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| JP2010098321A (ja) | 半導体装置 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JPH10125923A (ja) | 半導体素子及びその製造方法 | |
| JP2001102594A (ja) | 半導体素子及びその製造方法 | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2002353463A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
| JP2003023014A (ja) | 半導体装置 | |
| JP2586810B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH11345975A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0832069A (ja) | 薄膜半導体装置 | |
| JPH0846207A (ja) | 半導体装置の作製方法 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP3360057B2 (ja) | 半導体装置 | |
| JPH11340473A (ja) | 薄膜トランジスタの作製方法 |