JP2001100257A

JP2001100257A - 液晶素子

Info

Publication number: JP2001100257A
Application number: JP28090999A
Authority: JP
Inventors: Yasushi Asao; 恭史浅尾; Takeshi Togano; 剛司門叶
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-10-01
Filing date: 1999-10-01
Publication date: 2001-04-13
Also published as: US6636193B1; KR20010039965A; KR100473874B1

Abstract

(57)【要約】【課題】カイラルスメクチック液晶を用いアクティブ
マトリクス駆動によりアナログ階調表示を行う液晶素子
において、セル厚の変動によるＶ−Ｔ特性の変動を低減
し、高歩留まりで製造が可能な液晶素子を提供する。【解決手段】電圧無印加時に単安定状態を示し、電圧
印加時に印加電圧の極性に応じてα₁，α₂の角度でチル
トする液晶素子において、セル厚が大きくなるほど
α₁，α₂が大きくなるよう設計する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ、プロジェクションディスプレイ、プリンタ
等に用いられるライトバルブに使用される液晶素子に関
する。

【０００２】

【従来の技術】従来、薄膜トランジスタ（ＴＦＴ；Ｔｈ
ｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）等のアクティ
ブ素子を用いた表示素子として広範に用いられているネ
マチック液晶素子の代表的な液晶モードとして、例え
ば、Ｍ・シャット（Ｍ．Ｓｃｈａｄｔ）とＷ．ヘルフリ
ッヒ（Ｗ．Ｈｅｌｆｒｉｃｈ）著、ＡｐｐｌｉｅｄＰ
ｈｙｓｉｃｓＬｅｔｔｅｒｓ、第１８巻、第４号（１
９７１年２月１５日発行）第１２７頁〜１２８頁におい
て示された、ツイステッドネマチック（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モードが広く用いられている。

【０００３】一方、最近では、横方向電界を利用したイ
ンプレインスイッチング（Ｉｎ−ＰｌａｉｎＳｗｉｔ
ｃｈｉｎｇ）モードや垂直配向（ＶｅｒｔｉｃａｌＡ
ｌｉｇｎｍｅｎｔ）モードを用いた液晶ディスプレイが
発表されており、従来型の液晶ディスプレイの欠点であ
った視野角特性の改善がなされている。

【０００４】上記したように、ネマチック液晶を用いた
ＴＦＴ表示素子に用いるための液晶モードとしていくつ
かのモードが存在するが、そのいずれのモードの場合に
も、液晶の応答速度が数十ミリ秒以上と遅く、さらなる
応答速度の改善が要求されている。

【０００５】従来型のネマチック液晶素子の応答速度を
改善するものとして、近年、カイラルスメクチック相を
示す液晶を用いた液晶モードがいくつか提案されてい
る。例えば、「ショートピッチタイプの強誘電性液
晶」、「高分子安定型強誘電性液晶」、「無しきい値反
強誘電性液晶」などが提案されており、未だ実用化には
至っていないものの、いずれもサブミリ秒以下の高速応
答性が実現できるとの報告がなされている。

【０００６】一方、本発明者等もカイラルスメクチック
相を示す液晶を用いた液晶素子を提案している。例え
ば、当該提案においては、高温側より等方性液体相（Ｉ
ｓｏ．）−コレステリック相（Ｃｈ）−カイラルスメク
チックＣ相（ＳｍＣ^*）、或いは、Ｉｓｏ．−ＳｍＣ^*の
相転移系列を示す材料に着目し、仮想コーンのエッジよ
り内側の位置にて単安定化させるようにしている。そし
て、例えば、Ｃｈ−ＳｍＣ^*相転移の際、またはＩｓ
ｏ．−ＳｍＣ^*相転移の際に一対の基板間に正負いずれ
かのＤＣ電圧を印加する、などによって層方向を一方向
に均一化させ、これにより高速応答且つ階調制御が可能
であり、動画質に優れた高輝度の液晶素子が高い量産性
と共に実現しうる。

【０００７】こうした自発分極による反転スイッチング
を行う強誘電性液晶や反強誘電性液晶は、いずれもカイ
ラルスメクチック液晶相を示す液晶である。即ち、従来
ネマチック液晶が抱えていた応答速度に関する問題点を
解決できるという意味において、カイラルスメクチック
液晶を用いた表示素子の実現が期待されている。

【０００８】

【発明が解決しようとする課題】上記したように、高速
応答性能など次世代のディスプレイ等に階調表示能を有
するスメクチック液晶の利用が期待されているが、素子
設計の最適化、特に保持容量の最適設計に関する指針が
十分に示されていないのが現状である。

【０００９】こうした自発分極を有する液晶における保
持容量設計に関して、高頭は保持容量をできるだけ大き
く設計することが自発分極を有する液晶を適切に駆動す
る上で重要であると報告している（ＡＭＬＣＤ，９７，
ｐ．２９）。つまり、ＴＦＴを用いてアクティブマトリ
クス駆動する（ＴＦＴ駆動）際における、ゲートオン期
間内には液晶分子が反転しないものと仮定すると、ゲー
トオン期間に素子に供給された電荷が、ゲートオフ期間
に自発分極（Ｐｓ）の反転によって相殺される結果、素
子に残存する電荷量が減少するため電圧降下が生じる。
この自発分極反転による電圧降下量Ｖ_dは、概略以下の
式（１）で表される。

【００１０】Ｖ_d＝２×Ｐｓ’×Ｓ／（Ｃ_lc＋Ｃ_s）…（１）

【００１１】ここで、Ｐｓ’は実際に反転した自発分極
の大きさであり、所望の階調レベルに依存する量であ
る。例えば、５０％の階調レベルを表示した場合、素子
内の自発分極は全体の約５０％が反転したと仮定するこ
とができるため、前記Ｐｓ’は液晶材料固有の自発分極
値（Ｐｓ）の約半分となる。Ｓは液晶がスイッチングす
る領域の面積である。またＣ_lcは当該液晶層の容量であ
る。Ｃ_sは保持容量の大きさである。上記式（１）よ
り、Ｖ_dをできるだけ小さくするためには、できるだけ
保持容量を大きくする必要がある。

【００１２】しかしながら、本発明者等が先に提案した
素子において、保持容量として液晶容量に対して非常に
大きい値の素子を用いた時にＴＦＴ駆動した場合、液晶
層厚（セル厚）が若干変動しただけで電圧−透過率特性
（Ｖ−Ｔ特性）曲線が大きく変化してしまうという問題
点が発生した。

【００１３】本発明は、上記問題点に鑑みなされたもの
で、その課題とするところは、自発分極を有する液晶、
特に、先に示した特定の相転移系列を示し、液晶を単安
定化させた素子等の液晶モードにおいて、アクティブマ
トリクス駆動する場合に、セル厚が若干変動した場合に
もＶ−Ｔ特性の変動が小さく、よって、高い歩留まりで
製造することのできる液晶素子を提供することにある。

【００１４】

【課題を解決するための手段】本発明の液晶素子は、カ
イラルスメクチック液晶と、該液晶を狭持して対向配置
し、少なくとも一方の対向面に上記液晶を配向させるた
めの一軸配向処理が施された一対の基板と、画素毎に配
置したアクティブ素子と、該アクティブ素子を介して画
素毎に液晶に電圧を印加する電極と、を備え、アクティ
ブマトリクス駆動によりアナログ階調表示を行う液晶素
子であって、電圧無印加時には、上記液晶の平均分子軸
が単安定化された第一の状態を示し、第一の極性の電圧
印加時には、液晶の平均分子軸が印加電圧の大きさに応
じた角度で上記単安定化された位置から一方の側に角度
α₁だけチルトし、上記第一の極性とは逆極性である第
二の極性の電圧印加時には、液晶の平均分子軸が印加電
圧の大きさに応じた角度で上記単安定化された位置から
第一の極性の電圧印加時とは逆側に角度α₂だけチルト
し、液晶層厚ｄのみが異なる以外は当該液晶素子と同一
の素子構成及び液晶材料を用いた液晶素子との比較にお
いて、液晶層厚ｄが大きいほど、液晶層に印加される電
圧値の大きさを同一とした時α₁、α₂の少なくとも一方
が大きくなる傾向を示す、ことを特徴とする。

【００１５】特に、本発明は、アクティブ素子に保持容
量が接続されており、該保持容量の値Ｃ_s及び液晶容量
の値Ｃ_lcについて、Ｃ_s≦１．５×Ｃ_lcなる関係を満た
すこと、或いは、アクティブ素子に保持容量が接続され
ていないこと、を好ましい態様として含むものである。

【００１６】

【発明の実施の形態】本発明の液晶素子は、カイラルス
メクチック液晶と、該液晶を狭持して対向配置し、少な
くとも一方の対向面に上記液晶を配向させるための一軸
配向処理が施された一対の基板と、画素毎に配置したア
クティブ素子と、該アクティブ素子を介して画素毎に液
晶に電圧を印加する電極と、を備え、アクティブマトリ
クス駆動によりアナログ階調表示を行う液晶素子であ
る。さらに、本発明の液晶素子は電圧無印加時には、上
記液晶の平均分子軸が単安定化された第一の状態を示
し、第一の極性の電圧印加時には、液晶の平均分子軸が
印加電圧の大きさに応じた角度で上記単安定化された位
置から一方の側に角度α₁だけチルトし、上記第一の極
性とは逆極性である第二の極性の電圧印加時には、液晶
の平均分子軸が印加電圧の大きさに応じた角度で上記単
安定化された位置から第一の極性の電圧印加時とは逆側
に角度α₂だけチルトする液晶素子であり、且つ、液晶
層厚（セル厚）ｄのみが異なる以外は当該液晶素子と同
一の素子構成及び液晶材料を用いた液晶素子との比較に
おいて、セル厚ｄが大きいほど、液晶層に印加される電
圧値の大きさを同一とした時のα₁、α₂の少なくとも一
方が大きくなる傾向を示す液晶素子としたことにより、
アクティブマトリクス駆動において、セル厚が変動した
場合の素子特性のバラツキを低減させることができる。
また、この時保持容量と液晶容量との比を特定の値以下
に素子設計することにより、セル厚変動に対する特性の
バラツキをさらに抑えることが可能となり、高い生産性
を得ることが可能となる。

【００１７】本発明の液晶素子においては、各画素に保
持容量が接続されていてもいなくても良い。そして、保
持容量が接続されている場合には、その容量値が液晶容
量の１．５倍以下、或いは、３．０［ｎＦ］以下になる
ように保持容量設計を行うことが望ましい。

【００１８】本発明において用いる液晶素子において
は、好ましくは液晶がＩｓｏ．−Ｃｈ−ＳｍＣ^*、或い
は、Ｉｓｏ．−ＳｍＣ^*の相転移系列を示し、ＳｍＣ^*相
への転移の際に一対の基板間へ、正負いずれかのＤＣ電
圧を印加することで、二つの層のうち一方の層方向のみ
にそろえ、即ち、平均一軸配向処理軸とスメクチック層
法線方向のズレ方向が一定となるようにし、電圧無印加
の状態で液晶分子を仮想コーンエッジの内側に安定化さ
せ、そのメモリ性を消失させたＳｍＣ^*相の配向状態を
得ている。

【００１９】また、本発明においては、電圧無印加状態
において液晶分子の配向ベクトル（平均分子軸方向）が
基板に施した一軸配向処理方向と略平行方向、具体的に
は、液晶分子の配向ベクトルと一軸配向処理方向とのな
す角度が５°未満であることが好ましい。

【００２０】尚、このような液晶分子の配向ベクトルと
基板に施した一軸配向処理方向とが略平行である自発分
極反転型の液晶素子においては、電圧印加時には液晶分
子を一軸配向処理方向から大きくずらす方向にスイッチ
ングさせることになる。このような場合で且つバルクの
液晶層が一軸配向規制力の影響を強く受ける場合（一軸
配向規制力が大きい場合）には、セル厚が薄いほどバル
ク分子が一軸配向規制力の影響を大きく受け、逆にセル
厚が厚いほど、バルク分子が一軸配向規制力から受ける
影響が小さい。即ち、セル厚が薄い方がスイッチングし
づらく、厚い方がスイッチングし易い、スイッチング特
性が電界強度に比例する従来型のＳＳＦＬＣ（表面安定
化強誘電性液晶）素子とは逆の特性を有することにな
る。以下、当該特性を「セル厚依存性−１」と記す。

【００２１】尚、一軸配向規制力が十分に小さい場合に
は、従来型のＳＳＦＬＣ素子と同様にスイッチングが電
界強度に依存するようなセル厚依存性を有することにな
ると考えられる。

【００２２】一方、アクティブマトリクス駆動を考えた
場合、当該駆動を行う液晶素子においては、液晶容量と
保持容量の和が大きいほど電圧保持率は大きくなると言
う特性を有している。この時保持容量は基板設計の段階
において決定されるものであるため一定であるが、液晶
容量は素子のセル厚によって変動する。即ち、セル厚が
厚いほど液晶容量が小さくなり、薄いと液晶容量が大き
くなる。従って、セル厚が厚いほど電圧保持率が小さ
く、薄いほど電圧保持率が大きいという傾向にあるとい
える。つまり、アクティブマトリクス駆動の際には、セ
ル厚の薄い方が液晶層に大きな電圧が印加され、厚い方
が液晶層には小さい電圧しか印加されないことになる。
以下、当該特性を「セル厚依存性−２」と記す。

【００２３】尚、この時、アクティブマトリクス駆動に
おけるゲートオン期間内に液晶の応答が完了する場合、
つまり液晶の応答速度がゲートオン期間より速い場合、
電圧保持率に影響を及ぼすのは液晶層内のオーミックな
電流成分及び不純物イオンの移動に伴う電荷の移動のみ
であるため、液晶の純度が高い場合には「セル厚依存性
−２」はさほど大きなものにはならない。一方、液晶の
応答速度がゲートオン期間よりも遅い場合には、上記電
流成分に加え、液晶自身の持つ自発分極の反転に伴う分
極反転電流も電圧保持率に影響を及ぼす。つまり、「セ
ル厚依存性−２」は液晶の応答速度がゲートオン期間よ
りも遅い場合に、特に大きくなることになる。

【００２４】以上に述べた二つのセル厚依存性は互いに
相殺し合う関係にある。従って、基板界面の配向規制力
が大きい場合、その影響により「セル厚依存性−１」を
有する液晶素子をアクティブマトリクス駆動すること
は、製造プロセスにおける何らかの変動要因によってセ
ル厚がばらついた時に、得られる液晶素子特性のバラツ
キを小さくすることにつながるのである。尚、この時保
持容量の値が液晶容量の値に対して十分大きいと、液晶
容量の変動が素子全体の容量に影響を及ぼさなくなる。
つまり、「セル厚依存性−２」がほとんどなくなること
につながることから、保持容量の値はあまり大きくしな
い方がよい。具体的には、本発明者等の検討によると、
保持容量は液晶容量の１．５倍以下、或いは、数値的に
は３［ｎＦ］以下が望ましい。

【００２５】以下、図面を参照して本発明の液晶素子の
構成を具体的に説明する。

【００２６】図１は本発明の液晶素子の一実施形態の基
本構成を示す断面模式図である。図中、１１ａ，１１ｂ
は基板、１２ａ，１２ｂは電極、１３ａ，１３ｂは絶縁
層、１４ａ，１４ｂは配向制御層、１５は液晶層、１６
はスペーサーである。

【００２７】図１に示した液晶素子においては、ガラ
ス、プラスチック等透明性の高い材料からなる一対の基
板１１ａ，１１ｂの間に、液晶層１５、即ち本発明にお
いてはカイラルスメクチック相を呈する液晶を狭持して
なる。

【００２８】基板１１ａ，１１ｂには、それぞれ液晶層
１５に電圧を印加するためのＩｎ₂Ｏ₃、ＩＴＯ等の材料
からなる電極１２ａ，１２ｂが形成されている。電極１
２ａ，１２ｂは、後述するように一方の基板にドット状
の透明電極をマトリクス状に配置し、各透明電極にＴＦ
ＴやＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔ
ａｌ）等のアクティブ素子をスイッチング素子として接
続し、他方の基板の全面に形成された或いは所定パター
ンの対向電極を設け、アクティブマトリクス構造を構成
している。

【００２９】電極１２ａ，１２ｂ上には、必要に応じて
これらの間でのショートを防止する等の機能を持つＳｉ
Ｏ₂、ＴｉＯ₂、Ｔａ₂Ｏ₅等の材料からなる絶縁層１３
ａ，１３ｂがそれぞれ設けられる。

【００３０】さらに、絶縁層１３ａ，１３ｂ上には、液
晶層１５に接し、その配向状態を制御するべく機能する
配向制御層１４ａ，１４ｂが設けられている。かかる配
向制御層１４ａ、１４ｂは少なくとも一方に一軸配向処
理が施されている。かかる配向制御層１４ａ，１４ｂと
しては、例えば、ポリイミド、ポリイミドアミド、ポリ
アミド、ポリビニルアルコール等の有機材料を溶液塗工
した膜の表面にラビング処理したもの、或いはＳｉＯ等
の酸化物、窒化物を基板に対し斜め方向から所定の角度
で蒸着した無機材料の斜方蒸着膜を用いることができ
る。

【００３１】尚、配向制御層１４ａ、１４ｂについて
は、その材料の選択、処理（一軸配向処理等）の条件等
により、液晶層１５の分子のプレチルト角（液晶分子の
配向制御層界面付近で該配向制御層に対してなす角度）
が調整される。

【００３２】また、配向制御層１４ａ，１４ｂがいずれ
も一軸配向処理がなされた膜である場合、それぞれの層
の一軸配向処理方向（特にラビング方向）を、用いる液
晶材料に応じて平行、反平行、或いは４５°以下の範囲
で交差するように設定することができる。さらに、本発
明においては、「セル厚依存性−１」を発現させるため
にも十分な強度をもって一軸配向処理が施されることが
望ましい。

【００３３】基板１１ａ，１１ｂは、スペーサー１６を
介して対向配置している。かかるスペーサー１６は、基
板１１ａ，１１ｂ間の距離（セル厚）を決定するもので
あり、シリカビーズ等が用いられる。ここで決定される
セル厚については、液晶材料の違いによって最適範囲及
び上限値が異なるが、均一な一軸配向性、また電圧無印
加時に液晶分子の平均分子軸をほぼ配向処理軸の平均方
向の軸と実質的に同一にする配向状態を発現させるべ
く、０．３〜１０μｍの範囲に設定することが好まし
い。さらにこのセル厚の値は、所望のリタデーション値
となるよう、適宜調整し設定することが好ましい。ま
た、好ましくは、カイラルスメクチック液晶のバルク状
態でのらせんピッチがセル厚の２倍より長くなるように
設定する。

【００３４】スペーサー１６に加えて、基板１１ａ及び
１１ｂ間の接着性を向上させ、カイラルスメクチック相
を示す液晶の耐衝撃性を向上させるべく、エポキシ樹脂
等の樹脂材料等からなる接着粒子（不図示）を分散配置
することもできる。

【００３５】上記構造の液晶素子では、液晶層１５の材
料や素子構成、例えば配向制御層１４ａ，１４ｂの材料
や処理場検討を適宜設定することにより、電圧無印加時
には、上記液晶の平均分子軸が単安定化された第一の状
態を示し、第一の極性の電圧印加時には、液晶の平均分
子軸が印加電圧の大きさに応じた角度で上記単安定化さ
れた位置から一方の側に角度α₁だけチルトし、上記第
一の極性とは逆極性である第二の極性の電圧印加時に
は、液晶の平均分子軸が印加電圧の大きさに応じた角度
で上記単安定化された位置から第一の極性の電圧印加時
とは逆側に角度α ₂だけチルトするような特性を示すよ
うにする。この時、第一の極性の電圧印加による最大チ
ルト角β₁が、第二の極性の電圧印加による最大チルト
角β₂よりも大きいような特性を示すようにしても良
い。特に、後述する実質的な非ホールド型表示を行う上
では、β₁≧５×β₂が好ましい。

【００３６】本発明に用いられるカイラルスメクチック
液晶相を示す液晶としては、ビフェニル骨格やフェニル
シクロヘキサンエステル骨格、フェニルピリミジン骨格
等を有する炭化水素系液晶材料、ナフタレン系液晶材
料、ポリフッ素系液晶材料を適宜選択して調整した組成
物を用いる。

【００３７】本発明において用いられる液晶は、好まし
くはＩｓｏ．−Ｃｈ−ＳｍＣ^*、或いは、Ｉｓｏ．−Ｓ
ｍＣ^*の相転移系列を示す。当該相転移系列を示す液晶
組成物を構成する好ましい化合物の具体例を示す。

【００３８】

【化１】

【００３９】上記式中において、Ｒ₁，Ｒ₂：炭素原子数
が１〜２０である置換基を有していても良い直鎖または
分岐状のアルキル基、Ｘ₁，Ｘ₂：単結合、Ｏ、ＣＯＯ、
ＯＯＣ、Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄：ＨまたはＦ、ｎ：０また
は１、を表す。

【００４０】

【化２】

【００４１】上記式中において、Ｒ₁，Ｒ₂：炭素原子数
が１〜２０である置換基を有していても良い直鎖または
分岐状のアルキル基、Ｘ₁，Ｘ₂：単結合、Ｏ、ＣＯＯ、
ＯＯＣ、Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄：ＨまたはＦ、を表す。

【００４２】

【化３】

【００４３】上記式中において、Ｒ₁，Ｒ₂：炭素原子数
が１〜２０である置換基を有していても良い直鎖または
分岐状のアルキル基、Ｘ₁，Ｘ₂：単結合、Ｏ、ＣＯＯ、
ＯＯＣ、Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄：ＨまたはＦ、を表す。

【００４４】

【化４】

【００４５】上記式中において、Ｒ₁，Ｒ₂：炭素原子数
が１〜２０である置換基を有していても良い直鎖または
分岐状のアルキル基、Ｘ₁，Ｘ₂：単結合、Ｏ、ＣＯＯ、
ＯＯＣ、Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄：ＨまたはＦ、を表す。

【００４６】本発明の液晶素子は、セルにこれら液晶組
成物を等方相温度或いはコレステリック相における温度
にて注入することによって得ることができる。

【００４７】当該液晶素子では、基板１１ａ，１１ｂの
一方に、少なくともＲ（赤）、Ｇ（緑）、Ｂ（青）のカ
ラーフィルタを設けてカラー液晶素子とすることもでき
る。

【００４８】尚、本発明の液晶素子は、基板１１ａ、１
１ｂ及び電極１２ａ、１２ｂを透明な素材で形成した透
過型の場合には、一対の偏光板（不図示）間に狭持し、
一方の基板側から外部光源による光を入射し、液晶層に
より変調して他方に出射し、表示を行う。また、反射型
の場合には、基板１１ａと電極１２ａ、或いは基板１１
ｂと電極１２ｂのいずれかを透明とし、他方の側に反射
板を設けるか或いは基板もしくは電極を反射性の部材で
形成し、透明側に偏光板を設け、入射光及び反射光を変
調し、入射側と同じ側に光を出射する。

【００４９】本発明の液晶素子において、後述の実質的
な非ホールド型表示を行う上では、第一の極性の電圧印
加時における当該液晶素子の透過率（透過型の場合）或
いは反射率（反射型の場合）をＴ₁、第二の極性の電圧
印加時における当該液晶素子の透過率または反射率をＴ
₂とした時、Ｔ₁≧５×Ｔ₂であることが望ましい。

【００５０】本発明においては、上記基本構成に加え
て、画素毎にアクティブ素子を備え、アクティブマトリ
クス駆動によりアナログ階調表示を行う。図２〜４を参
照して、本発明においてアクティブマトリクス駆動を行
うための構成について説明する。

【００５１】図２は、アクティブ素子としてＴＦＴを用
いた本発明の液晶素子の一実施形態のアクティブマトリ
クス基板に駆動回路を接続した構成を模式的に示した平
面図である。

【００５２】図２に示す構成では、液晶素子の相当する
パネル部２０において、駆動手段である走査信号ドライ
バ２１に接続された走査信号線に相当する図面上水平方
向のゲート線Ｇ₁、Ｇ₂…と、駆動手段である情報信号ド
ライバ２２に接続された上方信号線に相当する図面上縦
方向のソース線Ｓ₁、Ｓ₂…が互いに絶縁された状態で直
交するように設けられており、その各交点の画素に対応
してスイッチング素子に相当するＴＦＴ２４及び画素電
極２５が設けられている（図２では簡略化のため５×５
画素の領域のみを示す）。尚、スイッチング素子として
は、ＴＦＴの他、ＭＩＭ素子を用いることもできる。

【００５３】ゲート線Ｇ₁、Ｇ₂…は、ＴＦＴ２４のゲー
ト電極（図示せず）に接続され、ソース線Ｓ₁、Ｓ₂…は
ＴＦＴ２４のソース電極（図示せず）に接続され、画素
電極２５はＴＦＴ２４のドレイン電極（図示せず）に接
続されている。かかる構成において、走査信号ドライバ
２１によりゲート線Ｇ₁、Ｇ₂…が例えば線順次に走査選
択されてゲート電圧が供給され、このゲート線の走査選
択に同期して情報信号ドライバ２２から、各画素に書き
込む情報に応じた情報信号電圧がソース線Ｓ₁、Ｓ₂…に
供給され、ＴＦＴ２４を介して各画素電極に印加され
る。

【００５４】図３は、図２に示したパネル構成における
各画素部分の断面構造の一例を模式的に示す図である。
図３中、３０はアクティブマトリクス基板、３１は基
板、３２はゲート電極、３３はゲート絶縁膜、３４はａ
−Ｓｉ層、３５及び３６はｎ⁺ａ−Ｓｉ層、３７はソー
ス電極、３８はドレイン電極、３９はチャネル保護膜、
４０は保持容量電極、４１は液晶容量、４２は保持容
量、５０は対向基板、５１は透明基板、５２は共通電
極、５３ａ，５３ｂは配向制御層、５９は液晶層であ
る。また、図２と同じ部材には同じ符号を付した。

【００５５】図３に示す構成では、ＴＦＴ２４と画素電
極２５を備えたアクティブマトリクス基板３０と共通電
極４２を備えた対向基板５０間に、カイラルスメクチッ
ク相を示す液晶層５９が狭持され、液晶容量（Ｃ_lc）４
１が構成されている。

【００５６】アクティブマトリクス基板３０について
は、ＴＦＴ２４としてアモルファス（ａ−）ＳｉＴＦＴ
を用いた例が示されている。ＴＦＴ２４はガラス等から
なる基板３１上に形成され、図２に示すゲート線Ｇ₁、
Ｇ₂…に接続したゲート電極３２上に窒化シリコン（Ｓ
ｉＮ_x）等の材料からなる絶縁膜（ゲート絶縁膜）３３
を介してａ−Ｓｉ層３４が設けられており、該ａ−Ｓｉ
層３４上にそれぞれｎ⁺ａ−Ｓｉ層３５，３６を介して
ソース電極３７、ドレイン電極３８が互いに離間して設
けられている。ソース電極３７は図２に示すソース線Ｓ
₁、Ｓ₂…に接続され、ドレイン電極３８はＩＴＯ膜等の
透明導電膜からなる画素電極２５に接続されている。ま
た、ＴＦＴ２４におけるａ−Ｓｉ層３４上をチャネル保
護膜３９が被覆している。このＴＦＴ２４は、該当する
ゲート線が走査選択された期間においてゲート電極３２
にゲートパルスが印加されオン状態となる。

【００５７】さらに、アクティブマトリクス基板３０に
おいては、画素電極２５と、該電極の基板３１側に設け
られた保持容量電極４０により絶縁膜３３（ゲート電極
３２上の絶縁膜３３と連続的に設けられた膜）を狭持し
た構造により保持容量（Ｃ_s）４２が液晶層５９と並列
の形で設けられていてもよい。保持容量電極４０はその
面積が大きい場合、開口率が低下するため、ＩＴＯ膜等
の透明導電膜により形成されていても良い。

【００５８】アクティブマトリクス基板３０のＴＦＴ２
４及び画素電極２５上には液晶の配向状態を制御するた
めの配向制御層５３ａが設けられている。また、対向基
板５０には、透明基板５１上に、全面同様の厚みで共通
電極５２及び配向制御層５３ｂが形成されている。配向
制御層５３ａ，５３ｂは先に説明した図１の配向制御層
１４ａ，１４ｂに相当する。

【００５９】上記液晶素子は、図１で説明したと同様
に、一対の偏光板間に狭持した透過型、或いは、対向基
板側にのみ偏光板を配置した反射型のいずれも構成する
ことができる。

【００６０】また、ａ−Ｓｉ層３４の代わりに、多結晶
Ｓｉ（ｐ−Ｓｉ）層を用いてＴＦＴ２４を構成すること
もできる。

【００６１】図３に示したパネルの画素部分の等価回路
を図４に示す。図中、６０は液晶の自発分極であり、図
３と同じ部材には同じ符号を付した。

【００６２】図４及び図５を参照して、本発明の液晶素
子のアクティブマトリクス駆動について述べる。本発明
の液晶素子のアクティブマトリクス駆動においては、好
ましくは、一画素においてある情報を表示するための期
間（１フレーム）を複数のフィールド（例えば図５に示
す１Ｆ及び２Ｆ）に分割し、フィールド毎に極性を反転
しながら、これら２フィールドにおいて平均的に所定の
情報に応じた出射光量を得る。本発明の液晶素子におい
て、一方の極性の電圧印加時のチルト角と他方の極性の
電圧印加時のチルト角が異なり、フィールド毎に極性を
反転させた場合には、絶対値が同じ電圧を印加しても、
フィールドによって出射光量が異なる。先に説明したよ
うに、第一の極性の電圧印加時における当該液晶素子の
透過率或いは反射率をＴ₁、第二の極性の電圧印加時に
おける当該液晶素子の透過率または反射率をＴ₂とした
時、Ｔ₁とＴ₂の差が大きく、好ましくはＴ₁≧５×Ｔ₂で
ある場合には、Ｔ₂が表示されるフィールドを実質的な
非表示（黒表示）と見なして、実質的な非ホールド表示
を行うことができ、動画像画質を向上させることが可能
となる。図５はこの実質的な非ホールド表示を行うため
の駆動波形の一例である。以下に詳細に説明する。尚、
図５においては便宜上透過型の液晶素子の駆動を例に挙
げて説明する。

【００６３】図５（ａ）は、一画素に着目した際に、当
該画素に接続する走査信号線となる一ゲート線に印加さ
れる電圧を示す。図２〜図４の構造の液晶素子では、各
フィールド毎にゲート線Ｇ₁、Ｇ₂…が例えば線順次で選
択され、一ゲート線には選択期間Ｔ_onにおいて所定のゲ
ート電圧Ｖ_gが印加され、ゲート電極３２に電圧Ｖ_gが加
わりＴＦＴ２４がオン状態となる。他のゲート線が選択
されている期間に相当する非選択期間Ｔ_offにはゲート
電極３２に電圧が加わらず、ＴＦＴ２４は高抵抗状態
（オフ状態）となり、Ｔ_off毎に所定の同一のゲート線
が選択されてゲート電極３２にゲート電圧Ｖ_gが印加さ
れる。

【００６４】図５（ｂ）は、当該画素の情報信号線（ソ
ース線）に印加される電圧Ｖ_sを示す。図５（ａ）で示
すように、各フィールドで選択期間Ｔ_onでゲート電極３
２にゲート電圧が印加された際、これに同期して当該画
素に接続する情報信号線となるソース線Ｓ₁、Ｓ₂…から
ソース電極３７に、所定のソース電圧（情報信号電圧）
Ｖ_s（基準電位を共通電極５２の電位Ｖ_cとする）が印加
される。

【００６５】ここで、１フレームを構成する第一のフィ
ールド（１Ｆ）では、当該画素に書き込まれる情報、例
えば用いる液晶に応じた電圧−透過率特性を基に当該画
素で得ようとする光学状態（透過光量）に応じたレベル
Ｖ_xの正極性のソース電圧（情報信号電圧）（基準電位
を共通電極５２の電位Ｖ_cとする）が印加される。この
時、ＴＦＴ２４がオン状態であるため、上記ソース電極
３７に印加される電圧Ｖ_xがドレイン電極３８を介して
画素電極２５に印加され、液晶容量（Ｃ_lc）４１及び保
持容量（Ｃ_s）４２に充電がなされ、画素電極２５の電
位が情報信号電圧Ｖ_xになる。続いて、当該画素の属す
るゲート線の非選択期間Ｔ_offにおいてはＴＦＴ２４は
高抵抗（オフ状態）となるため、この非選択期間には、
液晶容量（Ｃ_lc）４１及び保持容量（Ｃ_s）４２では選
択期間Ｔ_onで充電された電荷が蓄積された状態を維持
し、電圧Ｖ_xが保持される。そして、当該画素における
液晶層５９に第一フィールド（１Ｆ）の期間を通して電
圧Ｖ_xが印加され、当該画素の液晶部分ではこの電圧値
に応じた光学状態（透過率）が得られる。この時自発分
極の反転が生じる場合には、充電された電荷が一部相殺
されるためＶ_xを保持できなくなる。この自発分極の反
転による電圧降下Ｖ_dは、前述した通り、以下の式で表
すことができる。

【００６６】Ｖ_d＝２×Ｐｓ’×Ｓ／（Ｃ_lc＋Ｃ_s）…（１）

【００６７】次に、第二のフィールド（２Ｆ）の選択期
間Ｔ_onでは、第一のフィールド（１Ｆ）で印加した電圧
値とは極性が逆で絶対値が同じソース電圧（−Ｖ_x）が
ソース電極３７に印加される。この時、ＴＦＴ２４がオ
ン状態であり、画素電極２５に電圧−Ｖ_xが印加され
て、液晶容量（Ｃ_lc）４１及び保持容量（Ｃ_s）４２に
充電がなされ、画素電極２５の電位が情報信号電圧−Ｖ
ｘになる。続いて、非選択期間Ｔ_offにおいてＴＦＴ２
４は高抵抗（オフ状態）となるため、この非選択期間に
は、液晶容量（Ｃ_lc）４１及び保持容量（Ｃ_s）４２で
は選択期間Ｔ_onで充電された電荷が蓄積された状態を維
持し、電圧−Ｖ_xが保持される。そして、当該画素にお
ける液晶層５９に第二のフィールド（２Ｆ）を通して電
圧−Ｖ_xが印加され、当該画素ではこの電圧値に応じた
光学状態（透過光量）が得られる。この時も同様に自発
分極の反転が生じる場合には、充電された電荷が一部相
殺されるため−Ｖ_xを保持できなくなる。この自発分極
の反転による電圧降下Ｖ_dは先に示した式（１）で示さ
れる通りである。

【００６８】図５（ｃ）は、上述したような当該画素の
液晶容量４１及び保持容量４２に実際に保持され、液晶
層５９に印加される電圧値Ｖ_pixを、図５（ｄ）は当該
画素での液晶の実際の光学応答（透過光量）を模式的に
示す。（ｃ）に示すように、２フィールド１Ｆ及び２Ｆ
を通じて印加電圧は互いに極性が反転しただけの同一レ
ベル（絶対値）（Ｖ_x−Ｖ_d）である。一方、（ｄ）に示
すように第一フィールド（１Ｆ）では、（Ｖ_x−Ｖ_d）に
応じた階調表示状態（透過光量）が得られる。続く第二
フィールド（２Ｆ）では、−（Ｖ_x−Ｖ_d）に応じた階調
表示状態が得られるが、実際にはわずかな透過光量の変
化しか得られず、透過光量はＴ_xより小さく、０レベル
に近いＴ_yとなる。

【００６９】以上述べたように、液晶層にはソース電極
から供給される電圧からＶ_dだけ減ぜられた電圧値が印
加される。尚、この時Ｖ_dは（１）式から「セル厚依存
性−２」を示すことがわかる。また、このセル厚依存性
の程度はＣ_sを適宜調整することによって変化させるこ
とができる。

【００７０】上述したようなアクティブマトリクス駆動
により、本発明の液晶素子において良好な高速応答性に
基づいた階調表示が可能となると同時に、一画素である
レベルの階調表示を、高い透過光量を得る第一フィール
ドと低い透過光量を得る第二フィールドに分割して連続
的に行うため、時間開口率が５０％以下となり、人間の
目に感じる動画高速応答特性も良好になる。また、第二
フィールドにおいては液晶分子の若干のスイッチング動
作により完全に透過光量が０にはならないので、フレー
ム期間全体での人間の目に感じる輝度は確保される。

【００７１】さらに、第一及び第二フィールドで絶対値
が同じ電圧が極性反転して液晶層５９に印加されるた
め、液晶層５９に実際に印加される電圧が交流化され、
液晶の劣化が防止される。

【００７２】上記のアクティブマトリクス駆動では、２
フィールドからなる１フレーム全体では、Ｔ_xとＴ_yを平
均した透過光量が得られる。このため、情報信号電圧Ｖ
_sについては、実際に当該フレームで当該画素で得よう
とする画像情報（階調情報）に応じて、所定のレベルだ
け大きな透過光量を得ることのできる電圧値を選択して
印加することで、第一フィールド（１Ｆ）において、所
望の階調状態より高いレベルの透過光量で階調状態を表
示することも好ましい。

【００７３】

【実施例】（実施例１）〔液晶セルの作製〕透明電極として厚さ７０ｎｍのＩＴ
Ｏ膜を形成した厚さ１．１ｍｍの一対のガラス基板を用
意した。該基板の透明電極上に、下記の繰り返し単位を
有するポリイミド前駆体をスピンコート法により塗布
し、その後、８０℃で５分間の前乾燥を行った後、２０
０℃で１時間加熱焼成を施し、膜厚５０ｎｍのポリイミ
ド被膜を得た。

【００７４】

【化５】

【００７５】続いて、当該基板上のポリイミド膜に対し
て一軸配向処理としてナイロン布によるラビング処理を
施した。ラビング処理の条件は、直径が１０ｃｍのロー
ルにナイロン（帝人社製「ＮＦ−７７」）を貼り合わせ
たラビングロールを用い、押し込み量０．３ｍｍ、送り
速度５ｃｍ／ｓ、回転数１０００ｒｐｍ、送り回数８回
とした。

【００７６】続いて、一方の基板上にスペーサーとして
シリカビーズを散布し、各基板のラビング処理方向が互
いに平行（パラレル）となるように対向させ、均一なセ
ル厚の空セルを得た。この時、異なる平均粒径のシリカ
ビーズを用いることにより、セル厚として１．０μｍ、
１．２μｍ、１．４μｍ、１．６μｍの４種のセルを作
製し、セルＡ〜Ｄとした。また、上下基板が重なり合っ
た部分の面積（実際に液晶層に電圧が印加される部分の
面積）は１ｃｍ²であった。このセルのプレチルト角を
クリスタルローテーション法で測定したところ、２．０
°であった。

【００７７】〔液晶組成物の調整〕下記液晶性化合物を
混合して液晶組成物ＬＣ−１を調整した。構造式に併記
した数値は混合の際の重量比率である。

【００７８】

【化６】

【００７９】上記液晶組成物ＬＣ−１の物性パラメータ
を以下に示す。

【００８０】

【化７】自発分極（３０℃）：Ｐｓ＝１．２ｎＣ／ｃｍ² （１／２）コーン角（３０℃）：Θ＝２３．７° 屈折率異方性（３０℃）：Δｎ＝０．１８ＳｍＣ^*でのらせんピッチ（３０℃）：２０μｍ以上

【００８１】尚、上記自発分極及び（１／２）コーン角
の測定方法は以下の通りである。

【００８２】〔自発分極の測定方法〕自発分極は、Ｋ．
ミヤサト他「三角波による強誘電性液晶の自発分極の直
接測定方法」（日本応用物理学会誌、２２，１０号（６
６１）１９８３，”ＤｉｒｅｃｔＭｅｔｈｏｄｗｉ
ｔｈＴｒｉａｎｇｕｌａｒＷａｖｅｓｆｏｒＭｅ
ａｓｕｒｉｎｇＳｐｏｎｔａｎｅｏｕｓＰｏｌａｒ
ｉｚａｔｉｏｎｉｎＦｅｒｒｏｅｌｅｃｔｒｉｃ
ＬｉｑｕｉｄＣｒｙｓｔａｌ”，ａｓｄｅｓｃｒｉ
ｂｅｄｂｙＫ．Ｍｉｙａｓａｔｏｅｔａｌ．
（Ｊａｐ．Ｊ．ａｐｐｌ．Ｐｈｙｓ．２２．Ｎｏ．１
０，Ｌ６６１（１９８３）））によって測定した。

【００８３】〔（１／２）コーン角Θの測定〕±３０〜
±５０Ｖ、１〜１００ＨｚのＡＣ(交流)を液晶素子の上
下基板間に電極を介して印加しながら、直交クロスニコ
ル下、その間に配置された液晶素子を偏光板と平行に回
転させると同時に、フォトマル（浜松フォトニクス社
製）で光学応答を検知しながら、第１の消光位（透過率
が最も低くなる位置）及び第２の消光位を求める。そし
てこの時の第１の消光位から第２の消光位までの角度の
１／２を（１／２）コーン角Θとする。

【００８４】上記のプロセスで作製した単画素の各セル
に、上記液晶組成物ＬＣ−１を等方性液体相の温度で注
入し、液晶をカイラルスメクチック液晶相を示す温度ま
で冷却し、この冷却の際、Ｃｈ−ＳｍＣ^*相転移前後に
おいて−５Ｖのオフセット電圧（直流）を印加する処理
を施し、液晶素子サンプルＡ〜Ｄを作製した。尚、この
時の注入温度をコレステリック相の温度で行った場合に
も同様の素子サンプルが得られることを確認した。かか
るサンプルについて、下記の項目についての評価を行っ
た。

【００８５】（ａ）配向状態素子サンプルＡ〜Ｄの液晶の配向状態について偏光顕微
鏡観察を行った。その結果、室温（３０℃）では、いず
れの素子も電圧無印加で最暗軸がラビング方向と１．５
°ずれた状態であり、且つ層法線方向が素子全体で一方
向しかないほぼ均一な配向状態が観測された。

【００８６】（ｂ）三角波応答液晶素子が示す電気光学応答を測定するために、素子サ
ンプルＣについて素子をクロスニコル下でフォトマルチ
プライヤー付偏光顕微鏡に、偏光軸を電圧無印加状態で
暗視野となるように配置した。

【００８７】これに３０℃において±５Ｖ、０．２Ｈｚ
の三角波を印加した際の光学応答を観測すると、いずれ
の素子も正極性の電圧印加に対しては、印加電圧の大き
さに応じて徐々に透過光量（透過率）が増加していっ
た。一方、負極性の電圧印加の際の光学応答の様子は、
電圧レベルに対して透過光量が変化しているものの、そ
の最大光量は、正極性の電圧印加の際の最大透過光量と
比較すると１／１０程度であった。

【００８８】（ｃ）矩形波応答素子サンプルＣについて、三角波応答と同様の装置を用
いて、６０Ｈｚ（±５Ｖ）の矩形波電圧を印加して電圧
を変化させながら、光学レベルを測定した。その結果、
正極性の電圧には、十分に光学応答し、その光学応答は
前状態には依存せずに安定した中間調状態が得られるこ
とが確認できた。また、負極性の電圧に対しても同じ絶
対値の正極性電圧印加の場合の１／１０程度の光学応答
が確認にされ、正負の電圧に対する光学応答の平均値は
前状態には依存せず安定した中間調が得られることが確
認できた。

【００８９】しかしながら、各素子について電圧−透過
率特性を比較したところ、飽和電圧に達するまでの電圧
値Ｖ_satが大きく違っていた。結果を下記表１に示す。

【００９０】

【表１】

【００９１】このように、素子のセル厚が小さいほど飽
和電圧値が大きくなっている。これは、電圧無印加時に
おける素子内の平均分子軸方向と一軸配向処理方向とが
ほぼ一致しており、駆動する際に液晶分子が一軸配向規
制力の影響を大きく受けることが原因と考えられる。

【００９２】（ｄ）アクティブマトリクス素子における
測定サンプルＡ〜Ｄについて、ＴＦＴ駆動特性を評価した。
評価には図４に示した等価回路に基づいてディスクリー
トにトランジスタを接続して疑似ＴＦＴ回路構成とし
た。この疑似ＴＦＴ回路に対し、図５の駆動波形を印加
して測定を行った。

【００９３】先ず、液晶層のみの容量測定を行った。結
果を表２に示す。

【表２】

【００９４】この時、保持容量Ｃ_sについて、１０［ｎ
Ｆ］のものを接続したもの、５［ｎＦ］、２［ｎＦ］、
１［ｎＦ］及び保持容量Ｃ_sを接続しないもの、の５通
りについて液晶層に印加する電圧Ｖ_sと透過光量との関
係を求め、透過光量が飽和する値Ｖ_satを求めた。結果
を表３に示す。

【００９５】

【表３】

【００９６】このようにして、保持容量Ｃ_sが５［ｎ
Ｆ］以上の場合には矩形波応答の場合とほぼ同様に、セ
ル厚に対する依存性が大きいのに対して、保持容量Ｃ_s
を液晶容量以下になるよう小さくしてゆくほど、セル厚
依存性が小さくなっていることがわかる。

【００９７】

【発明の効果】以上説明したように、本発明によれば、
セル厚変動に対する電圧−透過率特性の変化を最小限に
抑えた液晶素子が実現し、よって高い歩留まで液晶素子
を製造することができるため、より信頼性の高い液晶素
子をより安価に提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の液晶素子の一実施形態の基本構成を示
す断面模式図である。

【図２】本発明の液晶素子の一実施形態のアクティブマ
トリクス基板を周辺駆動回路に接続した様子を示す平面
模式図である。

【図３】図２の液晶素子の一画素の構成例を示す断面模
式図である。

【図４】図３の画素の等価回路である。

【図５】本発明の液晶素子をアクティブマトリクス駆動
する際の駆動波形の一例である。

【符号の説明】

１１ａ、１１ｂ基板１２ａ、１２ｂ電極１３ａ、１３ｂ絶縁層１４ａ、１４ｂ配向制御層１５液晶層１６スペーサー２０パネル部２１走査信号ドライバ２２情報信号ドライバ２４ＴＦＴ２５画素電極３０アクティブマトリクス基板３１基板３２ゲート電極３３ゲート絶縁膜３４ａ−Ｓｉ層３５、３６ｎ⁺ａ−Ｓｉ層３７ソース電極３８ドレイン電極３９チャネル保護膜４０保持容量電極４１液晶容量４２保持容量５０対向基板５１透明基板５２共通電極５３ａ、５３ｂ配向制御層５９液晶層６０自発分極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H088 EA12 EA40 GA04 HA03 HA06 JA22 KA02 KA13 KA14 MA10 MA13 MA20 2H093 NA52 ND06 ND32 ND53 NF17 NG02 NG12 NH02 NH05

Claims

【特許請求の範囲】

【請求項１】カイラルスメクチック液晶と、該液晶を
狭持して対向配置し、少なくとも一方の対向面に上記液
晶を配向させるための一軸配向処理が施された一対の基
板と、画素毎に配置したアクティブ素子と、該アクティ
ブ素子を介して画素毎に液晶に電圧を印加する電極と、
を備え、アクティブマトリクス駆動によりアナログ階調
表示を行う液晶素子であって、電圧無印加時には、上記
液晶の平均分子軸が単安定化された第一の状態を示し、
第一の極性の電圧印加時には、液晶の平均分子軸が印加
電圧の大きさに応じた角度で上記単安定化された位置か
ら一方の側に角度α₁だけチルトし、上記第一の極性と
は逆極性である第二の極性の電圧印加時には、液晶の平
均分子軸が印加電圧の大きさに応じた角度で上記単安定
化された位置から第一の極性の電圧印加時とは逆側に角
度α₂だけチルトし、液晶層厚ｄのみが異なる以外は当
該液晶素子と同一の素子構成及び液晶材料を用いた液晶
素子との比較において、液晶層厚ｄが大きいほど、液晶
層に印加される電圧値の大きさを同一とした時のα₁、
α₂の少なくとも一方が大きくなる傾向を示す、ことを
特徴とする液晶素子。
【請求項２】アクティブ素子に保持容量が接続されて
おり、該保持容量の値Ｃ_s及び液晶容量の値Ｃ_lcについ
て、Ｃ_s≦１．５×Ｃ_lcなる関係を満たす請求項１記載
の液晶素子。
【請求項３】アクティブ素子に保持容量が接続されて
おり、該保持容量の値Ｃ_sが３．０［ｎＦ］以下である
請求項１記載の液晶素子。
【請求項４】アクティブ素子に保持容量が接続されて
いない請求項１記載の液晶素子。
【請求項５】第一の状態における液晶の平均分子軸配
向方向と、基板に施された一軸配向処理方向とがなす角
度が５°未満である請求項１〜４のいずれかに記載の液
晶素子。
【請求項６】液晶素子の応答速度が、アクティブマト
リクス駆動におけるゲートオン期間よりも遅い請求項１
〜５のいずれかに記載の液晶素子。
【請求項７】第一の極性の電圧印加時と第二の極性の
電圧印加時のそれぞれの液晶の平均分子軸の、第一の状
態における単安定化された位置を基準とした最大チルト
状態のチルト角をそれぞれβ₁、β₂とした時、β₁＞β₂
となる請求項１〜６のいずれかに記載の液晶素子。
【請求項８】 β₁≧５×β₂である請求項７記載の液晶
素子。
【請求項９】第一の極性の電圧印加時における当該液
晶素子の透過率或いは反射率をＴ₁、第二の極性の電圧
印加時における当該液晶素子の透過率または反射率をＴ
₂とした時、Ｔ₁≧５×Ｔ₂である請求項７記載の液晶素
子。
【請求項１０】カイラルスメクチック液晶の相転移系
列が、高温側より、等方性液体相−コレステリック相−
カイラルスメクチックＣ相、または、等方性液体相−カ
イラルスメクチックＣ相である請求項１〜９のいずれか
に記載の液晶素子。
【請求項１１】カイラルスメクチック液晶のバルク状
態でのらせんピッチが液晶層厚の２倍より長い請求項１
０記載の液晶素子。