JP3912924B2

JP3912924B2 - 液晶素子

Info

Publication number: JP3912924B2
Application number: JP08296599A
Authority: JP
Inventors: 匡宏寺田; 恭史浅尾; 剛司門叶; 省誠森; 孝志森山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2007-05-09
Anticipated expiration: 2019-03-26
Also published as: JP2000275615A

Description

【０００１】
【発明の属する技術分野】
本発明は、表示素子、特にフラットパネルディスプレイ、プロジェクションディスプレイ、プリンター等に用いられるライトバルブに使用される液晶素子に関する。
【０００２】
【従来の技術】
従来より、ネマチック液晶素子において、画素毎にトランジスタ（例えば薄膜トランジスタ（ＴＦＴ））のようなアクティブ素子を配置した、アクティブマトリクスタイプの液晶素子の開発が行われている。現在、このアクティブマトリクスタイプの液晶素子に用いられるネマチック液晶のモードとしては、例えばＭ．シャット（Ｍ．Ｓｃｈａｄｔ）とＷ．ヘルフリッヒ（Ｗ．Ｈｅｌｆｒｉｃｈ）著、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ、第１８巻、第４号（１９７１年２月１５日発行）第１２７頁〜第１２８頁において示されたツイステッドネマチック（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードが広く用いられている。また、最近では横方向電圧を利用したインプレインスイッチング（Ｉｎ−ＰｌａｉｎＳｗｉｔｃｈｉｎｇ）モードが発表されており、ツイステッドネマチックモード液晶ディスプレイの欠点であった視野角特性の改善がなされている。
【０００３】
その他、上述したＴＦＴ等のアクティブ素子を用いない、ネマチック液晶素子の代表例として、スーパーツイステッドネマチック（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードがある。このように、ネマチック液晶を用いた液晶素子は様々なモードが存在するが、そのいずれのモードの場合にも液晶の応答速度が数十ミリ秒以上かかってしまうという問題があった。
【０００４】
上記のような従来型のネマチック液晶素子の欠点を改善するものとして、液晶が双安定性を示す素子（ＳＳＦＬＣ／ＳｕｒｆａｃｅＳｔａｂｉｌｉｚｅｄＦＬＣ）がクラーク（Ｃｌａｒｋ）及びラガウェル（Ｌａｇｅｒｗａｌｌ）により提案されている（特開昭５６−１０７２１６号公報、米国特許第４３６７９２４号明細書）。この双安定性を示す液晶としては、一般にカイラルスメクチックＣ相を示す強誘電性液晶が用いられている。この強誘電性液晶では、電圧印加の際に液晶分子の自発分極に電圧が作用し、分子の反転スイッチングがなされるため、非常に速い応答速度が得られる上にメモリ性のある双安定状態を発現させることができる。さらに、視野角特性も優れていることから、高速、高精細、大面積の表示素子或いはライトバルブとして適していると考えられる。
【０００５】
一方、最近では液晶が３安定状態を示す反強誘電性液晶が注目されている。この反強誘電性液晶も強誘電性液晶同様に、液晶分子の自発分極の作用により分子の反転スイッチングがなされるため、非常に速い応答速度が得られる。この液晶材料は、電圧無印加時には液晶分子は互いに自発分極を打ち消し合うような分子配列構造を取るため、電圧を印加しない状態では実質的に自発分極は存在しないことが特徴となっている。
【０００６】
こうした自発分極による反転スイッチングを行う強誘電性液晶や反強誘電性液晶は、いずれもスメクチック液晶相を示す液晶である。すなわち、従来、ネマチック液晶が抱えていた応答速度に関する問題点を解決できるという意味において、スメクチック液晶を用いた液晶素子の実現が期待されている。
【０００７】
【発明が解決しようとする課題】
上記したように、高速応答性能など次世代のディスプレイ等に自発分極を有するスメクチック液晶が期待されているが、特に上述の双安定状態や３安定状態を用いるモードでは、一画素内での階調表示を実現することが原理的に困難であった。
【０００８】
そこで、近年、カイラルスメクチック相を示す液晶（カイラルスメクチック液晶）を用いて階調制御を行うモードとして、「ショートピッチタイプの強誘電性液晶」、「高分子安定型強誘電性液晶」、「無しきい値反強誘電性液晶」などが提案されているが、いずれも実用に十分なレベルに至っているものはない。
【０００９】
一方、液晶素子では従来型の素子（ネマチック相を用いるモード）の液晶部分の応答速度を単に高速化させるだけでは、人間に感じる動画高速応答特性が得られないことが最近の研究（信学技法ＥＩＤ９６−４ｐ．１９など）から明らかになってきている。これらの研究結果では、人間が動画表示が高速であると感じる手法として、シャッターを用いて時間開口率を５０％以下にする方式、または２倍速表示方式を用いることにより動画質改善に効果的であるとの結論が得られている。
【００１０】
しかしながら、従来型のネマチック相を用いるモードでは液晶の応答速度が不十分であるため、上述の動画表示方法を用いることができないことはもとより、これまで提案されている高速応答のカイラルスメクチック液晶素子、さらに上述した「ショートピッチタイプの強誘電性液晶」、「高分子安定型強誘電性液晶」、「無しきい値反強誘電性液晶」などを用いて上述の高速での良好な動画表示を実現するためには、いずれのスメクチックモードを用いても駆動方法や周辺回路が複雑になるという欠点を持っており、コストアップの要因となっていた。また、完全に時間開口率を５０％以下と設定した場合、表示素子全体の明るさそのものが５０％以下となってしまい、表示輝度の低下を招くのは明らかである。
【００１１】
本発明はこのような問題点に鑑みてなされたものであり、その課題とするところは、表示素子、特に液晶素子であって、実用的な明るさを確保しつつ高速応答且つ階調制御が可能であり、複雑な回路を用いなくとも動画質が向上した安価な液晶素子を提供することにある。
【００１２】
【課題を解決するための手段】
上記した本発明の課題は、以下の構成によって達成される。
【００１４】
本発明の液晶素子は、複数画素を個々に制御してアクティブマトリクス駆動により画像を表示する液晶素子であり、液晶と、該液晶を狭持して対向すると共に少なくとも一方の液晶との界面に一軸配向処理が施された一対の基板と、画素毎に液晶を駆動する電極と、少なくとも一方の基板の外側に配置した偏光板とを備えた液晶素子であって、
１フレームが２つのフィールドに分割され、第一のフィールドにおいて画素毎に表示情報に応じた第一の輝度で画像を表示し、第二のフィールドにおいて画素毎に上記第一の輝度よりも一定の割合で小さい第二の輝度で実質的に上記第一のフィールドで表示した画像と同一の画像を表示し、上記第二の輝度で表示する期間をＦ₂、上記第一の輝度で表示する期間をＦ₁とした時、Ｆ₂≧Ｆ₁と設定されており、
上記液晶がカイラルスメクチック液晶であり、上記液晶への電圧無印加時には、上記液晶の平均分子軸が単安定化された第一の状態を示し、上記液晶への第一の極性の電圧印加時には、上記液晶の平均分子軸が印加電圧値に応じた角度で上記第一の状態から一方の側にチルトし、上記液晶への上記第一の極性とは逆極性の第二の極性の電圧印加時には、上記液晶の平均分子軸が印加電圧値に応じた角度で上記第一の状態から上記第一の極性の電圧印加時にチルトした側とは逆側にチルトし、上記第一の極性の電圧印加時と第二の極性の電圧印加時のそれぞれの液晶の平均分子軸の最大チルト状態における上記第一の状態からのチルトの角度が互いに異なり、
上記第一のフィールドにおいて、各画素の液晶が、上記各画素の液晶への、表示情報に応じた値の第一の極性の電圧印加によって、該電圧値に応じた角度で第一の状態からチルトして第一の透過率を呈し、上記第二のフィールドにおいて、各画素の液晶が、上記各画素の液晶への、表示情報に応じた値の第二の極性の電圧印加によって、該電圧値に応じた角度で第一の状態から上記第一の極性の電圧印加時にチルトした側とは逆側にチルトして第二の透過率を呈し、各画素の液晶が上記第一の状態で第三の透過率を呈し、上記第一の透過率の最大値と第三の透過率との間で連続的に透過率を変化させることによって階調表示を行うことを特徴とする。
【００１７】
【発明の実施の形態】
本発明の表示素子においては、高輝度（第一の輝度）で表示するフィールドと低輝度（第二の輝度）で表示するフィールドにより画像を形成し、これら両フィールドでそれぞれ輝度は異なるが実質的には同じ内容の画像を表示することにより、人間が高速で感じられる動画像を得ることができ、さらに、０でない低輝度のフィールドの設定により表示の明るさを大きく損なうことのない動画表示を実現することができる。特に、第二の輝度を第一の輝度の１／５以下に設定することにより、高速動画質効果がよりよく得られる。
【００１９】
特に、液晶素子には好ましく適用される。液晶素子の場合、例えば、透過型に構成した液晶素子に外部光源を設けた液晶装置とし、液晶素子の各画素を表示情報に応じた透過率となるように光学変調し、第一のフィールドにおいて第一の照度で上記光源を点灯し、残るフィールドでは第一の照度よりも低い第二の照度で点灯することにより、上記した高速動画質と明るい表示を実現することができる。このような装置においても、第二の照度が第一の照度の１／５以下となるように設定することが好ましい。
【００２０】
さらに本発明では、本発明の効果を最も好適に得る形態として、前記したような電圧無印加時に液晶が単安定状態を呈するようなカイラルスメクチック液晶を用いた液晶素子が挙げられる。
【００２１】
以下、本発明の好ましい実施形態である、カイラルスメクチック液晶を用いた液晶素子におけるカイラルスメクチック相の配向状態及びスイッチング過程について、従来型のＳＳＦＬＣタイプと対比しながら図面に沿って説明する。
【００２２】
尚、以下に説明するモデルにおいては、液晶分子と該液晶分子の位置の範囲となり得る仮想コーン、スメクチック層法線、平均一軸配向処理軸の関係に基づいて説明しているが、当該液晶分子は液晶素子内では複数存在し、例えば基板法線方向である程度ツイストしており、光学的には（例えば偏光顕微鏡観察によれば）平均分子軸の挙動として観察される。即ち、上述した本発明で規定する平均分子軸は実質的には単独の液晶分子の挙動に相応する。
【００２３】
ＳＳＦＬＣでは、ＳｍＣ^*相（カイラルスメクチックＣ相）において、液晶分子を２状態に安定化させることによって、双安定性即ちメモリ性を発現させている。このメモリ状態に関して図１及び図２に示すモデルを用いて説明する。
【００２４】
図１はＳＳＦＬＣタイプの素子における液晶分子及び液晶の層構造（スメクチック層の構造）について模式的に示した図である。当該素子においては、図１（ａ）及び（ｂ）に示すように、基板１１及び１２間に狭持された液晶１３の部分において、液晶分子１４は、基板１１または１２の界面付近では各基板の一軸配向処理方向Ｒに沿って基板から所定のプレチルト角αで立ち上がり（本例では両基板の一軸配向処理方向Ｒが平行であり且つ同方向、即ち基板に対して同方向に液晶分子を立ち上がらせるような設定とした）、基板１１及び１２間で基板法線に対して傾斜角δをなすシェブロン構造のスメクチック層１６を形成している。
【００２５】
一方、液晶分子１４は、電圧印加により２Θ（Θ：液晶材料に固有の物性であるコーン角）の頂角を有する仮想コーン１５の壁面の２位置間でスイッチングし且つ電圧無印加の状態で、当該２位置の近傍で安定的に存在する。尚、同図（ａ）及び（ｂ）に示すスメクチック層１６がシェブロン構造をなす配向状態は、それぞれ、基板間の液晶分子１４のプレチルトの方向とスメクチック層１６のシェブロン構造の折れ曲がり方向の関係により種別されるもので、（ａ）の配向状態をＣ１配向、（ｂ）の配向状態をＣ２配向と呼ぶ。
【００２６】
ここで、図１に示すＳＳＦＬＣの配向状態では、Ｃ１配向状態及びＣ２配向状態共に一般的にΘ＞δの関係を満たすことで、電圧無印加時に基板１１及び１２間でシェブロン構造のスメクチック層１６のキンク位置（基板間中央の折れ曲がり部分）を含むほぼ全厚み方向で、液晶分子１４が仮想コーン１５内で安定的に２位置をとることができ、双安定状態が発現する。
【００２７】
図２（ａ）及び（ｂ）は、それぞれ図１（ａ）及び（ｂ）に示すＣ１配向状態とＣ２配向状態のそれぞれにおける仮想コーン１５の底面１７上への液晶分子の射影を示すものであり、液晶分子が１４ａ及び１４ｂの双安定状態（射影１８ａ、１８ｂ）をとることを示している。
【００２８】
液晶が上記のような双安定性の配向状態を呈する素子では、一対のクロスニコル下の偏光板のうち、双安定状態の一方の平均分子軸（液晶分子の位置）に偏光軸を合わせて、双安定状態間のスイッチングを行い、黒（暗状態）及び白（明状態）の表示を行う。このスイッチングは、例えば一方の状態から他方の状態のドメインの生成により、即ちドメインウォールの生成及び消滅を伴ってなされる。但し、このようなスイッチングメカニズムを用いて表示を行う場合、基本的には黒及び白の２値表示しかできず、黒白間の階調（中間調）の表示は困難である。
【００２９】
これに対し、本発明の液晶素子においては、カイラルスメクチック液晶を用いた素子において階調表示を実現すべく、図１及び図２に示すようなメモリ性（双安定性）を消失させ、印加電圧によって液晶分子の位置が連続的に可変となるようにしたものである。この設定のため、本発明においては好ましくは等方相（Ｉｓｏ）−コレステリック相（Ｃｈ）−ＳｍＣ^*、或いは、Ｉｓｏ−ＳｍＣ^*の相転移系列を示す液晶材料を用いる。
【００３０】
図３（ａ）に、液晶素子において、少なくとも降温下でＣｈ−ＳｍＡ−ＳｍＣ^*相転移系列を示す液晶材料の層（スメクチック層）構造の形成過程を、図３（ｂ）に少なくとも降温下でＣｈ−ＳｍＣ^*相転移系列を示す液晶材料の層構造形成過程を示す。同図において、矢印Ｒは素子における平均一軸配向処理軸の方向である。液晶分子１４は、電圧を印加した際に仮想コーン１５域の壁面に沿ってスイッチングし得ることとする。
【００３１】
ここで、”平均一軸配向処理軸”とは、素子を構成する両基板の液晶に接する面において一軸配向処理が施され、その方向（例えばラビング方向）が平行で同一方向であるか互いに逆方向（反平行）である場合、並びに一方の基板にのみ一軸配向処理が施されている場合では、その一軸配向処理の軸自体に相当し、両基板において一軸配向処理が施された方向（例えばラビング方向）が互いにクロスしている場合には、両方の一軸配向処理軸の中心方向の軸、即ちクロス角の１／２の方向に相当する。また、平均一軸配向処理軸の”方向”とは、例えば当該配向処理がなされた基板近傍における液晶分子の基板に対して立ち上がっている、即ちプレチルトを生じる側への方向であり、一方の基板にのみ一軸配向処理が施されている場合及び両基板において一軸配向処理が施され、その方向（例えばラビング方向）が平行で同一方向である場合は、その処理方向自体であり、両基板に互いに平行で逆方向の処理が施されている（反平行）場合、いずれか一方の基板での処理方向であり、両基板において一軸配向処理が施された方向（例えばラビング方向）が互いにクロスしている場合では、その中心軸の方向である。
【００３２】
図３（ａ）に示すように、相転移系列中にＳｍＡ相を有する液晶材料の場合、ＳｍＡ相においてスメクチック層法線方向（紙面横方向矢印ＬＮ）と一軸配向処理方向が一致するように液晶分子１４が配列しスメクチック層構造を形成する。そして、ＳｍＣ^*相では、液晶分子１４はスメクチック層法線方向ＬＮからチルトし、仮想コーン１５のエッジ近傍もしくはその若干内側の位置で安定化する。
【００３３】
一方、本発明で好適に用いられる図３（ｂ）に示すようにＳｍＡ相を含まない相転移系列では、例えばＣｈ相からＳｍＣ^*相に相転移する過程で、液晶分子１４はスメクチック層法線方向ＬＮに対して傾くように、且つ平均一軸配向処理方向Ｒから若干傾くように配列しスメクチック層構造が形成される。
【００３４】
そして本発明では、液晶分子１４がＳｍＣ^*相内の使用温度域で、仮想コーン１５のエッジ部より内側の位置で安定化するように調整される。ここで「仮想コーン１５のエッジより内側の位置で安定化」する場合として、スメクチック層がシェブロン構造または斜めブックシェルフ構造等となる傾斜角を有する構造が考えられるが、完全なブックシェルフ構造であった場合でもプレチルト角が高い場合や、基板界面の極性相互作用が強くバルク分子がねじれている場合等はコーンエッジの内側で安定化することがある。また、エレクトロクリニック効果が顕著な材料では、電界によって仮想コーンエッジのさらに外側にまで分子が傾斜することになるが、本発明の液晶素子は、電界印加時の分子配向方向と層法線方向とのズレ角が、電界無印加時の分子配向と層法線方向とのズレ角より大きいこと、即ち例えば電界無印加時の液晶分子の方向とクロスニコルの一方の偏光軸とを一致させ最暗状態とした場合、正負いずれの極性の電圧の印加時においても液晶の光軸がずれ、複屈折を発現させていることを特徴とするため、こうした電圧印加によって液晶分子が仮想コーンのエッジの外側にまで分子が傾斜する材料に関しても、本発明では適用可能である。
【００３５】
ここで、本発明の一態様として、シェブロン構造または斜めブックシェルフ等の層傾斜角を有する場合に関して、モデルを利用して図４を用いて詳述する。図４（ａ）は図３（ｂ）と同様にＳｍＡ相を含まない相転移系列における液晶分子の配列の変化を示しており、例えばＣｈ相からＳｍＣ^*相に相転移する過程で（特にＳｍＣ^*相への転移温度直下で）、液晶分子１４はスメクチック層法線方向ＬＮに対して傾くように配列しスメクチック層構造が形成される。
【００３６】
但し、図４（ａ）ではＳｍＣ^*相内の、例えば高温側（ＴＥＭＰ₁）と低温側（ＴＥＭＰ₂）においてコーン角Θ（仮想コーン１５の頂角の１／２）に違いが存在する。
【００３７】
ここで、高温側ＴＥＭＰ₁におけるコーン角をΘ₁、低温側ＴＥＭＰ₂におけるコーン角をΘ₂とし、Θ₁＜Θ₂なる関係を満たすような材料を用いる時、通常の場合、これら各温度におけるスメクチック層の層間隔ｄ₁及びｄ₂間にはｄ₁＞ｄ₂なる関係が成立する。従って、仮に温度ＴＥＭＰ₁においてブックシェルフ構造の層構造を有しているとした場合、温度ＴＥＭＰ₂では少なくとも関係式δ＝ｃｏｓ^-1（ｄ₂／ｄ₁）を満たす層傾斜角δを有することになる。
【００３８】
よって、温度ＴＥＭＰ₂においてはシェブロン構造または斜めブックシェルフ構造を形成することになる。これらのうちシェブロン構造をとる場合の層構造及びｃ−ダイレクタの様子及び仮想コーン底面への射影を図４（ｂ）及び（ｃ）に示す（符号は図２と同様）。同図に示されるとおり、通常の双安定型ＳＳＦＬＣと同様に、ラビング方向と層傾斜角の関係からＣ１，Ｃ２を定義することができる。以上述べた原理により、液晶分子１４が、仮想コーン１５のエッジより内側の位置で安定化するように調整される。
【００３９】
図３（ａ）及び（ｂ）、図４（ａ）のいずれの場合も、例えば図１及び図２に示すような液晶分子１４がシェブロン構造の双安定配向状態、即ち基板と実質的に平行な２状態で安定になるべきであるが、図３（ｂ）、図４（ａ）に示す場合、一軸配向処理の束縛力が強くなり、この２状態のうちの一方のみが安定となり、メモリ性が消失することになる。また、図３（ｂ）、図４（ａ）に示すＣｈ−ＳｍＣ^*相転移の際（ＳｍＣ^*相への転移温度直下）、図５に示すように２通りの異なった層法線方向（ＬＮ₁及びＬＮ₂）を示すスメクチック層構造が形成することが考えられる。この時、カイラルスメクチック液晶を狭持するセルの上下一対の基板の一軸配向処理の状態（処理方向等の条件、配向材料等）が完全に対称であれば上記図５に示すような２つのスメクチック層構造が均等な割合で形成される。
【００４０】
そして、本発明の液晶素子においては、図５に示す２つの層構造のうち一方の層構造のみに揃える、即ち平均一軸配向処理軸とスメクチック層法線方向のズレ方向が一定となるようにし、図４（ｂ）または（ｃ）に示すように電圧無印加の状態で液晶分子１４を仮想コーン１５の一エッジの内側に安定化させ、そのメモリ性を消失させたＳｍＣ^*相の配向状態を得ている。
【００４１】
次いで、本発明の液晶素子の配向状態、即ち図５に示すようなＳｍＣ^*相での層構造の一方を優先的に形成した配向状態を有するセルにおいて、電圧に対する液晶分子２１の反転挙動のモデル（素子の上面、側面、コーン底面への射影）について図６を参照して説明する。尚、図６ではパラレルラビングセル（両基板に平行且つ同一方向のラビング処理を施したセル）におけるＣ２配向状態を用いて電界に対する反転挙動を説明するが、Ｃ１配向、斜めブックシェルフ配向、アンチパラレルセルでの配向等も同様の考え方で議論することができる。
【００４２】
図６では、電圧印加の状態における、セル上方から見た場合の挙動（Ｉ）、セル断面方向での挙動（ＩＩ）、ＳｍＣ^*相での仮想コーン底面への射影（ＩＩＩ）のそれぞれを示している。Ｉの場合は、セル断面方向の液晶分子の平均的な分子軸を示していることになる。
【００４３】
先ず、図６（ｂ）に示すように電圧無印加時においては液晶分子１４（仮想コーンの底面１７での射影１８は平均一軸配向処理方向（矢印Ｒ）とは若干ずれて配向している。液晶の自発分極１９は基板間で実質的に略同様の方向を向いている。ここで、電圧無印加時の液晶分子の位置に偏光軸の一方（Ｐ）を一致させたクロスニコル（ｄ）下にセルを配置し、液晶を透過する光量を最低の状態（最小透過率）にして暗状態（黒状態）を表示する。
【００４４】
そして、この配向状態に対し、電圧を印加した時には図６（ａ），（ｃ）に示すように、液晶分子１４は、電圧無印加時の位置に対して電圧Ｅの極性に応じた方向に自発分極１９が揃いチルト（スイッチング）する。電圧無印加時の液晶分子位置を基準したチルトの角度（ＩＩを参照）は印加電圧の大きさ（電圧の絶対値）に応じたものとなるが、図６（ａ），（ｃ）に示すように一方の極性の電圧を加えた場合（正極性の電圧印加の場合）のチルトの角度と、他方の極性の電圧を加えた場合（負極性の電圧印加の場合）のチルトの角度は、電圧の極性が逆であれば同じ電圧絶対値であっても大きく異なっている。
【００４５】
ここで、液晶に第一の極性の電圧を加えた場合に液晶が呈する透過率を第一の透過率、液晶に第二の極性の電圧を加えた場合に液晶が呈する透過率を第二の透過率、電圧無印加の状態での透過率を第三の透過率とする。尚、本発明において「透過率」とは「光透過率」を示すものである。
【００４６】
図６の場合、電圧を印加していない場合において既に分子はスメクチック層法線方向からは傾いた方向に位置して単安定化しており、且つ正負それぞれに十分大きな電界を印加した場合には、図６（ａ）或いは（ｃ）の状態からさらに基板界面近傍分子の自発分極の向きもバルク部分同様に電界方向を向くよう分子配列しようとする結果、ほぼ全てのセル中分子がコーンエッジ上に存在することとなり電圧無印加時の位置を基準として最大のチルト状態が得られる。それにより、層法線軸を対称軸とした分子位置にほぼねじれのないユニフォームな配向状態が形成される。そして、液晶分子の最大チルト状態は、一方の極性の電圧印加による電圧無印加時の位置を基準とした最大チルトの状態におけるチルトの角度と、他方の極性の電圧印加による最大チルトの状態におけるチルトの角度が異なるように、図６では正極性電圧印加時での最大チルト状態での角度が負極性電圧印加時での最大チルト状態での角度より大きくなるように調整される。
【００４７】
ここで、例えば液晶の有する屈折率異方性Δｎ、セル厚をｄとし、Δｎｄを可視光の２分の１波長近傍に設定した場合、図６（ｃ）に示すような正極性の印加電圧時には、電圧（絶対値）が大きくなるに伴い、液晶素子からの出射光量、即ち素子を透過する光量が連続的に変化して大きくなり、同図のような配向状態となり所定のチルト状態が得られる。そして、当該チルト状態（第一の透過率の最大値状態）で電圧無印加時の透過光量と最も異なる（正極性の電圧印加の範囲で最も異なる）光量、最大透過光量を得ることができる。
【００４８】
一方、図６（ａ）に示すように、負の電圧を印加した時には、液晶素子を透過する光量は上昇するが、その光学応答量は微小であり、所定の電圧（正極性の電圧側と同じ絶対値の電圧）で液晶分子が所定のチルト状態となった際（第二の透過率の最大値状態）に、電圧無印加時の透過光量と最も異なる（負極性の電圧印加の範囲で最も異なる）透過光量、即ち最大透過光量となる。但し、当該負極性電圧印加時の最大透過光量と図６（ｂ）に示す電圧無印加時の透過光量との差は、図６（ｃ）の場合の正極性電圧印加時の最大透過光量と電圧無印加時の透過光量との差に比較して小さく、即ち正極性の電圧印加時に、当該液晶素子における最大の透過光量を得ることができる。
【００４９】
ここで、例えば図６（ｄ）に示すような一対の偏光板を用いる場合、正極性電圧印加時における液晶分子１４の最大チルトの状態における、電圧無印加時の液晶分子１４の位置を基準としたチルトの角度が４５°以下である場合には、液晶分子１４が仮想コーン１５のエッジにある時、即ち最大チルトの状態（第一の透過率の最大値状態）において、正極性電圧印加時での最大透過光量が得られる。一方、上記チルトの角度が４５°より大きい場合には、液晶分子１４が仮想コーン１５のエッジの内側にある時において、正極性電圧印加の際の最大透過光量が得られる。負極性電圧印加時は、上記いずれの場合でも最大チルト状態（第二の透過率の最大値状態）で負極性電圧印加の際の最大透過光量が得られる。
【００５０】
上述したような液晶分子のスイッチング挙動を示す素子の電圧（Ｖ）−光透過率（Ｔ）特性の例、特に正極性電圧印加の際に液晶分子が最大チルト状態となるときに最大透過率が得られる場合の素子の例を図７に示す。正極性の電圧印加時にはその電圧値に沿って液晶分子のチルトにより透過率が上昇し、電圧Ｖ₁以上で最大透過率Ｔ₁を示す。一方、負極性の電圧印加時には、その電圧値に沿って液晶分子がチルトし、若干の透過率が上昇するが、電圧−Ｖ₁以下でＴ₁より遙かに小さい最大透過率Ｔ₂に飽和する。
【００５１】
本発明の液晶素子の図６に示すようなスイッチング動作及び図７に示すような特性を、一般的なＴＦＴを備えたアクティブマトリクスタイプの液晶素子に適用し、交流的な駆動波形を印加し、液晶部分を光シャッターとして機能させ、一極性の電圧印加期間（例えば図７に示す正極性側の電圧印加による光学応答特性を利用する期間）と逆極性の電圧印加期間（例えば図７に示す負極性側の電圧印加による光学応答特性を利用する期間）を組み合わせることで、時間開口率を５０％以下にする方式と同等の効果を得ることができる。こうして複雑な周辺回路等を用いることなく、動画質の向上した液晶素子を実現することが可能となる。
【００５２】
特に、第一の極性（図６の場合、正極性）の電圧印加時における液晶分子（平均分子軸）の最大チルト状態の角度と、第二の極性（図６の場合、負極性）の電圧印加時における液晶分子（平均分子軸）の最大チルト状態の角度との比については、好ましくは５以上とし、そして第一の極性（正極性）の電圧印加時における液晶分子（平均分子軸）の所定のチルト状態での液晶素子からの最大透過光量（例えば図７の特性でのＴ₁における透過光量）と、第二の極性（負極性）の電圧印加時における液晶分子（平均分子軸）の最大チルト状態での液晶素子からの最大透過光量（例えば図７の特性でのＴ₂における透過光量）の比について好ましくは５以上に調整する（即ち、第二の透過率の最大値と第三の透過率との差が第一の透過率の最大値と第三の透過率との差の１／５以下）ことで、動画質向上の効果が最も顕著に得られる。
【００５３】
次いで、本発明の液晶素子の配向状態における液晶分子の反転メカニズムについて説明する。
【００５４】
図１及び図２に示すＳＳＦＬＣでの液晶分子の配向状態では、液晶分子１４が双安定状態間をスイッチングするためには、所定の高さのエネルギー障壁を超えることが必要であり、このエネルギー障壁の存在が双安定性の起源となっている。これに対し、本発明の液晶素子における、例えば図５に示すような配向状態では、液晶分子１４がＳＳＦＬＣでの双安定ポテンシャルの一方側に近い位置で極端に安定化された状態となっている。これにより、安定状態が一つしか存在せず、印加電圧の大きさに応じた安定状態がアナログ的に存在し、且つ印加電圧と安定な分子位置が一対一で対応するため、連続的且つドメインの生成を伴わない反転が実現できる。
【００５５】
上記エネルギー障壁（ポテンシャル）の状態のモデルを図８及び図９に示す。
【００５６】
図８（ａ）及び（ｂ）はＳＳＦＬＣにおける双安定配向状態でのポテンシャルの状態をＣ１配向状態、Ｃ２配向状態のそれぞれについて示したものである。Ａ１及びＡ２は双安定状態のそれぞれの状態のポテンシャルを示す。これらの図より明らかなように、Ｃ１配向、Ｃ２配向によって上記ポテンシャルの状態が若干異なってくる。ＳＳＦＬＣにおいてＣ１配向である場合、液晶−基板界面での液晶分子の開き角はＣ２配向である場合よりも大きくなるため（図２（ａ）及び（ｂ）における基板界面付近の射影参照）、エネルギー障壁の高さも高くなる。
【００５７】
一方、図９（ａ）及び（ｂ）には、本発明の液晶素子における配向状態でのポテンシャルの状態をＣ１配向状態、Ｃ２配向状態のそれぞれについて示したものである。Ｂ１は、電圧無印加での液晶分子のポテンシャル（図６（ｂ）の場合）、Ｂ２は一方の極性の電圧の印加による最大チルトでの液晶分子のポテンシャル（図６（ｃ）の場合）を、Ｂ３は他方の極性の電圧の印加による最大チルトでの液晶分子のポテンシャル（図６（ａ）の場合）を示す。
【００５８】
上述のＳＳＦＬＣの場合で示したようなＣ１配向、Ｃ２配向という双安定状態間のエネルギー障壁の高さが異なる配向状態のそれぞれに対し、双安定状態の一方を安定化させた場合にはそれぞれの駆動特性が異なったものになってしまう。特にエネルギー障壁の高いＣ１配向状態においては、図９（ａ）に示すように、双安定ポテンシャルの一方（Ｂ１）が極端に安定化された状態とした場合においても、双安定状態が２つ残ったまま、或いは一方が準安定状態（Ｂ２もポテンシャルのレベルは高いが周囲に比して安定）となってしまう状態が発生する。これにより電圧印加による応答の際、ある一定のポテンシャルに達するまでは印加電圧の大きさに応じた安定状態がアナログ的に存在し、且つ印加電圧と安定な分子位置が一対一で対応するため、連続的且つドメインの生成を伴わない反転が実現できるものの、ある一定のポテンシャルを超えた際に不連続な配向状態を形成する、即ちドメインウォールの生成を伴った不連続な反転挙動となることがある。
【００５９】
これに対し、Ｃ２配向状態では、双安定のＳＳＦＬＣである場合のエネルギー障壁が低いことから、図９（ｂ）に示すように、一方（Ｂ１）が極端に安定化された状態とした場合にもＢ２の状態まで連続的且つドメインの生成を伴わない反転が実現できている。さらに、これらの図からＣ１配向の方が駆動電圧が高くなり易いことが理解できる。
【００６０】
以上述べた点から、本発明の液晶素子における配向状態については、アナログ階調性能及び低駆動電圧化の観点から、平行ラビングしたセルにおいてはＣ２配向を用いることが望ましい。或いは、Ｃ１配向及びＣ２配向が混在している配向状態の場合は、これらの特性ばらつきを最小限に抑えるためにもプレチルト角が低いことが望ましい。或いは、反平行ラビングであることが望ましい。
【００６１】
上述したような図６（ａ）〜（ｃ）、図９に示すような、電圧無印加の状態で液晶分子１４を仮想コーン１５の一エッジの内側に安定化させ、そのメモリ性を消失させたＳｍＣ^*相での配向状態及び電圧印加時のスイッチング挙動を示し、図７に示すような光学応答特性を示す液晶素子は、例えば適切な液晶材料を用い、セルの設計を調整し、さらに液晶材料のＣｈ−ＳｍＣ^*相転移の過程においてセル内の内部電位に偏りを持たせるような処理を施すことによって実現される。
【００６２】
上記カイラルスメクチック液晶材料としては、例えばそれらがフェニルピリミジン骨格、ビフェニル骨格、フェニルシクロヘキサンエステル骨格を有する炭化水素系の液晶材料のようにカイラルスメクチック相の温度範囲の中でスメクチック層の層間隔ｄが変化し（カイラルスメクチック相の上限温度での層間隔ｄ_tcが最大の値である（ｄ＜ｄ_tc、ｄ：カイラルスメクチック相の温度範囲内での層間隔））、セル内でのシェブロン構造を有する材料の場合は、３°＜δ＜Θ（δ：液晶材料のセル内での基板法線に対するスメクチック層の傾斜角、Θ：前述した液晶材料固有のコーン角、即ち仮想コーンの頂角の１／２）となるように成分を適宜選択して配合した液晶組成物を用いることもできる。
【００６３】
また、ナフタレン骨格を有する炭化水素系の液晶材料やポリフッ素系の液晶材料のようにカイラルスメクチック相の温度範囲の中で層間隔ｄがほぼ一定であり、セル内でδ≦３°となる材料であって、高温側からカイラルスメクチック相への相転移温度直下でのΘに対しカイラルスメクチック相の温度範囲の中での温度降下に伴いΘが大きくなるような成分配合を行った液晶組成物を用いる。
【００６４】
液晶材料のカイラルスメクチック相でのΘは、スイッチングによる最大光量の状態と最小光量の状態間のコントラスト、例えば図７に示すような特性下での最大透過率Ｔ₁をより高くするために２２．５°以上となることが理想的である。また、Θが非常に大きい場合には、逆極性への電界印加による単安定状態からのチルト、即ち図６（ａ）の側へのチルトも大きな角度になり、例えば図７の逆極性電圧印加の際の最大透過率Ｔ₂も大きくなり、実質的な時間開口率が１００％になってしまう恐れがある。従って、Θは３０°未満が好ましい。また、Θの温度による変化が大きいと、クロスニコル下の偏光板間で設定された最暗状態が一定に保たれない恐れがある。このため、液晶素子の駆動温度範囲でΘの温度による最大変化幅は３°以下に設定することが好ましい。
【００６５】
尚、一般のＳｍＣ^*相を示す材料と同様に液晶分子がスメクチック層の法線からチルトすることによって層間隔が減少する、即ち低温側ほどコーン角Θが大きくなる材料の場合、低温になるに連れて層間隔の減少要因が大きくなるのであるが、例えばポリフッ素系液晶材料の場合のように自発的にブックシェルフ層構造をとる液晶材料であった場合、低温側ほどバルクで測定される層間隔が長くなるというこの材料固有の特徴によって層間隔ｄの変化が極めて小さくなることが、シェブロン構造をとりづらい理由と考えられている。この場合、界面分子は一軸配向規制力によってラビング方向を向き、バルクの分子はチルト角の温度特性に応じてラビング方向からずれた方向へと配向する場合がある。この時電界印加によって界面近傍分子もラビング方向からずれた方向へと配向する。
【００６６】
一方、図５に示すように発現される２つの層構造のうち一方の層構造のみに揃え、即ち平均一軸配向処理軸とスメクチック層法線方向のズレ方向が一定となるようにするための素子内の内部電位の偏りの持たせ方として、
１）Ｃｈ−ＳｍＣ^*相転移の際、またはＩｓｏ−ＳｍＣ^*相転移の際に一対の基板間に正負いずれかのＤＣ電圧を印加する。
２）上下一対の基板に異なる材料からなる配向膜（配向制御膜）を用いる。
３）上下一対の基板の配向膜の処理法（膜の形成条件、ラビング強度、ＵＶ照射等の処理条件）を変える。
４）上下一対の基板の配向膜の下地に設ける層の膜種または膜厚を変える。
など、様々な方法が考えられるが、いずれの手段を用いても良い。
【００６７】
特に１）によるＤＣ印加条件としては、ＤＣを長時間印加することによって配向膜自体が永久双極子を有する変化（エレクトレット化）を避けるために、ＤＣはＣｈ−ＳｍＣ^*相転移近傍において、層方向を一方向に揃えるのに必要且つ最小限の印加時間にとどめておくことが好ましい。具体的には１００ｍＶ以上１０Ｖ以下の範囲でのＤＣ電圧を印加することが好ましい。
【００６８】
上述したような液晶材料及び上記２）〜４）で設定される配向膜及び液晶材料中のイオンはＴＦＴ駆動に悪影響を及ぼさないよう極力低減しておくことが望ましい。
【００６９】
本発明の液晶素子において、電圧無印加時の液晶分子（平均分子軸）の単安定化のためには一軸配向規制力が大きいことが必要となる。この配向規制力に関して、コレステリック液晶を用いて配向規制力を評価する方法が内田ら（ＬｉｑｕｉｄＣｒｙｓｔａｌｓ，５，ｐ．１１２７（１９８９））によって提案されている。即ち、コレステリック相でのらせんピッチと配向規制力とのトルクバランスによって決定される「実効ねじれ角」を評価することにより配向規制力が評価できる。本発明でもこの考えを用いてこの一軸配向規制力を以下のように定義する。
【００７０】
本発明の液晶素子においてＣｈ相が存在する場合、Ｃｈ相におけるコレステリックピッチをｐ、及びセル厚をｄ_gとすると、配向規制力が存在しない場合、セル内でのねじれ角をφとすると、ｄ_g／ｐ＝φ／２πの関係となる。また、上下基板において平行に一軸配向規制されており、配向規制力が無限大である場合にはφはゼロになる。尚、このφの値は内田等の報告と同様に、偏光顕微鏡下において旋光性を測定することにより容易に評価できる。すなわち、セル中では配向規制力によって本来のピッチｐより大きい仮想ピッチｐ^*（＝２π・ｄ_g／φ）を有しており、ｐ^*＝ｐの時配向規制力はゼロ、ｐ^*＝無限大の時配向規制力も無限大であると言い換えることができる。
【００７１】
本発明では単安定化のためには少なくともｐ^*≧２×ｐとなることが好ましい。ｐ^*≧１０×ｐとなることがより好ましい。これらの値となるようなことを考慮して上記２）〜４）の条件で、一軸配向処理条件（ラビング条件等）、配向膜厚、配向膜種、焼成条件等を適宜調整することが好ましい。
【００７２】
本発明の液晶素子では、三角波印加時の電圧−透過率曲線を求めた場合においてヒステリシスが存在する場合がある。但し、実際のＴＦＴを備えた素子の場合のように交流波形により駆動される場合には、三角波印加時のように白状態から中間調状態へと連続的に光学変調されることはないため、特に問題になることはない。即ち、印加される極性に応じて常に白黒の反転をしながら光学変調されることから、例えば白から中間調へと光学変調される際には、白状態から黒の配向状態を経由した後中間調の配向状態へと変調されるため、交流を印加した際には一方の極性では常に黒側にリセットされた後に書き込むという駆動が実現されているため、前状態の履歴の影響をかなりの程度抑制することができる。
【００７３】
以下、本発明の液晶素子の実施形態を挙げてその構成を説明する。図１０は本発明の液晶素子の一実施形態の１画素の構成を模式的に示す断面図である。同図に示す液晶素子８０は、一対のガラス、プラスチック等透明性の高い材料からなる基板８１ａ，８１ｂ間に液晶層８５、好ましくはカイラルスメクチック液晶を狭持してなる。
【００７４】
基板８１ａ，８１ｂには、それぞれ液晶層８５に電圧を印加するためのＩｎ₂Ｏ₃、ＩＴＯ等の材料からなる電極８２ａ、８２ｂが設けられている。上記電極は、単純マトリクスタイプの場合には、例えばストライプ状に形成され、互いに交差してマトリクス電極構造を形成している。また、本発明に好ましいアクティブマトリクスタイプの場合には、一方の基板に画素毎に画素電極をドット状に配置し、各画素電極にＴＦＴやＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）等のアクティブ素子（スイッチング素子）を接続し、他方の基板には一面或いは所定のパターン状に共通電極を設けてアクティブマトリクス電極構造を形成する。
【００７５】
電極８２ａ，８２ｂ上には、必要に応じてこれらの電極間でのショートを防止する等の機能を持たせたＳｉＯ₂、ＴｉＯ₂、Ｔａ₂Ｏ₅等の材料からなる絶縁膜８３ａ、８３ｂがそれぞれ設けられる。
【００７６】
さらに、絶縁膜８３ａ，８３ｂ上には、液晶層８５に接し、その配向状態を制御するべく機能する配向膜８４ａ，８４ｂが設けられている。かかる配向膜８４ａ、８４ｂの少なくとも一方には一軸配向処理が施されている。かかる膜としては、例えば、ポリイミド、ポリイミドアミド、ポリアミド、ポリビニルアルコール等の有機材料を溶液塗工した膜の表面にラビング処理を施したもの、或いはＳｉＯ等の酸化物、窒化物を基板に対し斜め方向から所定の角度で蒸着した無機材料の斜法蒸着膜を用いることができる。
【００７７】
尚、配向膜８４ａ，８４ｂについては、その材料の選択、処理（一軸配向処理等）の条件等により、液晶層８５の液晶分子のプレチルト角（液晶分子の配向膜付近で膜面に対してなす角度）が調整される。
【００７８】
尚、配向膜８４ａ，８４ｂがいずれも一軸配向処理がなされた膜である場合、それぞれの膜の一軸配向処理方向（特にラビング方向）を、用いる液晶材料に応じて平行、反平行、或いは４５°以下の範囲でクロスするように設定することができる。
【００７９】
また、本発明の液晶素子においては、一対の基板の少なくとも一方の液晶との界面に一軸配向処理が施されていれば良く、上記配向膜に限定されるものではない。
【００８０】
基板８１ａ，８１ｂは、スペーサー８６を介して対向している。かかるスペーサー８６は、基板８１ａ，８１ｂの間の距離（セルギャップ）を決定するものであり、シリカビーズ等が用いられる。ここで決定されるセルギャップについては、液晶材料の違いによって最適範囲及び上限値が異なるが、均一な一軸配向性、または電圧無印加時に液晶分子の平均分子軸をほぼ配向処理軸の平均方向の軸と実質的に同一にする配向状態を発現させるべく、０．３〜１０μｍの範囲に設定することが好ましい。
【００８１】
スペーサー８６に加えて、基板１１ａ及び１１ｂ間の接着性を向上させ、カイラルスメクチック液晶の耐衝撃性を向上させるべく、エポキシ樹脂等の樹脂材料等からなる接着粒子を分散配置することもできる（図示せず）。
【００８２】
上記構造の液晶素子８０では、液晶層８５としてカイラルスメクチック液晶を用いる場合については、その材料の組成を調整し、さらに液晶材料の処理や素子構成、例えば配向膜８４ａ及び８４ｂの材料、処理条件等を適宜設定することにより、前述の図６に示すように、電圧無印加時では、該液晶の平均分子軸（液晶分子）が単安定化されている配向状態を示し、駆動時では一方の極性（第一の極性）の電圧印加時に印加電圧の大きさに応じて平均分子軸の単安定化される位置を基準としたチルト角が連続的に変化し、他方の極性（第二の極性）の電圧印加時には液晶の平均分子軸は、印加電圧の大きさに応じた角度でチルトし、且つ第一の極性の電圧印加による最大チルト角が、第二の極性の電圧印加による最大チルト角より大きいような特性を示すようにする。好ましくは、カイラルスメクチック液晶材料として、降温下でＩｓｏ−Ｃｈ−ＳｍＣ^*の相転移系列、或いはＩｓｏ−ＳｍＣ^*の相転移系列を示すものを用い、前述した１）〜４）の処理によりＳｍＣ^*でメモリ性を消失させた状態を形成する。
【００８３】
そして、カイラルスメクチック液晶としては、前述のような特性（液晶材料固有の物性値であるコーン角Θ、スメクチック層の層間隔ｄ、傾斜角δについての特性）を示すようなビフェニル骨格やフェニルシクロヘキサンエステル骨格、フェニルピリミジン骨格等を有する炭化水素系液晶材料、ナフタレン系液晶材料、ポリフッ素系液晶材料を適宜選択して調整した組成物を用いる。
【００８４】
このような特性下において、基板８１ａ及び８１ｂの少なくとも一方の外側に偏光板を設け、電圧無印加の状態で最暗状態となるようにセルを配置し、電圧印加時には上記したようなチルト角の連続的な変化に伴う透過率変化によって、例えば図７に示すような特性で素子の透過光量をアナログ的に制御することができる。
【００８５】
当該液晶素子には、基板８１ａ及び８１ｂの一方に少なくとも、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを設け、カラー液晶素子とすることもできる。
【００８６】
尚、本発明の液晶素子は、基板８１ａ及び８１ｂの両側に偏光板（図示せず）を設けた透過型の素子、即ち基板８１ａ及び８１ｂのいずれも透光性基板であり、一方の基板側からの入射光（例えば外部光源による光）を変調し、他方側に出射するタイプの素子、或いは、少なくとも一方の基板側に偏光板を設けた反射型の液晶素子、即ち基板８１ａ及び８１ｂの少なくとも一方の側に反射板を設けるかもしくは一方の基板自体または基板に別途設ける部材として反射性の材料を用いることによって、入射光及び反射光を変調し、入射側に光を出射するタイプの素子、のいずれにも適用することができる。
【００８７】
本発明の液晶素子には、階調信号を供給する駆動回路を接続し、上述したような電圧の印加により液晶の平均分子軸の単安定位置からの連続的なチルト角の変化及び素子からの透過光量が連続的に変化する特性を利用し、階調表示を行うことができる。例えば、液晶素子の一方の基板を前述したようなＴＦＴ等を備えたアクティブマトリクス基板とし、駆動回路で振幅変調によるアクティブマトリクス駆動を行うことでアナログ階調表示が可能となる。
【００８８】
以下に本発明の液晶素子を、上記のようなアクティブマトリクス基板を用いて構成した場合についてその一実施形態を挙げ、図１１〜図１３を参照して説明する。
【００８９】
図１１は、アクティブマトリクスタイプとした本発明の液晶素子の一実施形態に駆動手段を接続した形で、一方の基板（アクティブマトリクス基板）の構成を中心に模式的に示した平面図である。
【００９０】
図１１に示す構成では、液晶素子に相当するパネル部９０において、駆動手段である走査信号ドライバ９１に接続された走査信号線に相当する図面上水平方向のゲート線Ｇ₁、Ｇ₂、…と、駆動手段である情報信号ドライバ９２に接続された情報信号線に相当する図面上縦方向のソース線Ｓ₁、Ｓ₂、…が互いに絶縁された状態で直交するように設けられており、その各交点の画素に対応してアクティブ素子（スイッチング素子）である薄膜トランジスタ（ＴＦＴ）９４及び画素電極９５が設けられている。尚、図１１では便宜上、５×５画素の領域のみを示す。スイッチング素子としては、ＴＦＴの他に、ＭＩＭ素子も用いることができる。
【００９１】
ゲート線Ｇ₁、Ｇ₂、…はＴＦＴ９４のゲート電極（図示せず）に接続され、ソース線Ｓ₁、Ｓ₂、…はＴＦＴ９４のソース電極（図示せず）に接続され、画素電極９５はＴＦＴ９４のドレイン電極（図示せず）に接続されている。
【００９２】
かかる構成において、走査信号ドライバ９１によりゲート線Ｇ₁、Ｇ₂、…が例えば線順次に走査選択されてゲート電圧が供給され、このゲート線の走査選択に同期して情報信号ドライバ９２から、各画素に書き込み情報に応じた情報信号電圧がソース線Ｓ₁、Ｓ₂、…に供給され、ＴＦＴ９４を介して各画素電極に印加される。
【００９３】
図１２は、図１１に示したようなパネル構成における各画素部分（１ビット分）の断面構造の一例を示す模式図である。同図に示す構造では、ＴＦＴ９４及び画素電極９５を備えたアクティブマトリクス基板２０と共通電極４２を備えた対向基板４０間に、自発分極を有する液晶層４９が狭持され、液晶容量（Ｃ_lc）３１が構成されている。
【００９４】
図１１のアクティブマトリクス基板２０については、ＴＦＴ９４としてアモルファスＳｉＴＦＴを用いた例を示している。ＴＦＴ９４はガラス等からなる基板上に形成され、図１１に示すゲート線Ｇ₁、Ｇ₂、…に接続されたゲート電極２２上に窒化シリコン（ＳｉＮ_x）等の材料からなる絶縁膜（ゲート絶縁膜）２３を介してａ−Ｓｉからなる半導体層２４が設けられており、該半導体層２４上に、それぞれｎ⁺ａ−Ｓｉからなるオーミックコンタクト層２５，２６を介してソース電極２７、ドレイン電極２８が互いに離間して設けられている。ソース電極２７は図１１に示すソース線Ｓ₁、Ｓ₂、…に接続され、ドレイン電極２８はＩＴＯ等の透明導電膜からなる画素電極９５に接続されている。また、ＴＦＴ９４における半導体層２４上をチャネル保護膜２９が被覆している。このＴＦＴ９４は、該当するゲート線が走査選択された期間においてゲート電極２２にゲートパルスが印加されオン状態となる。
【００９５】
さらに、アクティブマトリクス基板２０においては、画素電極９５と、該電極の基板２１側に設けられた保持容量電極３０により絶縁膜２３（ゲート電極２２上の絶縁膜と連続的に設けられた膜）を狭持した構造により保持容量（Ｃ_s）３２が液晶容量３１と並列の形で設けられている。保持容量電極３０はその面積が大きい場合、開口率を低下させるため、ＩＴＯ膜等の透明導電膜により形成される。
【００９６】
また、アクティブマトリクス基板２０のＴＦＴ９４及び画素電極９５上には液晶の配向状態を制御するための例えばラビング処理等の一軸配向処理が施された配向膜４３ａが設けられている。一方、対向基板４０では、ガラス等の基板４１上に、全面同様の厚みで共通電極４２、及び液晶の配向状態を制御するための配向膜４３ｂが積層されている。尚、本発明においては、一対の基板の少なくとも一方の液晶との界面に一軸配向処理が施されていれば良く、上記配向膜に限定されるものではない。
【００９７】
尚、上記セル構造は、互いに偏光軸が直交した関係にある一対の偏光板（図示せず）間に狭持されて用いられる。
【００９８】
上記構造のセルの画素部分において、液晶層４９としては、図１０で説明したように、自発分極を有するカイラルスメクチック液晶が用いられ、図６に示すようなスイッチング動作及び図７に示す光学特性を示すように設定される。
【００９９】
尚、図１１、図１２に示したＴＦＴ９４としては、多結晶Ｓｉ（ｐ−Ｓｉ）ＴＦＴを用いることもできる。
【０１００】
図１２のパネルの画素部分の等価回路を図１３に、駆動波形の一例を図１４に示し、本発明の液晶素子におけるアクティブマトリクス駆動について説明する。
【０１０１】
本発明の液晶素子におけるアクティブマトリクス駆動では、例えば一画素においてある情報を表示するための期間（１フレーム）を複数のフィールド（例えば図１４に示す１Ｆ及び２Ｆ）に分割し、これら２フィールドにおいて平均的に所定の情報に応じた透過光量を得る。以下に、液晶層４９が図７に示すような光学特性を示す場合における、１フレームが２フィールドに分割された例について説明する。
【０１０２】
図１４（ａ）は、任意の一画素に着目した際に、当該画素に接続された走査信号線となる一ゲート線に印加される電圧を示す。図１１、図１２に示された構造の液晶素子では、各フィールド毎にゲート線Ｇ₁、Ｇ₂、…が例えば線順次で選択され、一ゲート線には選択期間Ｔ_onにおいて所定のゲート電圧Ｖ_gが印加され、ゲート電極２２に電圧Ｖ_gが加わり、ＴＦＴ９４がオン状態となる。他のゲート線が選択されている期間に相当する非選択期間Ｔ_offにはゲート電極２２に電圧が加わらずＴＦＴ９４は高抵抗状態（オフ状態）となる。
【０１０３】
図１４（ｂ）は、当該画素の情報信号線（ソース線）に印加される電圧Ｖ_sを示す。図１４（ａ）で示すように各フィールドで選択期間Ｔ_onでゲート電極２２にゲート電圧が印加された際、これに同期して当該画素に接続されたソース線Ｓ₁、Ｓ₂、…からソース電極２７に、所定のソース電圧（情報信号電圧）Ｖ_s（基準電位を共通電極４２の電位Ｖ_cとする）が印加される。
【０１０４】
ここで、１フレームを構成する第一のフィールド（１Ｆ）では、当該画素に書き込まれる情報、例えば用いる液晶に応じた図７に示すような電圧−透過率特性を基に当該画素で得ようとする光学状態または表示情報（透過率）に応じたレベルＶ_xの正極性のソース電圧（情報信号電圧）（基準電位を共通電極４２の電位Ｖ_cとする）が印加される。この時、ＴＦＴ９４がオン状態であるため、上記ソース電極２７に印加される電圧Ｖ_xがドレイン電極２８を介して画素電極９５に印加され、液晶容量（Ｃ_ls）３１及び保持容量（Ｃ_s）３２に充電がなされ、画素電極９５の電位が情報信号電圧Ｖ_xになる。続いて当該画素の属するゲート線の非選択期間Ｔ_offにおいてＴＦＴ９４は高抵抗（オフ状態）となるため、この非選択期間には、液晶容量（Ｃ_lc）３１及び保持容量（Ｃ_s）３２では選択期間Ｔ_onで充電された電荷が蓄積された状態を維持し、電圧Ｖ_xが保持される。そして、当該画素における液晶層４９に第１フィールド１Ｆの期間を通して電圧Ｖ_xが印加され、当該画素の液晶部分ではこの電圧値に応じた光学状態（透過光量）が得られる。
【０１０５】
次に、第二のフィールド（２Ｆ）の選択期間Ｔ_onでは、第一のフィールド１Ｆとは極性が逆で絶対値が同じ電圧値Ｖ_xを有するソース電圧（−Ｖ_x）がソース電極２７に印加される。この時、ＴＦＴ９４がオン状態であり、画素電極９５に電圧−Ｖ_xが印加されて、液晶容量（Ｃ_lc）３１及び保持容量（Ｃ_s）３２が充電され、画素電極９５の電位が情報信号電圧−Ｖ_xになる。続いて、非選択期間Ｔ_offにおいてＴＦＴ９４は高抵抗（オフ状態）となるため、この非選択期間には液晶容量（Ｃ_lc）３１及び保持容量（Ｃ_s）３２では選択期間Ｔ_onで充電された電荷が蓄積された状態を維持し、電圧−Ｖ_xが保持される。そして、当該画素における液晶層４９に第２のフィールド２Ｆ期間を通して電圧−Ｖ_xが印加され、当該画素ではこの電圧値に応じた光学状態（透過光量）が得られる。
【０１０６】
図１４（ｃ）は、上述したような画素の液晶容量及び保持容量に実際に保持され液晶層４９に印加される電圧値Ｖ_pixを、図１４（ｄ）は当該画素での液晶の実際の光学応答（透過型液晶素子とした場合での光学応答）を模式的に示す。（ｃ）に示すように、２フィールド１Ｆ及び２Ｆを通じて印加電圧は互いに極性が反転しただけの同一レベル（絶対値）Ｖ_xである。一方、（ｄ）に示すように、第一フィールド１Ｆでは、例えば図７に示す特性に基づいてＶ_xに応じた階調表示状態（透過光量）が得られ、第二フィールド２Ｆでは、−Ｖ_xに応じた階調表示状態が得られるが、例えば図７に示すような特性によれば実際にはわずかな透過光量の変化しか得られず、透過光量Ｔ_xより小さく、０レベルに近いＴ_yとなる。
【０１０７】
上述したようなアクティブマトリクス駆動では、カイラルスメクチック液晶を用いた場合に良好な高速応答性に基づいた階調表示が可能となると同時に、一画素においてあるレベルの階調表示を、高い透過光量を得る第一フィールドと低い透過光量を得る第二フィールドに分割して連続的に行い、第二フィールドを第一フィールドと同じか或いは長く設定することにより、時間開口率が５０％以下となり、人間の目に感じる動画高速応答特性も良好になる。また、第二フィールドにおいては液晶分子の若干のスイッチング動作により完全に透過光量が０にはならないので、フレーム期間全体での人間の目に感じる輝度は確保される。
【０１０８】
さらに、第一及び第二フィールドで同様のレベルの電圧が極性反転して液晶層４９に印加されるため、液晶層４９に実際に印加される電圧が交流化され、液晶の劣化が防止される。
【０１０９】
上記のアクティブマトリクス駆動では、２フィールドからなる１フレーム全体では、Ｔ_xとＴ_yを平均した透過光量が得られる。このため、情報信号電圧Ｖ_sについては、図７に示す特性に沿って、実際の当該フレームで当該画素で得ようとする画像情報（階調情報）に応じて、所定のレベルだけ大きな透過光量を得ることのできる電圧値を選択して印加することにより、第一フィールド１Ｆにおいて、所望の階調状態より高いレベルの透過光量での階調状態を表示することも好ましい。
【０１１０】
本発明の表示素子においては、第二の輝度で表示する期間をＦ₂、上記第一の輝度で表示する期間をＦ₁とした時、Ｆ₂≧Ｆ₁と設定する。これにより、表示画像の動画質が向上する。例えば、上記した液晶素子のアクティブマトリクス駆動においては、第二フィールド２Ｆを第一フィールド１Ｆと同じか或いは長時間になるように設定する。この時、第一フィールド期間をＦ₁、第二フィールド期間をＦ₂、第一フィールドで液晶層に印加される第一の極性の電圧値をＶ₁、第二フィールドで液晶層に印加される第二の極性の電圧値をＶ₂とした時、本発明においては、Ｆ₁≦Ｆ₂であり、好ましくは、Ｆ₁×Ｖ₁＝Ｆ₂×Ｖ₂とする。このように、各期間の長さと電圧値とを設定することにより、各フィールドで印加される電圧の積分値が同一となり、実質的に液晶層に印加される直流成分がゼロとなって液晶の劣化が最小限に抑えられる。
【０１１１】
【実施例】
（実施例１）
〔液晶セルの作製〕
透明電極として厚さ７００ÅのＩＴＯ膜を形成した厚さ１．１ｍｍの一対のガラス基板を用意した。該基板の透明電極上に、下記の繰り返し単位ＰＩ−ａを有するポリイミド前駆体をスピンコート法により塗布し、その後、８０℃で５分間の前乾燥を行った後、２００℃で１時間加熱焼成を施し、膜厚２００Åのポリイミド被膜を得た。
【０１１２】
【化１】

【０１１３】
続いて、当該基板上のポリイミド膜に対して一軸配向処理としてナイロン布によるラビング処理を施した。ラビング処理の条件は、直径１０ｃｍのロールにナイロン（帝人社製「ＮＦ−７７」）を貼り合わせたラビングロールを用い、押し込み量０．３ｍｍ、送り速度１０ｃｍ／ｓ、回転数１０００ｒｐｍ、送り回数４回とした。
【０１１４】
次に、一方の基板上にスペーサーとして、平均粒径２．０μｍのシリカビーズを散布し、各基板のラビング処理方向が互いに反平行（アンチパラレル）となるように対向させ、均一なセルギャップのセル（単画素の空セル）を得た。
【０１１５】
〔アクティブマトリクスセルの作製〕
上記単画素のセルの作製方法と同様の材料及び条件の透明電極、ポリイミド配向膜を用い、一方の基板をゲート絶縁膜として窒化シリコン膜を備えたａ−ＳｉＴＦＴを有するアクティブマトリクス基板とし、他方の基板にはＲ，Ｇ，Ｂのカラーフィルタを設け、図１２に示した画素構造のアクティブマトリクスセル（パネル）を作製した。画面サイズは１０．４インチ、画素数は８００×６００×ＲＧＢとした。
【０１１６】
〔液晶組成物の調整〕
下記液晶性化合物を混合して液晶組成物ＬＣ−１を調製した。構造式に併記した数値は混合の際の重量比率である。
【０１１７】
【化２】

【０１１８】
上記液晶組成物ＬＣ−１の物性パラメータを以下に示す。
【０１１９】
【化３】

【０１２０】
上記プロセスで作製した単画素のセル及びアクティブマトリクスセルに液晶組成物ＬＣ−１を等方相の温度で注入し、カイラルスメクチック液晶相を示す温度まで冷却し、この冷却の際、Ｃｈ−ＳｍＣ^*相転移前後において、−５Ｖのオフセット（直流）電圧を印加して冷却を行う処理を施し、液晶素子サンプルＡ（単画素），Ｂ（アクティブマトリクスタイプ）を作製した。かかるサンプルについて、下記の項目についての評価を行った。
【０１２１】
（１）配向状態
素子サンプルＡの液晶の配向状態について偏光顕微鏡観察を行った。その結果、室温（３０℃）では、電圧無印加で最暗軸がラビング方向と若干ずれた状態であり、且つ層法線方向がセル全体で一方向しかないほぼ均一な配向状態が観察された。
【０１２２】
（２）光学応答
液晶素子が示す電気光学応答を測定するために、素子サンプルＡについてセルをクロスニコル下でフォトマルチプライヤー付き偏光顕微鏡に、偏光軸を電圧無印加状態で暗視野となるように配置した。
【０１２３】
これに３０℃において±５Ｖ、０．２Ｈｚの三角波を印加した際の光学応答を観測すると、正極性の電圧印加に対しては、印加電圧の大きさに応じて徐々に透過光量（透過率）が増加していった。一方、負極性の電圧印加の際の光学応答の様子は、電圧レベルに対して透過光量が変化しているものの、その最大透過率は、正極性電圧印加の際の最大透過率と比較すると、１／１０程度であった。
【０１２４】
（３）矩形波応答
素子サンプルＡについて三角波応答と同様の装置を用いて、６０Ｈｚ（±５Ｖ）の矩形波電圧を印加して電圧を変化させながら光学レベルを測定した。
【０１２５】
その結果、正極性の電圧には十分に光学応答し、その光学応答は前状態には依存せずに安定した中間調状態が得られることが確認できた。また、負極性の電圧に対しても同じ電圧絶対値の正極性電圧印加の場合の１／１０程度の光学応答が確認され、正負の電圧に対する光学応答の平均値は前状態には依存せず安定した中間調が得られることが確認できた。
【０１２６】
また、この正極性の矩形波電圧印加による、立ち上がり時間（最暗状態の液晶に所定の透過率を得るための電圧を印加した際の、該透過率の９０％に達する時間）と、立ち下がり時間（所定の中間調状態を得るための電圧印加による飽和透過率状態から、当該飽和透過率の１０％に達する時間）での応答速度は、高電圧（５Ｖ程度）印加の際にはそれぞれ０．７ｍｓ、０．３ｍｓであり、低電圧（１Ｖ程度）印加の際には、それぞれ２．０ｍｓ、０．２ｍｓであり、一般的なネマチック液晶でのスイッチングに比較しても高速応答性が確認された。
【０１２７】
（４−１）実駆動／動画質評価Ａ
ＴＦＴを用いたアクティブマトリクスパネルである素子サンプルＢを用いて、動画質評価を行った。この動画質評価は１０名程度の非専門家による主観評価とし、下記５段階の尺度（カテゴリー）で評価した。評価に使用した画像は、ＢＴＡのハイビジョン標準画像（静止画）から３種類（肌色チャート、観光案内板、ヨットハーバー）を選び、その中の中心部分の４３２×１６８画素を切り出して使用した。
【０１２８】
さらにこれらの画像を高速な動きの動画像：１３．６（ｄｅｇ／ｓ）の一定速度（テレビ番組の一般的な動き速度程度である６．８（ｄｅｇ／ｓ）の２倍の速度）で移動させた像を作成し、画像のボケを評価した。
【０１２９】
尺度５…画面の周辺ボケが全く観察されずキレの良い良好な動画質
尺度４…画面の周辺ボケがほとんど気にならない
尺度３…画面の周辺ボケが観察され、細かい文字は判別し難い
尺度２…画面の周辺ボケが顕著となり、大きな文字も判別し難い
尺度１…画面全体にボケが顕著となり、原画像がほとんど判別不能
【０１３０】
この時の画像ソースのコンピュータ側からの出力は、１秒間に６０画面分を順次走査（プログレッシブ）するようなピクチャーレートとした。
【０１３１】
先ず、ＴＦＴパネル側（サンプル）の表示は、１秒間に６０フレームの表示を行い、１フレームを複数フィールドに分割せず、フレーム反転駆動を行った。その結果、若干ではあるが動画質の周辺ボケが観測された。この周辺ボケ度合いを主観評価すると、上記５段階評価で３程度であった。
【０１３２】
さらに、１フレームを２つのフィールドに分割し、最初のフィールドで正極性電圧、続くフィールドで負極性電圧（両フィールドの電圧レベルは同じ）を印加し、実質的に周波数１２０Ｈｚで動作させた場合、フリッカが全く観察されず、周辺ボケがほぼ感じられない動画質が観察され、上記の５段階評価では４のレベルであった。
【０１３３】
尚、この評価を一般的なＣＲＴを用いて行うと５段階評価で全員が５、応答が数十ｍｓかかる市販のＴＦＴタイプの液晶素子を用いると５段階評価で１〜２程度の評価結果であった。
【０１３４】
（４−２）実駆動／動画質評価Ｂ
次に、１フレームを時間比率で１：２の２つのフィールドに分割し、実質的に１２０Ｈｚで駆動した（パルス幅としては、５．６ｍｓと１１．１ｍｓ）、最初のフィールドで０〜６Ｖの正極性電圧、続くフィールドで０〜３Ｖの負極性電圧（両フィールドの電圧レベルは２：１の比率）を印加し動作させた場合、フリッカが全く観察されず、周辺ボケが全く感じられない動画像が観察され、理想的な動画像が得られた。上記の５段階評価では５のレベルであった。
【０１３５】
【発明の効果】
以上詳述したように、本発明によれば、明るく高画質の動画像表示の表示素子が得られ、さらには、実用的な明るさと高速応答、及び階調表示が可能な液晶素子が得られ、特に、カイラルスメクチック液晶素子において、複雑な回路を用いることなく動画質を向上し、同時に液晶の劣化を防止し、長期にわたって良好な動画質を表示しうる耐久性に富んだ液晶素子が提供される。
【図面の簡単な説明】
【図１】ＳＳＦＬＣタイプの液晶素子における液晶配向状態での液晶分子及び液晶層構造を示す模式図である。
【図２】図１の液晶配向状態における液晶分子の仮想コーン底面への射影を示す模式図である。
【図３】ＳＳＦＬＣタイプの液晶素子及び本発明の液晶素子の一実施形態の各液晶相での配向状態を示す模式図である。
【図４】本発明の液晶素子の一実施形態におけるカイラルスメクチック液晶相での配向状態を示す模式図である。
【図５】カイラルスメクチックＣ相での配向状態を示す模式図である。
【図６】本発明の液晶素子の一実施形態におけるカイラルスメクチック液晶相での電圧印加による液晶分子の反転挙動を示す模式図である。
【図７】本発明の液晶素子における電圧−透過率特性の一例を示す図である。
【図８】ＳＳＦＬＣにおける双安定配向状態でのポテンシャルの状態を示す模式図である。
【図９】本発明の液晶素子における配向状態でのポテンシャルの状態を示す模式図である。
【図１０】本発明の液晶素子の一実施形態の一画素の構造を模式的に示す断面図である。
【図１１】本発明の液晶素子をアクティブマトリクスタイプに適用した場合の構成例を示す平面模式図である。
【図１２】本発明の液晶素子をアクティブマトリクスタイプに適用した場合の一画素の構成例を示す断面模式図である。
【図１３】図１２に示した素子構造の等価回路を示す図である。
【図１４】本発明の液晶素子をアクティブマトリクス駆動する際の駆動波形及び光学応答の一例を示す図である。
【符号の説明】
１１，１２基板
１３液晶
１４，１４ａ，１４ｂ液晶分子
１５コーン
１６スメクチック層
１７コーン底面
１８，１８ａ，１８ｂ液晶分子の仮想コーン底面への射影
１９自発分極
２０アクティブマトリクス基板
２１基板
２２ゲート電極
２３ゲート絶縁膜
２４半導体層
２５，２６オーミックコンタクト層
２７ソース電極
２８ドレイン電極
２９チャネル保護膜
３０保持容量電極
３１液晶容量
３２保持容量
４０対向基板
４１基板
４２共通電極
４３ａ，４３ｂ配向膜
４９液晶層
５０自発分極
８０液晶素子
８１ａ，８１ｂ基板
８２ａ，８２ｂ電極
８３ａ，８３ｂ絶縁膜
８４ａ，８４ｂ配向膜
８５液晶層
８６スペーサー
９０パネル部
９１走査信号ドライバ
９２情報信号ドライバ
９４ＴＦＴ
９５画素電極

Claims

複数画素を個々に制御してアクティブマトリクス駆動により画像を表示する液晶素子であり、液晶と、該液晶を狭持して対向すると共に少なくとも一方の液晶との界面に一軸配向処理が施された一対の基板と、画素毎に液晶を駆動する電極と、少なくとも一方の基板の外側に配置した偏光板とを備えた液晶素子であって、
１フレームが２つのフィールドに分割され、第一のフィールドにおいて画素毎に表示情報に応じた第一の輝度で画像を表示し、第二のフィールドにおいて画素毎に上記第一の輝度よりも一定の割合で小さい第二の輝度で実質的に上記第一のフィールドで表示した画像と同一の画像を表示し、上記第二の輝度で表示する期間をＦ₂、上記第一の輝度で表示する期間をＦ₁とした時、Ｆ₂≧Ｆ₁と設定されており、
上記液晶がカイラルスメクチック液晶であり、上記液晶への電圧無印加時には、上記液晶の平均分子軸が単安定化された第一の状態を示し、上記液晶への第一の極性の電圧印加時には、上記液晶の平均分子軸が印加電圧値に応じた角度で上記第一の状態から一方の側にチルトし、上記液晶への上記第一の極性とは逆極性の第二の極性の電圧印加時には、上記液晶の平均分子軸が印加電圧値に応じた角度で上記第一の状態から上記第一の極性の電圧印加時にチルトした側とは逆側にチルトし、上記第一の極性の電圧印加時と第二の極性の電圧印加時のそれぞれの液晶の平均分子軸の最大チルト状態における上記第一の状態からのチルトの角度が互いに異なり、
上記第一のフィールドにおいて、各画素の液晶が、上記各画素の液晶への、表示情報に応じた値の第一の極性の電圧印加によって、該電圧値に応じた角度で第一の状態からチルトして第一の透過率を呈し、上記第二のフィールドにおいて、各画素の液晶が、上記各画素の液晶への、表示情報に応じた値の第二の極性の電圧印加によって、該電圧値に応じた角度で第一の状態から上記第一の極性の電圧印加時にチルトした側とは逆側にチルトして第二の透過率を呈し、各画素の液晶が上記第一の状態で第三の透過率を呈し、上記第一の透過率の最大値と第三の透過率との間で連続的に透過率を変化させることによって階調表示を行うことを特徴とする液晶素子。
上記第二の輝度が第一の輝度の１／５以下である請求項１記載の液晶素子。
上記第二の透過率が第一の透過率の１／５以下である請求項１記載の液晶素子。
上記第三の透過率が上記液晶素子の表示しうる最小透過率であり、第一の透過率の最大値が最大透過率である請求項１乃至３のいずれかに記載の液晶素子。
上記第二の透過率の最大値と第三の透過率との差が、第一の透過率の最大値と第三の透過率との差の１／５以下である請求項４記載の液晶素子。
上記第一の極性の電圧値が、表示情報に応じた電圧値よりも高く、該電圧値を印加された画素の液晶が表示情報に応じた透過率よりも高い透過率を呈する請求項１乃至５のいずれかに記載の液晶素子。
上記カイラルスメクチック液晶の相転移系列が、高温側より、等方相−コレステリック相−カイラルスメクチックＣ相、或いは、等方相−カイラルスメクチックＣ相であり、素子内における液晶のスメクチック層の法線方向が一方向である請求項１乃至６のいずれかに記載の液晶素子。
上記カイラルスメクチック液晶のバルク状態でのらせんピッチがセル厚の２倍より長い請求項１乃至７のいずれかに記載の液晶素子。
上記第一の透過率で表示する期間Ｆ₁と該期間に液晶に印加される第一の極性の電圧値Ｖ₁、及び、第二の透過率で表示する期間Ｆ₂と該期間に液晶に印加される第二の極性の電圧値−Ｖ₂との関係が、Ｆ₁≦Ｆ₂であり、且つ、Ｆ₁×Ｖ₁＝Ｆ₂×Ｖ₂である請求項１乃至８のいずれかに記載の液晶素子。
上記液晶素子が画素毎に画素電極とアクティブ素子を備え、アナログ階調表示を行う請求項１乃至９のいずれかに記載の液晶素子。
透過型液晶素子である請求項１乃至１０のいずれかに記載の液晶素子。
反射型液晶素子である請求項１乃至１０のいずれかに記載の液晶素子。