JP2001093923A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001093923A JP2001093923A JP26839499A JP26839499A JP2001093923A JP 2001093923 A JP2001093923 A JP 2001093923A JP 26839499 A JP26839499 A JP 26839499A JP 26839499 A JP26839499 A JP 26839499A JP 2001093923 A JP2001093923 A JP 2001093923A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal plate
- semiconductor device
- plate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 放熱特性が良好で、生産性がよく、高性能化
・小型化・薄型化・多ピン化が可能な半導体装置とその
製造方法を提供する。 【解決手段】 半導体素子20が載置されたダイパッド及
び電極は少なくとも上下方向に２種の金属10,12が積層
されており、下面側の第１の金属10はその上に積層され
た第２の金属12より高硬度の金属を用いる。これによ
り、第１の金属10の下面を研削してもバリが生じたり、
砥石が目詰まりしたりすることがない。また、第２の金
属12に高熱伝導率の金属を用いることで放熱特性が良好
になる。
・小型化・薄型化・多ピン化が可能な半導体装置とその
製造方法を提供する。 【解決手段】 半導体素子20が載置されたダイパッド及
び電極は少なくとも上下方向に２種の金属10,12が積層
されており、下面側の第１の金属10はその上に積層され
た第２の金属12より高硬度の金属を用いる。これによ
り、第１の金属10の下面を研削してもバリが生じたり、
砥石が目詰まりしたりすることがない。また、第２の金
属12に高熱伝導率の金属を用いることで放熱特性が良好
になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。特に、面実装用樹脂封止型半導体装
置及びその製造法に関する。
製造方法に関する。特に、面実装用樹脂封止型半導体装
置及びその製造法に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、一般に、金属
薄板をエッチング加工又はプレス加工により所望する電
極形状に加工したリードフレームに半導体素子を載置
し、必要な結線を行なった後、半導体素子と結線部とを
樹脂で封止して製造される。
薄板をエッチング加工又はプレス加工により所望する電
極形状に加工したリードフレームに半導体素子を載置
し、必要な結線を行なった後、半導体素子と結線部とを
樹脂で封止して製造される。
【０００３】このような方法では、素子の載置や結線時
あるいは樹脂封止時にリードフレームの電極に変形等が
生じ、封止樹脂中に埋没したり、所望する位置から変位
して封止される等の問題があるため、例えば特開平２−
２４０９４０号公報に記載した方法が知られている。
あるいは樹脂封止時にリードフレームの電極に変形等が
生じ、封止樹脂中に埋没したり、所望する位置から変位
して封止される等の問題があるため、例えば特開平２−
２４０９４０号公報に記載した方法が知られている。
【０００４】該公報に記載された半導体装置の製造方法
を図７を用いて説明する。まず、鉄系金属薄板１１０を
リードフレームとして用い、その片面をハーフエッチン
グして凸状の電極１１１を形成し（図７（Ａ））、その
上に半導体素子１２０を接着剤１１３を用いて載置し
（図７（Ｂ））、電極１１１と半導体素子１２０とを金
属ワイヤ１２５で結線し（図７（Ｃ））、半導体素子と
結線部を樹脂１３０で封止（図７（Ｄ））した後、反対
側の面を砥石１４０を用いて研削して（図７（Ｅ））、
各電極１１１を分離させる。このような方法によれば、
電極１１１の封止樹脂内への埋没や所望する位置からの
変位が生じず、半導体装置の下面を平面に仕上げること
ができる。
を図７を用いて説明する。まず、鉄系金属薄板１１０を
リードフレームとして用い、その片面をハーフエッチン
グして凸状の電極１１１を形成し（図７（Ａ））、その
上に半導体素子１２０を接着剤１１３を用いて載置し
（図７（Ｂ））、電極１１１と半導体素子１２０とを金
属ワイヤ１２５で結線し（図７（Ｃ））、半導体素子と
結線部を樹脂１３０で封止（図７（Ｄ））した後、反対
側の面を砥石１４０を用いて研削して（図７（Ｅ））、
各電極１１１を分離させる。このような方法によれば、
電極１１１の封止樹脂内への埋没や所望する位置からの
変位が生じず、半導体装置の下面を平面に仕上げること
ができる。
【０００５】
【発明が解決しようとする課題】半導体装置はその高性
能化、小型化、薄型化、多ピン化がますます要求されて
いる。ところが、上記の特開平２−２４０９４０号公報
の製造方法では、リードフレームとして熱伝導性に劣る
鉄系金属薄板を用いているために、半導体素子から発生
する熱を良好に外部に逃がすことができない。半導体素
子を高性能化すれば一般に発熱量は増大するから、この
問題は半導体装置の高性能化に対する障害となる。
能化、小型化、薄型化、多ピン化がますます要求されて
いる。ところが、上記の特開平２−２４０９４０号公報
の製造方法では、リードフレームとして熱伝導性に劣る
鉄系金属薄板を用いているために、半導体素子から発生
する熱を良好に外部に逃がすことができない。半導体素
子を高性能化すれば一般に発熱量は増大するから、この
問題は半導体装置の高性能化に対する障害となる。
【０００６】この問題を解決するために、例えばリード
フレーム材料として熱伝導性が良好な銅を用いる方法が
考えられる。しかしながら、銅は強度が弱く延性を有す
るため、樹脂封止後、反対面から研削したときに、研削
砥石の目詰まりが発生しやすく生産性を低下させる。ま
た、研削面の銅が研削方向に伸びて変形し、バリとなっ
て隣接する電極と短絡する。小型化、多ピン化すれば電
極間距離はますます狭くせざるを得ず、研削による電極
の短絡の問題は今後より一層重要になってくることが予
想される。
フレーム材料として熱伝導性が良好な銅を用いる方法が
考えられる。しかしながら、銅は強度が弱く延性を有す
るため、樹脂封止後、反対面から研削したときに、研削
砥石の目詰まりが発生しやすく生産性を低下させる。ま
た、研削面の銅が研削方向に伸びて変形し、バリとなっ
て隣接する電極と短絡する。小型化、多ピン化すれば電
極間距離はますます狭くせざるを得ず、研削による電極
の短絡の問題は今後より一層重要になってくることが予
想される。
【０００７】本発明は上記の従来の問題を解決し、放熱
特性が良好で、生産性がよく、高性能化・小型化・薄型
化・多ピン化が可能な半導体装置とその製造方法を提供
することを目的とする。
特性が良好で、生産性がよく、高性能化・小型化・薄型
化・多ピン化が可能な半導体装置とその製造方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記の目的を
達成するために以下の構成とする。
達成するために以下の構成とする。
【０００９】本発明にかかる半導体装置は、ダイパッド
に載置された半導体素子が内部に樹脂封止され、下面に
電極が露出形成された半導体装置であって、前記ダイパ
ッド及び前記電極は少なくとも上下方向に２種の金属が
積層されており、下面側の第１の金属はその上に積層さ
れた第２の金属より硬度が大きいことを特徴とする。か
かる構成によれば、ダイパッド及び電極は上下方向に２
種の金属が積層され、下面側には高硬度の金属が配置さ
れているので、下面側を研削してもダイパッドや電極の
金属が伸びてバリを生じることがない。従って、電極間
隔を狭くすることができ、多ピン化、高密度実装が可能
になる。また、砥石の目詰まりも生じにくいので、生産
性が良好となる。更に、下面に電極が露出した半導体装
置とすることで、半導体装置を略平板状として、薄型化
することができる。
に載置された半導体素子が内部に樹脂封止され、下面に
電極が露出形成された半導体装置であって、前記ダイパ
ッド及び前記電極は少なくとも上下方向に２種の金属が
積層されており、下面側の第１の金属はその上に積層さ
れた第２の金属より硬度が大きいことを特徴とする。か
かる構成によれば、ダイパッド及び電極は上下方向に２
種の金属が積層され、下面側には高硬度の金属が配置さ
れているので、下面側を研削してもダイパッドや電極の
金属が伸びてバリを生じることがない。従って、電極間
隔を狭くすることができ、多ピン化、高密度実装が可能
になる。また、砥石の目詰まりも生じにくいので、生産
性が良好となる。更に、下面に電極が露出した半導体装
置とすることで、半導体装置を略平板状として、薄型化
することができる。
【００１０】上記の構成において、前記第２の金属は、
前記第１の金属より熱伝導率が大きいことが好ましい。
即ち、半導体素子に近い第２の金属に高熱伝導率の材料
を用いているので、半導体素子からの放熱設計が容易に
なる。よって、発熱量の大きな半導体素子の使用が可能
になり、半導体装置の高性能化が実現できる。
前記第１の金属より熱伝導率が大きいことが好ましい。
即ち、半導体素子に近い第２の金属に高熱伝導率の材料
を用いているので、半導体素子からの放熱設計が容易に
なる。よって、発熱量の大きな半導体素子の使用が可能
になり、半導体装置の高性能化が実現できる。
【００１１】前記第１の金属はＦｅ−Ｎｉ系合金であ
り、前記第２の金属はＣｕ又はＣｕ系合金であることが
好ましい。かかる構成によれば、上記の本発明の半導体
装置を効率よく生産できる。
り、前記第２の金属はＣｕ又はＣｕ系合金であることが
好ましい。かかる構成によれば、上記の本発明の半導体
装置を効率よく生産できる。
【００１２】また、本発明に係る半導体装置の製造方法
は、第１の金属板と前記第１の金属板より低硬度の第２
の金属板とが積層された積層板に、前記第２の金属板側
から前記第１の金属板に達する所定パターンのハーフエ
ッチングを施す工程と、前記第２の金属板側に半導体素
子を載置する工程と、前記半導体素子を樹脂で封止する
工程と、前記第１の金属板側表面を研削して前記第１の
金属板を分割して電極を形成する工程とを有することを
特徴とする。かかる構成によれば、高硬度の第１の金属
を研削するので、研削時に金属が伸びてバリを生じるこ
とがない。従って、電極間隔を狭くすることができ、多
ピン化、高密度実装が可能になる。また、砥石の目詰ま
りも生じにくいので、生産性が良好となる。
は、第１の金属板と前記第１の金属板より低硬度の第２
の金属板とが積層された積層板に、前記第２の金属板側
から前記第１の金属板に達する所定パターンのハーフエ
ッチングを施す工程と、前記第２の金属板側に半導体素
子を載置する工程と、前記半導体素子を樹脂で封止する
工程と、前記第１の金属板側表面を研削して前記第１の
金属板を分割して電極を形成する工程とを有することを
特徴とする。かかる構成によれば、高硬度の第１の金属
を研削するので、研削時に金属が伸びてバリを生じるこ
とがない。従って、電極間隔を狭くすることができ、多
ピン化、高密度実装が可能になる。また、砥石の目詰ま
りも生じにくいので、生産性が良好となる。
【００１３】上記の構成において、前記第２の金属板は
研削しないことが好ましい。即ち、高硬度の第１の金属
板のみを研削するので、研削時に金属が伸びてバリを生
じることがない。また、砥石の目詰まりも生じない。
研削しないことが好ましい。即ち、高硬度の第１の金属
板のみを研削するので、研削時に金属が伸びてバリを生
じることがない。また、砥石の目詰まりも生じない。
【００１４】上記の構成において、前記第２の金属板
は、前記第１の金属板より熱伝導率が大きいことが好ま
しい。即ち、半導体素子に近い第２の金属板に高熱伝導
率の材料を用いているので、半導体素子からの放熱設計
が容易になる。よって、発熱量の大きな半導体素子の使
用が可能になり、半導体装置の高性能化が実現できる。
は、前記第１の金属板より熱伝導率が大きいことが好ま
しい。即ち、半導体素子に近い第２の金属板に高熱伝導
率の材料を用いているので、半導体素子からの放熱設計
が容易になる。よって、発熱量の大きな半導体素子の使
用が可能になり、半導体装置の高性能化が実現できる。
【００１５】上記の構成において、前記第１の金属板は
Ｆｅ−Ｎｉ系合金であり、前記第２の金属板はＣｕ又は
Ｃｕ系合金であることが好ましい。かかる構成によれ
ば、上記の本発明の半導体装置を効率よく生産できる。
Ｆｅ−Ｎｉ系合金であり、前記第２の金属板はＣｕ又は
Ｃｕ系合金であることが好ましい。かかる構成によれ
ば、上記の本発明の半導体装置を効率よく生産できる。
【００１６】上記の構成において、前記第１の金属板と
前記第２の金属板とを積層する前に、前記第１の金属板
の前記第２の金属板との積層面側に所定パターンのハー
フエッチングが施されていることが好ましい。かかる構
成によれば、積層板のハーフエッチングの深さを浅くす
ることができるので、電極間距離を狭くして高密度実装
をすることができる。また、熱伝導率の大きな第２の金
属板を厚くすることができるので放熱性の良好な半導体
装置を得ることができる。更に、第１の金属板にはダイ
パッド部を形成せず、電極パターンのみを形成しておけ
ば、電極の数が異なる半導体装置を製作する場合であっ
ても１種類の第１の金属板を共用することができる。
前記第２の金属板とを積層する前に、前記第１の金属板
の前記第２の金属板との積層面側に所定パターンのハー
フエッチングが施されていることが好ましい。かかる構
成によれば、積層板のハーフエッチングの深さを浅くす
ることができるので、電極間距離を狭くして高密度実装
をすることができる。また、熱伝導率の大きな第２の金
属板を厚くすることができるので放熱性の良好な半導体
装置を得ることができる。更に、第１の金属板にはダイ
パッド部を形成せず、電極パターンのみを形成しておけ
ば、電極の数が異なる半導体装置を製作する場合であっ
ても１種類の第１の金属板を共用することができる。
【００１７】
【発明の実施の形態】以下に本発明を図面を参照しなが
ら詳細に説明する。
ら詳細に説明する。
【００１８】（実施の形態１）図１〜図５は実施の形態
１にかかる半導体装置の製造方法を工程順に示した工程
説明図である。
１にかかる半導体装置の製造方法を工程順に示した工程
説明図である。
【００１９】まず、図１（Ａ）に示すように、Ｆｅ−Ｎ
ｉ合金板（第１の金属板）１０とＣｕ板（第２の金属
板）１２とを圧接等により積層する。次に、積層板の両
面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレ
ジスト１４は電極や半導体素子載置部等の形状に応じて
所定のパターンに形成する。次いで、エッチング液に浸
漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達す
るまでハーフエッチングする（図１（Ｂ））。
ｉ合金板（第１の金属板）１０とＣｕ板（第２の金属
板）１２とを圧接等により積層する。次に、積層板の両
面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレ
ジスト１４は電極や半導体素子載置部等の形状に応じて
所定のパターンに形成する。次いで、エッチング液に浸
漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達す
るまでハーフエッチングする（図１（Ｂ））。
【００２０】次いで、両面のレジスト１４，１５を除去
しリードフレームとする（図２）。図２において、図２
（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線で
の矢印方向からみた断面図である。図中、１３はフレー
ム部、２１は電極、２２は半導体素子載置部（ダイパッ
ド）である。
しリードフレームとする（図２）。図２において、図２
（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線で
の矢印方向からみた断面図である。図中、１３はフレー
ム部、２１は電極、２２は半導体素子載置部（ダイパッ
ド）である。
【００２１】次いで、リードフレームの半導体素子搭載
面側の、少なくとも半導体素子載置部２２及びワイヤボ
ンディングを施す電極２１を含む領域にパラジウム、
銀、又は金等のメッキ１６を施す（図３（Ａ））。これ
は主にボンディングワイヤとの接着性をよくするためで
ある。次に、半導体素子載置部２２に銀ペースト、半田
等を塗布して接着層１８を形成し（図３（Ｂ））、半導
体素子２０を載置する（図３（Ｃ））。図中、２３は半
導体素子２０の上面に形成されたボンディングパッドで
ある。次いで、ボンディングパッド２３と電極２１をボ
ンディングワイヤ２５を用いて周知の方法で結線する
（図３（Ｄ））。
面側の、少なくとも半導体素子載置部２２及びワイヤボ
ンディングを施す電極２１を含む領域にパラジウム、
銀、又は金等のメッキ１６を施す（図３（Ａ））。これ
は主にボンディングワイヤとの接着性をよくするためで
ある。次に、半導体素子載置部２２に銀ペースト、半田
等を塗布して接着層１８を形成し（図３（Ｂ））、半導
体素子２０を載置する（図３（Ｃ））。図中、２３は半
導体素子２０の上面に形成されたボンディングパッドで
ある。次いで、ボンディングパッド２３と電極２１をボ
ンディングワイヤ２５を用いて周知の方法で結線する
（図３（Ｄ））。
【００２２】次いで、Ｃｕ板１２側に積層された半導体
素子２０、ボンディングワイヤ２５等を封止樹脂３０で
封止する（図４）。図４において、図４（Ａ）は平面
図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向か
らみた断面図である。
素子２０、ボンディングワイヤ２５等を封止樹脂３０で
封止する（図４）。図４において、図４（Ａ）は平面
図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向か
らみた断面図である。
【００２３】次いで、Ｆｅ−Ｎｉ合金板１０側の面を砥
石を用いて研削する。このとき、少なくともＦｅ−Ｎｉ
合金板１０のハーフエッチングされた凹みの底面内のメ
ッキ１６の表面以上研削し、これにより電極２１及び半
導体素子載置部２２をそれぞれ分離させる。但し、Ｃｕ
板１２に達するまでは研削しない。Ｃｕ板１２は低硬度
であるため、これを研削するとバリが生じて隣接する電
極間で短絡を生じる。また、砥石の目詰まりが生じやす
い。その後、研削により露出したＦｅ−Ｎｉ合金板１０
の表面に半田、パラジウム、又は金等を用いて表面電極
２４を形成する（図５（Ｂ））。最後に、図４（Ａ）で
２点差線で示した切断線１９で切断してフレーム部１３
と切り離し、略平板状の半導体装置を得る。
石を用いて研削する。このとき、少なくともＦｅ−Ｎｉ
合金板１０のハーフエッチングされた凹みの底面内のメ
ッキ１６の表面以上研削し、これにより電極２１及び半
導体素子載置部２２をそれぞれ分離させる。但し、Ｃｕ
板１２に達するまでは研削しない。Ｃｕ板１２は低硬度
であるため、これを研削するとバリが生じて隣接する電
極間で短絡を生じる。また、砥石の目詰まりが生じやす
い。その後、研削により露出したＦｅ−Ｎｉ合金板１０
の表面に半田、パラジウム、又は金等を用いて表面電極
２４を形成する（図５（Ｂ））。最後に、図４（Ａ）で
２点差線で示した切断線１９で切断してフレーム部１３
と切り離し、略平板状の半導体装置を得る。
【００２４】（実施の形態２）図６は実施の形態２にか
かる半導体装置の製造方法を工程順に示した工程説明図
である。
かる半導体装置の製造方法を工程順に示した工程説明図
である。
【００２５】本実施の形態では、実施の形態１と異な
り、Ｆｅ−Ｎｉ合金板１０の片面に所定形状のハーフエ
ッチングを施しておき、該ハーフエッチング面をＣｕ板
１２と圧接等により接合する（図６（Ａ））。例えば、
樹脂封止される領域内にハーフエッチングにより円柱状
の突起１１を格子点状に配列形成しておく。
り、Ｆｅ−Ｎｉ合金板１０の片面に所定形状のハーフエ
ッチングを施しておき、該ハーフエッチング面をＣｕ板
１２と圧接等により接合する（図６（Ａ））。例えば、
樹脂封止される領域内にハーフエッチングにより円柱状
の突起１１を格子点状に配列形成しておく。
【００２６】次に、積層板の両面にレジスト１４，１５
を塗布する。Ｃｕ板１２側のレジスト１４はＦｅ−Ｎｉ
合金板１０にハーフエッチングにより形成した突起１１
と位置合わせして、所定のパターンに形成する。次い
で、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−
Ｎｉ合金板１０に達するまでハーフエッチングする（図
６（Ｂ））。次いで、両面のレジスト１４，１５を除去
し、電極２１、半導体素子載置部２２を形成し、リード
フレームとする（図６（Ｃ））。その後、リードフレー
ムの半導体素子搭載面側の、少なくとも半導体素子載置
部２２及びワイヤボンディングを施す電極２１を含む領
域にパラジウム、銀、又は金等のメッキ１６を施す（図
６（Ｄ））。
を塗布する。Ｃｕ板１２側のレジスト１４はＦｅ−Ｎｉ
合金板１０にハーフエッチングにより形成した突起１１
と位置合わせして、所定のパターンに形成する。次い
で、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−
Ｎｉ合金板１０に達するまでハーフエッチングする（図
６（Ｂ））。次いで、両面のレジスト１４，１５を除去
し、電極２１、半導体素子載置部２２を形成し、リード
フレームとする（図６（Ｃ））。その後、リードフレー
ムの半導体素子搭載面側の、少なくとも半導体素子載置
部２２及びワイヤボンディングを施す電極２１を含む領
域にパラジウム、銀、又は金等のメッキ１６を施す（図
６（Ｄ））。
【００２７】その後、実施の形態１で説明した図３
（Ｂ）以降と同様の工程を行ない、半導体装置を得るこ
とができる。
（Ｂ）以降と同様の工程を行ない、半導体装置を得るこ
とができる。
【００２８】本実施の形態によれば、Ｆｅ−Ｎｉ合金板
１０に予めハーフエッチングを施してあるから、積層板
のハーフエッチング工程におけるエッチング深さは実施
の形態１より浅くすることができる。エッチング液によ
るエッチングは、深さ方向のみならず、それと直角方向
にも進行するから、エッチング深さを浅くできれば、電
極２１間距離を狭くすることができる。また、電極２１
間距離が同一であれば、実施の形態１に比べてＣｕ板１
２の厚みを厚くすることができるから、放熱特性の良好
な半導体装置が得られる。
１０に予めハーフエッチングを施してあるから、積層板
のハーフエッチング工程におけるエッチング深さは実施
の形態１より浅くすることができる。エッチング液によ
るエッチングは、深さ方向のみならず、それと直角方向
にも進行するから、エッチング深さを浅くできれば、電
極２１間距離を狭くすることができる。また、電極２１
間距離が同一であれば、実施の形態１に比べてＣｕ板１
２の厚みを厚くすることができるから、放熱特性の良好
な半導体装置が得られる。
【００２９】なお、半導体素子のサイズや電極２１の数
が異なる半導体装置を製造する場合は、レジスト１４の
パターンを変更するだけでよく、予めハーフエッチング
したＦｅ−Ｎｉ合金板１０を共用することが可能であ
る。
が異なる半導体装置を製造する場合は、レジスト１４の
パターンを変更するだけでよく、予めハーフエッチング
したＦｅ−Ｎｉ合金板１０を共用することが可能であ
る。
【００３０】上記の実施の形態１，２において、第１の
金属板としてＣｕ板を例示したが、該Ｃｕ板はＣｕを主
成分として他成分が混入されたＣｕ系合金であってもよ
い。具体的には、ＣｕにＦｅ，Ｎｉ，Ｐ，Ｓｉ，Ｍｇ等
の少なくとも１成分を微量に添加したＣｕ系合金を使用
することができる。また、第２の金属板としてＦｅ−Ｎ
ｉ合金板を例示したが、ＦｅとＮｉの成分比は特に限定
されず、更に他成分が混入されていてもよい。更に、第
１，第２の金属板は、第１の金属板が第２の金属板より
高硬度で、好ましくは低熱伝導率を有していれば上記の
組み合わせに限定されない。
金属板としてＣｕ板を例示したが、該Ｃｕ板はＣｕを主
成分として他成分が混入されたＣｕ系合金であってもよ
い。具体的には、ＣｕにＦｅ，Ｎｉ，Ｐ，Ｓｉ，Ｍｇ等
の少なくとも１成分を微量に添加したＣｕ系合金を使用
することができる。また、第２の金属板としてＦｅ−Ｎ
ｉ合金板を例示したが、ＦｅとＮｉの成分比は特に限定
されず、更に他成分が混入されていてもよい。更に、第
１，第２の金属板は、第１の金属板が第２の金属板より
高硬度で、好ましくは低熱伝導率を有していれば上記の
組み合わせに限定されない。
【００３１】
【発明の効果】以上のように、本発明によれば、ダイパ
ッド及び電極は上下方向に２種の金属が積層され、下面
側に高硬度の金属が配置されているので、下面側を研削
してもダイパッドや電極の金属が伸びてバリを生じるこ
とがない。従って、電極間隔を狭くすることができ、多
ピン化、高密度実装が可能で、放熱性の良好な半導体装
置が得られる。また、砥石の目詰まりも生じにくいの
で、生産性が良好となる。
ッド及び電極は上下方向に２種の金属が積層され、下面
側に高硬度の金属が配置されているので、下面側を研削
してもダイパッドや電極の金属が伸びてバリを生じるこ
とがない。従って、電極間隔を狭くすることができ、多
ピン化、高密度実装が可能で、放熱性の良好な半導体装
置が得られる。また、砥石の目詰まりも生じにくいの
で、生産性が良好となる。
【図１】 本発明の実施の形態１にかかる半導体装置の
製造工程を示した概略断面図である。
製造工程を示した概略断面図である。
【図２】 本発明の実施の形態１にかかる半導体装置の
製造工程を示した図であり、図２（Ａ）は平面図、図２
（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断
面図である。
製造工程を示した図であり、図２（Ａ）は平面図、図２
（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断
面図である。
【図３】 本発明の実施の形態１にかかる半導体装置の
製造工程を示した概略断面図である。
製造工程を示した概略断面図である。
【図４】 本発明の実施の形態１にかかる半導体装置の
製造工程を示した図であり、図４（Ａ）は平面図、図４
（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断
面図である。
製造工程を示した図であり、図４（Ａ）は平面図、図４
（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断
面図である。
【図５】 本発明の実施の形態１にかかる半導体装置の
製造工程を示した概略断面図である。
製造工程を示した概略断面図である。
【図６】 本発明の実施の形態２にかかる半導体装置の
製造工程を示した概略断面図である。
製造工程を示した概略断面図である。
【図７】 従来の半導体装置の製造方法の一例を工程順
に示した概略断面図である。
に示した概略断面図である。
１０ Ｆｅ−Ｎｉ合金板（第１の金属板） １１ 突起 １２ Ｃｕ板（第２の金属板） １３ フレーム部 １４，１５ レジスト １６ メッキ １８ 接着層 １９ 切断線 ２０ 半導体素子 ２１ 電極 ２２ 半導体素子載置部（ダイパッド） ２３ ボンディングパッド ２４ 表面電極 ２５ ボンディングワイヤ ３０ 封止樹脂 １１０ 鉄系金属薄板 １１１ 電極 １１３ 接着剤 １２０ 半導体素子 １２５ 金属ワイヤ １３０ 樹脂 １４０ 砥石
Claims (8)
- 【請求項１】 ダイパッドに載置された半導体素子が内
部に樹脂封止され、下面に電極が露出形成された半導体
装置であって、前記ダイパッド及び前記電極は少なくと
も上下方向に２種の金属が積層されており、下面側の第
１の金属はその上に積層された第２の金属より硬度が大
きいことを特徴とする半導体装置。 - 【請求項２】 前記第２の金属は、前記第１の金属より
熱伝導率が大きい請求項１に記載の半導体装置。 - 【請求項３】 前記第１の金属はＦｅ−Ｎｉ系合金であ
り、前記第２の金属はＣｕ又はＣｕ系合金である請求項
１に記載の半導体装置。 - 【請求項４】 第１の金属板と前記第１の金属板より低
硬度の第２の金属板とが積層された積層板に、前記第２
の金属板側から前記第１の金属板に達する所定パターン
のハーフエッチングを施す工程と、 前記第２の金属板側に半導体素子を載置する工程と、 前記半導体素子を樹脂で封止する工程と、 前記第１の金属板側表面を研削して前記第１の金属板を
分割して電極を形成する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項５】 前記第２の金属板は研削されない請求項
４に記載の半導体装置の製造方法。 - 【請求項６】 前記第２の金属板は、前記第１の金属板
より熱伝導率が大きい請求項４に記載の半導体装置の製
造方法。 - 【請求項７】 前記第１の金属板はＦｅ−Ｎｉ系合金で
あり、前記第２の金属板はＣｕ又はＣｕ系合金である請
求項４に記載の半導体装置の製造方法。 - 【請求項８】 前記第１の金属板の前記第２の金属板と
の積層面側に所定パターンのハーフエッチングが施され
ている請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839499A JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839499A JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093923A true JP2001093923A (ja) | 2001-04-06 |
| JP3705571B2 JP3705571B2 (ja) | 2005-10-12 |
Family
ID=17457875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26839499A Expired - Fee Related JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705571B2 (ja) |
-
1999
- 1999-09-22 JP JP26839499A patent/JP3705571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3705571B2 (ja) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| JP5569910B2 (ja) | 薄箔を基礎とした半導体パッケージの製造方法 | |
| KR101019369B1 (ko) | 리드프레임, 수지봉입형 반도체장치 및 그 제조방법 | |
| JP3941877B2 (ja) | 両面電極パッケージ及びその製造方法 | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| US7972906B2 (en) | Semiconductor die package including exposed connections | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JP2003309242A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| US9972560B2 (en) | Lead frame and semiconductor device | |
| US20220157700A1 (en) | Two sided bondable lead frame | |
| US12062600B2 (en) | Lead frame and semiconductor device | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2003174131A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| TWI770176B (zh) | 導線架及其製造方法 | |
| TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
| JP2001093923A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002184927A (ja) | 半導体装置の製造方法 | |
| JP2003158142A (ja) | 半導体装置の製造方法 | |
| JP2005191158A (ja) | 半導体装置及びその製造方法 | |
| JP4248528B2 (ja) | リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法 | |
| JP3699966B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| TW201025463A (en) | Manufacturing process of a leadless semiconductor package process and its structure | |
| JP2007109914A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |