JP3705571B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3705571B2 JP3705571B2 JP26839499A JP26839499A JP3705571B2 JP 3705571 B2 JP3705571 B2 JP 3705571B2 JP 26839499 A JP26839499 A JP 26839499A JP 26839499 A JP26839499 A JP 26839499A JP 3705571 B2 JP3705571 B2 JP 3705571B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- plate
- semiconductor device
- manufacturing
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関する。特に、面実装用樹脂封止型半導体装置の製造法に関する。
【０００２】
【従来の技術】
樹脂封止型半導体装置は、一般に、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工したリードフレームに半導体素子を載置し、必要な結線を行なった後、半導体素子と結線部とを樹脂で封止して製造される。
【０００３】
このような方法では、素子の載置や結線時あるいは樹脂封止時にリードフレームの電極に変形等が生じ、封止樹脂中に埋没したり、所望する位置から変位して封止される等の問題があるため、例えば特開平２−２４０９４０号公報に記載した方法が知られている。
【０００４】
該公報に記載された半導体装置の製造方法を図７を用いて説明する。まず、鉄系金属薄板１１０をリードフレームとして用い、その片面をハーフエッチングして凸状の電極１１１を形成し（図７（Ａ））、その上に半導体素子１２０を接着剤１１３を用いて載置し（図７（Ｂ））、電極１１１と半導体素子１２０とを金属ワイヤ１２５で結線し（図７（Ｃ））、半導体素子と結線部を樹脂１３０で封止（図７（Ｄ））した後、反対側の面を砥石１４０を用いて研削して（図７（Ｅ））、各電極１１１を分離させる。このような方法によれば、電極１１１の封止樹脂内への埋没や所望する位置からの変位が生じず、半導体装置の下面を平面に仕上げることができる。
【０００５】
【発明が解決しようとする課題】
半導体装置はその高性能化、小型化、薄型化、多ピン化がますます要求されている。ところが、上記の特開平２−２４０９４０号公報の製造方法では、リードフレームとして熱伝導性に劣る鉄系金属薄板を用いているために、半導体素子から発生する熱を良好に外部に逃がすことができない。半導体素子を高性能化すれば一般に発熱量は増大するから、この問題は半導体装置の高性能化に対する障害となる。
【０００６】
この問題を解決するために、例えばリードフレーム材料として熱伝導性が良好な銅を用いる方法が考えられる。しかしながら、銅は強度が弱く延性を有するため、樹脂封止後、反対面から研削したときに、研削砥石の目詰まりが発生しやすく生産性を低下させる。また、研削面の銅が研削方向に伸びて変形し、バリとなって隣接する電極と短絡する。小型化、多ピン化すれば電極間距離はますます狭くせざるを得ず、研削による電極の短絡の問題は今後より一層重要になってくることが予想される。
【０００７】
本発明は上記の従来の問題を解決し、放熱特性が良好で、生産性がよく、高性能化・小型化・薄型化・多ピン化が可能な半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するために以下の構成とする。
【００１２】
本発明に係る半導体装置の製造方法は、第１の金属板と前記第１の金属板より低硬度の第２の金属板とが積層された積層板に、前記第２の金属板側から前記第１の金属板に達する所定パターンのハーフエッチングを施す工程と、前記第２の金属板側に半導体素子を載置する工程と、前記半導体素子を樹脂で封止する工程と、前記第１の金属板側表面を研削して前記第１の金属板を分割して電極を形成する工程とを有することを特徴とする。かかる構成によれば、高硬度の第１の金属を研削するので、研削時に金属が伸びてバリを生じることがない。従って、電極間隔を狭くすることができ、多ピン化、高密度実装が可能になる。また、砥石の目詰まりも生じにくいので、生産性が良好となる。
【００１３】
上記の構成において、前記第２の金属板は研削しないことが好ましい。即ち、高硬度の第１の金属板のみを研削するので、研削時に金属が伸びてバリを生じることがない。また、砥石の目詰まりも生じない。
【００１４】
上記の構成において、前記第２の金属板は、前記第１の金属板より熱伝導率が大きいことが好ましい。即ち、半導体素子に近い第２の金属板に高熱伝導率の材料を用いているので、半導体素子からの放熱設計が容易になる。よって、発熱量の大きな半導体素子の使用が可能になり、半導体装置の高性能化が実現できる。
【００１５】
上記の構成において、前記第１の金属板はＦｅ−Ｎｉ系合金であり、前記第２の金属板はＣｕ又はＣｕ系合金であることが好ましい。かかる構成によれば、上記の本発明の半導体装置を効率よく生産できる。
【００１６】
上記の構成において、前記第１の金属板と前記第２の金属板とを積層する前に、前記第１の金属板の前記第２の金属板との積層面側に所定パターンのハーフエッチングが施されていることが好ましい。かかる構成によれば、積層板のハーフエッチングの深さを浅くすることができるので、電極間距離を狭くして高密度実装をすることができる。また、熱伝導率の大きな第２の金属板を厚くすることができるので放熱性の良好な半導体装置を得ることができる。更に、第１の金属板にはダイパッド部を形成せず、電極パターンのみを形成しておけば、電極の数が異なる半導体装置を製作する場合であっても１種類の第１の金属板を共用することができる。
【００１７】
【発明の実施の形態】
以下に本発明を図面を参照しながら詳細に説明する。
【００１８】
（実施の形態１）
図１〜図５は実施の形態１にかかる半導体装置の製造方法を工程順に示した工程説明図である。
【００１９】
まず、図１（Ａ）に示すように、Ｆｅ−Ｎｉ合金板（第１の金属板）１０とＣｕ板（第２の金属板）１２とを圧接等により積層する。次に、積層板の両面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレジスト１４は電極や半導体素子載置部等の形状に応じて所定のパターンに形成する。次いで、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達するまでハーフエッチングする（図１（Ｂ））。
【００２０】
次いで、両面のレジスト１４，１５を除去しリードフレームとする（図２）。図２において、図２（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断面図である。図中、１３はフレーム部、２１は電極、２２は半導体素子載置部（ダイパッド）である。
【００２１】
次いで、リードフレームの半導体素子搭載面側の、少なくとも半導体素子載置部２２及びワイヤボンディングを施す電極２１を含む領域にパラジウム、銀、又は金等のメッキ１６を施す（図３（Ａ））。これは主にボンディングワイヤとの接着性をよくするためである。次に、半導体素子載置部２２に銀ペースト、半田等を塗布して接着層１８を形成し（図３（Ｂ））、半導体素子２０を載置する（図３（Ｃ））。図中、２３は半導体素子２０の上面に形成されたボンディングパッドである。次いで、ボンディングパッド２３と電極２１をボンディングワイヤ２５を用いて周知の方法で結線する（図３（Ｄ））。
【００２２】
次いで、Ｃｕ板１２側に積層された半導体素子２０、ボンディングワイヤ２５等を封止樹脂３０で封止する（図４）。図４において、図４（Ａ）は平面図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断面図である。
【００２３】
次いで、Ｆｅ−Ｎｉ合金板１０側の面を砥石を用いて研削する。このとき、少なくともＦｅ−Ｎｉ合金板１０のハーフエッチングされた凹みの底面内のメッキ１６の表面以上研削し、これにより電極２１及び半導体素子載置部２２をそれぞれ分離させる。但し、Ｃｕ板１２に達するまでは研削しない。Ｃｕ板１２は低硬度であるため、これを研削するとバリが生じて隣接する電極間で短絡を生じる。また、砥石の目詰まりが生じやすい。その後、研削により露出したＦｅ−Ｎｉ合金板１０の表面に半田、パラジウム、又は金等を用いて表面電極２４を形成する（図５（Ｂ））。最後に、図４（Ａ）で２点差線で示した切断線１９で切断してフレーム部１３と切り離し、略平板状の半導体装置を得る。
【００２４】
（実施の形態２）
図６は実施の形態２にかかる半導体装置の製造方法を工程順に示した工程説明図である。
【００２５】
本実施の形態では、実施の形態１と異なり、Ｆｅ−Ｎｉ合金板１０の片面に所定形状のハーフエッチングを施しておき、該ハーフエッチング面をＣｕ板１２と圧接等により接合する（図６（Ａ））。例えば、樹脂封止される領域内にハーフエッチングにより円柱状の突起１１を格子点状に配列形成しておく。
【００２６】
次に、積層板の両面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレジスト１４はＦｅ−Ｎｉ合金板１０にハーフエッチングにより形成した突起１１と位置合わせして、所定のパターンに形成する。次いで、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達するまでハーフエッチングする（図６（Ｂ））。次いで、両面のレジスト１４，１５を除去し、電極２１、半導体素子載置部２２を形成し、リードフレームとする（図６（Ｃ））。その後、リードフレームの半導体素子搭載面側の、少なくとも半導体素子載置部２２及びワイヤボンディングを施す電極２１を含む領域にパラジウム、銀、又は金等のメッキ１６を施す（図６（Ｄ））。
【００２７】
その後、実施の形態１で説明した図３（Ｂ）以降と同様の工程を行ない、半導体装置を得ることができる。
【００２８】
本実施の形態によれば、Ｆｅ−Ｎｉ合金板１０に予めハーフエッチングを施してあるから、積層板のハーフエッチング工程におけるエッチング深さは実施の形態１より浅くすることができる。エッチング液によるエッチングは、深さ方向のみならず、それと直角方向にも進行するから、エッチング深さを浅くできれば、電極２１間距離を狭くすることができる。また、電極２１間距離が同一であれば、実施の形態１に比べてＣｕ板１２の厚みを厚くすることができるから、放熱特性の良好な半導体装置が得られる。
【００２９】
なお、半導体素子のサイズや電極２１の数が異なる半導体装置を製造する場合は、レジスト１４のパターンを変更するだけでよく、予めハーフエッチングしたＦｅ−Ｎｉ合金板１０を共用することが可能である。
【００３０】
上記の実施の形態１，２において、第１の金属板としてＣｕ板を例示したが、該Ｃｕ板はＣｕを主成分として他成分が混入されたＣｕ系合金であってもよい。具体的には、ＣｕにＦｅ，Ｎｉ，Ｐ，Ｓｉ，Ｍｇ等の少なくとも１成分を微量に添加したＣｕ系合金を使用することができる。また、第２の金属板としてＦｅ−Ｎｉ合金板を例示したが、ＦｅとＮｉの成分比は特に限定されず、更に他成分が混入されていてもよい。更に、第１，第２の金属板は、第１の金属板が第２の金属板より高硬度で、好ましくは低熱伝導率を有していれば上記の組み合わせに限定されない。
【００３１】
【発明の効果】
以上のように、本発明によれば、ダイパッド及び電極は上下方向に２種の金属が積層され、下面側に高硬度の金属が配置されているので、下面側を研削してもダイパッドや電極の金属が伸びてバリを生じることがない。従って、電極間隔を狭くすることができ、多ピン化、高密度実装が可能で、放熱性の良好な半導体装置が得られる。また、砥石の目詰まりも生じにくいので、生産性が良好となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図２】 本発明の実施の形態１にかかる半導体装置の製造工程を示した図であり、図２（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断面図である。
【図３】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図４】 本発明の実施の形態１にかかる半導体装置の製造工程を示した図であり、図４（Ａ）は平面図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断面図である。
【図５】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図６】 本発明の実施の形態２にかかる半導体装置の製造工程を示した概略断面図である。
【図７】 従来の半導体装置の製造方法の一例を工程順に示した概略断面図である。
【符号の説明】
１０ Ｆｅ−Ｎｉ合金板（第１の金属板）
１１ 突起
１２ Ｃｕ板（第２の金属板）
１３ フレーム部
１４，１５ レジスト
１６ メッキ
１８ 接着層
１９ 切断線
２０ 半導体素子
２１ 電極
２２ 半導体素子載置部（ダイパッド）
２３ ボンディングパッド
２４ 表面電極
２５ ボンディングワイヤ
３０ 封止樹脂
１１０ 鉄系金属薄板
１１１ 電極
１１３ 接着剤
１２０ 半導体素子
１２５ 金属ワイヤ
１３０ 樹脂
１４０ 砥石
【発明の属する技術分野】
本発明は半導体装置の製造方法に関する。特に、面実装用樹脂封止型半導体装置の製造法に関する。
【０００２】
【従来の技術】
樹脂封止型半導体装置は、一般に、金属薄板をエッチング加工又はプレス加工により所望する電極形状に加工したリードフレームに半導体素子を載置し、必要な結線を行なった後、半導体素子と結線部とを樹脂で封止して製造される。
【０００３】
このような方法では、素子の載置や結線時あるいは樹脂封止時にリードフレームの電極に変形等が生じ、封止樹脂中に埋没したり、所望する位置から変位して封止される等の問題があるため、例えば特開平２−２４０９４０号公報に記載した方法が知られている。
【０００４】
該公報に記載された半導体装置の製造方法を図７を用いて説明する。まず、鉄系金属薄板１１０をリードフレームとして用い、その片面をハーフエッチングして凸状の電極１１１を形成し（図７（Ａ））、その上に半導体素子１２０を接着剤１１３を用いて載置し（図７（Ｂ））、電極１１１と半導体素子１２０とを金属ワイヤ１２５で結線し（図７（Ｃ））、半導体素子と結線部を樹脂１３０で封止（図７（Ｄ））した後、反対側の面を砥石１４０を用いて研削して（図７（Ｅ））、各電極１１１を分離させる。このような方法によれば、電極１１１の封止樹脂内への埋没や所望する位置からの変位が生じず、半導体装置の下面を平面に仕上げることができる。
【０００５】
【発明が解決しようとする課題】
半導体装置はその高性能化、小型化、薄型化、多ピン化がますます要求されている。ところが、上記の特開平２−２４０９４０号公報の製造方法では、リードフレームとして熱伝導性に劣る鉄系金属薄板を用いているために、半導体素子から発生する熱を良好に外部に逃がすことができない。半導体素子を高性能化すれば一般に発熱量は増大するから、この問題は半導体装置の高性能化に対する障害となる。
【０００６】
この問題を解決するために、例えばリードフレーム材料として熱伝導性が良好な銅を用いる方法が考えられる。しかしながら、銅は強度が弱く延性を有するため、樹脂封止後、反対面から研削したときに、研削砥石の目詰まりが発生しやすく生産性を低下させる。また、研削面の銅が研削方向に伸びて変形し、バリとなって隣接する電極と短絡する。小型化、多ピン化すれば電極間距離はますます狭くせざるを得ず、研削による電極の短絡の問題は今後より一層重要になってくることが予想される。
【０００７】
本発明は上記の従来の問題を解決し、放熱特性が良好で、生産性がよく、高性能化・小型化・薄型化・多ピン化が可能な半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するために以下の構成とする。
【００１２】
本発明に係る半導体装置の製造方法は、第１の金属板と前記第１の金属板より低硬度の第２の金属板とが積層された積層板に、前記第２の金属板側から前記第１の金属板に達する所定パターンのハーフエッチングを施す工程と、前記第２の金属板側に半導体素子を載置する工程と、前記半導体素子を樹脂で封止する工程と、前記第１の金属板側表面を研削して前記第１の金属板を分割して電極を形成する工程とを有することを特徴とする。かかる構成によれば、高硬度の第１の金属を研削するので、研削時に金属が伸びてバリを生じることがない。従って、電極間隔を狭くすることができ、多ピン化、高密度実装が可能になる。また、砥石の目詰まりも生じにくいので、生産性が良好となる。
【００１３】
上記の構成において、前記第２の金属板は研削しないことが好ましい。即ち、高硬度の第１の金属板のみを研削するので、研削時に金属が伸びてバリを生じることがない。また、砥石の目詰まりも生じない。
【００１４】
上記の構成において、前記第２の金属板は、前記第１の金属板より熱伝導率が大きいことが好ましい。即ち、半導体素子に近い第２の金属板に高熱伝導率の材料を用いているので、半導体素子からの放熱設計が容易になる。よって、発熱量の大きな半導体素子の使用が可能になり、半導体装置の高性能化が実現できる。
【００１５】
上記の構成において、前記第１の金属板はＦｅ−Ｎｉ系合金であり、前記第２の金属板はＣｕ又はＣｕ系合金であることが好ましい。かかる構成によれば、上記の本発明の半導体装置を効率よく生産できる。
【００１６】
上記の構成において、前記第１の金属板と前記第２の金属板とを積層する前に、前記第１の金属板の前記第２の金属板との積層面側に所定パターンのハーフエッチングが施されていることが好ましい。かかる構成によれば、積層板のハーフエッチングの深さを浅くすることができるので、電極間距離を狭くして高密度実装をすることができる。また、熱伝導率の大きな第２の金属板を厚くすることができるので放熱性の良好な半導体装置を得ることができる。更に、第１の金属板にはダイパッド部を形成せず、電極パターンのみを形成しておけば、電極の数が異なる半導体装置を製作する場合であっても１種類の第１の金属板を共用することができる。
【００１７】
【発明の実施の形態】
以下に本発明を図面を参照しながら詳細に説明する。
【００１８】
（実施の形態１）
図１〜図５は実施の形態１にかかる半導体装置の製造方法を工程順に示した工程説明図である。
【００１９】
まず、図１（Ａ）に示すように、Ｆｅ−Ｎｉ合金板（第１の金属板）１０とＣｕ板（第２の金属板）１２とを圧接等により積層する。次に、積層板の両面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレジスト１４は電極や半導体素子載置部等の形状に応じて所定のパターンに形成する。次いで、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達するまでハーフエッチングする（図１（Ｂ））。
【００２０】
次いで、両面のレジスト１４，１５を除去しリードフレームとする（図２）。図２において、図２（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断面図である。図中、１３はフレーム部、２１は電極、２２は半導体素子載置部（ダイパッド）である。
【００２１】
次いで、リードフレームの半導体素子搭載面側の、少なくとも半導体素子載置部２２及びワイヤボンディングを施す電極２１を含む領域にパラジウム、銀、又は金等のメッキ１６を施す（図３（Ａ））。これは主にボンディングワイヤとの接着性をよくするためである。次に、半導体素子載置部２２に銀ペースト、半田等を塗布して接着層１８を形成し（図３（Ｂ））、半導体素子２０を載置する（図３（Ｃ））。図中、２３は半導体素子２０の上面に形成されたボンディングパッドである。次いで、ボンディングパッド２３と電極２１をボンディングワイヤ２５を用いて周知の方法で結線する（図３（Ｄ））。
【００２２】
次いで、Ｃｕ板１２側に積層された半導体素子２０、ボンディングワイヤ２５等を封止樹脂３０で封止する（図４）。図４において、図４（Ａ）は平面図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断面図である。
【００２３】
次いで、Ｆｅ−Ｎｉ合金板１０側の面を砥石を用いて研削する。このとき、少なくともＦｅ−Ｎｉ合金板１０のハーフエッチングされた凹みの底面内のメッキ１６の表面以上研削し、これにより電極２１及び半導体素子載置部２２をそれぞれ分離させる。但し、Ｃｕ板１２に達するまでは研削しない。Ｃｕ板１２は低硬度であるため、これを研削するとバリが生じて隣接する電極間で短絡を生じる。また、砥石の目詰まりが生じやすい。その後、研削により露出したＦｅ−Ｎｉ合金板１０の表面に半田、パラジウム、又は金等を用いて表面電極２４を形成する（図５（Ｂ））。最後に、図４（Ａ）で２点差線で示した切断線１９で切断してフレーム部１３と切り離し、略平板状の半導体装置を得る。
【００２４】
（実施の形態２）
図６は実施の形態２にかかる半導体装置の製造方法を工程順に示した工程説明図である。
【００２５】
本実施の形態では、実施の形態１と異なり、Ｆｅ−Ｎｉ合金板１０の片面に所定形状のハーフエッチングを施しておき、該ハーフエッチング面をＣｕ板１２と圧接等により接合する（図６（Ａ））。例えば、樹脂封止される領域内にハーフエッチングにより円柱状の突起１１を格子点状に配列形成しておく。
【００２６】
次に、積層板の両面にレジスト１４，１５を塗布する。Ｃｕ板１２側のレジスト１４はＦｅ−Ｎｉ合金板１０にハーフエッチングにより形成した突起１１と位置合わせして、所定のパターンに形成する。次いで、エッチング液に浸漬して、Ｃｕ板１２側からＦｅ−Ｎｉ合金板１０に達するまでハーフエッチングする（図６（Ｂ））。次いで、両面のレジスト１４，１５を除去し、電極２１、半導体素子載置部２２を形成し、リードフレームとする（図６（Ｃ））。その後、リードフレームの半導体素子搭載面側の、少なくとも半導体素子載置部２２及びワイヤボンディングを施す電極２１を含む領域にパラジウム、銀、又は金等のメッキ１６を施す（図６（Ｄ））。
【００２７】
その後、実施の形態１で説明した図３（Ｂ）以降と同様の工程を行ない、半導体装置を得ることができる。
【００２８】
本実施の形態によれば、Ｆｅ−Ｎｉ合金板１０に予めハーフエッチングを施してあるから、積層板のハーフエッチング工程におけるエッチング深さは実施の形態１より浅くすることができる。エッチング液によるエッチングは、深さ方向のみならず、それと直角方向にも進行するから、エッチング深さを浅くできれば、電極２１間距離を狭くすることができる。また、電極２１間距離が同一であれば、実施の形態１に比べてＣｕ板１２の厚みを厚くすることができるから、放熱特性の良好な半導体装置が得られる。
【００２９】
なお、半導体素子のサイズや電極２１の数が異なる半導体装置を製造する場合は、レジスト１４のパターンを変更するだけでよく、予めハーフエッチングしたＦｅ−Ｎｉ合金板１０を共用することが可能である。
【００３０】
上記の実施の形態１，２において、第１の金属板としてＣｕ板を例示したが、該Ｃｕ板はＣｕを主成分として他成分が混入されたＣｕ系合金であってもよい。具体的には、ＣｕにＦｅ，Ｎｉ，Ｐ，Ｓｉ，Ｍｇ等の少なくとも１成分を微量に添加したＣｕ系合金を使用することができる。また、第２の金属板としてＦｅ−Ｎｉ合金板を例示したが、ＦｅとＮｉの成分比は特に限定されず、更に他成分が混入されていてもよい。更に、第１，第２の金属板は、第１の金属板が第２の金属板より高硬度で、好ましくは低熱伝導率を有していれば上記の組み合わせに限定されない。
【００３１】
【発明の効果】
以上のように、本発明によれば、ダイパッド及び電極は上下方向に２種の金属が積層され、下面側に高硬度の金属が配置されているので、下面側を研削してもダイパッドや電極の金属が伸びてバリを生じることがない。従って、電極間隔を狭くすることができ、多ピン化、高密度実装が可能で、放熱性の良好な半導体装置が得られる。また、砥石の目詰まりも生じにくいので、生産性が良好となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図２】 本発明の実施の形態１にかかる半導体装置の製造工程を示した図であり、図２（Ａ）は平面図、図２（Ｂ）は図２（Ａ）のＩ−Ｉ線での矢印方向からみた断面図である。
【図３】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図４】 本発明の実施の形態１にかかる半導体装置の製造工程を示した図であり、図４（Ａ）は平面図、図４（Ｂ）は図４（Ａ）のII−II線での矢印方向からみた断面図である。
【図５】 本発明の実施の形態１にかかる半導体装置の製造工程を示した概略断面図である。
【図６】 本発明の実施の形態２にかかる半導体装置の製造工程を示した概略断面図である。
【図７】 従来の半導体装置の製造方法の一例を工程順に示した概略断面図である。
【符号の説明】
１０ Ｆｅ−Ｎｉ合金板（第１の金属板）
１１ 突起
１２ Ｃｕ板（第２の金属板）
１３ フレーム部
１４，１５ レジスト
１６ メッキ
１８ 接着層
１９ 切断線
２０ 半導体素子
２１ 電極
２２ 半導体素子載置部（ダイパッド）
２３ ボンディングパッド
２４ 表面電極
２５ ボンディングワイヤ
３０ 封止樹脂
１１０ 鉄系金属薄板
１１１ 電極
１１３ 接着剤
１２０ 半導体素子
１２５ 金属ワイヤ
１３０ 樹脂
１４０ 砥石
Claims (5)
- 第１の金属板と前記第１の金属板より低硬度の第２の金属板とが積層された積層板に、前記第２の金属板側から前記第１の金属板に達する所定パターンのハーフエッチングを施す工程と、
前記第２の金属板側に半導体素子を載置する工程と、
前記半導体素子を樹脂で封止する工程と、
前記第１の金属板側表面を研削して前記第１の金属板を分割して電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記第２の金属板は研削されない請求項１に記載の半導体装置の製造方法。
- 前記第２の金属板は、前記第１の金属板より熱伝導率が大きい請求項１に記載の半導体装置の製造方法。
- 前記第１の金属板はＦｅ−Ｎｉ系合金であり、前記第２の金属板はＣｕ又はＣｕ系合金である請求項１に記載の半導体装置の製造方法。
- 前記第１の金属板の前記第２の金属板との積層面側に所定パターンのハーフエッチングが施されている請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839499A JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26839499A JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093923A JP2001093923A (ja) | 2001-04-06 |
| JP3705571B2 true JP3705571B2 (ja) | 2005-10-12 |
Family
ID=17457875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26839499A Expired - Fee Related JP3705571B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705571B2 (ja) |
-
1999
- 1999-09-22 JP JP26839499A patent/JP3705571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093923A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| TWI286375B (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same | |
| JP3878781B2 (ja) | 半導体装置の製造方法 | |
| US6596564B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20040094829A1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| EP1213755A2 (en) | Fabrication process of semiconductor package and semiconductor package | |
| US6358778B1 (en) | Semiconductor package comprising lead frame with punched parts for terminals | |
| EP1237187A2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP2003309242A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| KR101070890B1 (ko) | 다열리드형 반도체 팩키지 제조 방법 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP3786339B2 (ja) | 半導体装置の製造方法 | |
| JP2003309241A (ja) | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 | |
| TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
| JP3705571B2 (ja) | 半導体装置の製造方法 | |
| JP7460051B2 (ja) | 半導体装置 | |
| JP4901776B2 (ja) | リードフレームとそれを用いた半導体装置及びその生産方法 | |
| JP4248528B2 (ja) | リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法 | |
| JP3766312B2 (ja) | 半導体装置及びその製造方法 | |
| JP3965813B2 (ja) | ターミナルランドフレームの製造方法 | |
| JP6083740B2 (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| TW200939432A (en) | Circuit device and manufacturing method thereof | |
| JP4013452B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4176092B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2002026192A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |