JP2001085707A - Siキャリアの製造方法 - Google Patents
Siキャリアの製造方法Info
- Publication number
- JP2001085707A JP2001085707A JP26260299A JP26260299A JP2001085707A JP 2001085707 A JP2001085707 A JP 2001085707A JP 26260299 A JP26260299 A JP 26260299A JP 26260299 A JP26260299 A JP 26260299A JP 2001085707 A JP2001085707 A JP 2001085707A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- carrier
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
置する際に制約を受けにくく自由度の大きい光受信モジ
ュール用Siキャリアの製造方法を提供する。 【解決手段】Si基板1上に、V溝エッチング時にエッ
チングマスクとなるシリコン窒化膜7を形成し、シリコ
ン窒化膜7の上に電気信号が伝送する線路5を形成し、
その上にシリコン酸化膜8を形成し、膜7,8にV溝エ
ッチング用の開口部9を形成し、開口部9からのエッチ
ングによりSi基板1にV溝6を形成し、V溝6の内部
を含むシリコン酸化膜8全面に、光路変換のための反射
膜10を被着し、シリコン酸化膜8の上の反射膜10を
シリコン酸化膜8と同時に除去する。
Description
モジュールに用いられるSiキャリアに関するものであ
る。
スト化、小型化を図るために、光モジュールの開発が活
発となっている。特に、素子を駆動させずに素子や光フ
ァイバーをSiキャリア上に実装するパッシブアライメ
ント実装によるモジュール組立に注目が集まっている。
るための断面図である。51はSiキャリア、52はS
iキャリア上に形成されたV溝、53は光ファイバー、
54は側面照射型のフォトダイオードである。ここで、
V溝52はアルカリ異方性エッチングにより高精度に形
成されているため、このV溝52に固定される光ファイ
バー53は自動的に位置決めされ、高さ方向及び横方向
の位置精度は極めて高い。また、受光素子54には半田
リフローによるセルフアライン効果を利用したフリップ
チップ実装が用いられているため、素子を駆動させるこ
となく、パッシブアライメントにより実装が可能とな
る。
の光路を変換する機構を備えておらず、表面または裏面
照射型の受光素子に適用できないが、信学技報、EMD
96−30、1996、P.37」に記載されている技
術を用いることが可能である。この技術は、図10に示
すように、基板60のV溝61に光ファイバー62が固
定され、V溝61の先端部での斜状面63を利用し、光
ファイバー62からの照射光の光路を変換して、受光素
子64に表面照射するものである。
は、照射光の光路を効率よく変換する場合、V溝61の
先端部での斜状面63(光ファイバー62の先端面と対
向する面)にミラー用の反射膜を形成する必要がある
が、V溝61の段差(図10中の溝深さD)は数10μ
m以上あるためフォトリソ工程が難しく、ミラーを良好
に形成することが困難であることである。
0−20157号公報に記載されている技術がある。こ
れは、図11に示すように、V溝70に形成するミラー
用斜状面71をウエハ外周に延設するようにしてSiキ
ャリアを形成するというものである。これにより、ミラ
ーを形成する面が常にウエハ中心に向いているために、
ミラー用斜状面(ミラーを形成する面)71にはレジス
トが良好に被着されてミラーの加工が良好に行われる。
やすく自由度が小さい。つまり、ミラーを形成する斜状
面71を常にウエハ中心に向かわせる必要があり、Si
キャリアの構成の制約が大きくなるとともに、ウエハ上
の配置に関する制約も大きくなる。また、V溝70は形
成後のレジストのウエハ全面におけるカバレッジが悪い
点については改善されておらず、プロセスの自由度も小
さい。
的は、V溝を形成してその先端の斜状面に反射膜を配置
する際に制約を受けにくく自由度の大きい光受信モジュ
ール用Siキャリアの製造方法を提供することにある。
よれば、Si基板上に、V溝エッチング時にエッチング
マスクとなる第1のマスク材が形成され、その上に第2
のマスク材が形成される。そして、第1および第2のマ
スク材にV溝エッチング用の開口部が形成され、開口部
からのエッチングによりSi基板にV溝が形成される。
さらに、V溝の内部を含む第2のマスク材全面に、光路
変換のための反射膜が被着され、第2のマスク材の上の
反射膜が第2のマスク材と同時に除去される。
てV溝を形成し、このマスク材を利用してV溝内部の全
面に反射膜を残すようにしたので、V溝形成後に反射膜
をパターニングするためのフォトリソ工程が不要とな
る。これにより、ウエハ全面においてV溝先端の斜状面
(反射膜形成面)の方向に関わらず光路変換のための反
射膜を良好に配置でき、V溝を形成してその先端の斜状
面に反射膜を配置する際に制約を受けにくく自由度の大
きいものとなる。
に記載の発明の作用効果に加え、第1のマスク材を窒化
膜としたため、KOH等アルカリ溶液への耐性があるた
め、エッチング部以外のSi基板が侵食されることがな
い。
または2に記載の発明の作用効果に加え、第2のマスク
材を酸化膜としたため、被着した反射膜と第2のマスク
材を除去する際に、第1のマスク材を侵食せずにバッフ
ァードフッ酸で容易に除去することが可能となる。
〜3のいずれか1項に記載の発明の作用効果に加え、第
1のマスク材を形成した後に、第1のマスク材の上に電
気信号伝送用の線路が形成される。このように、線路を
第1のマスク材と第2のマスク材の間に配置したため、
V溝エッチングの際に第2のマスク材により、KOH等
のエッチング液に晒されることがなく、線路が侵食され
ないため、良好な線路を得ることができる。
にエッチングによりV溝が形成され、V溝の内部を含む
Si基板上全面に、光路変換のための反射膜が被着され
る。そして、V溝の内部においてはV溝の深さよりも厚
い溝埋め材が、Si基板全面に形成され、溝埋め材に対
する平坦化によりV溝内部以外の溝埋め材が除去され
る。さらに、V溝の内部に残っている溝埋め材を利用し
たエッチングによりV溝内部以外に形成されている反射
膜が除去される。最後に、V溝の内部に残っている溝埋
め材が除去される。
グを平坦化後に残った溝埋め材を用いて行いV溝内部の
全面に反射膜を残すようにしたので、V溝形成後に反射
膜をパターニングするためのフォトリソ工程が不要とな
る。これにより、ウエハ全面においてV溝先端の斜状面
(反射膜形成面)の方向に関わらず光路変換のための反
射膜を良好に配置でき、V溝を形成してその先端の斜状
面に反射膜を配置する際に制約を受けにくく自由度の大
きいものとなる。また、V溝形成後にSi基板の平坦化
を行う製造方法としたため、線路等自由に形成でき、プ
ロセスの自由度が大きいとともにウエハ上の配置に関し
ても自由度が大きい。
にエッチングによりV溝が形成され、V溝の内部を含む
Si基板上全面に、光路変換用反射膜および電気信号伝
送用線路となる金属膜が被着される。そして、V溝の内
部においてはV溝の深さよりも厚い溝埋め材が、Si基
板全面に形成され、溝埋め材に対する平坦化によりV溝
内部以外の溝埋め材が除去される。さらに、フォトリソ
グラフィにより、線路形成領域にのみレジストパターン
が残され、V溝内部の溝埋め材とレジストパターンを利
用したエッチングにより、V溝内部および線路形成領域
以外の金属膜が除去される。最後に、V溝の内部に残っ
ている溝埋め材が除去される。
属膜エッチングを平坦化後に残った溝埋め材を用いて行
いV溝内部の全面に反射膜を残すようにしたので、V溝
形成後に反射膜をパターニングするためのフォトリソ工
程が不要となる。これにより、ウエハ全面においてV溝
先端の斜状面(反射膜形成面)の方向に関わらず光路変
換のための反射膜を良好に配置でき、V溝を形成してそ
の先端の斜状面に反射膜を配置する際に制約を受けにく
く自由度の大きいものとなる。また、V溝形成後にSi
基板の平坦化を行う製造方法としたため、線路等自由に
形成でき、プロセスの自由度が大きいとともにウエハ上
の配置に関しても自由度が大きい。
グする際に、同時に線路としてもパターニングするの
で、工数を低減することができる。ここで、請求項7に
記載の発明によれば、溝埋め材を酸化膜としているた
め、除去が容易にできる。
埋め材をポリイミドとしているため、V溝が深い場合で
も平坦化が可能である。一方、請求項9に記載の発明に
よれば、反射膜または金属膜をAuとしているので、光
路の変換を効率よく行うことができる。
反射膜または金属膜を、Auを最上層とした積層構造と
しているので、密着性の低いSiとAuの接触を防ぐこ
とが可能となる。
れば、反射膜または金属膜を、Ti/AuあるいはCr
/Auとしているので、Siへの密着性を向上すること
ができる。
発明を具体化した第1の実施の形態を図面に従って説明
する。
る。また、図2には図1のA−A線での縦断面を示す。
さらに、図3には、光受信モジュールの側面図(図1の
B矢視図)を示す。
射型受光素子2、光ファイバー3、光路変換用の反射膜
4、線路(導体パターン)5から構成されている。ま
た、Si基板1と反射膜4にてSiキャリアが構成され
ている。
設されている。このV溝6は一端が基板側面に開口し、
他端が基板の内方に直線的に延び、かつ、先端が斜状と
なっている。V溝6には光ファイバー3が固定されてい
る。また、V溝6の先端での斜状面6aには光路変換用
の反射膜4が形成されている。この反射膜4によって光
ファイバー3からの受信光の光軸が上下方向に変換され
る。
リアは、光ファイバー固定用のV溝6と、受光素子2の
表面照射のためにV溝6の先端の斜状面6aに形成され
た光路変換用反射膜4とを備えている。
ーニングされている。線路(配線)5は受光素子実装用
パッド5aを有し、パッド5aの上には表面照射型受光
素子2がフリップチップ実装されている。
4に照射されると、その光が上下方向に変換され、表面
照射型受光素子2に照射され、この受光素子2にて電気
信号に変換される。
する。まず、図4(a)に示すように、ウエハ状のSi
基板1を用意する。そして、Si基板1の上に、V溝エ
ッチング時にエッチングマスクとなる第1のマスク材と
してのシリコン窒化膜(SiN膜)7を、厚さ500n
m成膜する。さらに、図4(b)に示すように、シリコ
ン窒化膜7の上に、電気信号が伝送する線路5を形成
(パターニング)する。引き続き、図4(c)に示すよ
うに、その上に第2のマスク材としてのシリコン酸化膜
(SiO2 膜)8を、厚さ1000nm成膜する。
7および酸化膜8の積層体に対しV溝エッチング用の開
口部9を形成する。詳しくは、フォトリソ工程とエッチ
ングによりSiN/SiO2 の絶縁膜7,8に開口部9
を形成する。そして、この開口部9からのKOH等によ
るSi基板1のエッチングによりSi基板1にV溝6を
形成する。
6の内部を含む酸化膜8の全面に、光路変換のための反
射膜となるCr/Au膜(Auを最上層とした多層膜)
10を蒸着して、V溝6内の露出部にCr/Au膜10
を配置する。これにより、V溝6の先端の斜状面6aに
反射膜4が配置されることとなる。なお、Cr/Au膜
(反射膜)10の被着はスパッタでもよい。
8およびその上のCr/Au膜10をエッチングにより
同時に除去する。詳しくは、フッ酸等の、SiN膜に対
してSiO2 膜の方がエッチングレートが大きいエッチ
ング液を用いて、SiO2 膜8およびSiO2 膜8上の
Cr/Au膜10を除去する。このようして、酸化膜8
の上のCr/Au膜10が酸化膜8と同時に除去され
る。
u膜10(反射膜4)が配置されたSiキャリアが形成
される。このSiキャリアを用いて、図1〜3に示すご
とく、V溝6内に光ファイバー3を固定するとともに、
表面照射型受光素子2を半田リフローによるセルフアラ
インにて実装する。
る。以上のように、2層からなるマスク材7,8を用い
てV溝6を形成し、このマスク材7,8をエッチングマ
スクとして利用してV溝6内部の全面に反射膜を残すよ
うにしたので、V溝6の形成後に反射膜をパターニング
するためのフォトリソ工程が不要となる。つまり、特開
平10−20157号公報のようにV溝の斜状面(反射
膜形成面)をウエハ中心に向かわせる必要がなくなる。
これによって、ウエハ全面においてV溝先端の斜状面
(反射膜形成面)の方向に関わらず光路変換のための反
射膜を良好に配置でき、V溝を形成してその先端の斜状
面に反射膜を配置する際に制約を受けにくく自由度の大
きいものとなる。
を形成し、その上にシリコン酸化膜8を配置しているの
で、KOH等によるV溝エッチング時にも線路5がシリ
コン酸化膜8で被覆されているために、エッチング液に
晒されることがなく線路5が浸食されないため良好な線
路5を得ることができる。
ので、KOH等アルカリ溶液への耐性があるため、エッ
チング部以外のSi基板1が侵食されることがない。さ
らに、第2のマスク材を酸化膜8としたため、被着した
反射膜と第2のマスク材(8)を除去する際に、第1の
マスク材(7)を侵食せずにバッファードフッ酸で容易
に除去することが可能となる。
はSiN膜7を形成した後に線路5を形成したが、Si
N膜7を形成した後に線路5を形成せずに、SiO2 膜
8およびSiO2 膜8上のCr/Au膜10を除去した
後に線路5を形成するようにしてもよい。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
法を説明するための図である。まず、図6(a)に示す
ように、ウエハ状のSi基板21を用意し、図6(b)
に示すように、Si基板21の表面にKOH等によりエ
ッチングを行いV溝22を形成する。そして、図6
(c)に示すように、V溝22の内部を含むSi基板2
1の上全面に、Auを最上層とした多層膜としてのTi
/Au膜(金属膜)23を蒸着する。Ti/Au膜23
は、後に光路変換用反射膜および電気信号伝送用線路と
なるものである。なお、Ti/Au膜(金属膜)23の
被着はスパッタでもよい。
2の深さよりも厚い膜厚のシリコン酸化膜24を成膜す
る。つまり、V溝22の内部においてはV溝22の深さ
よりも厚いシリコン酸化膜(溝埋め材)24を、Si基
板21の全面に形成する。
(溝埋め材)24に対し研磨およびバッファードフッ酸
によるエッチングにてV溝22の内部以外の酸化膜(溝
埋め材)24を除去する。つまり、Ti/Au膜23で
のAuの表面が露出するまで、平坦化を行う。
トリソグラフィにより、線路形成領域(電極パッドを有
する配線の形成領域)にのみレジストパターン25を残
す。さらに、V溝22の内部の酸化膜(溝埋め材)24
とレジストパターン25をマスクとして利用したエッチ
ングにより、図8(b)に示すように、V溝22の内部
および線路形成領域以外の金属膜23を除去する。これ
により、基板21の上にパッド26aを有する線路26
が配置される。このエッチングの際には、ヨウ素系エッ
チング液およびフッ酸を用いる。
3のエッチング(パターニング)の際に平坦化後に残っ
た酸化膜24をマスクとして用いており、V溝形成後に
反射膜パターニングのためのフォトリソグラフィーを必
要としない。
リソグラフィーおよびバッファードフッ酸によりV溝2
2の内部に残っている酸化膜24を除去する。これによ
り、V溝22の内部にTi/Au膜23(反射膜4)が
配置されたSiキャリアが形成される。
すごとく、V溝6(22)内に光ファイバー3を固定す
るとともに、表面照射型受光素子2を半田リフローによ
るセルフアラインにて実装する。
る。以上のように、V溝形成後の反射膜となる金属膜エ
ッチングを平坦化後に残った溝埋め材24を用いて行
い、V溝内部の全面に反射膜を残すようにしたので、V
溝形成後に反射膜をパターニングするためのフォトリソ
工程が不要となる(特開平10−20157号公報のよ
うに斜状面(反射膜形成面)をウエハ中心に向かわせる
必要がなくなる)。これにより、ウエハ全面においてV
溝先端の斜状面(反射膜形成面)の方向に関わらず光路
変換のための反射膜を良好に配置でき、V溝を形成して
その先端の斜状面に反射膜を配置する際に制約を受けに
くく自由度の大きいものとなる。また、V溝22の形成
後にSi基板1の平坦化を行う製造方法としたため、線
路等自由に形成でき、プロセスの自由度が大きいととも
にウエハ上の配置に関しても自由度が大きい。
反射膜となる金属膜23をパターニングする際に、同時
に線路としてもパターニングするので、工数を低減する
ことができる。
おいてはSi基板21の全面に形成したTi/Au膜2
3を、光路変換用反射膜および電気信号伝送用線路とな
る金属膜とし、V溝22の内部の溝埋め材(酸化膜)2
4に加えてレジストパターン25をマスクとしたエッチ
ングにより基板21の上に線路26を配置したが、Si
基板21の全面に形成したTi/Au膜23を光路変換
用反射膜のみに使用し(レジストパターン25を形成せ
ずに)、V溝22の内部以外の金属膜(23)を除去し
た後において改めて電気信号伝送用線路を形成してもよ
い。この場合もV溝22の形成後にSi基板1の平坦化
を行う製造方法となり、線路等自由に形成でき、プロセ
スの自由度が大きいとともにウエハ上の配置に関しても
自由度が大きい。
を用いたが、ポノイミドを用いてもよい。溝埋め材を酸
化膜とすると除去が容易にでき、また、ポリイミドを用
いるとV溝が深い場合でも平坦化が可能である。
素子に適用したが、裏面照射型受光素子に適用してもよ
い。つまり、受光素子の裏面から照射する場合に適用し
てもよい。
uを最上層とした多層膜(例えば、第1実施形態でのC
r/Auや第2実施形態でのTi/Au)を用いたが、
他にもAuを用いてもよい。Auを用いると、光路の変
換を効率よく行うことができる。また、反射材をAuを
最上層とした積層構造とすると、密着性の低いSiとA
uの接触を防ぐことが可能となる。さらに、Cr/Au
やTi/Auを用いると、Siへの密着性を向上するこ
とができる。
図。
の製造工程を説明するための斜視図。
の斜視図。
の製造工程を説明するための斜視図。
の斜視図。
の断面図。
ルの断面図。
図。
バー、4…光路変換用反射膜、5…線路、6…V溝、7
…シリコン窒化膜、8…シリコン酸化膜、9…開口部、
10…Cr/Au膜、21…Si基板、22…V溝、2
3…Ti/Au膜、24…シリコン酸化膜、25…レジ
ストパターン、26…線路。
Claims (12)
- 【請求項1】 光ファイバー固定用のV溝(6)と、受
光素子(2)の裏面または表面照射のためにV溝の先端
の斜状面に形成された光路変換用反射膜(4)とを備え
た光受信モジュール用Siキャリアの製造方法であっ
て、 Si基板(1)上に、V溝エッチング時にエッチングマ
スクとなる第1のマスク材(7)を形成する工程と、 その上に第2のマスク材(8)を形成する工程と、 前記第1および第2のマスク材(7,8)にV溝エッチ
ング用の開口部(9)を形成する工程と、 前記開口部(9)からのエッチングによりSi基板
(1)にV溝(6)を形成する工程と、 V溝(6)の内部を含む第2のマスク材(8)全面に、
光路変換のための反射膜(10)を被着する工程と、 第2のマスク材(8)の上の反射膜(10)を第2のマ
スク材(8)と同時に除去する工程と、を有することを
特徴とするSiキャリアの製造方法。 - 【請求項2】 請求項1に記載のSiキャリアの製造方
法において、 前記第1のマスク材(7)が窒化膜であることを特徴と
するSiキャリアの製造方法。 - 【請求項3】 請求項1または2に記載のSiキャリア
の製造方法において、 前記第2のマスク材(8)が酸化膜であることを特徴と
するSiキャリアの製造方法。 - 【請求項4】 請求項1〜3のいずれか1項に記載のS
iキャリアの製造方法において、 前記第1のマスク材(7)を形成した後に、前記第1の
マスク材(7)の上に電気信号が伝送する線路(5)を
形成する工程を有することを特徴とするSiキャリアの
製造方法。 - 【請求項5】 光ファイバー固定用のV溝(6)と、受
光素子(2)の裏面または表面照射のためにV溝の先端
の斜状面に形成された光路変換用反射膜(4)とを備え
た光受信モジュール用Siキャリアの製造方法であっ
て、 Si基板(21)にエッチングによりV溝(22)を形
成する工程と、 V溝(22)の内部を含むSi基板(21)上全面に、
光路変換のための反射膜(23)を被着する工程と、 V溝(22)の内部においてはV溝(22)の深さより
も厚い溝埋め材(24)を、Si基板(21)全面に形
成する工程と、 前記溝埋め材(24)に対する平坦化によりV溝(2
2)内部以外の溝埋め材(24)を除去する工程と、 V溝(22)の内部に残っている溝埋め材(24)を利
用したエッチングによりV溝(22)内部以外に形成さ
れている反射膜(23)を除去する工程と、 V溝(22)の内部に残っている溝埋め材(24)を除
去する工程と、を有することを特徴とするSiキャリア
の製造方法。 - 【請求項6】 光ファイバー固定用のV溝(6)と、受
光素子(2)の裏面または表面照射のためにV溝の先端
の斜状面に形成された光路変換用反射膜(4)とを備え
た光受信モジュール用Siキャリアの製造方法であっ
て、 Si基板(21)にエッチングによりV溝(22)を形
成する工程と、 V溝(22)の内部を含むSi基板(21)上全面に、
光路変換用反射膜および電気信号伝送用線路となる金属
膜(23)を被着する工程と、 V溝(22)の内部においてはV溝(22)の深さより
も厚い溝埋め材(24)を、Si基板(21)全面に形
成する工程と、 前記溝埋め材(24)に対する平坦化によりV溝(2
2)内部以外の溝埋め材(24)を除去する工程と、 フォトリソグラフィにより、線路形成領域にのみレジス
トパターン(25)を残す工程と、 前記V溝(22)内部の溝埋め材(24)と前記レジス
トパターン(25)を利用したエッチングにより、V溝
(22)内部および線路形成領域以外の金属膜(23)
を除去する工程と、 V溝(22)の内部に残っている溝埋め材(24)を除
去する工程と、を有することを特徴とするSiキャリア
の製造方法。 - 【請求項7】 請求項5または6に記載のSiキャリア
の製造方法において、 前記溝埋め材(24)が酸化膜であることを特徴とする
Siキャリアの製造方法。 - 【請求項8】 請求項5または6に記載のSiキャリア
の製造方法において、 前記溝埋め材(24)がポリイミドであることを特徴と
するSiキャリアの製造方法。 - 【請求項9】 請求項1〜8のいずれか1項に記載のS
iキャリアの製造方法において、 前記反射膜(10)または金属膜(23)がAuである
ことを特徴とするSiキャリアの製造方法。 - 【請求項10】 請求項1〜8のいずれか1項に記載の
Siキャリアの製造方法において、 前記反射膜(10)または金属膜(23)がAuを最上
層とした多層膜であることを特徴とするSiキャリアの
製造方法。 - 【請求項11】 請求項10に記載のSiキャリアの製
造方法において、 前記反射膜(10)または金属膜(23)がTi/Au
であることを特徴とするSiキャリアの製造方法。 - 【請求項12】 請求項10に記載のSiキャリアの製
造方法において、 前記反射膜(10)または金属膜(23)がCr/Au
であることを特徴とするSiキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26260299A JP4122649B2 (ja) | 1999-09-16 | 1999-09-16 | Siキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26260299A JP4122649B2 (ja) | 1999-09-16 | 1999-09-16 | Siキャリアの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085707A true JP2001085707A (ja) | 2001-03-30 |
JP4122649B2 JP4122649B2 (ja) | 2008-07-23 |
Family
ID=17378084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26260299A Expired - Fee Related JP4122649B2 (ja) | 1999-09-16 | 1999-09-16 | Siキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122649B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137419A (ja) * | 2011-12-28 | 2013-07-11 | Hitachi Cable Ltd | 光基板、光基板の製造方法、及び光モジュール構造 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627480B2 (en) | 2014-06-26 | 2017-04-18 | Globalfoundries Inc. | Junction butting structure using nonuniform trench shape |
-
1999
- 1999-09-16 JP JP26260299A patent/JP4122649B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137419A (ja) * | 2011-12-28 | 2013-07-11 | Hitachi Cable Ltd | 光基板、光基板の製造方法、及び光モジュール構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4122649B2 (ja) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3100584B2 (ja) | 光電子集積回路およびその作製方法 | |
US6640021B2 (en) | Fabrication of a hybrid integrated circuit device including an optoelectronic chip | |
US7276738B2 (en) | Miniature optical element for wireless bonding in an electronic instrument | |
JP5273120B2 (ja) | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 | |
US5764832A (en) | Integrated semiconductor optical devices and method of manufacture employing substrate having alignment groove | |
KR101078621B1 (ko) | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 | |
US7164815B2 (en) | Manufacturing method of an optical waveguide | |
JPS62192710A (ja) | 光学結合アセンブリ | |
JP2010261990A (ja) | 光接続要素の製造方法、光伝送基板、光接続部品、接続方法および光伝送システム | |
US6227723B1 (en) | Substrate for mounting an optical component and optical module provided with the same | |
US6839497B2 (en) | Optical waveguide platform and method of manufacturing the same | |
JP4555504B2 (ja) | 機能デバイスユニット及びその製造方法 | |
US6775440B2 (en) | Optical module and carrier for optical module | |
JP4506216B2 (ja) | 光結合装置及びその製造方法 | |
JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
JP2001085707A (ja) | Siキャリアの製造方法 | |
JPH11271546A (ja) | 光送受信デバイス | |
KR20020039934A (ko) | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 | |
JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
JPH0582810A (ja) | 光電変換装置 | |
JP4671480B2 (ja) | 光実装基板の製造方法及び光モジュールの製造方法 | |
JP2010061171A (ja) | 光結合装置及びその製造方法 | |
JP2002107584A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
KR100429515B1 (ko) | 버섯형상의 도금층을 구비한 광통신 소자 제작 방법 | |
JP4841110B2 (ja) | 光電子混在基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |