JP2001085522A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001085522A
JP2001085522A JP26401699A JP26401699A JP2001085522A JP 2001085522 A JP2001085522 A JP 2001085522A JP 26401699 A JP26401699 A JP 26401699A JP 26401699 A JP26401699 A JP 26401699A JP 2001085522 A JP2001085522 A JP 2001085522A
Authority
JP
Japan
Prior art keywords
insulating film
forming
inorganic material
semiconductor device
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26401699A
Other languages
English (en)
Other versions
JP4427840B2 (ja
Inventor
Koichi Ikeda
浩一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26401699A priority Critical patent/JP4427840B2/ja
Publication of JP2001085522A publication Critical patent/JP2001085522A/ja
Application granted granted Critical
Publication of JP4427840B2 publication Critical patent/JP4427840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】多孔質無機材料を用いて絶縁膜を構成した場合
にも、多孔質無機材料の低密度、低誘電率のメリットを
活かしつつ、空孔を通じた水分等の大量移動を防止し、
信頼性の高い半導体装置を提供する。 【解決手段】本発明の半導体装置は、基体上に多孔質無
機材料から成る絶縁膜１１を備え、絶縁膜１１の表層部
に位置する空孔２０の内壁面に露出した多孔質無機材料
の構成原子に、水酸基よりも嵩高い原子団が結合されて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、多孔質無機材料から成る絶縁
膜を有する信頼性の高い半導体装置と、その簡便な製造
方法に関する。
【０００２】
【従来の技術】近年の高集積化半導体装置においては、
多層配線構造の採用や絶縁膜の厚さの減少に伴って配線
間容量が増大し、信号遅延や消費電力の増大がますます
深刻化する傾向にある。このため、従来の絶縁膜の代表
的な構成材料であるＳｉＯ2（誘電率ｋ＝３．９）や酸
化フッ化シリコン（ＳｉＯＦ；ｋ＝３．４〜３．６）に
代えて、より誘電率ｋ（＝ε／ε0，比誘電率と称され
ることもある）の低い材料を絶縁膜の構成材料として用
いることが検討されている。半導体装置の目標デザイン
ルール０．１８μｍ、０．１３μｍ及び０．１０μｍの
各世代において要求される誘電率ｋは、それぞれ概ねｋ
＝３．０〜２．５、ｋ＝２．５〜２．０、及びｋ＝２．
５〜１．０である。目標デザインルール０．１３μｍの
世代までは、絶縁膜の構成材料として有機化合物を使用
し、有機化合物の分子設計によりイオン分極や電子分極
を低減し、以て、絶縁膜の低誘電率化を図ることが可能
であるが、目標デザインルール０．１０μｍの世代で
は、より一層の低誘電率化を図るために、密度の低い構
成材料を採用することが有望とみられている。
【０００３】かかる密度の低い絶縁膜の構成材料の１つ
に、多孔質の酸化シリコン系材料、即ち、多孔質シリカ
がある。多孔質シリカから成る絶縁膜の形成方法として
は、例えば、通常の方法で形成した酸化シリコン膜に、
物理的に多数の空孔を形成する方法や、シラノール化合
物の脱水縮合反応によって生成したシロキサン結合を用
いて酸化シリコン膜内部に３次元的網目構造を形成する
際に、網目構造の間隙に有機溶媒や有機官能基を残留さ
せておき、加熱硬化処理（キュア）時における有機溶媒
の揮発や有機官能基の熱分解を利用して酸化シリコン膜
を発泡させる方法が知られている。酸化シリコン膜の誘
電率ｋと密度（ｇ／ｃｍ3）、あるいは誘電率ｋと空孔
率（％）との間には、概ね図１２に示すような直線関係
があることが知られている。図中、直線関係がハッチン
グを施した帯状の領域で表現されているのは、酸化シリ
コン膜中に残留する微量の炭素あるいは有機官能基の影
響で、数値に若干の幅が生ずる場合があるからである。
この図より、酸化シリコン膜の誘電率ｋを例えば２．０
以下とするためには、密度を概ね１．０以下、空孔率を
概ね６０％以上とする必要があることがわかる。
【０００４】
【発明が解決しようとする課題】ところで、半導体装置
の製造プロセスにおいて、絶縁膜には、プラグ形成用の
開口部、配線形成用の溝部、あるいは開口部と溝部の双
方が形成される。いずれの場合も、開口部や溝部には最
終的に導電材料層が埋め込まれ、プラグや配線が形成さ
れる。ここで、酸化シリコン系材料を用いて形成された
絶縁膜については、従来よりガスの吸収と放出がプロセ
ス上の問題となっている。具体的には、絶縁膜に吸着さ
れていた大気中の水分が、半導体装置の製造プロセス中
の加熱工程にて開口部内に放出され、導電材料層による
開口部の埋込み特性が劣化することがある。あるいは、
既に開口部内が導電材料層で埋め込まれてプラグが形成
されている場合には、プラグが酸化されて開口部の内壁
から剥離したり、酸化によりプラグの電気抵抗率が上昇
して所望の導通が達成されなくなる、所謂ポイズンド・
ビア(poisened via)と称される不具合が発生する虞れが
ある。
【０００５】上記の劣化や不具合は、絶縁膜がバルク状
の酸化シリコン系材料を用いて構成されていた頃から既
に問題となっていたが、多孔質の酸化シリコン系材料、
即ち多孔質シリカを用いて絶縁膜を構成する場合には、
問題は一層深刻化する。なぜなら、バルク状の酸化シリ
コン系材料中では水分その他のガス（以下、水分等と称
することがある）が結晶粒界を通って拡散するに過ぎな
かったのに対し、多孔質シリカでは多数の空孔の存在に
より大気との接触面積が増大するので、絶縁膜がより大
量の水分等を収着することが可能となるからである。し
かも、多孔質シリカは、空孔率が高くなる程、空孔同士
が連通する頻度が高まるため、絶縁膜の表層部に位置す
る空孔に一旦収着された水分等は、連通した空孔を通じ
て絶縁膜の深部にまで速やかに到達してしまう虞れが大
きい。即ち、多孔質シリカ中では、収着水分等の絶対量
も移動速度も、バルク状の酸化シリコン系材料中におけ
るより遥かに大きくなってしまう。
【０００６】多孔質シリカに収着された水分等を、従来
の脱ガス工程では十分に除去し得ないことも、新たな問
題となっている。バルク状の酸化シリコン系材料に吸着
された水分等を除去するための従来の脱ガス工程は、導
電材料層の製膜工程前に設けられ、典型的には、真空
中、４００°Ｃ，５分間といった脱ガス条件が採用され
ている。これに対し、より大量の水分等を収着した多孔
質シリカの脱ガスを行うためには、例えば脱ガス温度を
４５０°Ｃ程度に高めたり、脱ガス時間を１５分間程度
に延長することが必要となる。しかしながら、かかる脱
ガス条件の過酷化は、スループットの向上、あるいは半
導体層に含まれる不純物の拡散や突抜けを防止する観点
から、極めて不利となる。
【０００７】この問題を解決するために、例えば、第５
９回応用物理学会学術講演会講演予稿集（１９９８
年）、第７２７頁、演題番号１７ｐ−ＺＧ−４には、Ｓ
ＯＧ（スピンオングラス）と有機ポリマーを複合化させ
た相互貫入型の低誘電率多孔質ＳＯＧ材料が提案されて
いる。この材料は、云わば、多孔質シリカの空孔の全体
に有機ポリマーを埋め込んだものであるが、これでは、
「低密度化による低誘電率化」を旨とする多孔質シリカ
の長所が活かされず、達成し得る誘電率ｋの下限値も比
較的高いままである。
【０００８】そこで本発明は、多孔質シリカに代表され
る多孔質無機材料を用いて絶縁膜を構成した場合にも、
多孔質無機材料の低密度、低誘電率といった長所を活か
しつつ、空孔を通じた水分等の移動を抑制した信頼性の
高い半導体装置と、かかる半導体装置を簡便に製造する
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上述の目的を達成するた
めの本発明の半導体装置は、基体上に多孔質無機材料か
ら成る絶縁膜を備え、絶縁膜の表層部に位置する空孔の
内壁面に露出した多孔質無機材料の構成原子に、水酸基
よりも嵩高い原子団が結合していることを特徴とする。
【００１０】また、上述の目的を達成するための本発明
の半導体装置の製造方法は、上述した本発明の半導体装
置を製造するための方法であり、（イ）基体上に多孔質
無機材料から成る絶縁膜を形成する工程と、（ロ）水酸
基よりも嵩高い原子団を供給し得る化合物を気体状にて
絶縁膜と接触させることにより、絶縁膜の表層部に位置
する空孔の内壁面に露出した多孔質無機材料の構成原子
に、水酸基よりも嵩高い原子団を結合させる工程、を有
することを特徴とする。
【００１１】通常、無機材料の表面においては、無機材
料の構成原子のダングリング・ボンド（切れた結合手）
は、大気中の水分との反応によって水酸基で終端されて
いる場合が多い。本発明の半導体装置では、絶縁膜の表
層部に位置する空孔の内壁面に露出した多孔質無機材料
の構成原子に、水酸基よりも嵩高い原子団が結合してい
るので、絶縁膜の表層部に位置する空孔の容積はかかる
原子団の結合前に比べて減少するか、場合によっては空
孔がほぼ閉鎖された状態となる。ここで、「水酸基より
も嵩高い原子団」とは、構成原子数、構成原子の配列様
式（骨格）、立体配座、電子雲の広がり、共鳴構造の存
在等の要因によって、水酸基よりも大きな立体障害を達
成し得る、有機、無機のあらゆる原子団を指す。従っ
て、絶縁膜の表層部に位置する空孔の内壁面がかかる嵩
高い原子団で覆われたり、あるいは空孔がほぼ嵩高い原
子団で閉鎖されることにより、大気中の水分その他のガ
ス（以下、水分等と称することがある）の絶縁膜内への
拡散経路が断たれ、空孔を介した水分等の吸収や放出が
抑制される。従って、従来問題となっていたポイズンド
・ビア等の不具合の発生を防止し、半導体装置の信頼性
を高めることができる。しかも、嵩高い原子団の結合に
よって容積が減少されたり、あるいはほぼ閉鎖される空
孔は、絶縁膜の表層部に位置する空孔に限られ、絶縁膜
の深奥部に位置する空孔に何ら変化は生じないため、本
発明の半導体装置においては、絶縁膜全体としての空孔
率は大幅に低下せず、従って誘電率ｋを低く維持するこ
とができる。尚、本明細書中において、以下、嵩高い原
子団を結合させる操作を「改質」と称し、嵩高い原子団
が結合された空孔が存在する絶縁膜の部分を「改質部」
と称することがある。
【００１２】本発明の半導体装置及びその製造方法で
は、多孔質無機材料として、誘電率ｋが概ね２．５以下
の材料を想定している。上記の多孔質無機材料は、典型
的には多孔質シリカである。誘電率ｋが１．７〜２．３
の多孔質シリカは、概ね５５〜６０％の空隙率、及び、
概ね０．８５〜１．１５ｇ／ｃｍ3の密度を有する。但
し、本発明では、実用上十分な機械的強度を維持し得る
限りにおいて、より大きな空隙率と、１．０により近い
低い誘電率を有する多孔質無機材料を選択することがで
きる。
【００１３】多孔質シリカの空孔の内壁面に露出した多
孔質無機材料の構成原子は、シリコン原子及び／又は酸
素原子である。即ち、嵩高い原子団は、シリコン原子に
結合していてもよいし、シリコン原子に結合した水酸基
に由来する酸素原子に結合していてもよいし、あるい
は、一部がシリコン原子に結合し、残部が酸素原子に結
合していてもよい。更に、１個の嵩高い原子団が多孔質
無機材料の表面に存在する水酸基と反応し得る官能基を
複数含む場合、多孔質無機材料の複数のシリコン原子同
士、複数の酸素原子同士、あるいはシリコン原子と酸素
原子とが、１個の嵩高い原子団によって架橋されてもよ
い。
【００１４】また、本発明の半導体装置及びその製造方
法において、水酸基よりも嵩高い原子団（以下、単に、
嵩高い原子団と称する）としては、複数の官能基が結合
したシリコン原子、複数の官能基が結合した窒素原子、
複数の官能基が結合した炭素原子のいずれかを有する原
子団を例示することができる。嵩高い原子団に含まれる
これらシリコン原子、窒素原子又は炭素原子を、以下、
「中心原子」と称する場合がある。嵩高い原子団の中の
どの原子が多孔質無機材料の構成原子との結合に関与す
るかは、嵩高い原子団の供給源となる化合物の種類に応
じて異なり、中心原子が結合に関与する場合もあれば、
中心原子に結合した官能基に含まれる原子が結合に関与
する場合もある。
【００１５】シリコン原子を中心原子とする嵩高い原子
団は、一般式−Ａx−Ｓｉ（Ｒ）3（ｘ＝０又は１）で表
すことができる。式中の−Ｓｉ（Ｒ）3は、複数（ここ
では３個）の官能基Ｒが結合したシリコン原子に相当す
る。また、式中のＡは、多孔質無機材料の構成原子と中
心原子であるシリコン原子との間に存在し得る連結部を
表すが、ｘ＝０の場合もあり得る。即ち、連結部Ａが存
在する場合もあれば、存在しない場合もある。連結部Ａ
が存在する場合、連結部Ａを、イソシアナト基（−Ｎ＝
Ｃ＝Ｏ）に由来する構造部とすることができる。イソシ
アナト基は、多孔質無機材料の表面に存在する水酸基に
対し、室温程度の温度域でも高い反応性を示す。後述す
る本発明の半導体装置の製造方法において、嵩高い原子
団の供給源である化合物がシリコン原子に結合したイソ
シアナト基を有する場合、多孔質無機材料のシリコン原
子と嵩高い原子団の中心原子であるシリコン原子とがウ
レタン結合（−Ｏ−ＣＯ−Ｎ−）を介して結合し得る。
このウレタン結合は、イソシアナト基に由来する構造部
に相当し、連結部Ａを構成する。尚、イソシアナト基と
水酸基との反応によりイソシアナト基全体が脱離する場
合は、連結部Ａは形成されず、多孔質無機材料のシリコ
ン原子と嵩高い原子団の中心原子であるシリコン原子と
が直接に結合した構造（−*Ｓｉ−Ｓｉ−）や、双方の
シリコン原子が酸素原子を介して結合した構造（−*Ｓ
ｉ−Ｏ−Ｓｉ−）が得られる。上記の表記中、「*Ｓ
ｉ」は、多孔質無機材料に由来するシリコン原子を表
す。
【００１６】上述のシリコン原子を中心原子とする嵩高
い原子団において、官能基Ｒは、水素原子；メチル基、
エチル基等のアルキル基；メトキシ基、エトキシ基等の
アルコキシ基；未反応のイソシアナト基；ジアゾ基；そ
の他、環状／鎖状の別、飽和／不飽和の別、炭素原子と
水素原子以外の構成原子の有無を問わない有機基の中か
ら、適宜選択することができる。但し、この選択は、通
常の半導体プロセスに含まれる熱処理等の工程におい
て、嵩高い原子団が改質部に安定に存在し得ることを考
慮して行うことが重要である。水素原子は厳密には
「基」ではないが、ここでは便宜上、官能基Ｒに含める
ものとする。未反応のイソシアナト基とは、多孔質無機
材料の構成原子との間に結合を生成するための反応（以
下、結合生成反応と称する）に関与しなかったイソシア
ナト基を意味する。未反応のイソシアナト基が生じ得る
場合とは、嵩高い原子団の供給源である化合物がシリコ
ン原子に結合したイソシアナト基を２個以上有してお
り、これらイソシアナト基の一部のみが結合生成反応に
関与した場合、あるいは、イソシアナト基以外の基が結
合生成反応に関与した場合である。官能基Ｒが２個以上
ある場合、各官能基Ｒは同一であっても異なっていても
よい。
【００１７】本発明の半導体装置の製造方法において
は、嵩高い原子団を供給し得る化合物を気体状にて絶縁
膜と接触させることにより、「改質」を行う。つまり、
この気体状の化合物が、嵩高い原子団の供給源である。
嵩高い原子団がシリコン原子を中心原子として含む場
合、嵩高い原子団の供給源としては、シラン誘導体を用
いることが好適である。シラン誘導体は、室温付近の温
度領域において、気体として取扱い可能な程度の蒸気圧
を有するものが多く、絶縁膜に向けて噴霧する等の方法
によって容易に接触させることができるからである。
尚、改質には必ずしも化合物の純粋な気体を用いる必要
はなく、希ガスや窒素等の不活性ガスで希釈した化合物
の気体を用いてもよい。
【００１８】シラン誘導体としては、シリコン原子に結
合したイソシアナト基を有する化合物を用いることが好
適である。かかるシラン誘導体は、一般式Ｓｉ（ＮＣ
Ｏ）x（Ｒ）4-x（Ｒ＝官能基，ｘ＝１〜４の整数）で表
される。官能基Ｒの種類については上述した通りである
（但し、イソシアナト基を除く）が、本発明の半導体装
置の製造方法においては、シラン誘導体を気体状態で使
用するため、シラン誘導体を室温付近の温度領域におい
て気体として取り扱い得る範囲内で、官能基Ｒの種類を
選択することが特に好ましい。尚、シラン誘導体は、イ
ソシアナト基の代わりにジアゾ基（−Ｎ2）を含んでい
てもよい。ジアゾ基を含むシラン誘導体としては、Ｎ2
−Ｓｉ（ＣＨ3）3を例示することができ、この場合、嵩
高い原子団としては主として−Ｎ−Ｓｉ（ＣＨ3）3が得
られる。
【００１９】窒素原子を中心原子とする嵩高い原子団と
しては、−Ｎ（ＣＨ3）Ｈ等の第１アミノ基、−Ｎ（Ｃ
Ｈ3）2等の第２アミノ基、−Ｎ（ＣＨ3）3等の第３アミ
ノ基（但し、絶縁膜に結合した状態では第四アンモニウ
ム塩として陰イオンと共に存在）を挙げることができ、
これらの原子団を供給し得る化合物としては、（Ｃ
Ｈ 3）xＮ(+)Ｈ4-xＯＨ(-)等の第四アンモニウム塩や、
（ＣＨ3）ＮＨＣＯＯＨ（メチルカルバミン酸）の誘導
体を挙げることができる。メチルカルバミン酸の誘導体
としては、アンモニウム塩、メチルアミン塩、カルシウ
ム塩、バリウム塩等の塩；エチルエステル等のエステ
ル；酸塩化物；酸アミドを例示することができる（メチ
ルカルバミン酸自体は遊離化合物として得られない）。
また、炭素原子を中心原子とする嵩高い原子団として
は、−Ｃ（ＮＨ2）xＨ3-x（ｘ＝１〜３の整数）を挙げ
ることができ、かかる原子団を供給し得る化合物として
は、（ＮＨ2）xＣＨ3-xＣＯＯＨを挙げることができ
る。
【００２０】本発明の半導体装置及びその製造方法にお
いて、水酸基よりも嵩高い原子団が結合される空孔は絶
縁膜の表層部に位置する空孔であるが、その表層部と
は、典型的には、絶縁膜に設けられた配線形成用の溝部
及び／又はプラグ形成用の開口部の「少なくとも」側壁
面に存在する。「少なくとも」と記載したのは、側壁面
絶縁膜の上面や溝部の底面に位置する空孔の内壁面に露
出した多孔質無機材料の構成原子に、水酸基よりも嵩高
い原子団が結合されていてもよいからである。尚、絶縁
膜に設けられた溝部や開口部には、最終的に導電材料層
を略平坦に埋め込んで配線やプラグを形成することを想
定しており、このようにして達成された構造をダマシン
構造、かかるダマシン構造を実現するためのプロセスを
「ダマシン・プロセス」と称している。絶縁膜に配線形
成用の溝部のみを形成し、溝部に埋め込まれた導電材料
層によって配線を形成するプロセスを、シングルダマシ
ン・プロセスと称する。また、配線形成用の溝部に加
え、この溝部の底部に接続するプラグ形成用の開口部を
絶縁膜に形成し、溝部と開口部とに埋め込まれた導電材
料層によってプラグと配線の双方を形成するプロセス
を、デュアルダマシン・プロセスと称する。尚、絶縁膜
にプラグ形成用の開口部のみを形成し、開口部に埋め込
まれた導電材料層によってプラグを形成するプロセス
は、埋込みプラグ・プロセスと称される。尚、本発明の
半導体装置の製造方法をシングルダマシン・プロセス又
はデュアルダマシン・プロセスに適用する場合には、絶
縁膜に溝部を形成する際の溝部の深さの制御性を高める
ために、多孔質無機材料から成る絶縁膜の厚さ方向の中
途部に、絶縁膜よりもエッチング速度の低い材料から成
る中間膜（エッチング停止層を称されることもある）を
設けることができる。
【００２１】本発明の半導体装置の製造方法は、絶縁膜
のどの面に位置する空孔に嵩高い原子団を結合させるか
（即ち、絶縁膜のどの部分を「改質」するか）により、
下記の第１の構成〜第３の構成に分類することができ
る。
【００２２】第１の構成においては、工程（イ）の終了
後、工程（ロ）に先立ち、絶縁膜に配線形成用の溝部及
び／又はプラグ形成用の開口部を形成し、工程（ロ）で
は、配線形成用の溝部及び／又はプラグ形成用の開口部
の少なくとも側壁面において、絶縁膜の表層部に位置す
る空孔の内壁面に露出した多孔質無機材料の構成原子
に、水酸基よりも嵩高い原子団を結合させることができ
る。溝部や開口部の側壁面は、ダマシン・プロセスや埋
込みプラグ・プロセスにより埋め込まれる導電材料層と
接触する部分なので、この部分が「改質」されることに
より、空孔を通じた水分等の移動が抑制され、ポイズン
ド・ビア等の不具合を回避することができる。
【００２３】第１の構成に係る半導体装置の製造方法に
おいては、絶縁膜に配線形成用の溝部及び／又はプラグ
形成用の開口部を形成する際のマスクとして、フォトレ
ジスト材料から成る有機マスクを用いることもできる
が、例えば窒化シリコンから成る無機マスクを使用する
ことが特に好適である。本発明では、絶縁膜が多孔質無
機材料から構成されているので、無機マスクの方が有機
マスクに比べ、空孔内へのマスク材料の滲み込みが少な
く、取扱いが容易となるからである。無機マスクを使用
する場合は、絶縁膜上に無機材料層を形成し、無機材料
層をパターニングして無機マスクを形成し、無機マスク
を介して絶縁膜を除去すればよい。
【００２４】絶縁膜に溝部及び／又の開口部を形成した
後の無機マスクは、そのまま絶縁膜上に残しておき、例
えばダマシン・プロセスや埋込みプラグ・プロセスにお
いて導電材料層の剰余部をエッチバック法やＣＭＰ（化
学的／機械的研磨）法によって除去する際のエッチバッ
ク停止層あるいはＣＭＰ停止層として用いることができ
る。残された無機マスクは、多孔質無機材料から成る絶
縁膜と共に、層間膜を構成し得る。但し、無機マスクの
典型的な構成材料である窒化シリコンは、誘電率ｋが酸
化シリコンに比べても遥かに高いため、層間膜の低誘電
率化の観点からは除去した方がよい場合もある。そこ
で、第２の構成に係る半導体装置の製造方法において
は、工程（ロ）に先立って無機マスクを除去し、工程
（ロ）では、配線形成用の溝部及び／又はプラグ形成用
の開口部の側壁面、並びに、絶縁膜の上面において、絶
縁膜の表層部に位置する空孔の内壁面に露出した多孔質
無機材料の構成原子に、水酸基よりも嵩高い原子団を結
合させることができる。つまり、第２の構成によれば、
絶縁膜の上面も改質されることになるので、第１の構成
に比べて絶縁膜の改質効果を高めることができる。
【００２５】第３の構成に係る半導体装置の製造方法に
おいては、マスクを形成する前、つまり、溝部や開口部
を形成する前の絶縁膜の表面を改質する。即ち、工程
（ロ）の後に、（ハ）絶縁膜上にマスクを形成する工程
と、（ニ）マスクを介して絶縁膜を除去することによ
り、絶縁膜に配線形成用の溝部及び／又はプラグ形成用
の開口部を形成する工程、を更に経る。第３の構成にお
いては、マスクとして有機マスクも無機マスクのいずれ
も用いることができる。
【００２６】第３の構成に係る半導体装置の製造方法
は、工程（ニ）の後に、（ホ）配線形成用の溝部及び／
又はプラグ形成用の開口部の側壁面において、絶縁膜の
表層部に位置する空孔の内壁面に露出した多孔質無機材
料の構成原子に、水酸基よりも嵩高い原子団を結合させ
る工程、を更に有していてもよい。これにより、絶縁膜
の表面全体が改質されることになる。
【００２７】本発明の半導体装置の製造方法において使
用する基体は、プロセスの種類に応じて異なる。本発明
を埋込みプラグ・プロセス又はデュアルダマシン・プロ
セスへ適用することを想定した場合には、基体として、
例えばシリコンから成る半導体基板、ソース／ドレイン
領域等の不純物領域が形成された半導体基板、配線が形
成された半導体基板を例示することができる。また、本
発明をシングルダマシン・プロセスへ適用することを想
定した場合には、基体として、例えば下層絶縁層を例示
することができる。この下層絶縁層の表面には、下層絶
縁層よりもエッチング速度の遅い絶縁層が形成されてい
てもよい。
【００２８】
【発明の実施の形態】以下、図面を参照しながら、発明
の実施の形態（以下、実施の形態と略称する）に基づき
本発明を説明する。
【００２９】（実施の形態１）実施の形態１では、第１
の構成に係る半導体装置の製造方法を適用した埋込みプ
ラグ・プロセスと、得られる半導体装置について、図１
及び図２を参照しながら説明する。
【００３０】［工程−１００］先ず、基体１０上に絶縁
膜１１を形成する。基体１０は、通常の半導体プロセス
のあらゆる段階における構成を有していてよいが、ここ
では例えば不純物領域が形成された半導体基板を用い
る。又、基体１０が任意の素子を被覆する下層絶縁膜で
ある場合には、例えばその素子の電極が下層配線として
存在する。絶縁膜１１は、多孔質無機材料、具体的には
例えば酸化シリコン系のキセロゲル膜（アライド・シグ
ナル社製，商品名 Nanoglass，ｋ＝２．０）をスピンコ
ート法により基体１０上に約４×１０-7ｍ（４００ｎ
ｍ）の厚さに塗布し、約４００°Ｃにてキュアを行うこ
とにより形成することができる。この絶縁膜１１の密度
は約０．８ｇ／ｃｍ3、空孔率は約４０％である。次
に、全面に厚さ約２×１０-8ｍ（２０ｎｍ）の窒化シリ
コン膜を無機材料層として製膜し、この窒化シリコン膜
を図示されないレジスト・マスクを介してエッチングす
ることにより、無機マスク１２を形成する。ここまでの
プロセスが終了した状態を、図１の（Ａ）に示す。
【００３１】［工程−１１０］次に、プラズマエッチン
グにより絶縁膜１１にプラグ形成用の開口部１３を形成
する［図１の（Ｂ）参照］。この時のエッチング条件の
一例を、下記の表１に示す。表１に示すエッチング条件
は、バルク状の酸化シリコン膜の一般的なエッチング条
件であり、バルク状の酸化シリコン膜についてはおおよ
そ４×１０-7ｍ（４００ｎｍ）／分のエッチング速度が
達成されるが、本発明では、絶縁膜１１を構成する多孔
質無機材料の空孔率が大きくなるに従って、エッチング
速度は上記の値よりも増大した。
【００３２】［表１］ エッチング装置：マグネトロンＲＩＥ（反応性イオン・
エッチング）装置 Ｃ4Ｆ8流量 ：１２ＳＣＣＭ ＣＯ流量 ：１５０ＳＣＣＭ Ａｒ流量 ：２００ＳＣＣＭ ＲＦパワー ：１．６ｋＷ（１３．５６ＭＨｚ） 圧力 ：５．３Ｐａ エッチング温度：１５°Ｃ
【００３３】［工程−１２０］次に、水酸基よりも嵩高
い原子団を供給し得る化合物を気体状にて絶縁膜１１と
接触させることにより、開口部１３の側壁面において、
絶縁膜１１の表層部に位置する空孔の内壁面に露出した
多孔質無機材料の構成原子（ここではシリコン原子及び
／又は酸素原子）に、水酸基よりも嵩高い原子団を結合
させる。実施の形態１では、上記化合物としてテトライ
ソシアナトシランＳｉ（ＮＣＯ）4（略称ＴＩＣＳ）を
用いるので、水酸基よりも嵩高い原子団としては、−Ｓ
ｉ（ＮＣＯ）3や−ＣＯ−Ｎ−Ｓｉ（ＮＣＯ）3が主体と
なる。ＴＩＣＳは、２０°Ｃにて約３５Ｐａ（０．２６
Ｔｏｒｒ）の蒸気圧を有する。ここでは、絶縁膜１１
を、例えば約５％ＴＩＣＳ／Ｎ2混合気体に２５°Ｃ、
大気圧下で３分間接触させる。この結果、図１の（Ｃ）
に示すように、開口部１３の側壁面に改質部１１Ａが形
成される。
【００３４】図２に、改質前と改質後の絶縁膜１１の状
態を模式的に示す。図２の（Ａ）は改質前、図２の
（Ｂ）は改質後の状態にそれぞれ対応する。絶縁膜１１
の内部には多数の空孔２０が存在しており、改質前の状
態では、空孔２０の内壁面にシリコン原子（Ｓｉ）が露
出し、このシリコン原子に水酸基（−ＯＨ）が結合して
いる。空孔率がある程度以上大きい絶縁膜１１では、空
孔２０同士が互いに連通する頻度が高いので、図中矢印
で示すように、絶縁膜１１の表層部から深奥部に亘り大
量のガスの出入りが生じ易い。一方、改質後では、絶縁
膜１１の表層部に位置する空孔の内壁面に露出したシリ
コン（Ｓｉ）原子及び／又は酸素（Ｏ）原子に嵩高い原
子団が結合され、絶縁膜１１の表層部に改質部１１Ａが
形成される。改質部１１Ａにおいては、空孔２０の容積
が減少するか、あるいは嵩高い原子団によりほぼ空孔２
０が閉鎖されて絶縁膜１１が稠密化された状態となり、
従って、絶縁膜１１の表層部から深奥部に亘るガスの出
入りは抑制される。しかし、容積が減少したり、閉鎖さ
れた状態となる空孔２０は、改質部１１Ａに存在する空
孔２０のみなので、絶縁膜１１全体の空孔率が大きく低
下することはなく（即ち、密度が増大することはな
く）、従って低誘電率が維持される。尚、図１の（Ｃ）
に示した無機マスク１２を除去し、希フッ酸水溶液を用
いて絶縁膜１１をエッチングすると、エッチング速度が
低下した王冠状の改質部１１Ａが、基体１０上に残る。
このことからも、絶縁膜１１の密度の上昇は、改質部１
１Ａにおいて局部的に生じていることが確認できる。
【００３５】上述のように側壁面が改質された開口部１
３には、通常の手順に従って導電材料層を埋め込み、プ
ラグを形成することができる。この時、無機マスク１２
は絶縁膜１１上に残しておき、絶縁膜１１と共に層間膜
の構成要素として用いることができる。無機マスク１２
は、開口部１３に導電材料層を埋め込む際のエッチバッ
ク停止層あるいはＣＭＰ停止層としても機能し得る。側
壁面が改質された開口部１３内には、半導体プロセスに
含まれるあらゆるアニール処理においても、絶縁膜１１
中からのガス放出が抑制される、ポイズンド・ビア等の
不具合が回避され、半導体装置の信頼性や歩留が著しく
改善される。
【００３６】（実施の形態２）実施の形態２は、第２の
構成に係る半導体装置の製造方法を適用した埋込みプラ
グ・プロセスと、得られる半導体装置に関する。実施の
形態２が実施の形態１と異なる点は、改質に先立って無
機マスク１２を除去する点である。実施の形態２を、図
３を参照しながら説明する。図３で用いる参照符号は図
１と一部共通であり、共通部分については詳しい説明を
省略する。
【００３７】［工程−２００］無機マスク１２を介して
絶縁膜１１をエッチングし、絶縁膜１１に開口部１３を
形成するまでのプロセスを、実施の形態１の［工程−１
００］〜［工程−１１０］と同様に行う［図３の（Ａ）
参照］。
【００３８】［工程−２１０］次に、反応性イオン・エ
ッチングにより、無機マスク１２を除去する。このエッ
チングは、通常の窒化シリコン膜のエッチング条件に従
って行うことができる［図３の（Ｂ）参照］。
【００３９】［工程−２２０］次に、絶縁膜１１をＴＩ
ＣＳ−Ｎ2混合気体と接触させることにより、図３の
（Ｃ）に示すように、開口部１３の側壁面、並びに、絶
縁膜１１の上面に改質部１１Ａを形成する。改質条件
は、実施の形態１の［工程−１２０］と同様とすること
ができる。実施の形態２では、このようにして絶縁膜１
１の表面全体が改質されるので、次工程において開口部
１３を埋め込むための導電材料層を全面に形成する際
に、めっき法を採用できる利点が生ずる。また、誘電率
ｋの高い窒化シリコンから成る無機マスク１２が除去さ
れることにより、層間膜全体としての誘電率ｋを下げる
ことができる。
【００４０】（実施の形態３）実施の形態３は、第３の
構成に係る半導体装置の製造方法を適用した埋込みプラ
グ・プロセスと、得られる半導体装置に関する。実施の
形態３が実施の形態１及び実施の形態２と異なる点は、
マスクの形成に先立って絶縁膜１１の上面を改質する点
である。実施の形態３を、図４及び図５を参照しながら
説明する。図４及び図５で用いる参照符号は図１と一部
共通であり、共通部分については詳しい説明を省略す
る。
【００４１】［工程−３００］先ず、実施の形態１と同
様にして基体１０上に絶縁膜１１を形成した後、絶縁膜
１１をＴＩＣＳ−Ｎ2混合気体と接触させることによ
り、絶縁膜１１の上面に改質部１１Ａを形成する［図４
の（Ａ）参照］。
【００４２】［工程−３１０］次に、図４の（Ｂ）に示
すように、絶縁膜１１上にマスク１４を形成する。この
マスク１４の構成材料としては、前述の無機マスク１２
と同様に窒化シリコンを用いてもよいが、ここではフォ
トレジスト材料を使用し、無機マスク１２よりも少ない
工数でマスク１４を形成する。絶縁膜１１の上面に稠密
な改質部１１Ａが形成されているため、フォトレジスト
材料が絶縁膜１１中に滲み込む虞れはほとんどない。
【００４３】［工程−３２０］次に、図４の（Ｃ）に示
すように、マスク１４を介して絶縁膜１１をエッチング
し、絶縁膜１１に開口部１３を形成する。エッチング
は、実施の形態１の［工程−１１０］で述べたと同様に
行うことができる。
【００４４】［工程−３３０］次に、絶縁膜１１をＴＩ
ＣＳ−Ｎ2混合気体と接触させることにより、図５の
（Ａ）に示すように、開口部１３の側壁面に改質部１１
Ａを形成する。これにより、既に上面に形成されている
改質部１１Ａと併せて、絶縁膜１１の表面はすべて改質
部１１Ａに覆われることになる。
【００４５】［工程−３４０］次に、酸素プラズマを用
いた通常のアッシングを行い、図５の（Ｂ）に示すよう
に、マスク１４を除去する。尚、［工程−３３０］と
［工程−３４０］の順番は入れ替えることもできる。
【００４６】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。例えば、上述の各実施の形態では、埋込みプラグ・
プロセスについて説明したが、シングルダマシン・プロ
セスやデュアルダマシン・プロセスにおいても、同様に
絶縁膜１１を改質することができる。
【００４７】図６には、第１の構成又は第２の構成に係
る半導体装置の製造方法をシングルダマシン・プロセス
に適用した例を示す。尚、図６で用いる参照符号は図１
と一部共通であり、共通部分については詳しい説明を省
略する。先ず、無機マスク１２の形成までのプロセスを
実施の形態１の［工程−１００］と同様に行った後、無
機マスク１２を介して絶縁膜１１をエッチングすること
により、配線形成用の溝部１５を形成する［図６の
（Ａ）参照］。第１の構成に係る半導体装置の製造方法
では、次に、絶縁膜１１をＴＩＣＳ−Ｎ2混合気体と接
触させることにより、溝部１５の側壁面及び底面に改質
部１１Ａを形成する［図６の（Ｂ−１）参照］。また、
第２の構成に係る半導体装置の製造方法では、無機マス
ク１２を除去した後に改質を行い、溝部１５の側壁面及
び底面に加え、絶縁膜１１の上面にも改質部１１Ａを形
成する［図６の（Ｂ−２）参照］。
【００４８】図７には、第３の構成に係る半導体装置の
製造方法をシングルダマシン・プロセスに適用した例を
示す。先ず、絶縁膜１１の表面に改質部１１Ａを形成す
るまでのプロセスを、実施の形態３の［工程−３００］
と同様に行う［図７の（Ａ）参照］。次に、絶縁膜１１
上に無機マスク１２を形成し、更に、無機マスク１２を
介して絶縁膜１１をエッチングすることにより、溝部１
５を形成する［図７の（Ｂ）参照］。尚、無機マスク１
２に替えて、フォトレジスト材料から成るマスクを形成
してもよい。次に、溝部１５の側壁面及び底面に改質部
１１Ａを形成する［図７の（Ｃ）参照］。尚、この改質
は、無機マスク１２を除去した後に行ってもよい。
【００４９】図８には、第１の構成又は第２の構成に係
る半導体装置の製造方法をデュアルダマシン・プロセス
に適用した例を示す。デュアルダマシン・プロセスで
は、絶縁膜１１のエッチングが開口部１３を形成する段
階と溝部１５を形成する段階の２段階に分けて行われる
が、改質をいずれの段階の終了時に行うか、また、改質
時に無機マスク２２を除去するか否かに応じて、４通り
のプロセスが存在する。これら４通りのプロセスを、図
８の（Ａ）〜図８の（Ｆ）の並び順で表現すると、下記
の〜となる。 （Ａ）→（Ｂ）→（Ｃ） （Ａ）→（Ｂ）→（Ｆ） （Ａ）→（Ｄ）→（Ｅ）→（Ｃ） （Ａ）→（Ｄ）→（Ｅ）→（Ｆ）
【００５０】プロセスでは、先ず、無機マスク１２を
介して絶縁膜１１をエッチングすることにより開口部１
３を形成し［図８の（Ａ）参照］、次に、無機マスク１
２を除去して新たな無機マスク２２を形成し、無機マス
ク２２を介して絶縁膜１１をエッチングすることにより
溝部１５を形成する［図８の（Ｂ）参照］。この後、改
質を行うことにより、開口部１３の側壁面、並びに、溝
部１５の側壁面と底面に改質部１１Ａを形成する。プロ
セスでは、プロセスにおける改質を無機マスク２２
を除去した後に行うことにより、絶縁膜１１の上面にも
改質部１１Ａを形成する［図８の（Ｆ）参照］。プロセ
スでは、開口部１３を形成した段階で、一旦、改質を
行い、開口部１３の側壁面に改質部１１Ａを形成する
［図８の（Ｄ）参照］。次に、無機マスク１２を除去し
て新たな無機マスク２２を形成し、無機マスク２２を介
して絶縁膜１１をエッチングすることにより溝部１５を
形成する［図８の（Ｅ）参照］。この後、改質を行うこ
とにより、開口部１３の側壁面、並びに、溝部１５の側
壁面と底面に改質部１１Ａを形成する［図８の（Ｃ）参
照］。プロセスでは、プロセスにおける改質を無機
マスク２２を除去した後に行うことにより、絶縁膜１１
の上面にも改質部１１Ａを形成する［図８の（Ｆ）参
照］。
【００５１】尚、上述のプロセス〜プロセスにおい
ては、絶縁膜１１上に無機マスク１２を形成する前に、
図９の（Ｇ）に示すように、絶縁膜１１の上面に改質部
１１Ａを予め形成しておくこともできる。図９に示した
無機マスク１２及び無機マスク２２は、いずれもフォト
レジスト材料から成るマスクに置き換えることができ
る。
【００５２】ところで、デュアルダマシン・プロセスで
は、溝部１５を形成するための２段階目のエッチングの
制御性を高めるために、図１０に示すように、絶縁膜１
１の厚さ方向の中途部に、絶縁膜１１よりもエッチング
速度の遅い材料（典型的には窒化シリコン）から成る中
間膜１６が設けられる場合がある。図１０の（Ａ）〜図
１０の（Ｆ）は、図８の（Ａ）〜図８の（Ｆ）にそれぞ
れ中間膜１６を追加した構成を示している。また、図１
１の（Ａ）〜図１１の（Ｇ）は、図９の（Ａ）〜図９の
（Ｇ）にそれぞれ中間膜１６を追加した構成を示してい
る。
【００５３】上述の各実施の形態では、ＴＩＣＳを用い
て改質を行ったが、ＴＩＣＳに替えて、Ｓｉ（ＮＣＯ）
xＨ4-x（ｘ＝１〜３の整数）、Ｓｉ（ＮＣＯ）x（Ｃ
Ｈ3）4- x（ｘ＝１〜３の整数）、Ｓｉ（ＣＨ3）x（Ｏ
Ｈ）4-x（ｘ＝１〜３の整数）を用いることもできる。
例えば、トリメチルシラノールＳｉ（ＣＨ3）3（ＯＨ）
を用いた場合には、絶縁膜のシリコン原子に嵩高い原子
団としてトリメチルシリル基−Ｓｉ（ＣＨ3）3が結合
し、疎水化処理と同等の効果を得ることができる。この
他、半導体装置の構造の細部、半導体装置の製造方法に
おける加工条件や使用した材料等の詳細事項の細部は例
示であり、適宜変更、選択、組合せが可能である。
【００５４】
【発明の効果】以上の説明からも明らかなように、本発
明の半導体装置においては、誘電率ｋの低い多孔質無機
材料を用いて絶縁膜が構成されているにもかかわらず、
絶縁膜の表層部が改質によって稠密化されるので、空孔
を通じたガスの出入りが抑制される。従って、多孔質無
機材料の誘電率ｋの低さを活かしながら、ポイズンド・
ビア等の不具合を防止することが可能となる。かかる半
導体装置を製造するための本発明の製造方法では、水酸
基よりも嵩高い原子団を供給し得る化合物を気体状にて
絶縁膜と接触させるだけで容易に改質を行うことができ
る。従って、大規模な設備投資を要することなく、高品
質の半導体装置を優れた生産性をもって製造することが
可能となる。
【図面の簡単な説明】
【図１】第１の構成に係る半導体装置の製造方法を埋込
みプラグ・プロセスに適用した場合のプロセスの概念的
な工程図である。
【図２】改質前後の絶縁膜の状態を示す概念図である。
【図３】第２の構成に係る半導体装置の製造方法を埋込
みプラグ・プロセスに適用した場合のプロセスの概念的
な工程図である。
【図４】第３の構成に係る半導体装置の製造方法を埋込
みプラグ・プロセスに適用した場合のプロセスの概念的
な工程図である。
【図５】図４に続くプロセスの概念的な工程図である。
【図６】第１の構成又は第２の構成に係る半導体装置の
製造方法をシングルダマシン・プロセスに適用した場合
の概念的な工程図である。
【図７】第３の構成に係る半導体装置の製造方法をシン
グルダマシン・プロセスに適用した場合の概念的な工程
図である。
【図８】第１の構成又は第２の構成に係る半導体装置の
製造方法をデュアルダマシン・プロセスに適用した場合
の概念的な工程図である。
【図９】第３の構成に係る半導体装置の製造方法をデュ
アルダマシン・プロセスに適用した場合の概念的な工程
図である。
【図１０】図８に中間膜を追加した概念的な工程図であ
る。
【図１１】図９に中間膜を追加した概念的な工程図であ
る。
【図１２】酸化シリコン膜の誘電率ｋと密度（ｇ／ｃｍ
3）と空孔率（％）との間の関係を示すグラフである。
【符号の説明】
１０・・・基体、１１・・・絶縁膜、１１Ａ・・・改質
部、１２・・・無機マスク、１３・・・開口部、１４・
・・マスク、１５・・・溝部、１６・・・中間膜、２０
・・・空孔

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】基体上に多孔質無機材料から成る絶縁膜を
    備え、 絶縁膜の表層部に位置する空孔の内壁面に露出した多孔
    質無機材料の構成原子に、水酸基よりも嵩高い原子団が
    結合していることを特徴とする半導体装置。
  2. 【請求項２】多孔質無機材料は多孔質シリカであり、空
    孔の内壁面に露出した多孔質無機材料の構成原子はシリ
    コン原子及び／又は酸素原子であることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】水酸基よりも嵩高い原子団は、複数の官能
    基が結合したシリコン原子、複数の官能基が結合した窒
    素原子、複数の官能基が結合した炭素原子のいずれかを
    有することを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】水酸基よりも嵩高い原子団は、イソシアナ
    ト基に由来する構造部が結合したシリコン原子を含むこ
    とを特徴とする請求項３に記載の半導体装置。
  5. 【請求項５】絶縁膜の表層部は、絶縁膜に設けられた配
    線形成用の溝部及び／又はプラグ形成用の開口部の少な
    くとも側壁面に存在することを特徴とする請求項１に記
    載の半導体装置。
  6. 【請求項６】（イ）基体上に多孔質無機材料から成る絶
    縁膜を形成する工程と、 （ロ）水酸基よりも嵩高い原子団を供給し得る化合物を
    気体状にて絶縁膜と接触させることにより、絶縁膜の表
    層部に位置する空孔の内壁面に露出した多孔質無機材料
    の構成原子に、水酸基よりも嵩高い原子団を結合させる
    工程、を有することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】工程（イ）の終了後、工程（ロ）に先立
    ち、絶縁膜に配線形成用の溝部及び／又はプラグ形成用
    の開口部を形成し、 工程（ロ）では、配線形成用の溝部及び／又はプラグ形
    成用の開口部の少なくとも側壁面において、絶縁膜の表
    層部に位置する空孔の内壁面に露出した多孔質無機材料
    の構成原子に、水酸基よりも嵩高い原子団を結合させる
    ことを特徴とする請求項６に記載の半導体装置の製造方
    法。
  8. 【請求項８】配線形成用の溝部及び／又はプラグ形成用
    の開口部の形成は、絶縁膜上に無機材料層を形成し、無
    機材料層をパターニングして無機マスクを形成し、無機
    マスクを介して絶縁膜を除去することによって行われる
    ことを特徴とする請求項７に記載の半導体装置の製造方
    法。
  9. 【請求項９】工程（ロ）に先立って無機マスクを除去
    し、 工程（ロ）では、配線形成用の溝部及び／又はプラグ形
    成用の開口部の側壁面、並びに、絶縁膜の上面におい
    て、絶縁膜の表層部に位置する空孔の内壁面に露出した
    多孔質無機材料の構成原子に、水酸基よりも嵩高い原子
    団を結合させることを特徴とする請求項８に記載の半導
    体装置の製造方法。
  10. 【請求項１０】工程（ロ）の後に、 （ハ）絶縁膜上にマスクを形成する工程と、 （ニ）マスクを介して絶縁膜を除去することにより、絶
    縁膜に配線形成用の溝部及び／又はプラグ形成用の開口
    部を形成する工程、を更に有することを特徴とする請求
    項６に記載の半導体装置の製造方法。
  11. 【請求項１１】工程（ニ）の後に、 （ホ）配線形成用の溝部及び／又はプラグ形成用の開口
    部の側壁面において、絶縁膜の表層部に位置する空孔の
    内壁面に露出した多孔質無機材料の構成原子に、水酸基
    よりも嵩高い原子団を結合させる工程、を更に有するこ
    とを特徴とする請求項１０に記載の半導体装置の製造方
    法。
  12. 【請求項１２】多孔質無機材料は多孔質シリカであり、
    空孔の内壁面に露出した多孔質無機材料の構成原子はシ
    リコン原子及び／又は酸素原子であることを特徴とする
    請求項６に記載の半導体装置の製造方法。
  13. 【請求項１３】水酸基よりも嵩高い原子団を供給し得る
    化合物は、複数の官能基が結合したシリコン原子、複数
    の官能基が結合した窒素原子、複数の官能基が結合した
    炭素原子のいずれかを有することを請求項６に記載の半
    導体装置の製造方法。
  14. 【請求項１４】化合物はシラン誘導体であることを特徴
    とする請求項１３に記載の半導体装置の製造方法。
  15. 【請求項１５】シラン誘導体は、シリコン原子に結合し
    たイソシアナト基を含むことを特徴とする請求項１４に
    記載の半導体装置の製造方法。
JP26401699A 1999-09-17 1999-09-17 半導体装置及びその製造方法 Expired - Fee Related JP4427840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26401699A JP4427840B2 (ja) 1999-09-17 1999-09-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26401699A JP4427840B2 (ja) 1999-09-17 1999-09-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001085522A true JP2001085522A (ja) 2001-03-30
JP4427840B2 JP4427840B2 (ja) 2010-03-10

Family

ID=17397390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26401699A Expired - Fee Related JP4427840B2 (ja) 1999-09-17 1999-09-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4427840B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516391A (ja) * 2002-01-17 2005-06-02 シレックス オサケユキチュア ポリ（オルガノシロキサン）材料および集積回路用ハイブリッド有機−無機誘電体の製造方法
US7199044B2 (en) 2003-06-18 2007-04-03 Fujitsu Limited Method for manufacturing semiconductor device
US7700477B2 (en) 2004-02-24 2010-04-20 Panasonic Corporation Method for fabricating semiconductor device
JP4668205B2 (ja) * 2003-12-16 2011-04-13 ラム リサーチ コーポレーション 多孔質低誘電率層内に形状を形成する方法および装置
US8039921B2 (en) 2005-09-16 2011-10-18 Nec Corporation Wiring structure, semiconductor device and manufacturing method thereof
CN110120381A (zh) * 2018-02-07 2019-08-13 三星电子株式会社 包括通路插塞的半导体器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516391A (ja) * 2002-01-17 2005-06-02 シレックス オサケユキチュア ポリ（オルガノシロキサン）材料および集積回路用ハイブリッド有機−無機誘電体の製造方法
US7199044B2 (en) 2003-06-18 2007-04-03 Fujitsu Limited Method for manufacturing semiconductor device
KR100709161B1 (ko) * 2003-06-18 2007-04-19 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
JP4668205B2 (ja) * 2003-12-16 2011-04-13 ラム リサーチ コーポレーション 多孔質低誘電率層内に形状を形成する方法および装置
US7700477B2 (en) 2004-02-24 2010-04-20 Panasonic Corporation Method for fabricating semiconductor device
US8039921B2 (en) 2005-09-16 2011-10-18 Nec Corporation Wiring structure, semiconductor device and manufacturing method thereof
US8592283B2 (en) 2005-09-16 2013-11-26 Renesas Electronics Corporation Wiring structure, semiconductor device and manufacturing method thereof
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法
CN110120381A (zh) * 2018-02-07 2019-08-13 三星电子株式会社 包括通路插塞的半导体器件
KR20190095702A (ko) * 2018-02-07 2019-08-16 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
CN110120381B (zh) * 2018-02-07 2023-11-14 三星电子株式会社 包括通路插塞的半导体器件
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법

Also Published As

Publication number Publication date
JP4427840B2 (ja) 2010-03-10

Similar Documents

Publication Publication Date Title
JP5271255B2 (ja) 損傷を受けた誘電材料の除去方法
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
EP1316108B1 (en) Fabrication process of a semiconductor device comprising an intermediate low-dielectric silicon nitride film
JP5342811B2 (ja) 半導体装置の製造方法
TWI423330B (zh) 損壞之多重堆疊雙層膜的選擇性移除方法
JP3886779B2 (ja) 絶縁膜形成用材料及び絶縁膜の形成方法
US20070161226A1 (en) Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
US20060011579A1 (en) Gas compositions
JP2006013190A (ja) 半導体装置の製造方法
KR100612593B1 (ko) 무반사 코팅 및 그의 제조 방법
US20100330811A1 (en) Method for forming via holes
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
JP2001085522A (ja) 半導体装置及びその製造方法
US20060292707A1 (en) Healing detrimental bonds in deposited materials
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
KR20040101008A (ko) 반도체 장치의 제조 방법
JP4067357B2 (ja) エッチング方法
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
WO2023119726A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
KR100201721B1 (ko) 반도체장치의 제조방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

LAPS Cancellation because of no payment of annual fees