JP2001084506A - ノイズ除去回路、増幅回路、及び磁気記録装置 - Google Patents
ノイズ除去回路、増幅回路、及び磁気記録装置Info
- Publication number
- JP2001084506A JP2001084506A JP26367499A JP26367499A JP2001084506A JP 2001084506 A JP2001084506 A JP 2001084506A JP 26367499 A JP26367499 A JP 26367499A JP 26367499 A JP26367499 A JP 26367499A JP 2001084506 A JP2001084506 A JP 2001084506A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- noise
- component
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】複雑な回路構成を必要としないで、信号成分の
一部帯域にかかるノイズ成分を除去して入力信号を補償
することができるノイズ除去回路を提供すること。 【解決手段】再生用アンプ１１は、差動アンプ２１、検
出回路２３、帰還回路２４を備える。差動アンプ２１
は、再生信号ＳＴと帰還信号ＲＴを比較して信号Ｓ１を
出力する。検出回路２３は、信号Ｓ１に含まれるサーマ
ルアスペリティ（ＴＡ）を検出して制御信号VTACを出力
する。帰還回路２４は、所定の第１のカットオフ周波数
ｆｃ１から制御信号VTACに応答してＴＡ成分を含む周波
数帯域の第２のカットオフ周波数ｆｃ２に切り替えて生
成した帰還信号ＲＴを出力する。
一部帯域にかかるノイズ成分を除去して入力信号を補償
することができるノイズ除去回路を提供すること。 【解決手段】再生用アンプ１１は、差動アンプ２１、検
出回路２３、帰還回路２４を備える。差動アンプ２１
は、再生信号ＳＴと帰還信号ＲＴを比較して信号Ｓ１を
出力する。検出回路２３は、信号Ｓ１に含まれるサーマ
ルアスペリティ（ＴＡ）を検出して制御信号VTACを出力
する。帰還回路２４は、所定の第１のカットオフ周波数
ｆｃ１から制御信号VTACに応答してＴＡ成分を含む周波
数帯域の第２のカットオフ周波数ｆｃ２に切り替えて生
成した帰還信号ＲＴを出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ノイズ除去回路に
係り、ハードディスクの再生信号を増幅する増幅回路に
おいて、磁気抵抗効果（ＭＲ:Magneto Resistive）型ヘ
ッドがハードディスクに接触することに起因して再生信
号に含まれるノイズ、即ち、サーマルアスペリティ（Ｔ
Ａ）を除去するサーマルアスペリティ補償に好適なノイ
ズ除去回路、増幅回路、及び磁気記録装置に関するもの
である。
係り、ハードディスクの再生信号を増幅する増幅回路に
おいて、磁気抵抗効果（ＭＲ:Magneto Resistive）型ヘ
ッドがハードディスクに接触することに起因して再生信
号に含まれるノイズ、即ち、サーマルアスペリティ（Ｔ
Ａ）を除去するサーマルアスペリティ補償に好適なノイ
ズ除去回路、増幅回路、及び磁気記録装置に関するもの
である。
【０００２】
【従来の技術】従来、ハードディスクに記録されたデー
タは磁気ヘッドで再生され、その再生信号はリードアン
プに出力される。この磁気ヘッドには、磁気抵抗効果
（ＭＲ）型ヘッドが採用されている。ＭＲヘッドは、読
み取り動作中にハードディスクに接触すると、その接触
により発熱し抵抗値が増大する。この抵抗値の増大によ
り、図７に示すように再生信号STにサーマルアスペリテ
ィ（ＴＡ）といわれる低周波成分を持つノイズが含まれ
る。
タは磁気ヘッドで再生され、その再生信号はリードアン
プに出力される。この磁気ヘッドには、磁気抵抗効果
（ＭＲ）型ヘッドが採用されている。ＭＲヘッドは、読
み取り動作中にハードディスクに接触すると、その接触
により発熱し抵抗値が増大する。この抵抗値の増大によ
り、図７に示すように再生信号STにサーマルアスペリテ
ィ（ＴＡ）といわれる低周波成分を持つノイズが含まれ
る。
【０００３】図８は、従来の再生信号STに含まれるサー
マルアスペリティを除去するサーマルアスペリティ補償
回路を示す。この補償回路８１は、初段リードアンプ８
２と次段リードアンプ８３の間に設けられ、容量Ｃ、抵
抗Ｒ及びスイッチング素子ＳＷとから構成されている。
つまり、補償回路８１は、ハイパスフィルタを構成して
いる。そして、サーマルアスペリティの発生が検知され
ると、スイッチング素子ＳＷをオンさせ、低周波のサー
マルアスペリティ成分を除去する。
マルアスペリティを除去するサーマルアスペリティ補償
回路を示す。この補償回路８１は、初段リードアンプ８
２と次段リードアンプ８３の間に設けられ、容量Ｃ、抵
抗Ｒ及びスイッチング素子ＳＷとから構成されている。
つまり、補償回路８１は、ハイパスフィルタを構成して
いる。そして、サーマルアスペリティの発生が検知され
ると、スイッチング素子ＳＷをオンさせ、低周波のサー
マルアスペリティ成分を除去する。
【０００４】図９は、別の従来のサーマルアスペリティ
補償回路を示す。補償回路８４は、初段リードアンプ８
２と次段リードアンプ８３の間に設けられ、遅延回路８
５、エンベロープ波形生成回路８６、ローパスフィルタ
８７及び演算回路８８とから構成されている。
補償回路を示す。補償回路８４は、初段リードアンプ８
２と次段リードアンプ８３の間に設けられ、遅延回路８
５、エンベロープ波形生成回路８６、ローパスフィルタ
８７及び演算回路８８とから構成されている。
【０００５】初段リードアンプ８２にて増幅された再生
信号は、遅延回路８５を介して遅延されて演算回路８８
に出力される。又、初段リードアンプ８２にて増幅され
た再生信号は、エンベロープ波形生成回路８６及びロー
パスフィルタ８７を介して演算回路８８に出力される。
信号は、遅延回路８５を介して遅延されて演算回路８８
に出力される。又、初段リードアンプ８２にて増幅され
た再生信号は、エンベロープ波形生成回路８６及びロー
パスフィルタ８７を介して演算回路８８に出力される。
【０００６】そして、サーマルアスペリティが含まれる
再生信号が初段リードアンプ８２から出力されると、エ
ンベロープ波形生成回路８６及びローパスフィルタ８７
によって、低周波のサーマルアスペリティ成分が演算回
路８８に出力される。
再生信号が初段リードアンプ８２から出力されると、エ
ンベロープ波形生成回路８６及びローパスフィルタ８７
によって、低周波のサーマルアスペリティ成分が演算回
路８８に出力される。
【０００７】演算回路８８は、遅延回路８５からのサー
マルアスペリティが含まれる再生信号から低周波のサー
マルアスペリティ成分を差し引き演算処理して低周波の
サーマルアスペリティ成分を除去する。
マルアスペリティが含まれる再生信号から低周波のサー
マルアスペリティ成分を差し引き演算処理して低周波の
サーマルアスペリティ成分を除去する。
【０００８】
【発明が解決しようとする課題】しかしながら、これら
サーマルアスペリティ補償回路８１，８４は、初段リー
ドアンプ８２と次段リードアンプ８３の間に設けられて
いることから、初段リードアンプ８２はサーマルアスペ
リティ成分も増幅する。従って、初段リードアンプ８２
がこのサーマルアスペリティ成分によって飽和するおそ
れがあるため、飽和しないようにするためにリードアン
プ８２の回路が複雑になる。
サーマルアスペリティ補償回路８１，８４は、初段リー
ドアンプ８２と次段リードアンプ８３の間に設けられて
いることから、初段リードアンプ８２はサーマルアスペ
リティ成分も増幅する。従って、初段リードアンプ８２
がこのサーマルアスペリティ成分によって飽和するおそ
れがあるため、飽和しないようにするためにリードアン
プ８２の回路が複雑になる。
【０００９】又、サーマルアスペリティの発生が終了し
た後も飽和から回路が復帰する時間が大きいため、正常
動作に戻るのに時間がかかるといった問題があった。本
発明の目的は、複雑な回路構成を必要としないで、ノイ
ズ発生時にアンプ回路を飽和させることなく、ノイズ成
分を除去して信号を補償し増幅することができるノイズ
除去回路を提供することにある。
た後も飽和から回路が復帰する時間が大きいため、正常
動作に戻るのに時間がかかるといった問題があった。本
発明の目的は、複雑な回路構成を必要としないで、ノイ
ズ発生時にアンプ回路を飽和させることなく、ノイズ成
分を除去して信号を補償し増幅することができるノイズ
除去回路を提供することにある。
【００１０】また、複雑な回路構成を必要としないで、
ＭＲヘッドから入力される再生信号に含まれるＴＡ成分
を除去して再生信号を補償することが可能な増幅回路及
び磁気記録装置を提供することにある。
ＭＲヘッドから入力される再生信号に含まれるＴＡ成分
を除去して再生信号を補償することが可能な増幅回路及
び磁気記録装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、所定の周波数帯域を有す
る信号成分に前記周波数帯域の一部の帯域を有するノイ
ズ成分が重畳した入力信号が非反転入力端子に入力さ
れ、反転入力端子に帰還信号が入力される差動アンプ
と、前記差動アンプの出力信号を所定の第１の遮断周波
数にてカットオフした前記帰還信号を出力する帰還回路
と、前記差動アンプの出力信号に含まれるノイズを検出
して制御信号を出力する検出回路と、を備え、前記帰還
回路は、前記制御信号に基づいてノイズ成分を含む第２
の遮断周波数にて前記出力信号の所定信号成分をカット
オフした前記帰還信号を出力する。これにより、差動増
幅器にノイズ成分を含む帰還信号が帰還され、そのノイ
ズ成分が相殺され、入力信号が補償される。
め、請求項１に記載の発明は、所定の周波数帯域を有す
る信号成分に前記周波数帯域の一部の帯域を有するノイ
ズ成分が重畳した入力信号が非反転入力端子に入力さ
れ、反転入力端子に帰還信号が入力される差動アンプ
と、前記差動アンプの出力信号を所定の第１の遮断周波
数にてカットオフした前記帰還信号を出力する帰還回路
と、前記差動アンプの出力信号に含まれるノイズを検出
して制御信号を出力する検出回路と、を備え、前記帰還
回路は、前記制御信号に基づいてノイズ成分を含む第２
の遮断周波数にて前記出力信号の所定信号成分をカット
オフした前記帰還信号を出力する。これにより、差動増
幅器にノイズ成分を含む帰還信号が帰還され、そのノイ
ズ成分が相殺され、入力信号が補償される。
【００１２】前記差動アンプは、請求項２に記載の発明
のように差動出力を備え、前記検出回路は、前記差動出
力のエンベロープ波形を持つ第１及び第２のピークエン
ベロープ信号を生成する第１及び第２生成回路と、前記
第１及び第２のピークエンベロープ信号を比較演算して
ノイズ発生期間に対応する制御信号を生成する第３生成
回路と、を備える。これにより、ＤＣオフセット等の影
響を受けることなく、容易にノイズ発生期間に対応する
制御信号を生成してそのノイズ成分を除去する。
のように差動出力を備え、前記検出回路は、前記差動出
力のエンベロープ波形を持つ第１及び第２のピークエン
ベロープ信号を生成する第１及び第２生成回路と、前記
第１及び第２のピークエンベロープ信号を比較演算して
ノイズ発生期間に対応する制御信号を生成する第３生成
回路と、を備える。これにより、ＤＣオフセット等の影
響を受けることなく、容易にノイズ発生期間に対応する
制御信号を生成してそのノイズ成分を除去する。
【００１３】前記検出回路は、請求項３に記載の発明の
ように、前記第１のピークエンベロープ信号に所定のオ
フセットを与える第１及び第２のオフセット回路を備
え、前記第３生成回路は、オフセット後の第１のピーク
エンベロープ信号と前記第２のピークエンベロープ信号
を比較演算して制御信号を生成する。これにより、ノイ
ズ発生期間の任意の期間に対応する制御信号を容易に生
成する。
ように、前記第１のピークエンベロープ信号に所定のオ
フセットを与える第１及び第２のオフセット回路を備
え、前記第３生成回路は、オフセット後の第１のピーク
エンベロープ信号と前記第２のピークエンベロープ信号
を比較演算して制御信号を生成する。これにより、ノイ
ズ発生期間の任意の期間に対応する制御信号を容易に生
成する。
【００１４】請求項４に記載の発明は、請求項１乃至３
のうちの何れか一項に記載のノイズ除去回路を備え、前
記入力信号として磁気記録媒体の状態に応じて磁気抵抗
効果型ヘッドから入力される再生信号を扱い、前記ノイ
ズ成分として前記再生信号に含まれるサーマルアスペリ
ティの周波数に対応する前記第２の遮断周波数に切り替
えて該サーマルアスペリティを補償する再生用増幅回路
である。これにより、磁気抵抗効果型ヘッドにより再生
信号に重畳するサーマルアスペリティを簡単な構成の回
路で容易に除去して再生信号を補償する。
のうちの何れか一項に記載のノイズ除去回路を備え、前
記入力信号として磁気記録媒体の状態に応じて磁気抵抗
効果型ヘッドから入力される再生信号を扱い、前記ノイ
ズ成分として前記再生信号に含まれるサーマルアスペリ
ティの周波数に対応する前記第２の遮断周波数に切り替
えて該サーマルアスペリティを補償する再生用増幅回路
である。これにより、磁気抵抗効果型ヘッドにより再生
信号に重畳するサーマルアスペリティを簡単な構成の回
路で容易に除去して再生信号を補償する。
【００１５】請求項５に記載の発明は、請求項４に記載
に記載の再生用増幅回路を備えた磁気記録装置である。
これにより、磁気抵抗効果型ヘッドにより再生信号に重
畳するサーマルアスペリティを簡単な構成の回路で容易
に除去して再生信号を補償する。
に記載の再生用増幅回路を備えた磁気記録装置である。
これにより、磁気抵抗効果型ヘッドにより再生信号に重
畳するサーマルアスペリティを簡単な構成の回路で容易
に除去して再生信号を補償する。
【００１６】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図５に従って説明する。図１は、磁気記
録装置（磁気ディスク装置）に備えられる再生用アンプ
１１の構成図である。
の形態を図１〜図５に従って説明する。図１は、磁気記
録装置（磁気ディスク装置）に備えられる再生用アンプ
１１の構成図である。
【００１７】再生用アンプ１１は、磁気抵抗効果型ヘッ
ド（ＭＲヘッド）１２接続されている。ＭＲヘッド１２
には、定電流源１３から一定電流が供給される。ＭＲヘ
ッド１２は、図示しない磁気ディスクの磁極変化に応じ
て変化する波形を持つ再生信号ＳＴを出力する。
ド（ＭＲヘッド）１２接続されている。ＭＲヘッド１２
には、定電流源１３から一定電流が供給される。ＭＲヘ
ッド１２は、図示しない磁気ディスクの磁極変化に応じ
て変化する波形を持つ再生信号ＳＴを出力する。
【００１８】再生用アンプ１１は、再生信号ＳＴを増幅
して生成した信号ＳＯを出力する。この時、再生用アン
プ１１は、再生信号ＳＴに含まれる（重畳した）サーマ
ルアスペリティ（ＴＡ）成分を検出し、それを除いて補
償した信号ＳＯを出力する機能を持つ。
して生成した信号ＳＯを出力する。この時、再生用アン
プ１１は、再生信号ＳＴに含まれる（重畳した）サーマ
ルアスペリティ（ＴＡ）成分を検出し、それを除いて補
償した信号ＳＯを出力する機能を持つ。
【００１９】詳述すると、再生用アンプ１１は、初段ア
ンプ２１、後段アンプ２２、ＴＡ検出回路２３、帰還回
路２４を含む。初段アンプ２１は差動増幅アンプであ
り、非反転入力端子には再生信号ＳＴが入力され、反転
入力端子には帰還回路２４が出力する帰還信号ＲＴが入
力される。初段アンプ２１は、所定の利得にて再生信号
ＳＴと帰還信号ＲＴの差を増幅して生成した信号Ｓ１を
後段アンプ２２に出力する。
ンプ２１、後段アンプ２２、ＴＡ検出回路２３、帰還回
路２４を含む。初段アンプ２１は差動増幅アンプであ
り、非反転入力端子には再生信号ＳＴが入力され、反転
入力端子には帰還回路２４が出力する帰還信号ＲＴが入
力される。初段アンプ２１は、所定の利得にて再生信号
ＳＴと帰還信号ＲＴの差を増幅して生成した信号Ｓ１を
後段アンプ２２に出力する。
【００２０】後段アンプ２２は、所定の利得にて信号Ｓ
１を増幅して生成した出力信号ＳＯを出力する。初段ア
ンプ２１と後段アンプ２２の利得の合計、即ち再生用ア
ンプ１１の利得は、出力信号ＳＯの振幅がそれを復号処
理する図示しない信号処理回路（リードチャネルＬＳ
Ｉ）にとって最適な値となるように予め設定されるもの
であり、１００〜２００倍の増幅率となるように設定さ
れている。
１を増幅して生成した出力信号ＳＯを出力する。初段ア
ンプ２１と後段アンプ２２の利得の合計、即ち再生用ア
ンプ１１の利得は、出力信号ＳＯの振幅がそれを復号処
理する図示しない信号処理回路（リードチャネルＬＳ
Ｉ）にとって最適な値となるように予め設定されるもの
であり、１００〜２００倍の増幅率となるように設定さ
れている。
【００２１】ＴＡ検出回路２３は、図２（ａ）に示すよ
うに再生信号ＳＴに重畳したＴＡ成分を検出して生成し
た制御信号VTACを帰還回路２４に出力する。詳述する
と、ＴＡ検出回路２３は、初段アンプ２１の出力信号Ｓ
１の正極ピークエンベロープ信号と、出力信号Ｓ１の反
転信号の負極ピークエンベロープ信号とを生成し、それ
ら両極ピークエンベロープ信号の差ΔＥＶを演算する。
そして、ＴＡ検出回路２３は、差ΔＥＶが正（ΔＥＶ＞
０）の期間、即ち、正極ピークエンベロープ信号が負極
ピークエンベロープ信号より大きな値を持つ期間をＴＡ
補償期間として認識し、その期間中Ｈレベルの制御信号
VTACを出力する。このようにすれば、ＴＡ成分の大きさ
に対応してそのＴＡ成分を検出するためのしきい値や、
出力信号Ｓ１のＤＣオフセット量等を考慮することなく
容易に且つ確実にＴＡ成分の重畳を検出することができ
る。
うに再生信号ＳＴに重畳したＴＡ成分を検出して生成し
た制御信号VTACを帰還回路２４に出力する。詳述する
と、ＴＡ検出回路２３は、初段アンプ２１の出力信号Ｓ
１の正極ピークエンベロープ信号と、出力信号Ｓ１の反
転信号の負極ピークエンベロープ信号とを生成し、それ
ら両極ピークエンベロープ信号の差ΔＥＶを演算する。
そして、ＴＡ検出回路２３は、差ΔＥＶが正（ΔＥＶ＞
０）の期間、即ち、正極ピークエンベロープ信号が負極
ピークエンベロープ信号より大きな値を持つ期間をＴＡ
補償期間として認識し、その期間中Ｈレベルの制御信号
VTACを出力する。このようにすれば、ＴＡ成分の大きさ
に対応してそのＴＡ成分を検出するためのしきい値や、
出力信号Ｓ１のＤＣオフセット量等を考慮することなく
容易に且つ確実にＴＡ成分の重畳を検出することができ
る。
【００２２】帰還回路２４には、初段アンプ２１の出力
信号Ｓ１と制御信号VTAHが入力される。帰還回路２４
は、制御信号VTAHに応答して第１のカットオフ周波数
（遮断周波数）ｆｃ１を第２のカットオフ周波数（遮断
周波数）ｆｃ２を切り替え、それぞれ切り替えたカット
オフ周波数にて出力信号Ｓ１を帯域制限して生成した帰
還信号ＲＴを出力する機能を持つ。
信号Ｓ１と制御信号VTAHが入力される。帰還回路２４
は、制御信号VTAHに応答して第１のカットオフ周波数
（遮断周波数）ｆｃ１を第２のカットオフ周波数（遮断
周波数）ｆｃ２を切り替え、それぞれ切り替えたカット
オフ周波数にて出力信号Ｓ１を帯域制限して生成した帰
還信号ＲＴを出力する機能を持つ。
【００２３】詳述すると、帰還回路２４は，Ｌレベルの
制御信号VTAHに応答して第１のカットオフ周波数ｆｃ１
に切り替え、Ｈレベルの制御信号VTAHに応答した第２の
カットオフ周波数ｆｃ２に切り替える。第１のカットオ
フ周波数ｆｃ１は、信号成分の周波数帯域（約１Ｍヘル
ツ〜数百Ｍヘルツ）の低域側周波数ＢＷＬ（約１Ｍヘル
ツ）より低い周波数に予め設定されている。これによ
り、帰還回路２４は、出力信号Ｓ１から約１Ｍヘルツ以
上の周波数帯域を持つ信号成分をカットした帰還信号Ｒ
Ｔを出力する。
制御信号VTAHに応答して第１のカットオフ周波数ｆｃ１
に切り替え、Ｈレベルの制御信号VTAHに応答した第２の
カットオフ周波数ｆｃ２に切り替える。第１のカットオ
フ周波数ｆｃ１は、信号成分の周波数帯域（約１Ｍヘル
ツ〜数百Ｍヘルツ）の低域側周波数ＢＷＬ（約１Ｍヘル
ツ）より低い周波数に予め設定されている。これによ
り、帰還回路２４は、出力信号Ｓ１から約１Ｍヘルツ以
上の周波数帯域を持つ信号成分をカットした帰還信号Ｒ
Ｔを出力する。
【００２４】、第２のカットオフ周波数ｆｃ２は、ＴＡ
成分の周波数に対応して予め設定され、帰還信号ＲＴに
ＤＣ（直流成分）からＴＡ成分の周波数（約１Ｍヘル
ツ）を含む帯域の信号が含まれるように設定されてい
る。
成分の周波数に対応して予め設定され、帰還信号ＲＴに
ＤＣ（直流成分）からＴＡ成分の周波数（約１Ｍヘル
ツ）を含む帯域の信号が含まれるように設定されてい
る。
【００２５】従って、初段アンプ２１の反転入力端子
（リファレンス入力端子）には、周波数成分を除き、Ｄ
Ｃ成分を含む帰還信号ＲＴが入力される。これにより、
初段アンプ２１で発生するＤＣオフセットがキャンセル
された出力信号Ｓ１が出力される。即ち、再生用アンプ
１１は、初段アンプ２１にて発生するＤＣオフセットを
補償した信号ＳＯを出力する。
（リファレンス入力端子）には、周波数成分を除き、Ｄ
Ｃ成分を含む帰還信号ＲＴが入力される。これにより、
初段アンプ２１で発生するＤＣオフセットがキャンセル
された出力信号Ｓ１が出力される。即ち、再生用アンプ
１１は、初段アンプ２１にて発生するＤＣオフセットを
補償した信号ＳＯを出力する。
【００２６】そして、サーマルアスペリティが発生する
と、初段アンプ２１の反転入力端子には、ＤＣからＴＡ
成分を含む帰還信号ＲＴが再生信号ＳＴとほぼ同相で入
力される。初段アンプ２１は、この帰還信号ＲＴと再生
信号ＳＴとの差を増幅して生成した信号Ｓ１を出力す
る。これにより、図２（ｂ）に示すように、初段アンプ
２１の出力信号Ｓ１は、ＤＣ成分からＴＡ成分までの周
波数帯域の信号がキャンセルされる、即ち、再生用アン
プ１１は、ＭＲヘッド１２にて発生するサーマルアスペ
リティ及び初段アンプ２１にて発生するＤＣオフセット
を補償した信号Ｓ１を出力する。
と、初段アンプ２１の反転入力端子には、ＤＣからＴＡ
成分を含む帰還信号ＲＴが再生信号ＳＴとほぼ同相で入
力される。初段アンプ２１は、この帰還信号ＲＴと再生
信号ＳＴとの差を増幅して生成した信号Ｓ１を出力す
る。これにより、図２（ｂ）に示すように、初段アンプ
２１の出力信号Ｓ１は、ＤＣ成分からＴＡ成分までの周
波数帯域の信号がキャンセルされる、即ち、再生用アン
プ１１は、ＭＲヘッド１２にて発生するサーマルアスペ
リティ及び初段アンプ２１にて発生するＤＣオフセット
を補償した信号Ｓ１を出力する。
【００２７】次に、ＴＡ検出回路２３及び帰還回路２４
の構成を詳述する。図３は、再生用アンプ１１の詳細な
構成を示すブロック回路図である。再生用アンプ１１の
初段アンプ２１及び後段アンプ２２は、差動出力を持つ
差動増幅回路であり、初段アンプ２１は、再生信号ＳＴ
を増幅して生成した信号Ｓ１（信号SO1X及び反転信号SO
1Z）を出力する。後段アンプ２２は、非反転入力端子に
信号SO1Xが入力され、反転入力端子に反転信号SO1Zが入
力される。後段アンプ２２は、両信号SO1X，SO1Zを増幅
して生成した信号ＳＯ（信号ＳＯＸ及び反転信号ＳＯ
Ｚ）を出力する。
の構成を詳述する。図３は、再生用アンプ１１の詳細な
構成を示すブロック回路図である。再生用アンプ１１の
初段アンプ２１及び後段アンプ２２は、差動出力を持つ
差動増幅回路であり、初段アンプ２１は、再生信号ＳＴ
を増幅して生成した信号Ｓ１（信号SO1X及び反転信号SO
1Z）を出力する。後段アンプ２２は、非反転入力端子に
信号SO1Xが入力され、反転入力端子に反転信号SO1Zが入
力される。後段アンプ２２は、両信号SO1X，SO1Zを増幅
して生成した信号ＳＯ（信号ＳＯＸ及び反転信号ＳＯ
Ｚ）を出力する。
【００２８】ＴＡ検出回路２３は、第１及び第２ピーク
エンベロープ波形生成回路３１，３２、第１及び第２オ
フセット回路３３，３４、信号生成回路３５を含む。第
１波形生成回路３１は、非反転入力端子に信号SO1Xが入
力され、反転入力端子に反転信号SO1Zが入力される。第
１波形生成回路３１は、両信号SO1X，SO1Zに基づいて、
図４（ａ）に示す信号(SO1X-SO1Z) のピークエンベロー
プ波形を持つ正極ピークエンベロープ信号ＥＶＸを出力
する。
エンベロープ波形生成回路３１，３２、第１及び第２オ
フセット回路３３，３４、信号生成回路３５を含む。第
１波形生成回路３１は、非反転入力端子に信号SO1Xが入
力され、反転入力端子に反転信号SO1Zが入力される。第
１波形生成回路３１は、両信号SO1X，SO1Zに基づいて、
図４（ａ）に示す信号(SO1X-SO1Z) のピークエンベロー
プ波形を持つ正極ピークエンベロープ信号ＥＶＸを出力
する。
【００２９】第２波形生成回路３２は、非反転入力端子
に反転信号SO1Zが入力され、反転入力端子に信号SO1Xが
入力される。第２波形生成回路３２は、両信号SO1Z，SO
1Xに基づいて、図４（ｂ）に示す反転信号(SO1Z-SO1X)
のピークエンベロープ波形を持つ負極ピークエンベロー
プ信号ＥＶＺを出力する。
に反転信号SO1Zが入力され、反転入力端子に信号SO1Xが
入力される。第２波形生成回路３２は、両信号SO1Z，SO
1Xに基づいて、図４（ｂ）に示す反転信号(SO1Z-SO1X)
のピークエンベロープ波形を持つ負極ピークエンベロー
プ信号ＥＶＺを出力する。
【００３０】第１及び第２オフセット回路３３，３４
は、正極ピークエンベロープ信号ＥＶＸをそれぞれ所定
量オフセットした第１及び第２オフセット信号ＥＶ１，
ＥＶ２を生成する。詳述すると、第１オフセット回路３
３は、エンベロープ信号ＥＶＸに負の第１オフセット電
圧−Ｖ１を加えて生成した第１オフセット信号ＥＶ１を
出力する。第２オフセット回路３４は、エンベロープ信
号ＥＶＸに負の第２オフセット電圧−Ｖ２を加えて生成
した第２オフセット信号ＥＶ２を出力する。これら第１
及び第２オフセット電圧−Ｖ１，−Ｖ２は、発生するサ
ーマルアスペリティの検出、補償すべきサーマルアスペ
リティのレベルに対応して設定されると共に、次の信号
生成回路３５における制御信号VTACの生成を容易にする
ために設定される。
は、正極ピークエンベロープ信号ＥＶＸをそれぞれ所定
量オフセットした第１及び第２オフセット信号ＥＶ１，
ＥＶ２を生成する。詳述すると、第１オフセット回路３
３は、エンベロープ信号ＥＶＸに負の第１オフセット電
圧−Ｖ１を加えて生成した第１オフセット信号ＥＶ１を
出力する。第２オフセット回路３４は、エンベロープ信
号ＥＶＸに負の第２オフセット電圧−Ｖ２を加えて生成
した第２オフセット信号ＥＶ２を出力する。これら第１
及び第２オフセット電圧−Ｖ１，−Ｖ２は、発生するサ
ーマルアスペリティの検出、補償すべきサーマルアスペ
リティのレベルに対応して設定されると共に、次の信号
生成回路３５における制御信号VTACの生成を容易にする
ために設定される。
【００３１】信号生成回路３５は、第１及び第２比較器
３６，３７、信号演算回路３８を含む。第１比較器３６
は、非反転入力端子に第１オフセット信号ＥＶ１が入力
され、反転入力端子に負極ピークエンベロープ信号ＥＶ
Ｚが入力される。第１比較器３６は、両信号ＥＶ１，Ｅ
ＶＺを比較し、その比較結果に基づくレベルを持つＴＡ
検出信号ＶＴＡを出力する。詳述すると、第１比較器３
６は、図５に示すように、第１オフセット信号ＥＶ１が
負極ピークエンベロープ信号ＥＶＺより大きい場合にＨ
レベルのＴＡ検出信号ＶＴＡを出力し、小さい場合にＬ
レベルのＴＡ検出信号ＶＴＡを出力する。このＴＡ検出
信号ＶＴＡがＨレベルである期間は、補償すべきレベル
のサーマルアスペリティが重畳している期間に対応す
る、即ち、第１オフセット電圧−Ｖ１は、この発生する
サーマルアスペリティの補償すべき検出レベルに対応し
て設定されいる。
３６，３７、信号演算回路３８を含む。第１比較器３６
は、非反転入力端子に第１オフセット信号ＥＶ１が入力
され、反転入力端子に負極ピークエンベロープ信号ＥＶ
Ｚが入力される。第１比較器３６は、両信号ＥＶ１，Ｅ
ＶＺを比較し、その比較結果に基づくレベルを持つＴＡ
検出信号ＶＴＡを出力する。詳述すると、第１比較器３
６は、図５に示すように、第１オフセット信号ＥＶ１が
負極ピークエンベロープ信号ＥＶＺより大きい場合にＨ
レベルのＴＡ検出信号ＶＴＡを出力し、小さい場合にＬ
レベルのＴＡ検出信号ＶＴＡを出力する。このＴＡ検出
信号ＶＴＡがＨレベルである期間は、補償すべきレベル
のサーマルアスペリティが重畳している期間に対応す
る、即ち、第１オフセット電圧−Ｖ１は、この発生する
サーマルアスペリティの補償すべき検出レベルに対応し
て設定されいる。
【００３２】第２比較器３７は、反転入力端子に第２オ
フセット信号ＥＶ２が入力され、非反転入力端子に負極
ピークエンベロープ信号ＥＶＺが入力される。第２比較
器３７は、両信号ＥＶ２，ＥＶＺを比較し、その比較結
果に基づくレベルを持つＴＡ補償信号VTAHを出力する。
詳述すると、第２比較器３７は、図５に示すように、第
２オフセット信号ＥＶ２が負極ピークエンベロープ信号
ＥＶＺより大きい場合にＨレベルのＴＡ補償信号VTAHを
出力し、小さい場合にＬレベルのＴＡ補償信号VTAHを出
力する。このＴＡ補償信号VTAHがＨレベルである期間
は、サーマルアスペリティの発生する期間に対応する、
即ち、第２オフセット電圧−Ｖ２は、正極ピークエンベ
ロープ信号ＥＶＸと負極ピークエンベロープ信号ＥＶＺ
のレベル比較時に、一致して不安定な論理を生まない為
にオフセット成分を付加するもので、例えば回路の素子
バラツキ等で生じるオフセット電圧成分を包含する値と
する。
フセット信号ＥＶ２が入力され、非反転入力端子に負極
ピークエンベロープ信号ＥＶＺが入力される。第２比較
器３７は、両信号ＥＶ２，ＥＶＺを比較し、その比較結
果に基づくレベルを持つＴＡ補償信号VTAHを出力する。
詳述すると、第２比較器３７は、図５に示すように、第
２オフセット信号ＥＶ２が負極ピークエンベロープ信号
ＥＶＺより大きい場合にＨレベルのＴＡ補償信号VTAHを
出力し、小さい場合にＬレベルのＴＡ補償信号VTAHを出
力する。このＴＡ補償信号VTAHがＨレベルである期間
は、サーマルアスペリティの発生する期間に対応する、
即ち、第２オフセット電圧−Ｖ２は、正極ピークエンベ
ロープ信号ＥＶＸと負極ピークエンベロープ信号ＥＶＺ
のレベル比較時に、一致して不安定な論理を生まない為
にオフセット成分を付加するもので、例えば回路の素子
バラツキ等で生じるオフセット電圧成分を包含する値と
する。
【００３３】信号演算回路３８は、ＴＡ検出信号ＶＴＡ
とＴＡ補償信号VTAHとを演算してＴＡ補償期間に対応す
る制御信号VTACを生成する。ＴＡ検出信号ＶＴＡは補償
すべき検出レベルに対応し、ＴＡ補償信号VTAHは補償す
べき期間に対応している。信号演算回路３８は、サーマ
ルアスペリティが補償すべきレベル以上のときにＨレベ
ルの制御信号VTACを出力し、これを再生信号ＳＴがほぼ
正常なレベルに収束するまで保持する。具体的には、信
号演算回路３８は、ＨレベルのＴＡ補償信号VTAHが入力
されると、ＨレベルのＴＡ検出信号ＶＴＡをトリガとし
てＨレベルの制御信号VTACを出力する。そして、信号演
算回路３８は、ＬレベルのＴＡ補償信号VTAHに応答して
Ｌレベルの制御信号VTACを出力する。即ち、信号演算回
路３８は、図５に示すように、ＴＡ検出信号ＶＴＡの立
ち上がりからＴＡ補償信号VTAHの立ち下がりまでを補償
期間とし、この期間中Ｈレベルの制御信号VTACを出力す
る。
とＴＡ補償信号VTAHとを演算してＴＡ補償期間に対応す
る制御信号VTACを生成する。ＴＡ検出信号ＶＴＡは補償
すべき検出レベルに対応し、ＴＡ補償信号VTAHは補償す
べき期間に対応している。信号演算回路３８は、サーマ
ルアスペリティが補償すべきレベル以上のときにＨレベ
ルの制御信号VTACを出力し、これを再生信号ＳＴがほぼ
正常なレベルに収束するまで保持する。具体的には、信
号演算回路３８は、ＨレベルのＴＡ補償信号VTAHが入力
されると、ＨレベルのＴＡ検出信号ＶＴＡをトリガとし
てＨレベルの制御信号VTACを出力する。そして、信号演
算回路３８は、ＬレベルのＴＡ補償信号VTAHに応答して
Ｌレベルの制御信号VTACを出力する。即ち、信号演算回
路３８は、図５に示すように、ＴＡ検出信号ＶＴＡの立
ち上がりからＴＡ補償信号VTAHの立ち下がりまでを補償
期間とし、この期間中Ｈレベルの制御信号VTACを出力す
る。
【００３４】帰還回路２４は、アッテネータ４１、カッ
トオフ用アンプ４２を含む。アッテネータ４１は、アン
プ４２の入力として適当なレベルに減衰するために設け
られている。即ち、アッテネータ４１は、初段アンプ２
１とカットオフ用アンプ４２のゲインに対応して信号SO
1Xと反転信号SO1Zを減衰して生成した信号SO2X及び反転
信号SO2Zをカットオフ用アンプ４２に出力する。
トオフ用アンプ４２を含む。アッテネータ４１は、アン
プ４２の入力として適当なレベルに減衰するために設け
られている。即ち、アッテネータ４１は、初段アンプ２
１とカットオフ用アンプ４２のゲインに対応して信号SO
1Xと反転信号SO1Zを減衰して生成した信号SO2X及び反転
信号SO2Zをカットオフ用アンプ４２に出力する。
【００３５】カットオフ用アンプ４２は、非反転入力端
子に入力される信号SO2Xと反転入力端子に入力される反
転信号SO2Zの差を増幅して生成したカットオフ周波数よ
り低い帯域の成分を持つ帰還信号ＲＴを出力する。こ
の、カットオフ用アンプ４２は、カットオフ周波数を制
御信号VTACに対応して第１のカットオフ周波数ｆｃ１と
第２のカットオフ周波数ｆｃ２を切り替える機能を持
つ。
子に入力される信号SO2Xと反転入力端子に入力される反
転信号SO2Zの差を増幅して生成したカットオフ周波数よ
り低い帯域の成分を持つ帰還信号ＲＴを出力する。こ
の、カットオフ用アンプ４２は、カットオフ周波数を制
御信号VTACに対応して第１のカットオフ周波数ｆｃ１と
第２のカットオフ周波数ｆｃ２を切り替える機能を持
つ。
【００３６】即ち、カットオフ用アンプ４２は、Ｌレベ
ルの制御信号VTACに応答してＤＣから第１のカットオフ
周波数ｆｃ１までの帯域の成分を持つ帰還信号ＲＴを出
力し、Ｈレベルの制御信号VTACに応答してＤＣから第２
のカットオフ周波数ｆｃ２までの帯域の成分を持つ帰還
信号ＲＴを出力する。この第２のカットオフ周波数ｆｃ
２は、サーマルアスペリティ成分が持つ周波数（約１Ｍ
ヘルツ）程度の周波数に設定されている。従って、カッ
トオフ用アンプ４２は、Ｈレベルの制御信号VTACに応答
してサーマルアスペリティ成分を含む帰還信号ＲＴを出
力する。
ルの制御信号VTACに応答してＤＣから第１のカットオフ
周波数ｆｃ１までの帯域の成分を持つ帰還信号ＲＴを出
力し、Ｈレベルの制御信号VTACに応答してＤＣから第２
のカットオフ周波数ｆｃ２までの帯域の成分を持つ帰還
信号ＲＴを出力する。この第２のカットオフ周波数ｆｃ
２は、サーマルアスペリティ成分が持つ周波数（約１Ｍ
ヘルツ）程度の周波数に設定されている。従って、カッ
トオフ用アンプ４２は、Ｈレベルの制御信号VTACに応答
してサーマルアスペリティ成分を含む帰還信号ＲＴを出
力する。
【００３７】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）再生用アンプ１１は、差動アンプ２１、検出回路
２３、帰還回路２４を備える。差動アンプ２１は、再生
信号ＳＴと帰還信号ＲＴを比較して信号Ｓ１を出力す
る。検出回路２３は、信号Ｓ１に含まれるサーマルアス
ペリティ（ＴＡ）を検出して制御信号VTACを出力する。
帰還回路２４は、所定の第１のカットオフ周波数ｆｃ１
から制御信号VTACに応答してＴＡ成分を含む周波数帯域
の第２のカットオフ周波数ｆｃ２に切り替えて生成した
帰還信号ＲＴを出力する。その結果、差動アンプ２１に
ＴＡ成分を含む帰還信号ＲＴが帰還され、再生信号ＳＴ
に含まれるＴＡ成分が帰還信号ＲＴによって相殺され、
再生信号ＳＴを補償することができる。
ば、以下の効果を奏する。 （１）再生用アンプ１１は、差動アンプ２１、検出回路
２３、帰還回路２４を備える。差動アンプ２１は、再生
信号ＳＴと帰還信号ＲＴを比較して信号Ｓ１を出力す
る。検出回路２３は、信号Ｓ１に含まれるサーマルアス
ペリティ（ＴＡ）を検出して制御信号VTACを出力する。
帰還回路２４は、所定の第１のカットオフ周波数ｆｃ１
から制御信号VTACに応答してＴＡ成分を含む周波数帯域
の第２のカットオフ周波数ｆｃ２に切り替えて生成した
帰還信号ＲＴを出力する。その結果、差動アンプ２１に
ＴＡ成分を含む帰還信号ＲＴが帰還され、再生信号ＳＴ
に含まれるＴＡ成分が帰還信号ＲＴによって相殺され、
再生信号ＳＴを補償することができる。
【００３８】（２）差動アンプ２１は差動出力を備え、
検出回路２３は、第１及び第２生成回路３１，３２、信
号生成回路３５を含む。第１及び第２生成回路３１，３
２は、差動アンプ２１の差動出力のエンベロープ波形を
持つ第１及び第２のピークエンベロープ信号ＥＶＸ，Ｅ
ＶＺを生成する。信号生成回路３５は、第１及び第２の
ピークエンベロープ信号ＥＶＸ，ＥＶＺを比較演算して
ＴＡ発生期間に対応する制御信号VTACを生成する。その
結果、ＤＣオフセット等の影響を受けることなく、容易
にＴＡ発生期間に対応する制御信号VTACを生成してその
ＴＡ成分を除去することができる。
検出回路２３は、第１及び第２生成回路３１，３２、信
号生成回路３５を含む。第１及び第２生成回路３１，３
２は、差動アンプ２１の差動出力のエンベロープ波形を
持つ第１及び第２のピークエンベロープ信号ＥＶＸ，Ｅ
ＶＺを生成する。信号生成回路３５は、第１及び第２の
ピークエンベロープ信号ＥＶＸ，ＥＶＺを比較演算して
ＴＡ発生期間に対応する制御信号VTACを生成する。その
結果、ＤＣオフセット等の影響を受けることなく、容易
にＴＡ発生期間に対応する制御信号VTACを生成してその
ＴＡ成分を除去することができる。
【００３９】（３）検出回路２３は、第１及び第２オフ
セット回路３３，３４を備える。第１及び第２オフセッ
ト回路３３，３４は、第１のピークエンベロープ信号Ｅ
ＶＸに所定の第１及び第２のオフセット−Ｖ１，−Ｖ２
を与えた信号ＥＶ１，ＥＶ２を出力する。そして、信号
生成回路３５は、信号ＥＶ１，ＥＶ２と第２のピークエ
ンベロープ信号ＥＶＺを比較演算して制御信号VTACを生
成する。その結果、ＴＡ発生期間の任意の期間に対応す
る制御信号VTACを容易に生成することができる。
セット回路３３，３４を備える。第１及び第２オフセッ
ト回路３３，３４は、第１のピークエンベロープ信号Ｅ
ＶＸに所定の第１及び第２のオフセット−Ｖ１，−Ｖ２
を与えた信号ＥＶ１，ＥＶ２を出力する。そして、信号
生成回路３５は、信号ＥＶ１，ＥＶ２と第２のピークエ
ンベロープ信号ＥＶＺを比較演算して制御信号VTACを生
成する。その結果、ＴＡ発生期間の任意の期間に対応す
る制御信号VTACを容易に生成することができる。
【００４０】尚、前記実施形態は、以下の態様に変更し
てもよい。 ○上記実施形態では、帰還回路２４にカットオフ用アン
プ４２を用いたが、出力信号の帯域を第１のカットオフ
周波数ｆｃ１から第２のカットオフ周波数ｆｃ２に変更
できれば上記の構成に限定されず、例えば、カットオフ
周波数が可変可能なローパスフィルタを備える、又は、
第１のカットオフ周波数ｆｃ１を持つローパスフィルタ
（又はアンプ）と第２のカットオフ周波数ｆｃ２を持つ
ローパスフィルタ（又はアンプ）を切り替える構成とし
ても良い。このようにしても、ＴＡ成分を含む再生信号
ＳＴを補償した信号ＳＯを出力することができる。
てもよい。 ○上記実施形態では、帰還回路２４にカットオフ用アン
プ４２を用いたが、出力信号の帯域を第１のカットオフ
周波数ｆｃ１から第２のカットオフ周波数ｆｃ２に変更
できれば上記の構成に限定されず、例えば、カットオフ
周波数が可変可能なローパスフィルタを備える、又は、
第１のカットオフ周波数ｆｃ１を持つローパスフィルタ
（又はアンプ）と第２のカットオフ周波数ｆｃ２を持つ
ローパスフィルタ（又はアンプ）を切り替える構成とし
ても良い。このようにしても、ＴＡ成分を含む再生信号
ＳＴを補償した信号ＳＯを出力することができる。
【００４１】○上記実施形態のＴＡ検出回路２３の構成
を適宜変更して実施しても良い。例えば、図６に示すよ
うに、ＴＡ検出回路５１は、比較器５２、基準電源Ｅ１
を含む。比較器５２の正極（＋）入力端子には信号Ｓ１
が入力され、負極（−）入力端子は基準電源Ｅ１に接続
され、その基準電源Ｅ１から所定のしきい値電圧Ｖthが
入力される。図２（ａ）に示すように、このしきい値電
圧Ｖthは、通常入力される再生信号ＳＴの成分（信号成
分）の最大電圧とＴＡ成分の最大電圧との間の値（例え
ば、ＴＡ成分の最大電圧の１／２）に設定されており、
信号成分はこのしきい値電圧Ｖthより大きくならない。
を適宜変更して実施しても良い。例えば、図６に示すよ
うに、ＴＡ検出回路５１は、比較器５２、基準電源Ｅ１
を含む。比較器５２の正極（＋）入力端子には信号Ｓ１
が入力され、負極（−）入力端子は基準電源Ｅ１に接続
され、その基準電源Ｅ１から所定のしきい値電圧Ｖthが
入力される。図２（ａ）に示すように、このしきい値電
圧Ｖthは、通常入力される再生信号ＳＴの成分（信号成
分）の最大電圧とＴＡ成分の最大電圧との間の値（例え
ば、ＴＡ成分の最大電圧の１／２）に設定されており、
信号成分はこのしきい値電圧Ｖthより大きくならない。
【００４２】比較器５２は、信号Ｓ１の電圧としきい値
電圧Ｖthを比較し、その比較結果に基づいて、信号Ｓ１
がしきい値電圧Ｖthより低いときにはＬレベルの制御信
号VTAHを、信号Ｓ１がしきい値電圧Ｖthより高いときに
はＨレベルの制御信号VTAHを出力する。即ち、ＴＡ検出
回路２３は、信号Ｓ１に含まれるＴＡ成分に応答してＨ
レベルの制御信号VTAHを出力する。このようにＴＡ検出
回路を構成しても、上記実施形態と同様の効果を得るこ
とができる。
電圧Ｖthを比較し、その比較結果に基づいて、信号Ｓ１
がしきい値電圧Ｖthより低いときにはＬレベルの制御信
号VTAHを、信号Ｓ１がしきい値電圧Ｖthより高いときに
はＨレベルの制御信号VTAHを出力する。即ち、ＴＡ検出
回路２３は、信号Ｓ１に含まれるＴＡ成分に応答してＨ
レベルの制御信号VTAHを出力する。このようにＴＡ検出
回路を構成しても、上記実施形態と同様の効果を得るこ
とができる。
【００４３】また、別のサーマルアスペリティ検出方法
として、初段アンプ２１の差動出力の中点電位（＝（Ｖ
SO1X＋ＶSO1Z）／２）（但し、ＶSO1Xは信号SO1Xの電
圧、Ｖ SO1Zは信号SO1Zの電圧）と信号SO1X,SO1Z それぞ
れの差電位をとり、充分低いカットオフ周波数を持つロ
ーパスフィルタでそのＴＡ波形信号波形成分を取り除い
たＤＣ電位を得る、即ち中点電位からの信号SO1X,SO1Z
それぞれのＤＣオフセット成分を生成して元の信号SO1
X,SO1Z の波形からこのオフセット成分をキャンセル
し、ピークエンベロープ信号ＥＶＸ，ＥＶＺの波形を得
た後、同様にしてＴＡ検出信号ＶＴＡ，ＴＡ、補償信号
VTAH及び制御信号VTACを得る方法を用いても良い。
として、初段アンプ２１の差動出力の中点電位（＝（Ｖ
SO1X＋ＶSO1Z）／２）（但し、ＶSO1Xは信号SO1Xの電
圧、Ｖ SO1Zは信号SO1Zの電圧）と信号SO1X,SO1Z それぞ
れの差電位をとり、充分低いカットオフ周波数を持つロ
ーパスフィルタでそのＴＡ波形信号波形成分を取り除い
たＤＣ電位を得る、即ち中点電位からの信号SO1X,SO1Z
それぞれのＤＣオフセット成分を生成して元の信号SO1
X,SO1Z の波形からこのオフセット成分をキャンセル
し、ピークエンベロープ信号ＥＶＸ，ＥＶＺの波形を得
た後、同様にしてＴＡ検出信号ＶＴＡ，ＴＡ、補償信号
VTAH及び制御信号VTACを得る方法を用いても良い。
【００４４】以上の実施形態をまとめ、本発明の構成に
関する以下の事項を開示する。 （１）所定の周波数帯域を有する信号成分に前記周波数
帯域の一部の帯域を有するノイズ成分が重畳した入力信
号から前記ノイズ成分を除去するノイズ除去回路であっ
て、前記入力信号が非反転入力端子に入力され、反転入
力端子に帰還信号が入力される差動アンプと、前記差動
アンプの出力信号を所定の第１の遮断周波数にてカット
オフした前記帰還信号を出力する帰還回路と、前記差動
アンプの出力信号に含まれるノイズを検出して制御信号
を出力する検出回路と、を備え、前記帰還回路は、前記
制御信号に基づいてノイズ成分を含む第２の遮断周波数
にて前記出力信号の所定信号成分をカットオフした前記
帰還信号を出力することを特徴とするノイズ除去回路。
関する以下の事項を開示する。 （１）所定の周波数帯域を有する信号成分に前記周波数
帯域の一部の帯域を有するノイズ成分が重畳した入力信
号から前記ノイズ成分を除去するノイズ除去回路であっ
て、前記入力信号が非反転入力端子に入力され、反転入
力端子に帰還信号が入力される差動アンプと、前記差動
アンプの出力信号を所定の第１の遮断周波数にてカット
オフした前記帰還信号を出力する帰還回路と、前記差動
アンプの出力信号に含まれるノイズを検出して制御信号
を出力する検出回路と、を備え、前記帰還回路は、前記
制御信号に基づいてノイズ成分を含む第２の遮断周波数
にて前記出力信号の所定信号成分をカットオフした前記
帰還信号を出力することを特徴とするノイズ除去回路。
【００４５】（２）上記（１）記載のノイズ除去回路に
おいて、前記差動アンプは差動出力を備え、前記検出回
路は、前記差動出力のエンベロープ波形を持つ第１及び
第２のピークエンベロープ信号を生成する第１及び第２
生成回路と、前記第１及び第２のピークエンベロープ信
号を比較演算してノイズ発生期間に対応する制御信号を
生成する第３生成回路と、を備えたことを特徴とするノ
イズ除去回路。
おいて、前記差動アンプは差動出力を備え、前記検出回
路は、前記差動出力のエンベロープ波形を持つ第１及び
第２のピークエンベロープ信号を生成する第１及び第２
生成回路と、前記第１及び第２のピークエンベロープ信
号を比較演算してノイズ発生期間に対応する制御信号を
生成する第３生成回路と、を備えたことを特徴とするノ
イズ除去回路。
【００４６】（３）上記（２）記載のノイズ除去回路に
おいて、前記検出回路は、前記第１のピークエンベロー
プ信号に所定のオフセットを与える第１及び第２のオフ
セット回路を備え、前記第３生成回路は、オフセット後
の第１のピークエンベロープ信号と前記第２のピークエ
ンベロープ信号を比較演算して制御信号を生成すること
を特徴とするノイズ除去回路。
おいて、前記検出回路は、前記第１のピークエンベロー
プ信号に所定のオフセットを与える第１及び第２のオフ
セット回路を備え、前記第３生成回路は、オフセット後
の第１のピークエンベロープ信号と前記第２のピークエ
ンベロープ信号を比較演算して制御信号を生成すること
を特徴とするノイズ除去回路。
【００４７】（４）上記（３）記載のノイズ除去回路に
おいて、前記第３生成回路は、前記第１のオフセット回
路によるオフセット後の第１のピークエンベロープ信号
と前記第２のピークエンベロープ信号を比較して検出信
号を出力する第１の比較器と、前記第２のオフセット回
路によるオフセット後の第１のピークエンベロープ信号
と前記第２のピークエンベロープ信号を比較して補償信
号を出力する第２の比較器と、前記検出信号と前記補償
信号を演算して前記制御信号を生成する信号演算回路
と、を備えたことを特徴とするノイズ除去回路。
おいて、前記第３生成回路は、前記第１のオフセット回
路によるオフセット後の第１のピークエンベロープ信号
と前記第２のピークエンベロープ信号を比較して検出信
号を出力する第１の比較器と、前記第２のオフセット回
路によるオフセット後の第１のピークエンベロープ信号
と前記第２のピークエンベロープ信号を比較して補償信
号を出力する第２の比較器と、前記検出信号と前記補償
信号を演算して前記制御信号を生成する信号演算回路
と、を備えたことを特徴とするノイズ除去回路。
【００４８】（５）上記（１）又は請求項１に記載のノ
イズ除去回路において、前記差動アンプは差動出力を備
え、前記検出回路は、前記差動出力の中点電位と前記差
動出力差電位である、ＤＣオフセット成分を取り除いた
正極ピークエンベロープ信号と、前記差動出力の中点電
位と前記反転差動出力信号との差電位である、ＤＣオフ
セット成分を取り除いた負極ピークエンベロープ信号
と、を比較して前記ノイズ発生期間に対応する制御信号
を生成することを特徴とするノイズ除去回路。
イズ除去回路において、前記差動アンプは差動出力を備
え、前記検出回路は、前記差動出力の中点電位と前記差
動出力差電位である、ＤＣオフセット成分を取り除いた
正極ピークエンベロープ信号と、前記差動出力の中点電
位と前記反転差動出力信号との差電位である、ＤＣオフ
セット成分を取り除いた負極ピークエンベロープ信号
と、を比較して前記ノイズ発生期間に対応する制御信号
を生成することを特徴とするノイズ除去回路。
【００４９】（６）上記（１）記載のノイズ除去回路に
おいて、前記帰還回路は、前記差動アンプの出力信号を
前記制御信号に対応する第１又は第２の遮断周波数にて
帯域制限して出力する差動アンプを備えたことを特徴と
するノイズ除去回路。
おいて、前記帰還回路は、前記差動アンプの出力信号を
前記制御信号に対応する第１又は第２の遮断周波数にて
帯域制限して出力する差動アンプを備えたことを特徴と
するノイズ除去回路。
【００５０】（７）上記（１）記載のノイズ除去回路に
おいて、前記帰還回路は、前記差動アンプの出力信号を
前記制御信号に対応する第１又は第２の遮断周波数にて
帯域制限して出力する高域通過フィルタを備えたことを
特徴とするノイズ除去回路。
おいて、前記帰還回路は、前記差動アンプの出力信号を
前記制御信号に対応する第１又は第２の遮断周波数にて
帯域制限して出力する高域通過フィルタを備えたことを
特徴とするノイズ除去回路。
【００５１】（８）上記（１）乃至（７）のうちの何れ
か一つに記載のノイズ除去回路を備え、前記入力信号と
して磁気記録媒体の状態に応じてＭＲヘッドから入力さ
れる再生信号を扱い、前記ノイズ成分として前記再生信
号に含まれるサーマルアスペリティの周波数に対応する
前記第２の遮断周波数に切り替えて該サーマルアスペリ
ティを補償することを特徴とする再生用の増幅回路。
か一つに記載のノイズ除去回路を備え、前記入力信号と
して磁気記録媒体の状態に応じてＭＲヘッドから入力さ
れる再生信号を扱い、前記ノイズ成分として前記再生信
号に含まれるサーマルアスペリティの周波数に対応する
前記第２の遮断周波数に切り替えて該サーマルアスペリ
ティを補償することを特徴とする再生用の増幅回路。
【００５２】（９）上記（８）記載に記載の再生用の増
幅回路を備えた磁気記録装置。
幅回路を備えた磁気記録装置。
【００５３】
【発明の効果】本発明によれば、複雑な回路構成を必要
としないで、信号成分の一部帯域にかかるノイズ成分を
除去して入力信号を補償することができるノイズ除去回
路を提供することができる。
としないで、信号成分の一部帯域にかかるノイズ成分を
除去して入力信号を補償することができるノイズ除去回
路を提供することができる。
【００５４】また、請求項４，５に記載の発明によれ
ば、複雑な回路構成を必要としないで、ＭＲヘッドから
入力される再生信号に含まれるＴＡ成分を除去して再生
信号を補償することができる増幅回路及び磁気記録装置
を提供することができる。
ば、複雑な回路構成を必要としないで、ＭＲヘッドから
入力される再生信号に含まれるＴＡ成分を除去して再生
信号を補償することができる増幅回路及び磁気記録装置
を提供することができる。
【図１】 一実施の形態の再生用アンプの構成図であ
る。
る。
【図２】 サーマルアスペリティ補償の説明図である。
【図３】 再生用アンプのブロック回路図である。
【図４】 エンベロープ信号の説明図である。
【図５】 補償動作を説明するための波形図である。
【図６】 別の再生用アンプのブロック回路図である。
【図７】 サーマルアスペリティを含む再生信号の波形
図である。
図である。
【図８】 従来の再生用アンプのブロック回路図であ
る。
る。
【図９】 従来の再生用アンプのブロック回路図であ
る。
る。
２１ 初段アンプ ２２ 後段アンプ ２３ ＴＡ検出回路 ２４ 帰還回路 ＳＴ 再生信号 VTA ＴＡ検出信号 VTAH ＴＡ補償信号 VTAC （遮断周波数）制御信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川合 匠 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5D031 AA04 DD05 DD11 HH11 HH16 5D091 AA10 DD10 HH08
Claims (5)
- 【請求項１】 所定の周波数帯域を有する信号成分に前
記周波数帯域の一部の帯域を有するノイズ成分が重畳し
た入力信号から前記ノイズ成分を除去するノイズ除去回
路であって、 前記入力信号が非反転入力端子に入力され、反転入力端
子に帰還信号が入力される差動アンプと、 前記差動アンプの出力信号を所定の第１の遮断周波数に
てカットオフした前記帰還信号を出力する帰還回路と、 前記差動アンプの出力信号に含まれるノイズを検出して
制御信号を出力する検出回路と、を備え、 前記帰還回路は、前記制御信号に基づいてノイズ成分を
含む第２の遮断周波数にて前記出力信号の所定信号成分
をカットオフした前記帰還信号を出力する、ことを特徴
とするノイズ除去回路。 - 【請求項２】 請求項１に記載のノイズ除去回路におい
て、 前記差動アンプは差動出力を備え、 前記検出回路は、前記差動出力のエンベロープ波形を持
つ第１及び第２のピークエンベロープ信号を生成する第
１及び第２生成回路と、 前記第１及び第２のピークエンベロープ信号を比較演算
してノイズ発生期間に対応する制御信号を生成する第３
生成回路と、を備えた、ことを特徴とするノイズ除去回
路。 - 【請求項３】 請求項２に記載のノイズ除去回路におい
て、 前記検出回路は、前記第１のピークエンベロープ信号に
所定のオフセットを与える第１及び第２のオフセット回
路を備え、 前記第３生成回路は、オフセット後の第１のピークエン
ベロープ信号と前記第２のピークエンベロープ信号を比
較演算して制御信号を生成する、ことを特徴とするノイ
ズ除去回路。 - 【請求項４】 請求項１乃至３のうちの何れか一項に記
載のノイズ除去回路を備え、 前記入力信号として磁気記録媒体の状態に応じて磁気抵
抗効果型ヘッドから入力される再生信号を扱い、前記ノ
イズ成分として前記再生信号に含まれるサーマルアスペ
リティの周波数に対応する前記第２の遮断周波数に切り
替えて該サーマルアスペリティを補償する再生用の増幅
回路。 - 【請求項５】 請求項４に記載に記載の再生用の増幅回
路を備えた磁気記録装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26367499A JP2001084506A (ja) | 1999-09-17 | 1999-09-17 | ノイズ除去回路、増幅回路、及び磁気記録装置 |
| US09/598,919 US6255898B1 (en) | 1999-09-17 | 2000-06-22 | Noise eliminating circuit |
| FR0009831A FR2798788B1 (fr) | 1999-09-17 | 2000-07-27 | Circuit d'elimination de bruit dans un circuit d'amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26367499A JP2001084506A (ja) | 1999-09-17 | 1999-09-17 | ノイズ除去回路、増幅回路、及び磁気記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001084506A true JP2001084506A (ja) | 2001-03-30 |
Family
ID=17392778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26367499A Pending JP2001084506A (ja) | 1999-09-17 | 1999-09-17 | ノイズ除去回路、増幅回路、及び磁気記録装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6255898B1 (ja) |
| JP (1) | JP2001084506A (ja) |
| FR (1) | FR2798788B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084648A1 (fr) * | 2001-04-13 | 2002-10-24 | Sony Corporation | Procede et dispositif de reproduction de donnees enregistrees magnetiquement |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US7489790B2 (en) * | 2000-12-05 | 2009-02-10 | Ami Semiconductor, Inc. | Digital automatic gain control |
| US6724550B2 (en) | 2001-01-23 | 2004-04-20 | Seagate Technology Llc | Adaptive dampening of thermal asperity events in disc drives |
| US6754015B2 (en) | 2002-03-29 | 2004-06-22 | Seagate Technology Llc | MR heads thermal asperity cancellation |
| KR100469283B1 (ko) * | 2003-03-03 | 2005-02-02 | 엘지전자 주식회사 | 디지털 티브이의 채널 추정 장치 |
| US7274523B2 (en) * | 2004-03-31 | 2007-09-25 | Stmicroelectronics, Inc. | Read head preamplifier with thermal asperity transient control |
| JP4371063B2 (ja) * | 2005-02-18 | 2009-11-25 | 富士ゼロックス株式会社 | 磁性体検知装置および方法 |
| US7751139B1 (en) * | 2006-08-17 | 2010-07-06 | Marvell International Ltd. | Circuits, systems, and methods for calibration of bias across a magneto-resistive sensor |
| US7598716B2 (en) * | 2007-06-07 | 2009-10-06 | Freescale Semiconductor, Inc. | Low pass filter low drop-out voltage regulator |
| WO2009090703A1 (ja) * | 2008-01-18 | 2009-07-23 | Panasonic Corporation | ランプ波出力回路、アナログデジタル変換回路、及びカメラ |
| JP5251698B2 (ja) * | 2009-04-20 | 2013-07-31 | 富士通株式会社 | 増幅回路、増幅方法及び電源電圧調整方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418660A (en) * | 1991-12-09 | 1995-05-23 | Hitachi, Ltd. | Information processing apparatus for processing reproduction signal having nonlinear characteristics |
| AUPM900594A0 (en) * | 1994-10-24 | 1994-11-17 | Cochlear Pty. Limited | Automatic sensitivity control |
| US5801896A (en) * | 1995-03-02 | 1998-09-01 | International Business Machines Corporation | Method and apparatus for servo pulse detection with high AC coupling and large pulse asymmetry |
| JP3458567B2 (ja) * | 1995-11-28 | 2003-10-20 | 三菱電機株式会社 | Ｍｒヘッド用増幅器 |
| US5898532A (en) * | 1996-07-02 | 1999-04-27 | Seagate Technology Inc. | MR head thermal asperity recovery |
| JP3545579B2 (ja) * | 1997-09-30 | 2004-07-21 | 株式会社日立製作所 | 再生信号処理方法および再生信号処理回路ならびに磁気記憶装置 |
-
1999
- 1999-09-17 JP JP26367499A patent/JP2001084506A/ja active Pending
-
2000
- 2000-06-22 US US09/598,919 patent/US6255898B1/en not_active Expired - Fee Related
- 2000-07-27 FR FR0009831A patent/FR2798788B1/fr not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084648A1 (fr) * | 2001-04-13 | 2002-10-24 | Sony Corporation | Procede et dispositif de reproduction de donnees enregistrees magnetiquement |
| US7088536B2 (en) | 2001-04-13 | 2006-08-08 | Sony Corporation | Magnetically recorded data reproduction apparatus and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2798788B1 (fr) | 2005-08-19 |
| FR2798788A1 (fr) | 2001-03-23 |
| US6255898B1 (en) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175415B2 (ja) | 磁気記録再生装置 | |
| JP2001084506A (ja) | ノイズ除去回路、増幅回路、及び磁気記録装置 | |
| US20040028242A1 (en) | Audio reproducing apparatus and method | |
| KR19990044728A (ko) | 광 디스크 재생 시스템의 어시메트리 보정 장치 및 방법 | |
| JP2000011305A (ja) | 磁気記憶装置のサーマルアスピリティ検出方法及びその回路 | |
| JPH09147304A (ja) | Ｍｒヘッド用増幅器 | |
| JPH0430650B2 (ja) | ||
| KR100903240B1 (ko) | 자기 기록 데이터 재생 장치 및 방법 | |
| JP2002230905A (ja) | 音声再生装置および方法 | |
| KR100566050B1 (ko) | 자기 기록매체로부터 정보를 판독하는 장치 및 하드 디스크 드라이브 | |
| JP2002530797A (ja) | 記録キャリアからの情報読取り装置 | |
| JPH11213403A (ja) | トラッキングサーボ方法及び光ディスク装置 | |
| JP3147012B2 (ja) | 磁気ディスク装置 | |
| JP3006683B2 (ja) | Ｍｒヘッド用の再生信号波形制御装置 | |
| KR0148184B1 (ko) | 비대칭 개선을 위한 기록재생시스템의 재생신호 등화방법 및 그 장치 | |
| JPS60165831A (ja) | Ｐｃｍ方式再生装置 | |
| JP3839298B2 (ja) | ディスク再生装置の調整機構および調整方法 | |
| JP4372856B2 (ja) | 磁気ディスク装置 | |
| KR100568370B1 (ko) | 디지털 자화기록신호의 보상기록장치 및 방법 | |
| JP3228226B2 (ja) | 光ディスク装置のマークエッジ再生回路 | |
| KR940000976B1 (ko) | 디지탈신호의 기록장치 | |
| JPH03201265A (ja) | 記録媒体の再生装置 | |
| JPH11154303A (ja) | 情報再生装置 | |
| JPS60231976A (ja) | デイジタル磁気再生回路 | |
| JPH0887707A (ja) | 磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051116 |