JP3545579B2

JP3545579B2 - 再生信号処理方法および再生信号処理回路ならびに磁気記憶装置

Info

Publication number: JP3545579B2
Application number: JP26525297A
Authority: JP
Inventors: 嘉輝石田; 直喜佐藤; 輝実高師; 章彦平野; 誠一三田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 2004-07-21
Anticipated expiration: 2017-09-30
Also published as: US6104331A; JPH11102503A

Description

【０００１】
【発明の属する技術分野】
本発明は、再生信号処理技術および磁気記憶技術に関し、特に、ＭＲヘッドを再生ヘッドとする磁気ディスク装置等において、狭スペーシング時に問題となるサーマルアスペリティーや、ディスク媒体の欠陥による再生信号振幅の低下等のノイズ等に対して、データ信号領域で高い耐力を持つ高性能な再生信号処理技術および磁気記憶技術に関する。
【０００２】
【従来の技術】
図７に磁気ディスク装置の磁気ヘッド１と磁気ディスク２のインターフェイス部分の構成を示す。ここで再生ヘッド３には、比較的高い感度を有するＭＲヘッドを用いている。ＭＲヘッド３とは、磁気抵抗効果を有する薄膜素子をセンサとする薄膜ヘッドである。ＭＲヘッドとディスク間が狭スペーシングになると、ディスクの微小突起部分４とＭＲヘッド３との接触等によりＭＲヘッドの抵抗値が接触時の熱によって変化する。これによって、図８に示すように信号のエンベロープが大きくうねるようなサーマルアスペリティー（ＴＡ：ＴｈｅｒｍａｌＡｓｐｅｒｉｔｙ）が発生することが知られている。このＴＡの大きさ（Ａｔａ）は信号振幅（Ａｓｉｇ）と同程度以上に達することがある。このため、ＴＡが発生すると、データ再生性能に致命的な影響を与える。また図７において、ディスク媒体上に微小欠陥５（磁性膜はがれ等）が存在した場合、図９に示すように信号の振幅が小さくなり、最悪、信号がなくなることがある。このため、媒体欠陥が存在すると、データ再生性能に致命的な影響を与える。
【０００３】
図１０に磁気ディスク装置（ＨＤＤ）１０の構成の一例を示す。ＨＤＤ１０は、磁気ディスク２、磁気ヘッド１、キャリッジ１１、キャリッジ１１上に取り付けられたＲ／ＷＩＣ１２、スピンドルモータ１３、フレキシブルパッケージ（ＦＰＣ）１４等からなるヘッドディスクアセンブリ（ＨＤＡ）２０と、信号処理ＬＳＩ（ＳＰＣ）２１、ハードディスクコントローラ（ＨＤＣ）２２、サーボコントローラ（ＳＲＶＣ）２３、マイクロプロセッサ（ＭＰ）２４、ＳＣＳＩチップ２５、ＲＯＭ２６、ＲＡＭ２７等からなるパッケージ基板（ＰＣＢ）３０とで構成される。
【０００４】
ここで、データ再生信号の流れについて説明する。ＭＲヘッド３の再生信号はキャリッジ１１上のＲ／ＷＩＣ１２内のＭＲヘッド用のプリアンプで増幅され、ＦＰＣ１４上のパターン配線を通り、パッケージ基板（ＰＣＢ）３０に入力される。この信号は、信号処理ＬＳＩ（ＳＰＣ）２１内の再生回路（ＲＳＰＣ）２０１に入力される。再生回路は、再生信号の弁別を行い、ディジタルデータとして結果をハードディスクコントローラ（ＨＤＣ）２２に出力する。ＨＤＣ２２は、内部にエラー訂正回路（ＥＣＣ）を持ち、ＳＰＣ２１から入力された再生データのエラー訂正を行い、必要ならデータ再生の再試行（リトライ）を行う。ＨＤＣ２２から出力された再生データはＳＣＳＩチップ２５を通して、ホストコンピュータに出力される。尚、２０２はＨＤＣ２２とのインターフェース回路（Ｉ／Ｆ）であり、２０３は変調回路等からなる記録回路（ＷＳＰＣ）である。
【０００５】
図１１に再生回路（ＲＳＰＣ）２０１の構成の一例を示す。ここでは、パーシャルレスポンス＋最尤復号（ＰＲＭＬ）、もしくは拡張パーシャルレスポンス＋最尤復号（ＥＰＲＭＬ）のデータ信号処理技術を適用している。可変利得増幅器（ＶＧＡ）２１１、低域通過フィルタ特性と高域のブースト特性を有するアナログ等化器（ＡＥＱ）２１２、Ａ／Ｄ変換器（ＡＤＣ）２１３、デジタル等化器（ＤＥＱ）２１４、最尤復号器（ＭＬ）２１５、シンクバイト検出回路（ＳＢＤ）２１７、復調回路（ＤＥＣ）２１６、デスクランブラ（ＤＳＣ）２１８とからなる信号処理回路と、データ再生時のＶＧＡ２１１の利得を制御する可変利得増幅器制御回路（ＶＧＡＣ）２３０、ＡＤＣ２１３のサンプルクロックを供給する電圧制御発振器（ＶＣＯ）２１９と、ＡＤＣのサンプルクロックを制御する電圧制御発振器制御回路（ＶＣＯＣ）２２０とから構成され、ＨＤＣ２２に再生データが出力される。
【０００６】
ＶＧＡＣ２３０は、ＡＥＱ２１２のアナログ出力信号の振幅を検出して、目標振幅に高速に引き込むようにＶＧＡ２１１の利得を制御するアナログＶＧＡＣ（ＡＶＧＡＣ）２３１と、ＤＥＱ２１４の出力のディジタルデータを、目標値に近付け、追従していくようにＶＧＡ２１１の利得を制御するディジタルＶＧＡＣ（ＤＶＧＡＣ）２３２で構成されることが多い。
【０００７】
ＶＣＯＣ２２０は、ＡＥＱ２１２のアナログ出力信号より生成したパルスと、ＶＣＯ２１９のサンプルクロックとの周波数位相比較を行い、サンプルクロックの周波数と位相が信号に同期するように高速に引き込むアナログＶＣＯＣ（ＡＶＣＯＣ）２２１と、ＤＥＱ２１４の出力のディジタルデータより位相差を検出して、位相誤差を小さくするようにサンプルクロックの周波数と位相を制御するディジタルＶＣＯＣ（ＤＶＣＯＣ）２２２で構成される。もしくはＤＶＣＯＣ２２２だけで構成されることもある。以下説明のために、ＶＧＡ２１１、ＡＥＱ２１２、ＡＤＣ２１３、ＤＥＱ２１４、ＶＧＡＣ２３０より構成される閉ループをＡＧＣ（ＡｕｔｏｍａｔｉｃＧａｉｎＣｏｎｔｒｏｌ）ループ２３３と称す。またＶＣＯ２１９、ＡＤＣ２１３、ＤＥＱ２１４、ＶＣＯＣ２２０より構成される閉ループをＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）２２３と称す。
【０００８】
再生回路（ＲＳＰＣ）２０１の動作を説明する。ＶＧＡ２１１はＲ／ＷＩＣ１２によってある程度の振幅に増幅された信号を入力とし、出力信号の振幅をＭＬ２１５入力で目標振幅に近付くように増幅する。この時ＶＧＡ２１１の制御はＶＧＡＣ２３０が行う。ＡＥＱ２１２はＶＧＡ２１１の出力を入力信号とし、不要帯域の雑音除去と、前置等化を行う。ＡＤＣ２１３はＡＥＱ２１２のアナログ出力信号をディジタル信号に変換する。この時ＡＤＣ２１３のサンプルクロックは、ＭＬ２１５入力でのサンプル信号値列が目標振幅からずれないように制御され、これはＶＣＯＣ２２０がＶＣＯ２１９の制御電圧を制御することで行われる。ＤＥＱ２１４はＡＤＣ２１３の出力データを、ＭＬ２１５が弁別しやすいように波形等化する。ＭＬ２１５はＤＥＱ２１４の出力データを弁別し、２値データを出力する。ＳＢＤ２１７がＭＬ２１５の出力データからデータの開始を示すシンクバイトを検出すると、ＤＥＣ２１６はこのデータ以降を復調（デコード）し、ＤＳＣ２１８でデスクランブルされた後、シリアル／パラレル変換されて、ユーザデータをＨＤＣ２２ヘ出力する。
【０００９】
再生回路（ＲＳＰＣ）２０１にＴＡを含む信号波形が入力された場合、２種類のデータエラーが発生する。一つは信号波形自体が化けることによるＭＬ２１５でのデータ弁別エラーである。信号波形が化ける主な原因は、ＴＡによりダイナミックレンジを越える信号がＡＤＣ２１３に入力され、ＡＤＣ２１３の出力が同一極性方向（正側または負側）に飽和することにより、ＤＥＱ２１４での波形等化ができなくなることである。このデータ弁別エラーは、図１０のＨＤＣ２２の内部のエラー訂正回路（ＥＣＣ）の訂正能力を高め、より長いデータ長のエラー訂正を可能にすることで、救済できる。また同時に、ＴＡによりＡＤＣ２１３の飽和する期間を短くし、ＥＣＣのエラー訂正可能な範囲にデータエラー長を短縮することで、救済できる。もう一つのデータエラーは、ＡＧＣ、ＰＬＬループが外れることによるデータバーストエラーである。ＡＧＣ、ＰＬＬループが外れる主な原因は、ＴＡにより波形のエンベロープが変動している長期間に渡って、ＶＧＡＣ２３０、ＶＣＯＣ２２０の制御量が乱され、ＶＧＡ２１１とＶＣＯ２１９に誤った制御量がフィードバックされるためである。具体的にはＶＧＡＣ２３０は振幅を小さくする方向に、ＶＣＯＣ２２０は周波数を低くし位相を遅らせる方向に制御量を返す。このデータバーストエラーは、エラー長が長く、ＥＣＣで訂正不可能になる可能性が高く、リトライ動作を行っても再生不可能なデータとなり得、この場合は装置障害となる。従って、ＴＡに対して、ＡＧＣ、ＰＬＬループが外れないようにする対策が必須となる。
【００１０】
次に再生回路（ＲＳＰＣ）２０１に媒体欠陥によって振幅が低下した信号波形が入力された場合、ＴＡの場合と同様の２種類のデータエラーが発生する。一つは信号波形自体が化けることによるＭＬ２１５でのデータ弁別エラーである。このデータ弁別エラーは、図１０のＨＤＣ２２の内部のエラー訂正回路（ＥＣＣ）の訂正能力を高め、より長いデータ長のエラー訂正を可能にすることで、救済できる。もう一つのデータエラーは、ＡＧＣ、ＰＬＬループが外れることによるデータバーストエラーである。ＡＧＣ、ＰＬＬループが外れる主な原因は、信号振幅が低下している期間のＶＧＡＣ２３０、ＶＣＯＣ２２０の制御量が乱され、ＶＧＡ２１１とＶＣＯ２１９に誤った制御量がフィードバックされるためである。具体的にはＶＧＡＣ２１７は振幅を大きくする方向に、ＶＣＯＣ２２０は周波数を低くし位相を遅らせる方向に制御量を返す。このデータバーストエラーは、エラー長が長く、ＥＣＣで訂正不可能になる可能性が高く、リトライ動作を行っても再生不可能なデータとなり得、この場合は装置障害となる。従って、媒体欠陥による信号振幅の低下に対して、ＡＧＣ、ＰＬＬループが外れないようにする対策が必須となる。
【００１１】
ここで従来技術のＴＡ補償方法および動作の一例を説明する。この従来技術については、たとえば、米国特許第４９１４３９８号公報、特公平７−８６９６４号公報、特開平６−２８７８５号公報、に詳しい。
【００１２】
すなわち、米国特許第４９１４３９８号公報、および特公平７−８６９６４号公報では、アナログ的な回路手法によりＴＡによる雑音を検出し、この雑音を再生信号より減算することによって、リアルタイムにＴＡによる雑音を除去する第１の方法を開示している。
【００１３】
また、特開平６−２８７８５号公報では、データリードでエラーが存在した場合のリトライ時に、ＡＤＣの飽和サンプル数によりＴＡを検出し、ＤＥＱの目標振幅を小さくしてＡＤＣの飽和を防止し、再生回路の低域のカットオフ周波数を上げてＴＡによる雑音が影響する期間を狭め、同時にＡＧＣ、ＰＬＬループをホールドする第２の方法を開示している。
【００１４】
また、上記以外の他の有力な対策としては、たとえば、ＤＥＱ出力からＴＡの検出とＴＡによる雑音を抽出し、ＴＡの発生期間中のみＴＡによる雑音を再生信号より減算することによって、リアルタイムにＴＡによる雑音を除去する第３の方法が考えられる。
【００１５】
【発明が解決しようとする課題】
しかしながら、第１の方法では、アナログ回路の規模が非常に大きくなるとともに、除去回路を動作させている時は、除去回路が発生する雑音によって性能劣化が生じる。第２の方法ではリアルタイムでの動作はできないので、ＴＡが発生すると確実に装置性能の劣化が生じる。第３の方法では雑音除去回路の規模が大きくなるとともに、データの転送速度が更に上がった場合、ＴＡによる雑音を除去するための遅延時間が相対的に大きくなり、雑音除去開始前の波形変動の影響が無視できなくなる、等の技術的課題があった。
【００１６】
また、ＡＧＣ、ＰＬＬループのループ利得が高い場合、ＴＡが発生し始めてから、ＴＡ検出回路によってＡＧＣ、ＰＬＬループがホールドされるまでの数ビットの期間で、ＶＧＡＣ２３０、ＶＣＯＣ２２０の制御量が大きく乱され、ＴＡによる雑音がなくなっても、ＡＧＣ、ＰＬＬが引き込めずバーストエラーが発生する可能性がある。またＴＡのみでなく、媒体欠陥により信号振幅が低下した波形に対応していないという技術的課題もあった。
【００１７】
本発明の目的は、サーマルアスペリティー等によるノイズが重畳された再生信号や、媒体欠陥により振幅が低下した再生信号であっても、比較的小規模な回路でサーマルアスペリティーや振幅低下の影響を除去できる再生信号処理技術を提供することにある。
【００１８】
本発明の他の目的は、ノイズの発生の有無やタイミング等を外部に報知することで、多様な制御動作、エラー訂正能力や信頼性の向上等を実現することが可能な再生信号処理技術を提供することにある。
【００１９】
本発明の他の目的は、サーマルアスペリティー等によるノイズが重畳された再生信号や、媒体欠陥により振幅が低下した再生信号であっても、比較的小規模な回路でサーマルアスペリティーや振幅低下等のノイズの影響を除去できる磁気記憶技術を提供することにある。
【００２０】
本発明の他の目的は、サーマルアスペリティーや媒体欠陥等に起因するノイズの発生の有無やタイミング等を外部に報知することで、多様な制御動作、エラー訂正能力や信頼性の向上等を実現することが可能な磁気記憶技術を提供することにある。
【００２１】
【課題を解決するための手段】
本発明では、図８に示したように、ＴＡが、発生後の１００ｎｓｅｃ程度でほぼ最大振幅をとるような比較的低周波の雑音であることに着目し、データ領域でＴＡを検出した場合に、たとえば、高域通過特性のカットオフ周波数をＰＬＯＳＹＮＣ信号（ＡＧＣ、ＰＬＬループを目標の振幅、位相に引き込むための、一定パターン（例えば“１、１、−１、−１”）の繰り返し信号）の周波数の１／４〜１／８程度の周波数に高くしてＴＡを除去し、ＡＤＣが飽和する期間を短縮することを特徴とする。またＴＡや媒体欠陥により振幅が低下した信号の検出を、ＶＣＯの制御回路であるＡＶＣＯＣとＤＶＣＯＣの各々の動作期間毎に行い、ＶＣＯの制御量が乱れるのを抑制することを特徴とする。更にはデータの読み取りの開始を示すリードゲート（ＲＧ）がアサートされる前に、ＴＡが検出された場合、ＶＧＡの利得を大きくし、信号振幅を大きくするように制御を行うことを特徴とする。
【００２２】
具体的には、以下の手段を用いる。
【００２３】
第１に、磁気抵抗効果型ヘッドを再生ヘッドとする磁気ディスク装置において、少なくともデータ領域での高域通過特性のカットオフ周波数（ｆｃ）を、ＰＬＯＳＹＮＣ信号周波数（ｆｐｌｏ）の０．０２倍程度（ｆｃ≒０．０２＊ｆｐｌｏ）と、０．１倍以上（ｆｃ≧０．１＊ｆｐｌｏ）にＴＡ検出の有無によって設定を切り換えることができるアナログフィルタ手段を有し、このＴＡ検出のために、ＶＧＡの出力振幅と、ＴＡと判定するしきい値とを比較することによって検出する第１のＴＡ検出手段の他に、ＡＶＣＯＣ動作期間中のＴＡを検出する第２のＴＡ検出手段と、ＤＶＣＯＣ動作期間中のＴＡを検出する第３のＴＡ検出手段とを有することを特徴とする。これによって、ＴＡ発生時にはＴＡによるエンベロープの変動する期間を短縮し、ＡＤＣでの飽和が抑制できるとともに、ＴＡが発生しないときにカットオフ周波数を適切な値に設定することができるようになり、通常の再生性能を確保したまま、リアルタイムでのＴＡ対応が可能になる。また第２、第３のＴＡ検出手段により、高精度で遅延の小さいＴＡ検出が可能になる。
【００２４】
第２に、前記第２のＴＡ検出手段は、ＡＶＣＯＣ動作期間中の信号はＰＬＯＳＹＮＣ信号であり、波形のピークの極性が交互に現れる特性を利用して、ピークの交番性が４サンプル以上連続して崩れ、かつ波形をレベルスライスした結果が正負どちらか一方の出力が連続した場合に、ＴＡと判断することを特徴とする。これにより、ランダムノイズによるピーク抜けの場合と、媒体欠陥により振幅が低下した信号の場合に、ＴＡと誤検出することを防止でき、ＴＡの検出精度を上げることができる。
【００２５】
第３に、前記第１のＴＡ検出手段のしきい値を設定するレジスタとは別に、前記第２のＴＡ検出手段のための、波形をレベルスライスするしきい値を設定するレジスタを有することを特徴とする。これにより、ＴＡの検出精度を上げることができる。
【００２６】
第４に、前記第３のＴＡ検出手段は、ＤＶＣＯＣ動作期間中のＡＤＣ出力データが、８サンプル中に同極性で３サンプル以上飽和し、かつ逆極性での飽和がない場合に、ＴＡと判断することを特徴とする。これにより、ＡＤＣの入力信号振幅が大きい場合と、ランダムノイズによる飽和があった場合に、ＴＡと誤検出することを防止でき、ＴＡの検出精度を上げることができる。
【００２７】
第５に、ＡＧＣループの応答が、振幅が大きい方から目標振幅に引き込む方が早く、逆の場合に引き込み時間がかかる設定である場合、前記第２のＴＡ検出手段において、ＤＶＣＯＣ動作期間中を除いて、ピーク抜けが発生した期間に、ＶＧＡで信号振幅を大きくするように制御を行うことを特徴とする。これにより、ＴＡが発生したときのＶＧＡで振幅を小さくさせようという制御を停止することができ、信号振幅の復帰時間でのデータエラーを無くすことができる。また、ＲＧがアサートされる前にＴＡが発生した場合、信号振幅が絞り込まれ、ＡＧＣ、ＰＬＬループが引き込みきれなくなり、シンクバイトが検出できずにセクタエラーとなることが回避され、データリードが可能となる。
【００２８】
第６に、前記ＴＡ検出手段の出力の少なくとも論理和を取り、レジスタまたはＬＳＩのピンに出力することを特徴とする。これにより、ＴＡの発生をＬＳＩ外部に知らせることができ、エラーの訂正能力の向上と、代替セクタを使用する等の装置の信頼性向上を図ることができる。
【００２９】
第７に、ＤＶＣＯＣの入力データパターンの異常を硬判定を用いることで検出し、異常信号の場合は制御出力を強制的に“０”にするＤＶＣＯＣを有することを特徴とする。これにより、ＤＶＣＯＣ動作期間中にはＴＡ検出回路からの制御信号がなくてもＶＣＯの制御を素早くホールドすることが可能になる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００３１】
なお、以下の説明では、磁気記憶装置の一例として、ＭＲヘッドを用いた磁気ディスク装置を例に採って説明を行う。
【００３２】
ＴＡは発生後の１００ｎｓｅｃ程度でほぼ最大振幅をとるような比較的低周波の雑音であり、ＴＡの周波数成分は高々数ＭＨｚである。従って、データ領域でＴＡを検出した場合に、高域通過特性を数ＭＨｚ以上に高く設定できれば、ＴＡのほとんどの周波数成分を除去できると言える。しかし低域を除去しすぎると、信号自体の低周波成分も削ることになり、波形が歪むので、適切なカットオフ周波数を選択する必要がある。例として、データの転送速度が２００Ｍｂｉｔ／ｓｅｃの場合、データ再生時の信号帯域（約１Ｍ〜１５０ＭＨｚ）に対して、ＴＡ検出時の信号帯域を信号帯域（６Ｍ〜１００ＭＨｚ）のように狭帯域化する。この時、ＰＬＯＳＹＮＣ信号周波数は５０ＭＨｚであるので、高域通過特性のカットオフ周波数は、ＰＬＯＳＹＮＣの周波数の約１／８にしていることになる。これによって、ＴＡによる波形のエンベロープのうねりを短時間に抑え、データエラー長を短くすることができる。
【００３３】
図１に、本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路の一例である再生回路（ＲＳＰＣ）２０１Ａの全体構成を示す。ＲＳＰＣ２０１Ａ以外の本実施の形態の磁気ディスク装置１０Ａの構成は、考えられる従来技術を示した図１０と同一であり、信号処理ＬＳＩ（ＳＰＣ）２１Ａを構成している。従来技術と同様に、パーシャルレスポンス＋最尤復号（ＰＲＭＬ）、もしくは拡張パーシャルレスポンス＋最尤復号（ＥＰＲＭＬ）の信号処理技術を適用している。どちらの信号処理技術であっても、または、更に拡張された信号処理技術であっても、本発明の適用は何の問題もなくできるので、特にこだわらない。
【００３４】
本実施の形態における再生回路（ＲＳＰＣ）２０１Ａが、図１１に例示された構成と異なる点は、ＶＧＡ２１１の前段に配置された高域通過フィルタ（ＨＰＦ）２１０、ＶＧＡ２１１からの出力に基づいてＴＡの発生の有無を検出するＴＡ検出回路（ＴＡＤＥＴ０）２４０、ＡＥＱ２１２からの出力に基づいてＴＡの発生の有無を検出するＴＡ検出回路（ＴＡＤＥＴ１）２４１、ＡＤＣ２１３からの出力に基づいてＴＡの発生の有無を検出するＴＡ検出回路（ＴＡＤＥＴ２）２４２、さらには、ＴＡ検出時に、ＨＰＦ２１０のカットオフ周波数を切り換えるための制御信号としてＴＡＳＷ１、ＴＡＳＷ２を出力し、また、ＤＶＣＯＣ２２２およびＤＶＧＡＣ２３２の制御信号としてＴＡＳＷ３を出力するＨＰＦ制御回路（ＴＡＳＨＲＴ）２４３、複数のＴＡＤＥＴ０〜ＴＡＤＥＴ２におけるＴＡ検出結果をまとめてレジスタ、もしくはピンに出力するための論理和回路（ＯＲ）２４４が追加されている点である。
【００３５】
またＡＶＧＡＣ２３１はＴＡＤＥＴ１から出力されるＡＧＣＤＩＳ信号によって、ＡＶＣＯＣ２２１はＴＡＤＥＴ１から出力されるＰＬＬＨＯＬＤ信号によって、ＤＶＧＡＣ２３２とＤＶＣＯＣ２２２はともにＴＡＳＨＲＴ２４３から出力されるＴＡＳＷ３信号によって、各々制御出力を“０”とするようにマスクしている点も異なっている。
【００３６】
なお、ＴＡＳＷ３信号は、（ＴＡＤＥＴ０＆ＲＧ）＋ＴＡＤＥＴ２、の論理条件が成立した時にＴＡＳＨＲＴ２４３にてアサート（ｏｎ）される。ただし、“＆”は論理積を、“＋”は論理和、を示す。
【００３７】
ＴＡＤＥＴ０２４０と、ＴＡＤＥＴ１２４１には各々、波形をレベルスライスするためのしきい値（ＶＴＨ０、ＶＴＨ１）が、レジスタより入力される。なお、ＰＬＬループ２２３において、ＶＣＯ２１９の制御をＤＶＣＯＣ２２２のみで行い、ＡＶＣＯＣ２２１が存在しない構成の場合は、ＴＡＤＥＴ１２４１はＡＧＣＤＩＳ信号を生成する機能だけがあればよい。
【００３８】
図２に本実施の形態でのデータフォーマットと、ＡＧＣ、ＰＬＬループの制御動作を示す。フォーマット５０でシンクバイトが２回（ＳＢ１（５３）とＳＢ２（５４））あるのは、ＴＡや媒体欠陥により振幅が低下した信号が、シンクバイトのどちらかにぶつかっても、ＳＢＤ２１７でシンクバイトの二重曖昧検出を行うことで、シンクバイトの検出を可能にし、セクタエラーを低減するためである。またＰＬＬ５２でＡＶＣＯＣ１次５５、２次５６とあるのは、ＡＶＣＯＣ２２１の制御を各々、１次系、２次系で行うことである。ＡＧＣ５１とＰＬＬ５２でＤＶＧＡＣとＤＶＣＯＣに２値弁別５７、３値弁別５８とあるのは、ＡＧＣでは振幅の比較を期待値との誤差を求めることで行う際に、正か負かの２値で行う、正側のしきい値より大きいか、負側のしきい値より小さいか、正負のしきい値の間にあるかの３値で行う弁別方法をとることである。ＰＬＬ５２では位相の比較を期待値との誤差を求めることで行う際に、ＡＧＣ５１の場合と同じ弁別方法をとることである。
【００３９】
図３に本実施の形態でのＨＰＦ２１０の構成を示す。ＶＧＡ２１１の入力段に抵抗（Ｒ１）２１０１とスイッチ（ＳＷ１）２１０３、抵抗（Ｒ２）２１０２とスイッチ（ＳＷ２）２１０４を、入力抵抗（Ｒｉｎ）２１１１に対して並列に設けている。このＳＷ１２１０３とＳＷ２２１０４のオン、オフをＴＡＳＨＲＴ２４３から出力されるＴＡＳＷ１とＴＡＳＷ２によって制御する。入力部のカップリングコンデンサ（Ｃｉｎ）２１０５とＲ１２１０１とＲ２２１０２と、Ｒｉｎ２１１１との組合せで高域通過周波数が概ね決まり、ＴＡ検出時には６ＭＨｚのカットオフ周波数になるようにする。具体的はＣｉｎ＝５６ｐＦ、Ｒ１＝３１５Ω、Ｒ２＝４７３Ω、Ｒｉｎ＝７ＫΩとし、概ね６ＭＨｚ、１５ＭＨｚにしている。尚、ここでは、簡単のためシングル入力で示しているが、実際には差動入力となる。表１にＴＡＳＨＲＴ２４３でのＨＰＦ２１０の制御信号と、その生成条件を示す。
【００４０】
【表１】

【００４１】
この実施の形態ではサーボ期間には高域通過周波数のカットオフ周波数を１５ＭＨｚに上げて、サーボ期間のＴＡに対処している。またＴＡＳＨＲＴ２４３では、ＴＡＤＥＴ０、ＴＡＤＥＴ１、ＴＡＤＥＴ２でのＴＡ検出結果をトリガとして、一定時間（最長３．２μｓｅｃ程度）のワンショットパルスを、ＨＰＦ２１０の制御信号として出力する。このように、ＲＳＰＣ２０１Ａの最前段の受動回路でＴＡ成分を除去するので、後段のＶＧＡ２１１やＡＥＱ２１２は、ＴＡに対する入力ダイナミックレンジ増加等を考慮する必要がなくなる。
【００４２】
ＴＡＤＥＴ０２４０が使用するＶＴＨ０は、図８に例示された通常の信号振幅Ａｓｉｇよりも所定の値だけ大きな値が選択され、ＲＳＰＣ２０１Ａの所定のレジスタにセットされる。そして、ＴＡＤＥＴ０２４０は、このレジスタにセットされたＶＴＨ０と、たとえば図８に例示された波形等化前のＶＧＡ２１１の出力波形とを比較し、当該出力波形がＴＡの発生によってＴＡ振幅Ａｔａのように大きく変動し、ＶＴＨ０を超過したことを検出してＴＡ発生と判断し、ＴＡ発生の検出をＴＡＳＨＲＴ２４３や論理和回路２４４に伝達する論理信号であるＴＡＤＥＴＳをアサートする。
【００４３】
図４にＰＬＯＳＹＮＣ信号にＴＡが発生した場合のＡＥＱ２１２の出力（ＡＥＱＯＵＴ６０）と、ピークパルス（ＰＫＰＬＳＰ６１、ＰＫＰＬＳＮ６２）、レベルスライス結果（ＰＤＧＡＴＥ６３）、ＡＶＧＡＣ２３１を振幅が大きくなる方向に制御する（ディスチャージする）制御信号（ＡＧＣＤＩＳ６４）、ＡＶＣＯＣ２２１内部での周波数位相比較を行うための比較パルス（ＰＥＡＫＰＬＳ６５）、ＶＣＯ２１９のクロックを２分周したクロック（２ＶＣＯＣＬＫ６６）、ＡＶＣＯＣ２２１の制御出力を無信号とするためのホールド信号（ＰＬＬＨＯＬＤ６７）、ＴＡＳＨＲＴ２４３のＴＡＤＥＴ１でのＴＡ検出結果（ＴＡＤＥＴＡ６８）のタイミングチャートを示す。
【００４４】
ＰＫＰＬＳＰ６１、ＰＫＰＬＳＮ６２は、ＡＥＱＯＵＴ６０の信号波形の正側、負側のピークで各々出力される。具体的には、ＡＥＱＯＵＴ６０の微分ゼロクロス信号と、しきい値を＋ＶＴＨ１６９、−ＶＴＨ１７０（レジスタで設定）とした各々のレベルスライス信号との論理積（ＡＮＤ）をとることにより生成する。従って、片側のしきい値（図４では−ＶＴＨ１７０）を常に越えなくなるようなＴＡが発生した場合は、逆側のピークパルス（図４ではＰＫＰＬＳＰ６１）だけが出力されることになる。また図示はしていないが、媒体欠陥により信号振幅が低下し、両方のしきい値を越えなくなるような場合、ＰＫＰＬＳＰ６１、ＰＫＰＬＳＮ６２とも出力されなくなる。ＰＤＧＡＴＥ６３はＡＥＱＯＵＴ６０を正側と負側のしきい値で各々レベルスライスし、結果の論理和（ＯＲ）をとることにより生成する。従って、ＴＡ発生時にはＰＤＧＡＴＥ６３は“Ｈ”が長く続くことになる。また図示はしていないが、媒体欠陥により信号振幅が低下し、両方のしきい値を越えなくなるような場合、ＰＤＧＡＴＥ６３は“Ｌ”が長く続くことになる。
【００４５】
ＡＧＣＤＩＳ６４はピークパルスの交番性を利用して、具体的にはＰＫＰＬＳＰ６１の立上りエッジで“Ｈ”レベルを取込み、ＰＫＰＬＳＮ６２の“Ｈ”期間でクリアする、またはＰＫＰＬＳＮ６２の立上りエッジで“Ｈ”レベルを取込み、ＰＫＰＬＳＰ６１の“Ｈ”期間でクリアすることによって、ピークパルスの抜けを検出し、生成する。また図示はしていないが、媒体欠陥により信号振幅が低下し、両方のしきい値を越えなくなるような場合も、同様の信号が出力されるが、これは正常な動作と同じである。
【００４６】
ＰＥＡＫＰＬＳ６５はＰＫＰＬＳＰ６１とＰＫＰＬＳＮ６２の交番性が崩れている間は出力をマスクされ、２ＶＣＯＣＬＫ６６と周波数位相比較を行う。
【００４７】
ＰＬＬＨＯＬＤ６７は、ＰＥＡＫＰＬＳ６５の抜けを２ＶＣＯＣＬＫ６６で検出し、抜けに対応した期間“Ｈ”を出力する。ＴＡＤＥＴＡ６８はＰＥＡＫＰＬＳ６５が４回以上連続で抜け、かつこのときのＰＤＧＡＴＥ６３が“Ｈ”の場合に出力される。媒体欠陥により信号振幅が低下した場合は、ＰＤＧＡＴＥ６３が“Ｌ”となるので出力されないことになる。
【００４８】
以上により、ＰＬＯＳＹＮＣ信号にＴＡや媒体欠陥により信号振幅低下が発生しても、ＡＧＣループは振幅を大きくするように、ＰＬＬは制御出力を出さないように、ＴＡの場合だけＨＰＦ２１０のカットオフ周波数を上げるようにすることができるようになり、ＡＧＣ、ＰＬＬループが外れることによるデータのバーストエラーが回避され、リトライを必要としないデータリードが可能になる。またＲＧがアサートされる前でも、ＡＧＣＤＩＳ６４を出力できるように回路を動作させておくことで、ＲＧがアサートされる以前のＴＡ発生により、ＡＧＣループが利得を絞り振幅を小さくし、復帰するまでに時間が掛かることによってＡＧＣ、ＰＬＬループが引き込みきれず、シンクバイトが検出できないというセクタエラーを回避できる。ただしサーボ期間はＡＧＣループの利得を固定させる必要があるので、ＡＧＣＤＩＳ６４はマスクする。尚、ここでは、簡単のためＡＥＱＯＵＴ６０をシングル出力で示しているが、実際には差動出力となり、ＰＫＰＬＳＰ６１、ＰＫＰＬＳＮ６２、ＰＤＧＡＴＥ６３の生成回路も差動に対応した回路となる。
【００４９】
ＤＶＣＯＣ２２２の動作期間中のＴＡを検出するＴＡＤＥＴ２での、ＴＡ検出方法の原理を以下に示す。ＡＤＣ２１３の出力サンプルの飽和の有無でＴＡ検出を行う。図５に最疎パターン（“０”のランレングスが７の場合）にＴＡが発生した場合の、ＡＤＣ２１３の入力波形と、サイドサンプルである場合のサンプル値を示している。また図６に最疎パターンにＴＡが発生した場合の、ＡＤＣ２１３の入力波形と、ピークサンプルである場合のサンプル値を示している。転送速度が２００Ｍｂｉｔ／ｓｅｃの場合、ＴＡの立上り（≒１００ｎｓｅｃ）は２０サンプルで最高振幅に達する。ＴＡ波形は大きさ（Ａｔａ／Ａｓｉｇ）が３００％の波形８３と１００％の波形８４の２種類を示している。ＡＤＣのダイナミックレンジ８０を±１Ｖ、入力波形のピーク値８１が±０．８Ｖとすると、サイドサンプル値８２は約±０．６Ｖとなる。白丸で示したサンプル値８５は飽和しており、黒丸で示したサンプル値８６は飽和していない。ＴＡの検出が遅れると、ＨＰＦ２１０でカットオフ周波数を切り換えるのが遅れ、ＴＡの振幅が大きくなる。従ってＡＤＣ２１３で飽和する期間が長くなり、ＡＧＣ、ＰＬＬループの制御がかからない時間が延びるため、不安定になる。逆にランダムノイズや入力振幅が大きいために飽和が起きた場合に、ＴＡと誤検出してＨＰＦ２１０でカットオフ周波数を高くすると、信号の低周波成分が削られるために、再生性能が劣化してしまう。そこで８サンプル中に同極性で３サンプル以上飽和し、かつ逆極性での飽和がない場合にＴＡと判断し、ＴＡ検出結果（ＴＡＤＥＴＤ）を出力する。８サンプルの期間を見るのは、最疎パターンだけでなく、ランダムデータにＴＡが発生した場合にも検出可能にするためである。これにより、振幅の大きなＴＡ（例えば３００％）を高精度で早く検出することが可能となる。また振幅の小さなＴＡ（例えば１００％）の検出は遅れるが、元々ＡＤＣ２１３で飽和していないので、この検出方法で問題ない。
【００５０】
図１では、ＤＶＣＯＣ２２２はＴＡ検出時のＴＡＳＨＲＴ２４３の出力であるＴＡＳＷ３により、制御出力を“０”にする実施の形態を示しているが、ＤＶＣＯＣ２２２の内部で入力データ（ＤＥＱ２１４の出力）のパターンより異常信号を検出し、自動的に制御出力を“０”にすることもできる。以下に具体例を示す。入力データをＸ、入力データを硬判定することによって得られる期待値（＋１、０、−１）をＹとすると、位相誤差Ｚは数１で求められる。
【００５１】
【数１】

【００５２】
この時、表２に示すように演算すれば、ＴＡ発生時に硬判定結果から入力データ列のパターンの異常を検出し、“０”を強制的に出力することができる。
【００５３】
【表２】

【００５４】
また媒体欠陥による振幅低下が発生した場合は、元々演算式は“０”を出力することになっているので、問題ない。
【００５５】
以上説明したように、上述の本実施の形態によれば、ＭＲヘッド３を再生ヘッドとする磁気ディスク装置１０Ａの再生回路（ＲＳＰＣ２０１Ａ）において、データ信号領域で大きなＴＡや媒体欠陥による振幅低下が発生しても、ＡＧＣ、ＰＬＬループの制御量が乱れることを抑えられるので、ＡＧＣ、ＰＬＬループが外れることによるデータのバーストエラーが防止できる。
【００５６】
またリードゲートがアサートされる前にＴＡが発生しても、ＶＧＡ２１１で利得を絞ることがないので、ＡＧＣ、ＰＬＬループの引き込みが不十分でシンクバイトが検出できないという、セクタエラーを防ぐことができる。
【００５７】
以上より、ＴＡや磁気ディスク２の媒体欠陥による振幅低下が発生しても、リトライ等の処理を実施することなくリアルタイムに再生可能な、高性能な再生回路（ＲＳＰＣ２０１Ａ）および磁気ディスク装置１０Ａを提供できる。
【００５８】
さらに、論理和回路２４４から出力される複数のＴＡＤＥＴ０〜ＴＡＤＥＴ２のＴＡ検出結果の論理和が、所望のレジスタやピンに出力されるので、このレジスタやピンの論理状態を参照することでＴＡ発生の有無やタイミング等を外部から的確に把握でき、たとえば、エラー訂正能力を高めたり、リード動作のリトライの的確な実行、さらには、媒体の欠陥状況の把握による代替セクタの使用等、によって磁気ディスク装置１０Ａの多様な制御や信頼性の向上が可能になる。
【００５９】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
たとえば、上述の実施の形態では、本発明の再生信号処理技術を、磁気ディスク装置の再生信号の処理系に適用した場合を例示したが、これに限らず、たとえば、所望の通信媒体からの受信信号の処理に最尤復号を用いる情報通信機器における最尤復号系の前段に、本発明の再生信号処理技術を適用することも可能である。
【００６１】
【発明の効果】
本発明の再生信号処理方法および再生信号処理装置によれば、サーマルアスペリティー等によるノイズが重畳された再生信号や、媒体欠陥により振幅が低下した再生信号であっても、比較的小規模な回路でサーマルアスペリティーや振幅低下の影響を除去できる、という効果が得られる。
【００６２】
また、本発明の再生信号処理方法および再生信号処理装置によれば、ノイズの発生の有無やタイミング等を外部に報知することで、多様な制御動作、エラー訂正能力や信頼性の向上等を実現することができる、という効果が得られる。
【００６３】
また、本発明の磁気記憶装置によれば、サーマルアスペリティー等によるノイズが重畳された再生信号や、媒体欠陥により振幅が低下した再生信号であっても、比較的小規模な回路でサーマルアスペリティーや振幅低下等のノイズの影響を除去できる、という効果が得られる。
【００６４】
また、本発明の磁気記憶装置によれば、サーマルアスペリティーや媒体欠陥等に起因するノイズの発生の有無やタイミング等を外部に報知することで、多様な制御動作、エラー訂正能力や信頼性の向上等を実現することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路の一例である再生回路の全体構成のブロック図である。
【図２】本発明の一実施の形態である磁気ディスク装置におけるデータフォーマットと、ＡＧＣ、ＰＬＬループの制御動作の関係の一例を示す概念図である。
【図３】本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路に設けられた高域通過フィルタの構成の一例を示す概念図である。
【図４】本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路の動作の一例を示すタイミングチャートである。
【図５】本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路の動作の一例を示す線図である。
【図６】本発明の一実施の形態である磁気ディスク装置に備えられる再生信号処理回路の動作の一例を示す線図である。
【図７】一般的な磁気ディスク装置における磁気ヘッドと磁気ディスクのインターフェイス部分の一例を示す概念図である。
【図８】サーマルアスペリティーに起因して発生する再生信号のエンベロープの変動の一例を示す線図である。
【図９】媒体欠陥に起因する再生信号の振幅低下の一例を示す線図である。
【図１０】磁気ディスク装置の構成の一例を示す概念図である。
【図１１】考えられる従来の磁気ディスク装置における再生回路の構成の一例を示すブロック図である。
【符号の説明】
１…磁気ヘッド、２…磁気ディスク（磁気記録媒体）、３…ＭＲヘッド（再生ヘッド）、４…微小突起、５…媒体欠陥、１０Ａ…磁気ディスク装置、１１…キャリッジ、１２…Ｒ／ＷＩＣ、１３…スピンドルモータ、１４…フレキシブルパッケージ（ＦＰＣ）、２０…ヘッドディスクアセンブリ（ＨＤＡ）、２１Ａ…信号処理ＬＳＩチップ（ＳＰＣ）、３０…パッケージ基板（ＰＣＢ）、２０１Ａ…再生回路（ＲＳＰＣ）、２００…高域通過フィルタ（ＨＰＦ）、２１１…可変利得増幅器（ＶＧＡ）、２１２…アナログ等化器（ＡＥＱ）、２１３…Ａ／Ｄ変換器（ＡＤＣ）、２１４…ディジタル等化器（ＤＥＱ）、２１９…電圧制御発振器（ＶＣＯ）、２２０…電圧制御発振器制御回路（ＶＣＯＣ）、２２１…アナログＶＣＯＣ（ＡＶＣＯＣ）、２２２…ディジタルＶＣＯＣ（ＤＶＣＯＣ）、２２３…ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）、２３０…可変利得増幅器制御回路（ＶＧＡＣ）、２３１…アナログＶＧＡ制御回路（ＡＶＧＡＣ）、２３２…ディジタルＶＧＡ制御回路（ＤＶＧＡＣ）、２３３…ＡＧＣ（ＡｕｔｏｍａｔｉｃＧａｉｎＣｏｎｔｒｏｌ）ループ、２４０…ＴＡ検出回路（ＴＡＤＥＴ０）、２４１…ＴＡ検出回路（ＴＡＤＥＴ１）、２４２…ＴＡ検出回路（ＴＡＤＥＴ２）、２４３…ＨＰＦ制御回路（ＴＡＳＨＲＴ）、２４４…論理和回路（ＯＲ）。

Claims

所望の媒体から読出された読み出し信号が入力される可変利得増幅器と、前記可変利得増幅器からの出力信号をディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に動作クロックを与える周波数可変発振器と、を含む再生信号処理回路において、
前記可変利得増幅器以降のアナログの再生信号および前記Ａ／Ｄ変換器以降のディジタルの再生信号の少なくとも一方に基づいて前記可変利得増幅器を制御する第１の制御ループと、
前記可変利得増幅器以降のアナログの再生信号に基づいて前記周波数可変発振器を制御する第２の制御ループ、および前記Ａ／Ｄ変換器以降のディジタルの再生信号に基づいて前記周波数可変発振器を制御する第３の制御ループの少なくとも一方と、
前記可変利得増幅器の前段に配置され、前記可変利得増幅器に入力される前記読み出し信号のカットオフ周波数の範囲が可変なアナログ高域通過フィルタ手段と、を設け、
前記可変利得増幅器の出力振幅と所定の閾値とを比較することによってサーマルアスペリティーによるノイズの有無を検出する第１のノイズ検出操作、および前記第２の制御ループの動作期間中に、サーマルアスペリティー又は媒体欠陥起因の信号振幅低下による当該可変利得増幅器以降のアナログの再生信号に含まれるノイズの有無を検出する第２のノイズ検出操作、および前記第３の制御ループの動作期間中に、サーマルアスペリティーによる前記Ａ／Ｄ変換器以降のディジタルの再生信号に含まれるノイズの有無を検出する第３のノイズ検出操作のうちの少なくとも一つを実行し、
前記第１、第２および第３のノイズ検出操作の少なくとも一つにおける前記ノイズの検出結果に基づいて、当該動作期間中に、前記アナログ高域通過フィルタ手段の前記カットオフ周波数の範囲を変化させる操作、および前記第１、第２および第３の制御ループの少なくとも一つを、第１の制御ループでは前記可変利得増幅器の出力振幅を所望の振幅に近づけるように、第２および第３の制御ループでは前記周波数可変発振器の制御量を直前の状態で保持するように制御する操作を行うことを特徴とする再生信号処理方法。
所望の媒体から読出された読み出し信号が入力される可変利得増幅器と、前記可変利得増幅器からの出力信号をディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に動作クロックを与える周波数可変発振器と、を含む再生信号処理回路であって、
前記可変利得増幅器以降のアナログの再生信号および前記Ａ／Ｄ変換器以降のディジタルの再生信号の少なくとも一方に基づいて前記可変利得増幅器を制御する第１の制御回路と、
前記可変利得増幅器以降のアナログの再生信号に基づいて前記周波数可変発振器を制御する第２の制御回路、および前記Ａ／Ｄ変換器以降のディジタルの再生信号に基づいて前記周波数可変発振器を制御する第３の制御回路の少なくとも一方と、
前記可変利得増幅器の前段に配置され、前記可変利得増幅器に入力される前記読み出し信号のカットオフ周波数の範囲が可変なアナログ高域通過フィルタ手段と、
前記可変利得増幅器の出力振幅と所定の閾値とを比較することによってサーマルアスペリティーによるノイズの有無を検出する第１のノイズ検出手段、および第２の制御ループの動作期間中に、サーマルアスペリティー又は媒体欠陥起因の信号振幅低下による当該可変利得増幅器以降のアナログの再生信号に含まれるノイズの有無を検出する第２のノイズ検出手段、および第３の制御ループの動作期間中に、サーマルアスペリティーによる前記Ａ／Ｄ変換器以降のディジタルの再生信号に含まれるノイズの有無を検出する第３のノイズ検出手段のうちの少なくとも一つと、
を備え、前記第１、第２および第３のノイズ検出手段の少なくとも一つの出力に基づいて、当該動作期間中に、前記アナログ高域通過フィルタ手段の前記カットオフ周波数の範囲を変化させる動作、および前記第１、第２および第３の制御回路の少なくとも一つを、第１の制御ループでは前記可変利得増幅器の出力振幅を所望の振幅に近づけるように、第２および第３の制御ループでは前記周波数可変発振器の制御量を直前の状態で保持するように制御する動作を行うことを特徴とする再生信号処理回路。
少なくとも、磁気記録媒体と、前記磁気記録媒体からの情報の読み出しを行う再生ヘッドと、前記再生ヘッドに接続される再生信号処理回路とを含む磁気記憶装置であって、
前記再生信号処理回路は、
前記再生ヘッドから入力される再生信号の振幅を制御する可変利得増幅器と、
前記可変利得増幅器から出力された前記再生信号をディジタル化するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器のサンプルクロックを生成する周波数可変発振器と、
前記可変利得増幅器以降のアナログの再生信号および前記Ａ／Ｄ変換器以降のディジタルの再生信号の少なくとも一方に基づいて、前記可変利得増幅器に入力されるアナログの前記再生信号の振幅を所望の目標値に引き込む動作を行う第１の制御ループと、
前記可変利得増幅器以降のアナログの再生信号に基づいて、前記周波数可変発振器を目的の位置に引き込む第２の制御ループ、および前記Ａ／Ｄ変換器以降のディジタルの再生信号に基づいて、前記周波数可変発振器を目的の位相に引き込む第３の制御ループの少なくとも一方と、
前記可変利得増幅器から出力されるアナログの再生信号の振幅に基づいてサーマルアスペリティーによるノイズの有無を判別する第１のノイズ検出手段、および前記第２の制御ループの動作期間中に、サーマルアスペリティー又は媒体欠陥起因の信号振幅低下による当該可変利得増幅器以降のアナログの再生信号に含まれるノイズの有無を検出する第２のノイズ検出手段、および前記第３の制御ループの動作期間中に、サーマルアスペリティーによる前記Ａ／Ｄ変換器以降のディジタルの再生信号に含まれるノイズの有無を検出する第３のノイズ検出手段のうちの少なくとも一つと、
前記可変利得増幅器の前段に配置され、前記第１、第２および第３のノイズ検出手段の少なくとも一つにおける前記ノイズの検出結果に基づいて、当該動作期間中に、少なくともデータ領域での高域通過特性のカットオフ周波数、前記再生信号の振幅および位相を、それぞれの目標の振幅および位相に引き込むための特定パターンの周波数に対して、第１の制御ループでは前記可変利得増幅器の出力振幅を所望の振幅に近づけるように、第２および第３の制御ループでは前記周波数可変発振器の制御量を直前の状態で保持するように所望の比率で変化させることが可能なアナログ高域通過フィルタ手段と、
を含むことを特徴とする磁気記憶装置。