JPH113504A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH113504A JPH113504A JP9156261A JP15626197A JPH113504A JP H113504 A JPH113504 A JP H113504A JP 9156261 A JP9156261 A JP 9156261A JP 15626197 A JP15626197 A JP 15626197A JP H113504 A JPH113504 A JP H113504A
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- unit
- head
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59683—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks for magnetoresistive heads
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】ＴＡ現象を検出してエラー回避処理を適切に行
ってアクセス性能を高める。 【解決手段】ＭＲヘッド１５の再生波形信号Ｅ２からリ
ードデータ及びヘッド位置決めに使用するサーボデータ
を復調する読取復調部１５８に対し、再生波形信号Ｅ２
に対し所定のスレッショルドを設定して再生波形信号が
スレッショルドを越えた場合にフォルト信号Ｅ８を出力
するＴＡ検出部１１５を設け、フォルト信号Ｅ８が発生
した場合に、エラー回避部１６４でハイパスフィルタ６
２のカットオフ周波数の増加、ＡＧＣホールド回路７２
によるＡＧＣロック、ＰＬＬホールド回路１４４による
ＰＬＬロックを行う。
ってアクセス性能を高める。 【解決手段】ＭＲヘッド１５の再生波形信号Ｅ２からリ
ードデータ及びヘッド位置決めに使用するサーボデータ
を復調する読取復調部１５８に対し、再生波形信号Ｅ２
に対し所定のスレッショルドを設定して再生波形信号が
スレッショルドを越えた場合にフォルト信号Ｅ８を出力
するＴＡ検出部１１５を設け、フォルト信号Ｅ８が発生
した場合に、エラー回避部１６４でハイパスフィルタ６
２のカットオフ周波数の増加、ＡＧＣホールド回路７２
によるＡＧＣロック、ＰＬＬホールド回路１４４による
ＰＬＬロックを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスク媒体に磁
気的に情報を記録再生する記憶装置に関し、特にＭＲヘ
ッドのサーマル・アスペリティによるリードエラーを低
減させるための記憶装置に関する。
気的に情報を記録再生する記憶装置に関し、特にＭＲヘ
ッドのサーマル・アスペリティによるリードエラーを低
減させるための記憶装置に関する。
【０００２】
【従来の技術】近年のマルチメディア・データを扱う情
報化社会において情報量の増大に伴い、コンピュータの
周辺装置である磁気ディスク装置の記憶容量の増加が要
求されている。記憶容量を増加させるには、単位長さ当
りのビット密度ＢＰＩやトラック密度ＴＰＩの向上によ
る媒体記録面の密度の増加が必要である。媒体記録面の
ビット密度ＢＰＩを増加させるには、磁気ヘッドや媒体
の周波数特性を良くし、高い周波数でもヘッドの出力が
低下せず、高周波ノイズが増加しない磁気ヘッドや媒体
の改良が必要になっている。
報化社会において情報量の増大に伴い、コンピュータの
周辺装置である磁気ディスク装置の記憶容量の増加が要
求されている。記憶容量を増加させるには、単位長さ当
りのビット密度ＢＰＩやトラック密度ＴＰＩの向上によ
る媒体記録面の密度の増加が必要である。媒体記録面の
ビット密度ＢＰＩを増加させるには、磁気ヘッドや媒体
の周波数特性を良くし、高い周波数でもヘッドの出力が
低下せず、高周波ノイズが増加しない磁気ヘッドや媒体
の改良が必要になっている。
【０００３】現在、媒体に書き込まれたデータを効率良
く再生するため、磁気ヘッドを再生と記録ヘッドに分
け、再生ヘッドとしてＭＲ（Magneto-Resistive ）ヘッ
ドを使うようになっている。このＭＲヘッドは、記録さ
れた磁場変化を抵抗値変化に変換して、更にヘッドＩＣ
に設けたプリアンプで電圧変化に変換し、記録データを
再生する。
く再生するため、磁気ヘッドを再生と記録ヘッドに分
け、再生ヘッドとしてＭＲ（Magneto-Resistive ）ヘッ
ドを使うようになっている。このＭＲヘッドは、記録さ
れた磁場変化を抵抗値変化に変換して、更にヘッドＩＣ
に設けたプリアンプで電圧変化に変換し、記録データを
再生する。
【０００４】ＭＲヘッドを使う場合、サーマル・アスペ
リティ（Thermal Asperity：以下「ＴＡ」と呼ぶ）現象
が問題になる。このＴＡ現象は、ＭＲ素子が媒体上にあ
る媒体傷やゴミに接触して発生する熱で抵抗値が急激に
変化して、再生波形のベースラインをシフトさせ、デー
タ再生ができなくなる現象のことである。特に、データ
再生を効率良く行うためにヘッド浮上量は、益々低下す
る傾向にあり、ＭＲヘッドの媒体クリアランスの低下に
よってＴＡ現象が多発する傾向である。
リティ（Thermal Asperity：以下「ＴＡ」と呼ぶ）現象
が問題になる。このＴＡ現象は、ＭＲ素子が媒体上にあ
る媒体傷やゴミに接触して発生する熱で抵抗値が急激に
変化して、再生波形のベースラインをシフトさせ、デー
タ再生ができなくなる現象のことである。特に、データ
再生を効率良く行うためにヘッド浮上量は、益々低下す
る傾向にあり、ＭＲヘッドの媒体クリアランスの低下に
よってＴＡ現象が多発する傾向である。
【０００５】従来の磁気ディスク装置では、外来ノイズ
や衝撃等によってデータのリードエラー及びサーボ情報
のリードエラーが発生した場合、再リードすることによ
ってエラーをリカバリさせている。即ち、外来ノイズや
衝撃は一時的な現象であり、通常は、再リードによって
エラーを回避することができる。これに対しＴＡ現象に
よるエラーは、媒体の傷等に起因した固定的なエラーで
あり、再リードによってエラーを回避することはでき
ず、通常は、媒体欠陥と見做して交代処理を行ってい
る。しかし、従来の磁気ディスク装置にあっては、リー
ドエラーが外来ノイズによるものか、ＴＡ現象によるも
のかが区別できなかったため、回復不能なＴＡ現象によ
るエラーにもかかわらず再リードを行っている。
や衝撃等によってデータのリードエラー及びサーボ情報
のリードエラーが発生した場合、再リードすることによ
ってエラーをリカバリさせている。即ち、外来ノイズや
衝撃は一時的な現象であり、通常は、再リードによって
エラーを回避することができる。これに対しＴＡ現象に
よるエラーは、媒体の傷等に起因した固定的なエラーで
あり、再リードによってエラーを回避することはでき
ず、通常は、媒体欠陥と見做して交代処理を行ってい
る。しかし、従来の磁気ディスク装置にあっては、リー
ドエラーが外来ノイズによるものか、ＴＡ現象によるも
のかが区別できなかったため、回復不能なＴＡ現象によ
るエラーにもかかわらず再リードを行っている。
【０００６】再リードは、通常、その回数が例えば１０
０回と決められており、このためＴＡ現象によるリード
エラーについては、１００回の再リードを行って初めて
回復不能なエラーと判って上位装置に異常終了を報告す
る。このためＴＡ現象によりリードエラーを起した時の
処理に時間がかかり、磁気ディスク装置のアクセス性能
を大きく低下させる問題があった。
０回と決められており、このためＴＡ現象によるリード
エラーについては、１００回の再リードを行って初めて
回復不能なエラーと判って上位装置に異常終了を報告す
る。このためＴＡ現象によりリードエラーを起した時の
処理に時間がかかり、磁気ディスク装置のアクセス性能
を大きく低下させる問題があった。
【０００７】本発明は、ＴＡ現象を検出してエラー回避
処理を適切に行ってアクセス性能を高めるようにした磁
気ディスク装置等の記憶装置を提供することを目的とす
る。
処理を適切に行ってアクセス性能を高めるようにした磁
気ディスク装置等の記憶装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。本発明の記憶装置は、図１（Ａ）のように、
読取ヘッドとなるＭＲヘッド１５の再生波形信号からリ
ードデータ及びヘッド位置決めに使用するサーボデータ
を復調する読取復調部１５８に対し、再生波形信号に対
し所定のスレッショルド・レベル（以下、単に「スレッ
ショルド」という）を設定し、再生波形信号がスレッシ
ョルドを越えた場合にフォルト信号Ｅ８を出力するフォ
ルト検出部１１５と、読取復調部１５８に設けられ、フ
ォルト信号Ｅ８が発生した場合に、リードエラーを回避
させるように動作するエラー回避部１６４とを設けたこ
とを特徴とする。
図である。本発明の記憶装置は、図１（Ａ）のように、
読取ヘッドとなるＭＲヘッド１５の再生波形信号からリ
ードデータ及びヘッド位置決めに使用するサーボデータ
を復調する読取復調部１５８に対し、再生波形信号に対
し所定のスレッショルド・レベル（以下、単に「スレッ
ショルド」という）を設定し、再生波形信号がスレッシ
ョルドを越えた場合にフォルト信号Ｅ８を出力するフォ
ルト検出部１１５と、読取復調部１５８に設けられ、フ
ォルト信号Ｅ８が発生した場合に、リードエラーを回避
させるように動作するエラー回避部１６４とを設けたこ
とを特徴とする。
【０００９】ここでフォルト検出部１１５は、読取ヘッ
ドとしてＭＲヘッド１５を使用した場合のＴＡ（サーマ
ル・アスペリティ）に起因した再生波形信号の異常変動
を、図１（Ｂ）のように検出してフォルト信号を出力す
る。またエラー回避部１６４は、読取ヘッドとしてＭＲ
ヘッド１５を使用した場合のＴＡに起因した再生波形信
号の異常変動を早く回復させるように動作する。
ドとしてＭＲヘッド１５を使用した場合のＴＡ（サーマ
ル・アスペリティ）に起因した再生波形信号の異常変動
を、図１（Ｂ）のように検出してフォルト信号を出力す
る。またエラー回避部１６４は、読取ヘッドとしてＭＲ
ヘッド１５を使用した場合のＴＡに起因した再生波形信
号の異常変動を早く回復させるように動作する。
【００１０】エラー回避部１６４は、フォルト信号が得
られた時点から、ＴＡに起因した再生波形信号の異常変
動が続く所定時間Ｔに亘り、再生波形信号の異常変動を
早く回復させるように動作する。この回避動作の時間Ｔ
は、ＴＡに起因した再生波形信号の異常変動時間に対し
数倍以内の時間とする。エラー回避部１６４は、フォル
ト信号が得られた際に、読取復調部１５８に設けている
ハイパスフィルタ６２のカットオッフ周波数を高くし、
ＴＡによる再生波形信号の異常変動を早く回復させる。
ハイパスフィルタ６２のカットオッフ周波数を高くする
と、ＴＡ現象による再生振幅信号のベースラインのパル
ス的に立ち上った際に減衰できる低域成分の周波数帯域
が広くなり、ベースラインの変動量と期間を短縮し、例
えば読取データについては、データ失陥長をＥＣＣで訂
正可能な範囲に抑えることが可能になる。
られた時点から、ＴＡに起因した再生波形信号の異常変
動が続く所定時間Ｔに亘り、再生波形信号の異常変動を
早く回復させるように動作する。この回避動作の時間Ｔ
は、ＴＡに起因した再生波形信号の異常変動時間に対し
数倍以内の時間とする。エラー回避部１６４は、フォル
ト信号が得られた際に、読取復調部１５８に設けている
ハイパスフィルタ６２のカットオッフ周波数を高くし、
ＴＡによる再生波形信号の異常変動を早く回復させる。
ハイパスフィルタ６２のカットオッフ周波数を高くする
と、ＴＡ現象による再生振幅信号のベースラインのパル
ス的に立ち上った際に減衰できる低域成分の周波数帯域
が広くなり、ベースラインの変動量と期間を短縮し、例
えば読取データについては、データ失陥長をＥＣＣで訂
正可能な範囲に抑えることが可能になる。
【００１１】またエラー回避部１６４は、フォルト信号
が得られた際に、読取復調部１５８に設けているＡＧＣ
アンプ６４のゲインをフォルト信号が得られた時点の値
に保持し、ＴＡによる再生波形信号の異常変動でＡＧＣ
ループが乱れるのを抑える。更に、エラー回避部１６４
は、フォルト信号が得られた際に、読取復調部１５８に
設けているリードクロックの生成に使用するＰＬＬ９０
のループゲインをフォルト信号が得られた時点の値に保
持し、ＴＡによる再生波形信号の異常変動でＰＬＬルー
プが乱れるのを抑える。
が得られた際に、読取復調部１５８に設けているＡＧＣ
アンプ６４のゲインをフォルト信号が得られた時点の値
に保持し、ＴＡによる再生波形信号の異常変動でＡＧＣ
ループが乱れるのを抑える。更に、エラー回避部１６４
は、フォルト信号が得られた際に、読取復調部１５８に
設けているリードクロックの生成に使用するＰＬＬ９０
のループゲインをフォルト信号が得られた時点の値に保
持し、ＴＡによる再生波形信号の異常変動でＰＬＬルー
プが乱れるのを抑える。
【００１２】更に本発明にあっては、フォルト検出部１
１５にＴＡフォルト検出のための最適なスレッショルド
を設定するスレッショルド設定部１６８を備える。スレ
ッショルド設定部１６８は、ＭＲヘッド１５をディスク
媒体の所定位置に位置決めして再生した状態で、フォル
ト検出部１１５のスレッショルドを低下させながらフォ
ルト信号の出力の有無を監視し、フォルト信号が出たり
出なかったりするスレッショルドを検出して再生波形信
号の振幅値ＡＭとする。そして、検出した振幅値ＡＭに
所定の係数α、例えばα＝２を乗じた値（α・ＡＭ）を
フォルト検出部１１５にスレッショルドＴＨとして設定
する。
１５にＴＡフォルト検出のための最適なスレッショルド
を設定するスレッショルド設定部１６８を備える。スレ
ッショルド設定部１６８は、ＭＲヘッド１５をディスク
媒体の所定位置に位置決めして再生した状態で、フォル
ト検出部１１５のスレッショルドを低下させながらフォ
ルト信号の出力の有無を監視し、フォルト信号が出たり
出なかったりするスレッショルドを検出して再生波形信
号の振幅値ＡＭとする。そして、検出した振幅値ＡＭに
所定の係数α、例えばα＝２を乗じた値（α・ＡＭ）を
フォルト検出部１１５にスレッショルドＴＨとして設定
する。
【００１３】スレッショルド設定部１６４は、ディスク
媒体のサーボ領域にヘッドを位置決めして再生信号波形
の振幅値を検出する。またディスク媒体のデータ領域に
ヘッドを位置決めして再生信号波形の振幅値を検出して
もよい。またディスク媒体の各シリンダ（シリンダ番号
ＣＣ）毎に順次ヘッド（ヘッド番号ＨＨ）を指定して位
置決めし、フォルト信号が出たり出なかったりする再生
信号の振幅値を検出してメモリ又はディスク媒体に記録
し、リード動作の際に選択ヘッド（ＨＨ）及びシリンダ
位置（ＣＣ）に対応する振幅値を読み出してフォルト検
出部１１５にスレッショルドを設定する。
媒体のサーボ領域にヘッドを位置決めして再生信号波形
の振幅値を検出する。またディスク媒体のデータ領域に
ヘッドを位置決めして再生信号波形の振幅値を検出して
もよい。またディスク媒体の各シリンダ（シリンダ番号
ＣＣ）毎に順次ヘッド（ヘッド番号ＨＨ）を指定して位
置決めし、フォルト信号が出たり出なかったりする再生
信号の振幅値を検出してメモリ又はディスク媒体に記録
し、リード動作の際に選択ヘッド（ＨＨ）及びシリンダ
位置（ＣＣ）に対応する振幅値を読み出してフォルト検
出部１１５にスレッショルドを設定する。
【００１４】スレッショルド設定部１６４は、ディスク
媒体の各シリンダにヘッドを位置決めしてフォルト信号
が出たり出なかったりする再生信号の振幅値を検出する
際に、検出された振幅値が所定の最小値以下であった場
合は、フォルト検出部１１５の前段に設けているアンプ
１１０の増幅率を上げた後に、再度、振幅値の検出をや
り直す。これによって振幅レベルが低すぎる再生波形信
号の振幅検出により、ＴＡ検出のスレッショルドを低く
設定しすぎないようにし、ＴＡ現象によるフォルト信号
の誤検出を防止する。
媒体の各シリンダにヘッドを位置決めしてフォルト信号
が出たり出なかったりする再生信号の振幅値を検出する
際に、検出された振幅値が所定の最小値以下であった場
合は、フォルト検出部１１５の前段に設けているアンプ
１１０の増幅率を上げた後に、再度、振幅値の検出をや
り直す。これによって振幅レベルが低すぎる再生波形信
号の振幅検出により、ＴＡ検出のスレッショルドを低く
設定しすぎないようにし、ＴＡ現象によるフォルト信号
の誤検出を防止する。
【００１５】ヘッドＩＣとして実装されるＲ／Ｗプリア
ンプ回路に接続される読取復調部１５８としては、リー
ドデータを復調するデータ復調回路、サーボデータを復
調するサーボ復調回路を備え、Ｒ／Ｗプリアンプ回路に
は、利得制御可能な増幅器、ＴＡのフォルト検出回路、
及びＭＣＵ等の制御部からのシリアル転送により増幅器
の利得及びフォルト検出回路のスレッショルドを設定す
るレジスタを備える。
ンプ回路に接続される読取復調部１５８としては、リー
ドデータを復調するデータ復調回路、サーボデータを復
調するサーボ復調回路を備え、Ｒ／Ｗプリアンプ回路に
は、利得制御可能な増幅器、ＴＡのフォルト検出回路、
及びＭＣＵ等の制御部からのシリアル転送により増幅器
の利得及びフォルト検出回路のスレッショルドを設定す
るレジスタを備える。
【００１６】また本発明の変形にあっては、ＴＡ現象に
よるフォルト信号とリードエラーの両方が検出されたこ
とを条件にＴＡ現象に起因したエラー回避動作を伴う再
リードを行う。即ち本発明の変形にあっては、まず読取
ヘッドの再生波形信号を増幅する増幅器を備え、アンプ
１１０の出力する再生波形信号からリードデータ及びヘ
ッド位置決めに使用するサーボデータを復調する読取復
調部１５８に対し、読取復調部１５８で復調したリード
データ又はサーボデータのエラーを検出するリードエラ
ー検出部１６０、アンプ１１０の出力する再生波形信号
に対し所定のスレッショルドを設定して再生波形信号が
スレッショルドを越えた場合にフォルト信号を出力する
フォルト検出部１１５、及びフォルト信号が発生した場
合に読取復調部１５８でのエラーを回避させるように動
作するエラー回避部１６４を設ける。
よるフォルト信号とリードエラーの両方が検出されたこ
とを条件にＴＡ現象に起因したエラー回避動作を伴う再
リードを行う。即ち本発明の変形にあっては、まず読取
ヘッドの再生波形信号を増幅する増幅器を備え、アンプ
１１０の出力する再生波形信号からリードデータ及びヘ
ッド位置決めに使用するサーボデータを復調する読取復
調部１５８に対し、読取復調部１５８で復調したリード
データ又はサーボデータのエラーを検出するリードエラ
ー検出部１６０、アンプ１１０の出力する再生波形信号
に対し所定のスレッショルドを設定して再生波形信号が
スレッショルドを越えた場合にフォルト信号を出力する
フォルト検出部１１５、及びフォルト信号が発生した場
合に読取復調部１５８でのエラーを回避させるように動
作するエラー回避部１６４を設ける。
【００１７】更に、１回のリード処理でリードエラー検
出部１６０のエラーとフォルト検出部１１５のフォルト
信号の両方が同時に得られた場合、エラー回避部１６４
の動作を有効化して再リードする再リード処理部１６６
を設ける。このためフォルト検出回路がＴＡ現象によら
ず、誤動作によりフォルト信号を出力し、リードエラー
とならずに正常終了する場合、誤検出されたフォルト信
号によってエラー回避部１６４の不必要なエラー回避動
作を行うことを禁止でき、エラー回避動作によって逆に
リードエラーを誘発してしまうような問題を解消でき
る。
出部１６０のエラーとフォルト検出部１１５のフォルト
信号の両方が同時に得られた場合、エラー回避部１６４
の動作を有効化して再リードする再リード処理部１６６
を設ける。このためフォルト検出回路がＴＡ現象によら
ず、誤動作によりフォルト信号を出力し、リードエラー
とならずに正常終了する場合、誤検出されたフォルト信
号によってエラー回避部１６４の不必要なエラー回避動
作を行うことを禁止でき、エラー回避動作によって逆に
リードエラーを誘発してしまうような問題を解消でき
る。
【００１８】一方、本発明の別の形態にあっては、フォ
ルト検出部１１５のスレッショルドが設定変更できる点
を利用し、媒体品質の評価データを測定する機能を実現
する。即ち、本発明の別の形態にあっては、読取ヘッド
の再生波形信号からリードデータ及びヘッド位置決めに
使用するサーボデータを復調する読取復調部１５８、再
生波形信号に対し所定のスレッショルドを設定して再生
波形信号がスレッショルドを越えた場合にフォルト信号
を出力するフォルト検出部１１５、フォルト検出部１１
５のスレッショルドを所定の媒体品質レベルに設定する
スレッショルド設定部１６２、更に、ディクス媒体の全
面にヘッドを位置決めしながら、フォルト信号からＴＡ
の数、発生位置、レベル等を検出して試験器に報告する
媒体品質評価部１７０とを備えたことを特徴とする。
ルト検出部１１５のスレッショルドが設定変更できる点
を利用し、媒体品質の評価データを測定する機能を実現
する。即ち、本発明の別の形態にあっては、読取ヘッド
の再生波形信号からリードデータ及びヘッド位置決めに
使用するサーボデータを復調する読取復調部１５８、再
生波形信号に対し所定のスレッショルドを設定して再生
波形信号がスレッショルドを越えた場合にフォルト信号
を出力するフォルト検出部１１５、フォルト検出部１１
５のスレッショルドを所定の媒体品質レベルに設定する
スレッショルド設定部１６２、更に、ディクス媒体の全
面にヘッドを位置決めしながら、フォルト信号からＴＡ
の数、発生位置、レベル等を検出して試験器に報告する
媒体品質評価部１７０とを備えたことを特徴とする。
【００１９】
【発明の実施の形態】図２は本発明の記憶装置の実施形
態であり、ハードディスクドライブ（ＨＤＤ）として知
られた磁気ディスク装置を例にとっている。この磁気デ
ィスク装置は、ディスクエンクロージャ１０とコントロ
ール回路ボード１１で構成される。ディスクエンクロー
ジャ１０にはＲ／Ｗプリアンプ回路１２、ヘッドアッセ
ンブリィ１４、ボイスコイルモータ（以下「ＶＣＭ」と
いう）１６及びスピンドルモータ１８が設けられる。
態であり、ハードディスクドライブ（ＨＤＤ）として知
られた磁気ディスク装置を例にとっている。この磁気デ
ィスク装置は、ディスクエンクロージャ１０とコントロ
ール回路ボード１１で構成される。ディスクエンクロー
ジャ１０にはＲ／Ｗプリアンプ回路１２、ヘッドアッセ
ンブリィ１４、ボイスコイルモータ（以下「ＶＣＭ」と
いう）１６及びスピンドルモータ１８が設けられる。
【００２０】Ｒ／Ｗプリアンプ回路１２は、ヘッドＩＣ
回路として例えば装置筐体とヘッドアクチュエータを連
結するＦＰＣ３８上に実装されている。Ｒ／Ｗプリアン
プ回路１２はヘッド選択、ライト電流設定、ＭＲヘッド
のセンス電流設定が外部からできる多機能化が施されて
おり、コントロール回路ボード１１からのシリアル転送
ライン２５によって、リード，ライト選択、ヘッド選択
を含む各種の機能をレジスタ設定により制御できるよう
にしている。
回路として例えば装置筐体とヘッドアクチュエータを連
結するＦＰＣ３８上に実装されている。Ｒ／Ｗプリアン
プ回路１２はヘッド選択、ライト電流設定、ＭＲヘッド
のセンス電流設定が外部からできる多機能化が施されて
おり、コントロール回路ボード１１からのシリアル転送
ライン２５によって、リード，ライト選択、ヘッド選択
を含む各種の機能をレジスタ設定により制御できるよう
にしている。
【００２１】ヘッドアッセンブリィ１４にはインダクテ
ィブヘッドを用いたライトヘッドとＭＲヘッドを用いた
リードヘッドを一体化した複合ヘッドが、ディスク媒体
の記録面に対応した数だけ設けられている。例えばディ
スク媒体の数を３枚とすると、媒体記録面は６面となる
ことから、リードヘッドとライトヘッドを一組とした複
合ヘッドは６つ設けられることになる。もちろん、ヘッ
ドアッセンブリィ１４はＶＣＭ１６により駆動されるヘ
ッドアクチュエータの先端に支持され、ディスク媒体の
トラックを横切る方向に移動される。
ィブヘッドを用いたライトヘッドとＭＲヘッドを用いた
リードヘッドを一体化した複合ヘッドが、ディスク媒体
の記録面に対応した数だけ設けられている。例えばディ
スク媒体の数を３枚とすると、媒体記録面は６面となる
ことから、リードヘッドとライトヘッドを一組とした複
合ヘッドは６つ設けられることになる。もちろん、ヘッ
ドアッセンブリィ１４はＶＣＭ１６により駆動されるヘ
ッドアクチュエータの先端に支持され、ディスク媒体の
トラックを横切る方向に移動される。
【００２２】コントロール回路ボード１１にはＭＣＵ
（マイクロ・コントロール・ユニット）２０、発振器２
２、ハードディスクコントローラ（ＨＤＣ）２４、リー
ドチャネル回路（ＲＤＣ）２６、サーボコントローラ２
８、ＤＲＡＭを用いたデータバッファ３２、上位装置と
のインタフェースコネクタ３４及びパワーモニタ３６が
設けられている。
（マイクロ・コントロール・ユニット）２０、発振器２
２、ハードディスクコントローラ（ＨＤＣ）２４、リー
ドチャネル回路（ＲＤＣ）２６、サーボコントローラ２
８、ＤＲＡＭを用いたデータバッファ３２、上位装置と
のインタフェースコネクタ３４及びパワーモニタ３６が
設けられている。
【００２３】ＭＣＵ２０は例えば上位装置からのライト
アクセスを受けると、インタフェースコネクタ３４を介
して受信したライトデータをデータバッファ３２に格納
した後、ハードディスクコントローラ２４によりリード
チャネル回路２６にライトゲート信号を出力して書込動
作状態とし、データバッファ３２から読み出したライト
データについて所定のフォーマットを行った後に、リー
ドチャネル回路２６に供給する。
アクセスを受けると、インタフェースコネクタ３４を介
して受信したライトデータをデータバッファ３２に格納
した後、ハードディスクコントローラ２４によりリード
チャネル回路２６にライトゲート信号を出力して書込動
作状態とし、データバッファ３２から読み出したライト
データについて所定のフォーマットを行った後に、リー
ドチャネル回路２６に供給する。
【００２４】リードチャネル回路２６はハードディスク
コントローラ２４からのＮＲＺライトデータを８／９変
換、プリコード、書込補償（ライト・コンペ）を行った
後にディスクエンクロージャ１０のＲ／Ｗプリアンプ回
路１２に供給し、ライトドライバにより書込電流に変換
し、そのとき選択しているヘッドアッセンブリィ１４の
中のライトヘッドによりディスク媒体に対し書込みを行
う。
コントローラ２４からのＮＲＺライトデータを８／９変
換、プリコード、書込補償（ライト・コンペ）を行った
後にディスクエンクロージャ１０のＲ／Ｗプリアンプ回
路１２に供給し、ライトドライバにより書込電流に変換
し、そのとき選択しているヘッドアッセンブリィ１４の
中のライトヘッドによりディスク媒体に対し書込みを行
う。
【００２５】一方、ＭＣＵ２０が上位装置からのリード
アクセスを受けた際には、ハードディスクコントローラ
２４を起動して、リードチャネル回路２６に対しリード
ゲート信号を出力してリード動作を行わせる。この状態
でディスクエンクロージャ１０のヘッドアッセンブリィ
１４の中の選択されたＭＲヘッドからの読取信号がＲ／
Ｗプリアンプ回路１２で増幅された後、リードチャネル
回路２６に与えられる。
アクセスを受けた際には、ハードディスクコントローラ
２４を起動して、リードチャネル回路２６に対しリード
ゲート信号を出力してリード動作を行わせる。この状態
でディスクエンクロージャ１０のヘッドアッセンブリィ
１４の中の選択されたＭＲヘッドからの読取信号がＲ／
Ｗプリアンプ回路１２で増幅された後、リードチャネル
回路２６に与えられる。
【００２６】リードチャネル回路２６は、入力したリー
ド信号についてパーシャルレスポンス・クラス４の最尤
検出のための等化を行った後にビタビ検出を行い、最終
的に８／９逆変換を行ってＮＲＺデータに変換した後、
ハードディスクコントローラ２４に出力する。ハードデ
ィスクコントローラ２４は、リードチャネル回路２６か
らのリードデータについてＥＣＣ処理を行った後、デー
タバッファ３２を経由して上位装置にリードデータを転
送する。
ド信号についてパーシャルレスポンス・クラス４の最尤
検出のための等化を行った後にビタビ検出を行い、最終
的に８／９逆変換を行ってＮＲＺデータに変換した後、
ハードディスクコントローラ２４に出力する。ハードデ
ィスクコントローラ２４は、リードチャネル回路２６か
らのリードデータについてＥＣＣ処理を行った後、デー
タバッファ３２を経由して上位装置にリードデータを転
送する。
【００２７】ＭＣＵ２０によるライトアクセス及びリー
ドアクセスのいずれにあっても、サーボコントローラ２
８はそのときのアクセスアドレスで決まるシリンダアド
レスにヘッドアッセンブリィ１４をシークしてオントラ
ックするように、ＶＣＭ１６の駆動によるヘッド位置決
め制御を行う。パワーモニタ３６は、磁気ディスク装置
に供給される電源電圧を監視し、電源電圧が所定の電圧
より低下するとＭＣＵ２０等に対してリセット信号を出
力する。
ドアクセスのいずれにあっても、サーボコントローラ２
８はそのときのアクセスアドレスで決まるシリンダアド
レスにヘッドアッセンブリィ１４をシークしてオントラ
ックするように、ＶＣＭ１６の駆動によるヘッド位置決
め制御を行う。パワーモニタ３６は、磁気ディスク装置
に供給される電源電圧を監視し、電源電圧が所定の電圧
より低下するとＭＣＵ２０等に対してリセット信号を出
力する。
【００２８】図３は図２のコントロール回路ボード１２
に設けているリードチャネル回路２６のブロック図であ
る。リードチャネル回路２６において、まずライト変調
部は、パラレルインタフェース４２に続いて設けられた
８／９エンコーダ５０、プリコーダ５２、書込補償回路
５４、ライトＦＦ５６で構成される。リードチャネル回
路２６の動作状態は、リードチャネル制御ロジック９２
に対するポート９４，９６，９８，１００の信号設定に
より行われる。
に設けているリードチャネル回路２６のブロック図であ
る。リードチャネル回路２６において、まずライト変調
部は、パラレルインタフェース４２に続いて設けられた
８／９エンコーダ５０、プリコーダ５２、書込補償回路
５４、ライトＦＦ５６で構成される。リードチャネル回
路２６の動作状態は、リードチャネル制御ロジック９２
に対するポート９４，９６，９８，１００の信号設定に
より行われる。
【００２９】ポート９４にはリードチャネル回路２６の
動作に必要な各種のパラメータがシリアル転送によりレ
ジスタ設定される。ポート９６にはハードディスクコン
トローラ２４からのリードゲート信号Ｅ１０が与えられ
る。ポート９８にはハードディスクコントローラ２４か
らのライトゲート信号Ｅ１１が与えられる。更にポート
１００にはハードディスクコントローラ２４からサーボ
ゲート信号Ｅ１２が与えられる。
動作に必要な各種のパラメータがシリアル転送によりレ
ジスタ設定される。ポート９６にはハードディスクコン
トローラ２４からのリードゲート信号Ｅ１０が与えられ
る。ポート９８にはハードディスクコントローラ２４か
らのライトゲート信号Ｅ１１が与えられる。更にポート
１００にはハードディスクコントローラ２４からサーボ
ゲート信号Ｅ１２が与えられる。
【００３０】書込動作の際にはリードチャネル制御ロジ
ック９２のポート９８に対するライトゲート信号Ｅ１１
がイネーブルとなり、パラレルインタフェース４２に続
いて設けている８／９エンコーダ５０からライトＦＦ５
６までのライト変調回路部が動作状態となる。即ち、パ
ラレルインタフェース４２のポート４４にはＮＲＺデー
タが与えられ、同時にポート４８にはライトクロックが
与えられる。
ック９２のポート９８に対するライトゲート信号Ｅ１１
がイネーブルとなり、パラレルインタフェース４２に続
いて設けている８／９エンコーダ５０からライトＦＦ５
６までのライト変調回路部が動作状態となる。即ち、パ
ラレルインタフェース４２のポート４４にはＮＲＺデー
タが与えられ、同時にポート４８にはライトクロックが
与えられる。
【００３１】パラレルインタフェース４２からのＮＲＺ
ライトデータは、８／９エンコーダ５０で８／９符号に
変換され、プリコーダ５２でパーシャルレスポンス・ク
ラス４の最尤検出のため１／（１＋Ｄ）のプリコードを
行った後、書込補償回路５４で書込補償を行い、ライト
ＦＦ５６で分周した後にＲ／Ｗプリアンプ回路１２側の
ライトドライバで書込電流に変換して、ライトヘッドに
よりディスク媒体に磁気的に記録する。
ライトデータは、８／９エンコーダ５０で８／９符号に
変換され、プリコーダ５２でパーシャルレスポンス・ク
ラス４の最尤検出のため１／（１＋Ｄ）のプリコードを
行った後、書込補償回路５４で書込補償を行い、ライト
ＦＦ５６で分周した後にＲ／Ｗプリアンプ回路１２側の
ライトドライバで書込電流に変換して、ライトヘッドに
よりディスク媒体に磁気的に記録する。
【００３２】リードチャネル回路２６のリード復調部
は、サーボ復調部とデータ復調部に分かれる。まずＲ／
Ｗプリアンプ回路１２からのリード信号Ｅ２はポート６
０に入力され、ポート６０に続いてはハイパスフィルタ
６２とＡＧＣアンプ６４を設け、続いてプログラマブル
フィルタ６５を設けている。このリード信号Ｅ２の入力
段については、サーボ系もデータ復調が同じである。
は、サーボ復調部とデータ復調部に分かれる。まずＲ／
Ｗプリアンプ回路１２からのリード信号Ｅ２はポート６
０に入力され、ポート６０に続いてはハイパスフィルタ
６２とＡＧＣアンプ６４を設け、続いてプログラマブル
フィルタ６５を設けている。このリード信号Ｅ２の入力
段については、サーボ系もデータ復調が同じである。
【００３３】プログラマブルフィルタ６５はＡＧＣアン
プ６４からのリード信号について、ローパスフィルタと
しての機能と微分回路としての機能を実現する。ローパ
スフィルタを通った信号はリード信号Ｅ４としてサーボ
パルス検出器６６に与えられると同時に、データ復調部
側の全波整流回路６８と適応型等化器８０に与えられて
いる。プログラマブルフィルタ６５で実現される微分回
路による微分信号Ｅ３は、サーボパルス検出器６６に与
えられている。サーボパルス検出器６６は、微分信号Ｅ
３のゼロクロスのタイミングでローパスフィルタ出力と
なるリード信号Ｅ４のピーク検出を行い、サーボ情報に
含まれているシリンダ情報を検出してポート７０より出
力する。
プ６４からのリード信号について、ローパスフィルタと
しての機能と微分回路としての機能を実現する。ローパ
スフィルタを通った信号はリード信号Ｅ４としてサーボ
パルス検出器６６に与えられると同時に、データ復調部
側の全波整流回路６８と適応型等化器８０に与えられて
いる。プログラマブルフィルタ６５で実現される微分回
路による微分信号Ｅ３は、サーボパルス検出器６６に与
えられている。サーボパルス検出器６６は、微分信号Ｅ
３のゼロクロスのタイミングでローパスフィルタ出力と
なるリード信号Ｅ４のピーク検出を行い、サーボ情報に
含まれているシリンダ情報を検出してポート７０より出
力する。
【００３４】プログラマブルフィルタ６５のローパスフ
ィルタから出力されたリード信号Ｅ４は、全波整流回路
６８で整流されて振幅成分が取り出され、サーボ復調回
路７４に入力している。この実施形態にあっては、ディ
スク媒体のサーボ領域に例えば２相サーボパターンを記
録しており、その結果、サーボ復調回路７７による復調
信号として２相サーボ信号においてよく知られた位置信
号Ａ，Ｂ，Ｃ，Ｄの４つを出力する。尚、ポート７６に
対してはサーボ復調のタイミングを制御するストローブ
／リセット信号が与えられる。
ィルタから出力されたリード信号Ｅ４は、全波整流回路
６８で整流されて振幅成分が取り出され、サーボ復調回
路７４に入力している。この実施形態にあっては、ディ
スク媒体のサーボ領域に例えば２相サーボパターンを記
録しており、その結果、サーボ復調回路７７による復調
信号として２相サーボ信号においてよく知られた位置信
号Ａ，Ｂ，Ｃ，Ｄの４つを出力する。尚、ポート７６に
対してはサーボ復調のタイミングを制御するストローブ
／リセット信号が与えられる。
【００３５】一方、データ復調部は、プログラマブルフ
ィルタ６５のローパスフィルタ出力信号Ｅ４を入力する
適応型等化器８０、ビタビ検出器８２及び８／９デコー
ダ８４で構成される。即ち、Ｒ／Ｗプリアンプ回路１２
からのリード信号Ｅ２は、ＡＧＣアンプ６４での自動利
得制御による増幅を行った後、プログラマブルフィルタ
６５のローパスフィルタを通って適応型等化器８０に入
力し、パーシャルレスポンス・クラス４（ＰＲ４）に適
合した波形等化が行われる。
ィルタ６５のローパスフィルタ出力信号Ｅ４を入力する
適応型等化器８０、ビタビ検出器８２及び８／９デコー
ダ８４で構成される。即ち、Ｒ／Ｗプリアンプ回路１２
からのリード信号Ｅ２は、ＡＧＣアンプ６４での自動利
得制御による増幅を行った後、プログラマブルフィルタ
６５のローパスフィルタを通って適応型等化器８０に入
力し、パーシャルレスポンス・クラス４（ＰＲ４）に適
合した波形等化が行われる。
【００３６】続いて、ビタビ検出器８２でビタビアルゴ
リズムに従った最尤検出によりリードデータを復調す
る。次に８／９デコーダ８４で最尤検出したリードデー
タを８／９逆変換して元のＮＲＺデータに変換した後、
パラレルインタフェース４２に出力する。一方、リード
動作の際には、適応型等化器８０からのリード信号がデ
ータ分離回路として機能するＰＬＬ９０に入力されてお
り、ディスク媒体のリード信号に同期したリードクロッ
クを生成し、適応型等化器８０及び８／９デコーダ８４
に同期クロックとして与えると同時に、分周後にパラレ
ルインタフェース４２のポート４６からリードクロック
を出力している。尚、リード信号が得られなくなるサー
ボ復調期間については、ポート８８からの基準クロック
信号を入力したタイムベース発生回路８６からの基準ク
ロックに基づいて、リードクロックを生成している。
リズムに従った最尤検出によりリードデータを復調す
る。次に８／９デコーダ８４で最尤検出したリードデー
タを８／９逆変換して元のＮＲＺデータに変換した後、
パラレルインタフェース４２に出力する。一方、リード
動作の際には、適応型等化器８０からのリード信号がデ
ータ分離回路として機能するＰＬＬ９０に入力されてお
り、ディスク媒体のリード信号に同期したリードクロッ
クを生成し、適応型等化器８０及び８／９デコーダ８４
に同期クロックとして与えると同時に、分周後にパラレ
ルインタフェース４２のポート４６からリードクロック
を出力している。尚、リード信号が得られなくなるサー
ボ復調期間については、ポート８８からの基準クロック
信号を入力したタイムベース発生回路８６からの基準ク
ロックに基づいて、リードクロックを生成している。
【００３７】リード信号Ｅ２を増幅するＡＧＣアンプ６
４のＡＧＣループは、全波整流回路６８、ＡＧＣチャー
ジポンプ回路７０で構成され、ＡＧＣチャージポンプ回
路７０からＡＧＣアンプ６４のＡＧＣ制御信号のライン
にＡＧＣホールド回路７２を設けている。ＡＧＣホール
ド回路７２は、ポート７４を備えたＡＧＣ制御ロジック
７５からのホールド信号Ｅ７により、そのときのＡＧＣ
チャージポンプ回路７０からのＡＧＣ制御電圧をホール
ドし、ＡＧＣアンプ６０のリード信号Ｅ２の変動に対す
る追従動作を一時的に停止できるようにしている。
４のＡＧＣループは、全波整流回路６８、ＡＧＣチャー
ジポンプ回路７０で構成され、ＡＧＣチャージポンプ回
路７０からＡＧＣアンプ６４のＡＧＣ制御信号のライン
にＡＧＣホールド回路７２を設けている。ＡＧＣホール
ド回路７２は、ポート７４を備えたＡＧＣ制御ロジック
７５からのホールド信号Ｅ７により、そのときのＡＧＣ
チャージポンプ回路７０からのＡＧＣ制御電圧をホール
ドし、ＡＧＣアンプ６０のリード信号Ｅ２の変動に対す
る追従動作を一時的に停止できるようにしている。
【００３８】このようなリードチャネル回路２６につ
き、本発明にあっては、Ｒ／Ｗプリアンプ回路１２に設
けているＭＲヘッドのＴＡ現象によるリード信号の異常
変動を検出するＴＡフォルト検出回路１１５からのフォ
ルト信号Ｅ８をリードチャネル制御ロジック９２にポー
ト１０２から入力している。このＴＡ現象に基づいたフ
ォルト信号Ｅ８をリードチャネル制御ロジック９２で受
けると、リードチャネル回路２６に設けているハイパス
フィルタ６２のカットオフ周波数を高くする切替制御、
ＡＧＣアンプ６４に対するＡＧＣループをロックする制
御、更にはＰＬＬ回路９０のＰＬＬをロックする制御を
行うことで、ＭＲヘッドのＴＡ現象により変動したリー
ド信号Ｅ２によるエラー回避を行うようにしている。
き、本発明にあっては、Ｒ／Ｗプリアンプ回路１２に設
けているＭＲヘッドのＴＡ現象によるリード信号の異常
変動を検出するＴＡフォルト検出回路１１５からのフォ
ルト信号Ｅ８をリードチャネル制御ロジック９２にポー
ト１０２から入力している。このＴＡ現象に基づいたフ
ォルト信号Ｅ８をリードチャネル制御ロジック９２で受
けると、リードチャネル回路２６に設けているハイパス
フィルタ６２のカットオフ周波数を高くする切替制御、
ＡＧＣアンプ６４に対するＡＧＣループをロックする制
御、更にはＰＬＬ回路９０のＰＬＬをロックする制御を
行うことで、ＭＲヘッドのＴＡ現象により変動したリー
ド信号Ｅ２によるエラー回避を行うようにしている。
【００３９】フォルト信号Ｅ８が得られたときのリード
チャネル制御ロジック９２によるエラー回避のための制
御信号としては、ハイパスフィルタ６２に対しフィルタ
切替信号Ｅ１３が出力され、ＡＧＣホールド回路７２に
ＡＧＣホールド信号Ｅ１４から出力され、更にＰＬＬ回
路９０に対しＰＬＬホールド信号Ｅ１５が出力される。
チャネル制御ロジック９２によるエラー回避のための制
御信号としては、ハイパスフィルタ６２に対しフィルタ
切替信号Ｅ１３が出力され、ＡＧＣホールド回路７２に
ＡＧＣホールド信号Ｅ１４から出力され、更にＰＬＬ回
路９０に対しＰＬＬホールド信号Ｅ１５が出力される。
【００４０】これらエラー回避のための各信号Ｅ１３，
Ｅ１４，Ｅ１５は、ポート１０２に対するフォルト信号
Ｅ８が立ち下がった時点から予め定めた一定時間Ｔに亘
り出力する。このエラー回避のための信号Ｅ１３〜Ｅ１
５の出力時間は、例えばＴＡ現象によるリード信号Ｅ２
の異常変動時間が１μsec であったとすると、Ｔ＝２〜
５μsec 程度に設定する。即ち、ＴＡ現象によるリード
信号Ｅ２の変動期間の数倍以内の時間Ｔ１に亘りエラー
回避のための信号Ｅ１３〜Ｅ１５を出力して、ＴＡ現象
により変動したリード信号Ｅ２による悪影響を抑え込
む。
Ｅ１４，Ｅ１５は、ポート１０２に対するフォルト信号
Ｅ８が立ち下がった時点から予め定めた一定時間Ｔに亘
り出力する。このエラー回避のための信号Ｅ１３〜Ｅ１
５の出力時間は、例えばＴＡ現象によるリード信号Ｅ２
の異常変動時間が１μsec であったとすると、Ｔ＝２〜
５μsec 程度に設定する。即ち、ＴＡ現象によるリード
信号Ｅ２の変動期間の数倍以内の時間Ｔ１に亘りエラー
回避のための信号Ｅ１３〜Ｅ１５を出力して、ＴＡ現象
により変動したリード信号Ｅ２による悪影響を抑え込
む。
【００４１】図４は図３のＲ／Ｗプリアンプ回路１２の
回路ブロック図である。Ｒ／Ｗプリアンプ回路１２には
図２のＭＣＵ２０からのシリアル転送ライン２５を接続
した制御用レジスタ回路１０４が設けられている。この
シリアル転送ライン２５は、ＳＣＬＫ転送ライン２５−
１、ＳＤＥＮ転送ライン２５−２、更にＳＤＡＴＡ転送
ライン２５−３の３本で構成される。
回路ブロック図である。Ｒ／Ｗプリアンプ回路１２には
図２のＭＣＵ２０からのシリアル転送ライン２５を接続
した制御用レジスタ回路１０４が設けられている。この
シリアル転送ライン２５は、ＳＣＬＫ転送ライン２５−
１、ＳＤＥＮ転送ライン２５−２、更にＳＤＡＴＡ転送
ライン２５−３の３本で構成される。
【００４２】ＳＣＬＫ転送ライン２５−１はシリアル転
送クロックを供給する。ＳＤＥＮ転送ライン２５−２は
シリアルデータイネーブル信号を供給し、このシリアル
データイネーブル信号はハイイネーブルの信号であり、
ディセーブル時にデータが制御レジスタ回路１０４にセ
ットされる。ＳＤＡＴＡ転送ライン２５−３はシリアル
データを転送するもので、シリアル転送クロックの立ち
上がりで確定されたデータが制御レジスタ回路１０４に
設定される。
送クロックを供給する。ＳＤＥＮ転送ライン２５−２は
シリアルデータイネーブル信号を供給し、このシリアル
データイネーブル信号はハイイネーブルの信号であり、
ディセーブル時にデータが制御レジスタ回路１０４にセ
ットされる。ＳＤＡＴＡ転送ライン２５−３はシリアル
データを転送するもので、シリアル転送クロックの立ち
上がりで確定されたデータが制御レジスタ回路１０４に
設定される。
【００４３】またリード動作とライト動作を切替える信
号ライン２５−４が制御レジスタ回路１０４に入力さ
れ、この信号ライン２５−４のリード・ライト切替え信
号がＨレベルであればリード動作を行い、Ｌレベルであ
ればライト動作を行う。この制御レジスタ回路１０４に
よるシリアル転送ライン２５のレジスタ設定で制御され
る回路部として、Ｒ／Ｗプリアンプ回路１２にはヘッド
選択回路１０５、ライトドライバ１０６、アンプ１１
０、ブースタ１１２、ＭＲヘッドバイアス制御回路１１
４及びＴＡフォルト検出回路１１５を設けている。ライ
トドライバ１０６は図３のリードチャネル回路２６から
のライト信号Ｅ１を書込電流に変換する。ライトドライ
バ１０５の書込電流も、制御レジスタ回路１０４に対す
るレジスタ設定で制御できる。
号ライン２５−４が制御レジスタ回路１０４に入力さ
れ、この信号ライン２５−４のリード・ライト切替え信
号がＨレベルであればリード動作を行い、Ｌレベルであ
ればライト動作を行う。この制御レジスタ回路１０４に
よるシリアル転送ライン２５のレジスタ設定で制御され
る回路部として、Ｒ／Ｗプリアンプ回路１２にはヘッド
選択回路１０５、ライトドライバ１０６、アンプ１１
０、ブースタ１１２、ＭＲヘッドバイアス制御回路１１
４及びＴＡフォルト検出回路１１５を設けている。ライ
トドライバ１０６は図３のリードチャネル回路２６から
のライト信号Ｅ１を書込電流に変換する。ライトドライ
バ１０５の書込電流も、制御レジスタ回路１０４に対す
るレジスタ設定で制御できる。
【００４４】ヘッド選択回路１０５は例えばヘッドアッ
センブリィ１４に示すように複合ヘッド１４−１〜１４
−６を接続しており、各複合ヘッド１４−１〜１４−６
はライトヘッドとして機能するインダクティブヘッド１
３とリードヘッドとして機能するＭＲヘッド１５を一体
に備えている。このヘッドアッセンブリィ１４に設けて
いるヘッド選択は、制御レジスタ回路１０４に対するヘ
ッド番号のレジスタ設定及びリード・ライト切替え信号
の設定を受けて選択することができる。
センブリィ１４に示すように複合ヘッド１４−１〜１４
−６を接続しており、各複合ヘッド１４−１〜１４−６
はライトヘッドとして機能するインダクティブヘッド１
３とリードヘッドとして機能するＭＲヘッド１５を一体
に備えている。このヘッドアッセンブリィ１４に設けて
いるヘッド選択は、制御レジスタ回路１０４に対するヘ
ッド番号のレジスタ設定及びリード・ライト切替え信号
の設定を受けて選択することができる。
【００４５】ヘッド選択回路１０５で選択された適宜の
ＭＲヘッド１５からのリード信号は、プリアンプ１０８
で増幅された後、アンプ１１０で増幅される。アンプ１
１０の利得は、制御レジスタ回路１０４に対するシリア
ル転送ライン２５を使用したレジスタ設定により制御す
ることができる。アンプ１１０に続いて設けたブースタ
１１２は、制御レジスタ回路１０４に対するレジスタ設
定によって例えば高域強調のブースタ周波数を７２ＭＨ
ｚと１１４ＭＨｚで切り替えることができる。更にＭＲ
ヘッドバイアス制御回路１１４は、リード動作時にヘッ
ド選択回路１０５で選択したＭＲヘッド１５に流すセン
ス電流を制御レジスタ回路１０４によるレジスタ設定に
より制御することができる。
ＭＲヘッド１５からのリード信号は、プリアンプ１０８
で増幅された後、アンプ１１０で増幅される。アンプ１
１０の利得は、制御レジスタ回路１０４に対するシリア
ル転送ライン２５を使用したレジスタ設定により制御す
ることができる。アンプ１１０に続いて設けたブースタ
１１２は、制御レジスタ回路１０４に対するレジスタ設
定によって例えば高域強調のブースタ周波数を７２ＭＨ
ｚと１１４ＭＨｚで切り替えることができる。更にＭＲ
ヘッドバイアス制御回路１１４は、リード動作時にヘッ
ド選択回路１０５で選択したＭＲヘッド１５に流すセン
ス電流を制御レジスタ回路１０４によるレジスタ設定に
より制御することができる。
【００４６】更に、ＴＡフォルト検出回路１１５には制
御レジスタ回路１０４により利得が制御できるアンプ１
１０で増幅したリード信号が入力しており、ＴＡフォル
ト検出回路１１５のスレッショルドは制御レジスタ回路
１０４のレジスタ設定により任意に設定することができ
る。本発明にあっては、制御レジスタ回路１０４による
ＴＡフォルト検出回路１１５のスレッショルドＴＨの設
定変更の制御機能を使用して、ＭＲヘッド１４及びディ
スク媒体のシリンダ位置ごとに固有のＴＡ現象に伴うフ
ォルト信号を検出するためのスレッショルドを設定でき
るようにしている。
御レジスタ回路１０４により利得が制御できるアンプ１
１０で増幅したリード信号が入力しており、ＴＡフォル
ト検出回路１１５のスレッショルドは制御レジスタ回路
１０４のレジスタ設定により任意に設定することができ
る。本発明にあっては、制御レジスタ回路１０４による
ＴＡフォルト検出回路１１５のスレッショルドＴＨの設
定変更の制御機能を使用して、ＭＲヘッド１４及びディ
スク媒体のシリンダ位置ごとに固有のＴＡ現象に伴うフ
ォルト信号を検出するためのスレッショルドを設定でき
るようにしている。
【００４７】このような図４のシリアル転送によるレジ
スタ設定で高機能化されたＲ／Ｗプリアンプ回路１２と
しては、例えばテキサスインスツルメンツ製のＴＬＳ２
４Ｆ５５６Ａ等を使用することができる。図５はＲ／Ｗ
プリアンプ回路１２に設けたＴＡフォルト検出回路１１
５によるフォルト信号の検出及びリードチャネル回路２
６における各種のエラー回避処理のためのタイムチャー
トである。
スタ設定で高機能化されたＲ／Ｗプリアンプ回路１２と
しては、例えばテキサスインスツルメンツ製のＴＬＳ２
４Ｆ５５６Ａ等を使用することができる。図５はＲ／Ｗ
プリアンプ回路１２に設けたＴＡフォルト検出回路１１
５によるフォルト信号の検出及びリードチャネル回路２
６における各種のエラー回避処理のためのタイムチャー
トである。
【００４８】図５（Ａ）はＭＲヘッド１５のＴＡ現象が
起きたときのリード信号Ｅ２の波形変化であり、ＭＲヘ
ッド１５の媒体の傷等との衝突による発熱を受けてベー
スラインが振幅を増加する方向に急瞬に立ち上がった
後、温度の低下により元に回復する振幅変動を生ずる。
このようなＴＡ現象に起因したリード信号Ｅ２の振幅異
常に対し、ＴＡフォルト検出回路１１５には所定のスレ
ッショルドＴＨが設定されており、リード信号Ｅ２のベ
ースラインの増加がスレッショルドＴＨを越えると図５
（Ｂ）のようにＬレベルに立ち下がるフォルト信号Ｅ８
が出力される。フォルト信号Ｅ８は、リードチャネル回
路２６のリードチャネル制御ロジック９２に与えられて
おり、フォルト信号Ｅ８のＨレベルからＬレベルへの立
ち下がりに同期して図５（Ｃ）（Ｄ）（Ｅ）のように、
予め定めた所定時間Ｔ１に亘りフィルタ切替信号Ｅ１３
をＨレベル，ＡＧＣロック信号Ｅ１４及びＰＬＬロック
信号Ｅ１５をＬレベルとする。
起きたときのリード信号Ｅ２の波形変化であり、ＭＲヘ
ッド１５の媒体の傷等との衝突による発熱を受けてベー
スラインが振幅を増加する方向に急瞬に立ち上がった
後、温度の低下により元に回復する振幅変動を生ずる。
このようなＴＡ現象に起因したリード信号Ｅ２の振幅異
常に対し、ＴＡフォルト検出回路１１５には所定のスレ
ッショルドＴＨが設定されており、リード信号Ｅ２のベ
ースラインの増加がスレッショルドＴＨを越えると図５
（Ｂ）のようにＬレベルに立ち下がるフォルト信号Ｅ８
が出力される。フォルト信号Ｅ８は、リードチャネル回
路２６のリードチャネル制御ロジック９２に与えられて
おり、フォルト信号Ｅ８のＨレベルからＬレベルへの立
ち下がりに同期して図５（Ｃ）（Ｄ）（Ｅ）のように、
予め定めた所定時間Ｔ１に亘りフィルタ切替信号Ｅ１３
をＨレベル，ＡＧＣロック信号Ｅ１４及びＰＬＬロック
信号Ｅ１５をＬレベルとする。
【００４９】この各信号Ｅ１３〜Ｅ１５のＨレベルから
なる出力時間Ｔ１は、少なくともリード信号Ｅ２がスレ
ッショルドＴＨを上回っているフォルト信号Ｅ８のＬレ
ベルの出力期間より長く、図５（Ａ）のリード信号Ｅ２
が元に落ち着くまでの時間を超えない程度とする。例え
ばリード信号Ｅ２のＴＡ現象による変動時間が１μｓで
あったとすれば、Ｔ１は２〜５μｓ程度とすればよい。
なる出力時間Ｔ１は、少なくともリード信号Ｅ２がスレ
ッショルドＴＨを上回っているフォルト信号Ｅ８のＬレ
ベルの出力期間より長く、図５（Ａ）のリード信号Ｅ２
が元に落ち着くまでの時間を超えない程度とする。例え
ばリード信号Ｅ２のＴＡ現象による変動時間が１μｓで
あったとすれば、Ｔ１は２〜５μｓ程度とすればよい。
【００５０】図６は図３のＡＧＣアンプ６４の前段に設
けたハイパスフィルタ６２、及びＡＧＣループに設けて
いるＡＧＣホールド回路７２の具体的な回路図である。
図６において、まずハイパスフィルタ６２はＲ／Ｗプリ
アンプ回路１２からの平行線路１２０−１〜１２０−２
に挿入したコンデンサ１１６，１１８と両者間に接続し
た抵抗１２２によりカットオフ周波数ｆ１を設定してい
る。
けたハイパスフィルタ６２、及びＡＧＣループに設けて
いるＡＧＣホールド回路７２の具体的な回路図である。
図６において、まずハイパスフィルタ６２はＲ／Ｗプリ
アンプ回路１２からの平行線路１２０−１〜１２０−２
に挿入したコンデンサ１１６，１１８と両者間に接続し
た抵抗１２２によりカットオフ周波数ｆ１を設定してい
る。
【００５１】この場合のカットオフ周波数ｆ１は、図７
のようにｆ１＝２００ｋＨｚ付近にある。即ちカットオ
フ周波数ｆ１は、データに対し十分に周波数の低いサー
ボ信号についても十分な通過帯域を与えるように設定し
ている。抵抗１２２と並列に、抵抗１２４とアナログス
イッチ１２６が直列接続されている。アナログスイッチ
１２６は図５（Ｃ）のフォルト信号Ｅ８に同期したフィ
ルタ切替信号Ｅ１３のＨレベル出力によりオンし、抵抗
１２２に抵抗１２４を並列接続して抵抗値を下げること
でハイパスフィルタ６２のカットオフ周波数をｆ１から
ｆ２に高める。この切替え後のカットオフ周波数ｆ２
は、図７のように例えばｆ２＝２ＭＨｚに切り替えられ
る。
のようにｆ１＝２００ｋＨｚ付近にある。即ちカットオ
フ周波数ｆ１は、データに対し十分に周波数の低いサー
ボ信号についても十分な通過帯域を与えるように設定し
ている。抵抗１２２と並列に、抵抗１２４とアナログス
イッチ１２６が直列接続されている。アナログスイッチ
１２６は図５（Ｃ）のフォルト信号Ｅ８に同期したフィ
ルタ切替信号Ｅ１３のＨレベル出力によりオンし、抵抗
１２２に抵抗１２４を並列接続して抵抗値を下げること
でハイパスフィルタ６２のカットオフ周波数をｆ１から
ｆ２に高める。この切替え後のカットオフ周波数ｆ２
は、図７のように例えばｆ２＝２ＭＨｚに切り替えられ
る。
【００５２】図８は図６のハイパスフィルタ６２でカッ
トオフ周波数をｆ１からｆ２に切り替えたときのリード
信号の変化である。即ち、図８（Ａ）はハイパスフィル
タ６２に入力するリード信号Ｅ２であり、ＴＡ現象によ
ってベースラインがスレッショルドＴＨを超える変動を
起こしている。これに基づき図８（Ｂ）のフォルト信号
Ｅ８が得られ、図８（Ｃ）のようにフィルタ切替信号Ｅ
１３がＴ１に亘りＨレベル信号として出力され、図６の
アナログスイッチ１２６のオンによりハイパスフィルタ
６２のカットオフ周波数がｆ１＝２００ｋＨｚからｆ２
＝２ＭＨｚに切り替えられる。
トオフ周波数をｆ１からｆ２に切り替えたときのリード
信号の変化である。即ち、図８（Ａ）はハイパスフィル
タ６２に入力するリード信号Ｅ２であり、ＴＡ現象によ
ってベースラインがスレッショルドＴＨを超える変動を
起こしている。これに基づき図８（Ｂ）のフォルト信号
Ｅ８が得られ、図８（Ｃ）のようにフィルタ切替信号Ｅ
１３がＴ１に亘りＨレベル信号として出力され、図６の
アナログスイッチ１２６のオンによりハイパスフィルタ
６２のカットオフ周波数がｆ１＝２００ｋＨｚからｆ２
＝２ＭＨｚに切り替えられる。
【００５３】このカットオフ周波数ｆ２＝２ＭＨｚへの
切替えで、図８（Ａ）のリード信号Ｅ２に含まれるカッ
トオフ周波数ｆ２＝２ＭＨｚより低い信号成分が減衰除
去される。これによって図８（Ｄ）のように、リード信
号の振幅変動と変動期間が抑えられる。このため、リー
ドエラーとなるリード信号の期間がカットオフ周波数ｆ
１＝２００ｋＨｚとした場合に比べてカットオフ周波数
ｆ２＝２ＭＨｚとすることで十分に短くなる。
切替えで、図８（Ａ）のリード信号Ｅ２に含まれるカッ
トオフ周波数ｆ２＝２ＭＨｚより低い信号成分が減衰除
去される。これによって図８（Ｄ）のように、リード信
号の振幅変動と変動期間が抑えられる。このため、リー
ドエラーとなるリード信号の期間がカットオフ周波数ｆ
１＝２００ｋＨｚとした場合に比べてカットオフ周波数
ｆ２＝２ＭＨｚとすることで十分に短くなる。
【００５４】変動期間が短ければ、その間に復調データ
が失陥しても後段のハードディスクコントローラ２４に
設けているＥＣＣ回路による訂正データ長の範囲内に収
まることができ、その結果、ＴＡ現象によるリード信号
の失陥が起きてもリードエラーとなることをかなり防止
できる。再び図６を参照するに、ＡＧＣチャージポンプ
回路７０からＡＧＣアンプ６４に至るＡＧＣループに設
けられたＡＧＣホールド回路７２は、アナログスイッチ
１３０に続いてコンデンサ１２８を設け、コンデンサ１
２８のチャージ電圧をＡＧＣアンプ６４にＡＧＣ制御電
圧として供給している。アナログスイッチ１３０は図３
のＡＧＣ制御ロジック７５からのホールド信号Ｅ７また
はリードチャネル制御ロジック９２からのホールド信号
Ｅ１３により制御される。
が失陥しても後段のハードディスクコントローラ２４に
設けているＥＣＣ回路による訂正データ長の範囲内に収
まることができ、その結果、ＴＡ現象によるリード信号
の失陥が起きてもリードエラーとなることをかなり防止
できる。再び図６を参照するに、ＡＧＣチャージポンプ
回路７０からＡＧＣアンプ６４に至るＡＧＣループに設
けられたＡＧＣホールド回路７２は、アナログスイッチ
１３０に続いてコンデンサ１２８を設け、コンデンサ１
２８のチャージ電圧をＡＧＣアンプ６４にＡＧＣ制御電
圧として供給している。アナログスイッチ１３０は図３
のＡＧＣ制御ロジック７５からのホールド信号Ｅ７また
はリードチャネル制御ロジック９２からのホールド信号
Ｅ１３により制御される。
【００５５】ＡＧＣロックを行わない通常時にあって
は、アナログスイッチ１３０はオン状態となっており、
ＡＧＣループが形成され、ＡＧＣアンプ６４に入力する
リード信号の振幅変動に応じ所定のＡＧＣレベルを保つ
ようにＡＧＣチャージポンプ回路７０がＡＧＣ制御電圧
を発生してコンデンサ１２８にチャージし、ＡＧＣアン
プ６４の利得制御を行っている。
は、アナログスイッチ１３０はオン状態となっており、
ＡＧＣループが形成され、ＡＧＣアンプ６４に入力する
リード信号の振幅変動に応じ所定のＡＧＣレベルを保つ
ようにＡＧＣチャージポンプ回路７０がＡＧＣ制御電圧
を発生してコンデンサ１２８にチャージし、ＡＧＣアン
プ６４の利得制御を行っている。
【００５６】これに対し図５（Ａ）のようにＴＡ現象に
よるリード信号Ａ２の変動により図５（Ｂ）のフォルト
信号Ｅ８が得られると、図５（Ｄ）のＡＧＣロック信号
Ｅ１４がそれまでのＨレベルからＬレベルに立ち下が
る。このためアナログスイッチ１３０がオフとなり、フ
ォルト信号Ｅ８がＬレベルに立ち下がった時点のＡＧＣ
チャージポンプ回路７０の出力によるコンデンサ１２８
のチャージ電圧を保持する。
よるリード信号Ａ２の変動により図５（Ｂ）のフォルト
信号Ｅ８が得られると、図５（Ｄ）のＡＧＣロック信号
Ｅ１４がそれまでのＨレベルからＬレベルに立ち下が
る。このためアナログスイッチ１３０がオフとなり、フ
ォルト信号Ｅ８がＬレベルに立ち下がった時点のＡＧＣ
チャージポンプ回路７０の出力によるコンデンサ１２８
のチャージ電圧を保持する。
【００５７】アナログスイッチ１３０がオフとなってい
る所定時間Ｔ１の間、ＡＧＣアンプ６４の利得はコンデ
ンサ１２８のチャージ電圧により固定されており、この
ためリード信号Ｅ２が図５（Ａ）のようにＴＡ現象によ
りスレッショルドＴＨを超えて大きく変動しても、この
レベル変動に追従したＡＧＣアンプ６４の利得を低下さ
せる制御は行われない。
る所定時間Ｔ１の間、ＡＧＣアンプ６４の利得はコンデ
ンサ１２８のチャージ電圧により固定されており、この
ためリード信号Ｅ２が図５（Ａ）のようにＴＡ現象によ
りスレッショルドＴＨを超えて大きく変動しても、この
レベル変動に追従したＡＧＣアンプ６４の利得を低下さ
せる制御は行われない。
【００５８】そしてＡＧＣロック信号Ｅ４がＬレベルと
なっている一定時間Ｔ１を過ぎると、ＴＡ現象により変
動した図５（Ａ）のリード信号は再び正常なレベルに戻
っており、このときＡＧＣロック信号Ｅ１４をＨレベル
としてアナログスイッチ１３０をオンすることでＡＧＣ
ループを回復させる。この時、変動したリード信号Ｅ２
は安定したレベルに既に戻って、ＡＧＣ制御はリード信
号にほぼ適合した最適な利得制御状態にあり、ＴＡ現象
によってＡＧＣループが乱されることなく、安定したＡ
ＧＣ制御によるリード信号の増幅ができる。このような
ＡＧＣロック制御により、ＡＧＣループが異常に乱れて
リード信号の復調ができなくなり、失陥期間が長くなっ
てしまうことを確実に防止できる。
なっている一定時間Ｔ１を過ぎると、ＴＡ現象により変
動した図５（Ａ）のリード信号は再び正常なレベルに戻
っており、このときＡＧＣロック信号Ｅ１４をＨレベル
としてアナログスイッチ１３０をオンすることでＡＧＣ
ループを回復させる。この時、変動したリード信号Ｅ２
は安定したレベルに既に戻って、ＡＧＣ制御はリード信
号にほぼ適合した最適な利得制御状態にあり、ＴＡ現象
によってＡＧＣループが乱されることなく、安定したＡ
ＧＣ制御によるリード信号の増幅ができる。このような
ＡＧＣロック制御により、ＡＧＣループが異常に乱れて
リード信号の復調ができなくなり、失陥期間が長くなっ
てしまうことを確実に防止できる。
【００５９】図９は図３のＰＬＬ回路９０の回路ブロッ
ク図である。ＰＬＬ回路９０はマルチプレクサ１３６、
位相検出器１３８、電圧制御発振器（ＶＣＯ）１４０、
ＰＬＬホールド回路１４４及び分周器１５０を備える。
マルチプレクサ１３６は、図３のリードチャネル制御ロ
ジック９２のリードゲート信号Ｅ１０がイネーブルのと
き、適応型等化器８０から出力されたリード信号を選択
して位相検出器１３８に入力する。またサーボゲート信
号Ｅ１１がイネーブルになるサーホ領域のリード時及び
データのライト時には、適応型等化器８０からのリード
信号がなくなるので、マルチプレクサ１３６は、タイム
ベース発生器８６からの基準クロックを位相検出器１３
８に入力する。位相検出器１３８は、リード動作の際に
はマルチプレクサ１３６から得られた適応型等化器８０
からのリード信号と電圧制御発振器１４０からの発振信
号との位相差を検出してチャージポンプ回路１４２に出
力する。
ク図である。ＰＬＬ回路９０はマルチプレクサ１３６、
位相検出器１３８、電圧制御発振器（ＶＣＯ）１４０、
ＰＬＬホールド回路１４４及び分周器１５０を備える。
マルチプレクサ１３６は、図３のリードチャネル制御ロ
ジック９２のリードゲート信号Ｅ１０がイネーブルのと
き、適応型等化器８０から出力されたリード信号を選択
して位相検出器１３８に入力する。またサーボゲート信
号Ｅ１１がイネーブルになるサーホ領域のリード時及び
データのライト時には、適応型等化器８０からのリード
信号がなくなるので、マルチプレクサ１３６は、タイム
ベース発生器８６からの基準クロックを位相検出器１３
８に入力する。位相検出器１３８は、リード動作の際に
はマルチプレクサ１３６から得られた適応型等化器８０
からのリード信号と電圧制御発振器１４０からの発振信
号との位相差を検出してチャージポンプ回路１４２に出
力する。
【００６０】チャージポンプ回路１４２は、位相検出器
１３８からの検出位相差に応じた制御電圧Ｅ１６を電圧
制御発振器１４０に出力し、発振周波数との位相差を０
とするように電圧制御する。このチャージポンプ回路１
４２から電圧制御発振器１４０に至るＰＬＬループの途
中にはＰＬＬホールド回路１４４が設けられており、チ
ャージポンプ回路１４２の出力を定常状態でオンしてい
るアナログスイッチ１４８を介してコンデンサ１４６に
供給し、コンデンサ１４６のチャージ電圧を電圧制御発
振器１４０に電圧制御信号Ｅ１６として供給している。
１３８からの検出位相差に応じた制御電圧Ｅ１６を電圧
制御発振器１４０に出力し、発振周波数との位相差を０
とするように電圧制御する。このチャージポンプ回路１
４２から電圧制御発振器１４０に至るＰＬＬループの途
中にはＰＬＬホールド回路１４４が設けられており、チ
ャージポンプ回路１４２の出力を定常状態でオンしてい
るアナログスイッチ１４８を介してコンデンサ１４６に
供給し、コンデンサ１４６のチャージ電圧を電圧制御発
振器１４０に電圧制御信号Ｅ１６として供給している。
【００６１】実際には、ＰＬＬループを安定させる目的
でローパスフィルタ１４５を通して電圧制御信号Ｅ１６
が電圧制御発振器１４０に供給される。電圧制御発振器
１４０からの発振信号は、リードクロックとして直接図
３の適応型等化器８０と８／９デコーダ８４に与えら
れ、更に分周器１５０で分周した後にパラレルインタフ
ェース４２にリードクロックとして与えられ、ポート４
６に出力している。
でローパスフィルタ１４５を通して電圧制御信号Ｅ１６
が電圧制御発振器１４０に供給される。電圧制御発振器
１４０からの発振信号は、リードクロックとして直接図
３の適応型等化器８０と８／９デコーダ８４に与えら
れ、更に分周器１５０で分周した後にパラレルインタフ
ェース４２にリードクロックとして与えられ、ポート４
６に出力している。
【００６２】ＰＬＬ回路９０のＰＬＬホールド回路１４
４は、図１０（Ａ）のようにリード信号Ｅ２にＴＡ現象
によるスレッショルドＴＨを超える振幅変動が起きたと
き、図１０（Ｂ）のフォルト信号Ｅ８に同期した図１０
（Ｃ）のＰＬＬロック信号Ｅ１５のＬレベル出力を受け
てＰＬＬホールド回路１４４のアナログスイッチ１４８
をオフとし、ＰＬＬループを遮断する。このためフォル
ト信号Ｅ８が得られたときのコンデンサ１４６のチャー
ジ電圧を固定的に電圧制御信号Ｅ１６として電圧制御発
振器１４０に出力する。
４は、図１０（Ａ）のようにリード信号Ｅ２にＴＡ現象
によるスレッショルドＴＨを超える振幅変動が起きたと
き、図１０（Ｂ）のフォルト信号Ｅ８に同期した図１０
（Ｃ）のＰＬＬロック信号Ｅ１５のＬレベル出力を受け
てＰＬＬホールド回路１４４のアナログスイッチ１４８
をオフとし、ＰＬＬループを遮断する。このためフォル
ト信号Ｅ８が得られたときのコンデンサ１４６のチャー
ジ電圧を固定的に電圧制御信号Ｅ１６として電圧制御発
振器１４０に出力する。
【００６３】図１０（Ｄ）は図９のようにＰＬＬホール
ド回路１４４を設けずにチャージポンプ回路１４２の出
力を直接電圧制御発振器１４０に供給したときの制御電
圧Ｅ１６の変化であり、図１０（Ｅ）に図９のようにＰ
ＬＬホールド回路１４４を設けたときの制御電圧Ｅ１６
の変化を示す。ＰＬＬロックを行わない図１０（Ｄ）の
場合には、図１０（Ｅ）のリード信号Ｅ２のＴＡ現象に
よるスレッショルドＴＨを超える振幅変動により急激な
位相差を生じて電圧制御発振器１４０の制御電圧Ｅ１６
が変動し、その後にリード信号Ｅ２の回復に追従して制
御電圧Ｅ１６も元の状態に緩やかに戻る。
ド回路１４４を設けずにチャージポンプ回路１４２の出
力を直接電圧制御発振器１４０に供給したときの制御電
圧Ｅ１６の変化であり、図１０（Ｅ）に図９のようにＰ
ＬＬホールド回路１４４を設けたときの制御電圧Ｅ１６
の変化を示す。ＰＬＬロックを行わない図１０（Ｄ）の
場合には、図１０（Ｅ）のリード信号Ｅ２のＴＡ現象に
よるスレッショルドＴＨを超える振幅変動により急激な
位相差を生じて電圧制御発振器１４０の制御電圧Ｅ１６
が変動し、その後にリード信号Ｅ２の回復に追従して制
御電圧Ｅ１６も元の状態に緩やかに戻る。
【００６４】これに対し図１０（Ｅ）のＰＬＬロックを
行う場合については、フォルト信号Ｅ８が得られたとき
のアナログスイッチ１４８のオフによる制御電圧Ｅ１６
のコンデンサ１４６による保持で制御電圧Ｅ１６はＴ時
間に亘り一定に維持され、Ｔ時間を経過した後のアナロ
グスイッチ１４８のオンによるＰＬＬループの回復時に
は、変動したリード信号Ｅ２は元の振幅レベルに安定し
ており、速やかにリード信号に対応したＰＬＬループに
よる位相制御に入る。
行う場合については、フォルト信号Ｅ８が得られたとき
のアナログスイッチ１４８のオフによる制御電圧Ｅ１６
のコンデンサ１４６による保持で制御電圧Ｅ１６はＴ時
間に亘り一定に維持され、Ｔ時間を経過した後のアナロ
グスイッチ１４８のオンによるＰＬＬループの回復時に
は、変動したリード信号Ｅ２は元の振幅レベルに安定し
ており、速やかにリード信号に対応したＰＬＬループに
よる位相制御に入る。
【００６５】このようなフォルト信号が得られたときの
ＰＬＬループのロックにより、ＰＬＬループがＴＡ信号
によるリード信号の振幅変動で満たされずリードクロッ
クのタイミング異常によりリードエラーを引き起こして
しまうことを回避できる。図１１は、図３のリードチャ
ネル回路２６を対象とした本発明の磁気ディスク装置に
おけるＴＡ現象に伴うフォルト信号の検出によるエラー
回避処理の機能ブロック図である。
ＰＬＬループのロックにより、ＰＬＬループがＴＡ信号
によるリード信号の振幅変動で満たされずリードクロッ
クのタイミング異常によりリードエラーを引き起こして
しまうことを回避できる。図１１は、図３のリードチャ
ネル回路２６を対象とした本発明の磁気ディスク装置に
おけるＴＡ現象に伴うフォルト信号の検出によるエラー
回避処理の機能ブロック図である。
【００６６】図１１において、ＭＲヘッド１５からのリ
ード信号はＲ／Ｗプリアンプ回路１２側に設けている利
得制御可能なアンプ１１０で増幅された後、リードチャ
ネル回路２６の回路機能として実現される読取復調部１
５８に与えられる。この読取復調部１５８には、エラー
回避のためのカットオフ周波数切替機能を備えたハイパ
スフィルタ６２、ＡＧＣロック機能を備えたＡＧＣアン
プ６４、更にＰＬＬロック機能を備えたＰＬＬ回路９０
が設けられている。
ード信号はＲ／Ｗプリアンプ回路１２側に設けている利
得制御可能なアンプ１１０で増幅された後、リードチャ
ネル回路２６の回路機能として実現される読取復調部１
５８に与えられる。この読取復調部１５８には、エラー
回避のためのカットオフ周波数切替機能を備えたハイパ
スフィルタ６２、ＡＧＣロック機能を備えたＡＧＣアン
プ６４、更にＰＬＬロック機能を備えたＰＬＬ回路９０
が設けられている。
【００６７】読取復調部１５８からのサーボデータ及び
リードデータは、リードエラー検出部１６０に与えられ
ている。リードエラー検出部１６０は、具体的には図２
のハードディスクコントローラ２４で実現される。サー
ボデータのエラーは、図３に示したサーボパルス検出器
６８によるパルス失陥等のエラーである。またリードデ
ータのエラーは、ハードディスクコントローラ２４に設
けているＥＣＣ回路による訂正能力を超えるバイト数の
エラーである。
リードデータは、リードエラー検出部１６０に与えられ
ている。リードエラー検出部１６０は、具体的には図２
のハードディスクコントローラ２４で実現される。サー
ボデータのエラーは、図３に示したサーボパルス検出器
６８によるパルス失陥等のエラーである。またリードデ
ータのエラーは、ハードディスクコントローラ２４に設
けているＥＣＣ回路による訂正能力を超えるバイト数の
エラーである。
【００６８】リードエラー検出部１６０は、サーボデー
タまたはリードデータのエラーを検出すると、リードエ
ラー検出信号Ｅ１８を出力する。制御部１６２にはエラ
ー回避部１６４、再リード処理部１６６及びＴＡフォル
ト検出回路１１５にスレッショルドを設定するためのス
レッショルド設定部１６８が設けられている。エラー回
避部１６４は、図３のリードチャネル回路２６に設けて
いるリードチャネル制御ロジック９２で実現できる。再
リード処理部１６６とスレッショルド設定部１６８は、
図２のコントロール回路ボード１２に設けているＭＣＵ
２０のプログラム制御により実現される。
タまたはリードデータのエラーを検出すると、リードエ
ラー検出信号Ｅ１８を出力する。制御部１６２にはエラ
ー回避部１６４、再リード処理部１６６及びＴＡフォル
ト検出回路１１５にスレッショルドを設定するためのス
レッショルド設定部１６８が設けられている。エラー回
避部１６４は、図３のリードチャネル回路２６に設けて
いるリードチャネル制御ロジック９２で実現できる。再
リード処理部１６６とスレッショルド設定部１６８は、
図２のコントロール回路ボード１２に設けているＭＣＵ
２０のプログラム制御により実現される。
【００６９】本発明の磁気ディスク装置にあっては、磁
気ディスク装置を工場出荷する前の段階でスレッショル
ド設定部１６８を動作してＴＡフォルト検出回路１１５
でフォルト信号Ｅ８の検出のために使用するスレッショ
ルドＴＨを予め設定しておく必要がある。ＴＡフォルト
検出回路１１５に対するスレッショルドＴＨの設定は、
図４に示したＲ／Ｗプリアンプ回路１２に設けている制
御レジスタ回路１０４に対するシリアル転送ライン２５
によるレジスタ設定で実現できる。
気ディスク装置を工場出荷する前の段階でスレッショル
ド設定部１６８を動作してＴＡフォルト検出回路１１５
でフォルト信号Ｅ８の検出のために使用するスレッショ
ルドＴＨを予め設定しておく必要がある。ＴＡフォルト
検出回路１１５に対するスレッショルドＴＨの設定は、
図４に示したＲ／Ｗプリアンプ回路１２に設けている制
御レジスタ回路１０４に対するシリアル転送ライン２５
によるレジスタ設定で実現できる。
【００７０】図１２は制御レジスタ回路１０４に対する
ＴＡフォルト検出回路１１５のスレッショルドＴＨの設
定に使用する８ビットシリアル転送データ１５２のフォ
ーマットである。このシリアル転送データ１５２におい
て、８ビットの内の上位２ビットがアドレス領域１５４
となり、残り６ビットがデータ領域１５６となってい
る。
ＴＡフォルト検出回路１１５のスレッショルドＴＨの設
定に使用する８ビットシリアル転送データ１５２のフォ
ーマットである。このシリアル転送データ１５２におい
て、８ビットの内の上位２ビットがアドレス領域１５４
となり、残り６ビットがデータ領域１５６となってい
る。
【００７１】このようなシリアル転送データ１５２につ
いて、図１３のようにアドレスを指定して各種の動作モ
ードパラメータを設定することができる。動作モードと
しては、スリープモードＸＬＰ、アイドルモードＸＩＤ
Ｌ、ヘッド選択ＨＳ３〜０、利得制御モードＧＡＩＮ、
ＴＡリカバリ広域周波数制御ＴＡＲＦＨ、ＭＲヘッドバ
イアス電流ＩＢ３〜ＩＢ０、ＴＡリカバリモードＴＡＲ
ＥＣ、ＴＡ補償モードＴＡＣＭＰ、ＴＡスレッショルド
ＴＡ３〜ＴＡ０、ブースタＢＳＴ１〜０、書込電流ＩＷ
３〜０がセットできる。
いて、図１３のようにアドレスを指定して各種の動作モ
ードパラメータを設定することができる。動作モードと
しては、スリープモードＸＬＰ、アイドルモードＸＩＤ
Ｌ、ヘッド選択ＨＳ３〜０、利得制御モードＧＡＩＮ、
ＴＡリカバリ広域周波数制御ＴＡＲＦＨ、ＭＲヘッドバ
イアス電流ＩＢ３〜ＩＢ０、ＴＡリカバリモードＴＡＲ
ＥＣ、ＴＡ補償モードＴＡＣＭＰ、ＴＡスレッショルド
ＴＡ３〜ＴＡ０、ブースタＢＳＴ１〜０、書込電流ＩＷ
３〜０がセットできる。
【００７２】このうち本発明で使用するＴＡフォルト検
出回路１１５に対するスレッショルドＴＨの設定は、図
１４のように４ビットデータＴＡ３〜ＴＡ０を使用し
て、オフを含め４９ミリボルトから３８５ミリボルトま
での１５段階にレジスタ設定により制御することができ
る。図１５は図１１のスレッショルド設定部１６８によ
るＴＡフォルト検出回路１１５のフォルト検出のための
スレッショルドＴＨの設定処理である。まずステップＳ
１でスレッショルド設定のためのリード動作を行うシリ
ンダアドレスを指定する。このシリンダアドレスの指定
は、サーボ領域であってもよいしデータ領域であっても
よい。
出回路１１５に対するスレッショルドＴＨの設定は、図
１４のように４ビットデータＴＡ３〜ＴＡ０を使用し
て、オフを含め４９ミリボルトから３８５ミリボルトま
での１５段階にレジスタ設定により制御することができ
る。図１５は図１１のスレッショルド設定部１６８によ
るＴＡフォルト検出回路１１５のフォルト検出のための
スレッショルドＴＨの設定処理である。まずステップＳ
１でスレッショルド設定のためのリード動作を行うシリ
ンダアドレスを指定する。このシリンダアドレスの指定
は、サーボ領域であってもよいしデータ領域であっても
よい。
【００７３】実際にはディスク媒体のインナからアウタ
またはその逆に各シリンダ単位にスレッショルドを決め
ていくことから、ステップＳ１ではシリンダアドレスＣ
Ｃ＝０を設定すればよい。またＭＲヘッドごとにスレッ
ショルドを決めていくことから、ヘッド番号ＨＨ＝０に
セットする。続いてステップＳ２に進み、そのとき指定
している番号のヘッドを選択し、同じく指定シリンダに
ヘッドをシークする。
またはその逆に各シリンダ単位にスレッショルドを決め
ていくことから、ステップＳ１ではシリンダアドレスＣ
Ｃ＝０を設定すればよい。またＭＲヘッドごとにスレッ
ショルドを決めていくことから、ヘッド番号ＨＨ＝０に
セットする。続いてステップＳ２に進み、そのとき指定
している番号のヘッドを選択し、同じく指定シリンダに
ヘッドをシークする。
【００７４】ステップＳ３では、予め定めたスレッショ
ルドＴＨの最大値（ＴＨ）max をセットする。この状態
でＭＲヘッドのリード動作を行い、ＴＡフォルト検出回
路からフォルト信号が得られるか否かステップＳ４でチ
ェックする。初期段階にあってはスレッショルドＴＨは
高めに設定してあることからフォルト信号は得られず、
そこでステップＳ９でスレッショルドＴＨを１段階下げ
る。
ルドＴＨの最大値（ＴＨ）max をセットする。この状態
でＭＲヘッドのリード動作を行い、ＴＡフォルト検出回
路からフォルト信号が得られるか否かステップＳ４でチ
ェックする。初期段階にあってはスレッショルドＴＨは
高めに設定してあることからフォルト信号は得られず、
そこでステップＳ９でスレッショルドＴＨを１段階下げ
る。
【００７５】続いてステップＳ１０で設定可能な最小値
（ＴＨ）min 以下となったか否か判断し、最小値（Ｔ
Ｈ）min に達していなければ、更新したスレッショルド
ＴＨによりステップＳ４でフォルト信号が得られるか否
かチェックする。このようにしてスレッショルドＴＨを
段階的に下げていくと、そのとき得られているリード信
号の振幅にスレッショルドが接近し、あるスレッショル
ドレベルに下がったときにステップＳ４でフォルト信号
が得られるようになる。
（ＴＨ）min 以下となったか否か判断し、最小値（Ｔ
Ｈ）min に達していなければ、更新したスレッショルド
ＴＨによりステップＳ４でフォルト信号が得られるか否
かチェックする。このようにしてスレッショルドＴＨを
段階的に下げていくと、そのとき得られているリード信
号の振幅にスレッショルドが接近し、あるスレッショル
ドレベルに下がったときにステップＳ４でフォルト信号
が得られるようになる。
【００７６】ステップＳ４でフォルト信号が検出された
場合には、ステップＳ５でカウンタＮをカウントアップ
する。このカウンタＮのフォルト信号が得られるごとの
カウントアップ動作は、ディスク１回転ごとのインデッ
クスが得られるごとにカウンタをクリアしながら繰り返
す。ディスク１回転で得られるフォルト信号の数を示す
カウンタＮの値がステップＳ６で予め定めた所定値Ａよ
り少ない場合には、スレッショルドＴＨはそのときのリ
ード信号の振幅レベルに十分近付いていないことから、
ステップＳ９に進んで更にスレッショルドＴＨを１段階
下げ、ステップＳ４のフォルト信号の検出を繰り返す。
場合には、ステップＳ５でカウンタＮをカウントアップ
する。このカウンタＮのフォルト信号が得られるごとの
カウントアップ動作は、ディスク１回転ごとのインデッ
クスが得られるごとにカウンタをクリアしながら繰り返
す。ディスク１回転で得られるフォルト信号の数を示す
カウンタＮの値がステップＳ６で予め定めた所定値Ａよ
り少ない場合には、スレッショルドＴＨはそのときのリ
ード信号の振幅レベルに十分近付いていないことから、
ステップＳ９に進んで更にスレッショルドＴＨを１段階
下げ、ステップＳ４のフォルト信号の検出を繰り返す。
【００７７】スレッショルドＴＨがそのときのリード信
号の振幅レベルにほぼ一致すると、ステップＳ５で計数
したカウンタＮの値がステップＳ６で所定値Ａ以上とな
り、そこでステップＳ７に進み、このときのスレッショ
ルドＴＨをリード信号の振幅値ＡＭにセットする。そし
てステップＳ８で、ステップＳ７で求めた振幅値ＡＭに
所定の係数α例えばα＝２を乗じてスレッショルドＴＨ
を算出し、このときのシリンダアドレスＣＣとヘッド番
号ＨＨをインデックスとしてメモリに記憶する。尚、算
出したスレッショルドＴＨの代わりに、ステップＳ７で
求めた振幅値ＡＭを記憶するようにしてもよい。
号の振幅レベルにほぼ一致すると、ステップＳ５で計数
したカウンタＮの値がステップＳ６で所定値Ａ以上とな
り、そこでステップＳ７に進み、このときのスレッショ
ルドＴＨをリード信号の振幅値ＡＭにセットする。そし
てステップＳ８で、ステップＳ７で求めた振幅値ＡＭに
所定の係数α例えばα＝２を乗じてスレッショルドＴＨ
を算出し、このときのシリンダアドレスＣＣとヘッド番
号ＨＨをインデックスとしてメモリに記憶する。尚、算
出したスレッショルドＴＨの代わりに、ステップＳ７で
求めた振幅値ＡＭを記憶するようにしてもよい。
【００７８】続いてステップＳ９で全ヘッドについて終
了したか否かチェックし、終了していなければステップ
Ｓ１１でヘッド番号を更新した後、再びステップＳ３に
戻って次のＭＲヘッドについて同様な処理を繰り返す。
ステップＳ９で全ヘッドについて終了したならば、ステ
ップＳ１０で全シリンダについて終了したか否かチェッ
クし、終了していなければステップＳ１２でシリンダ番
号ＣＣを更新すると同時にヘッド番号を初期化した後、
ステップＳ２に戻り、次のシリンダについて同様な処理
を繰り返す。
了したか否かチェックし、終了していなければステップ
Ｓ１１でヘッド番号を更新した後、再びステップＳ３に
戻って次のＭＲヘッドについて同様な処理を繰り返す。
ステップＳ９で全ヘッドについて終了したならば、ステ
ップＳ１０で全シリンダについて終了したか否かチェッ
クし、終了していなければステップＳ１２でシリンダ番
号ＣＣを更新すると同時にヘッド番号を初期化した後、
ステップＳ２に戻り、次のシリンダについて同様な処理
を繰り返す。
【００７９】一方、ステップＳ４，Ｓ１１，Ｓ１２のフ
ォルト信号が得られるまでスレッショルドＴＨを段階的
に下げていく処理において、ステップＳ４でフォルト信
号が検出されずにステップＳ１４でスレッショルドＴＨ
が最小値（ＴＨ）min に達した場合には、ステップＳ１
５に進み、この状態ではリード信号のレベルが低すぎる
ことから、Ｒ／Ｗプリアンプ回路１２に設けているアン
プ１１０のゲインを増加させ、再びステップＳ１に戻っ
て最初からスレッショルド設定処理を繰り返すことにな
る。
ォルト信号が得られるまでスレッショルドＴＨを段階的
に下げていく処理において、ステップＳ４でフォルト信
号が検出されずにステップＳ１４でスレッショルドＴＨ
が最小値（ＴＨ）min に達した場合には、ステップＳ１
５に進み、この状態ではリード信号のレベルが低すぎる
ことから、Ｒ／Ｗプリアンプ回路１２に設けているアン
プ１１０のゲインを増加させ、再びステップＳ１に戻っ
て最初からスレッショルド設定処理を繰り返すことにな
る。
【００８０】尚、図１１のスレッショルド設定処理にあ
ってはシリンダ単位にフォルト信号を検出するためのス
レッショルドＴＨを求めているが、複数トラックごとの
ゾーンに分割し、ゾーン単位にスレッショルドＴＨを定
めるようにしてもよい。図１６は図１１の実施形態にお
けるリードエラー処理のフローチャートであり、このリ
ードエラー処理にあっては、ＴＡフォルト検出回路１１
５によるフォルト信号Ｅ８の出力に対しリアルタイムで
エラー回避部１６４によるＴＡエラー回復処理を行うよ
うにしたことを特徴とする。
ってはシリンダ単位にフォルト信号を検出するためのス
レッショルドＴＨを求めているが、複数トラックごとの
ゾーンに分割し、ゾーン単位にスレッショルドＴＨを定
めるようにしてもよい。図１６は図１１の実施形態にお
けるリードエラー処理のフローチャートであり、このリ
ードエラー処理にあっては、ＴＡフォルト検出回路１１
５によるフォルト信号Ｅ８の出力に対しリアルタイムで
エラー回避部１６４によるＴＡエラー回復処理を行うよ
うにしたことを特徴とする。
【００８１】即ちステップＳ１でＴＡフォルト検出回路
１１５からのフォルト信号Ｅ８の有無をチェックしてお
り、ＴＡフォルト信号が得られるとステップＳ２に進
み、エラー回避部１６４がハイパスフィルタのカットオ
フ周波数のアップ、ＡＧＣロック及びＰＬＬロックを直
ちに行う。このためＴＡフォルト信号が得られると常に
ＴＡエラーを回避させるハードウェア的な処理が掛かる
ことになる。
１１５からのフォルト信号Ｅ８の有無をチェックしてお
り、ＴＡフォルト信号が得られるとステップＳ２に進
み、エラー回避部１６４がハイパスフィルタのカットオ
フ周波数のアップ、ＡＧＣロック及びＰＬＬロックを直
ちに行う。このためＴＡフォルト信号が得られると常に
ＴＡエラーを回避させるハードウェア的な処理が掛かる
ことになる。
【００８２】一方、リードエラー検出部１６０でステッ
プＳ３のようにリードエラーが検出された場合には、Ｔ
Ａ現象によるエラーであるか外来ノイズや衝撃等による
リードエラーであるかを特に区別することなく、ステッ
プＳ４で再リード処理を行う。このようなステップＳ１
〜Ｓ４の処理は、ステップＳ５でリード終了まで繰り返
される。
プＳ３のようにリードエラーが検出された場合には、Ｔ
Ａ現象によるエラーであるか外来ノイズや衝撃等による
リードエラーであるかを特に区別することなく、ステッ
プＳ４で再リード処理を行う。このようなステップＳ１
〜Ｓ４の処理は、ステップＳ５でリード終了まで繰り返
される。
【００８３】図１７は本発明のＴＡ現象によるリードエ
ラーに対する他の実施形態の機能ブロック図である。こ
の実施形態にあっては、制御部１６２に設けている再リ
ード処理部１６６はリードエラー検出部１６０によって
リードエラー検出信号Ｅ１８が得られたときにＴＡフォ
ルト検出回路１１５よりＴＡフォルト信号Ｅ８が得られ
ていたか否かチェックし、ＴＡフォルト信号Ｅ８が得ら
れている場合にはエラー回避部１６４の動作機能を有効
化した後に再リード処理を行う。
ラーに対する他の実施形態の機能ブロック図である。こ
の実施形態にあっては、制御部１６２に設けている再リ
ード処理部１６６はリードエラー検出部１６０によって
リードエラー検出信号Ｅ１８が得られたときにＴＡフォ
ルト検出回路１１５よりＴＡフォルト信号Ｅ８が得られ
ていたか否かチェックし、ＴＡフォルト信号Ｅ８が得ら
れている場合にはエラー回避部１６４の動作機能を有効
化した後に再リード処理を行う。
【００８４】これに対しＴＡフォルト信号Ｅ８が得られ
ていなかった場合には、エラー回避部１６４の回路動作
を無効にした状態で再リードを行う。この理由は、ＴＡ
フォルト検出回路１１５からのフォルト信号Ｅ８がＭＲ
ヘッドのＴＡ現象によらずに誤動作により出力された場
合の本来必要としないＴＡ現象のエラー回避動作を防止
するためである。
ていなかった場合には、エラー回避部１６４の回路動作
を無効にした状態で再リードを行う。この理由は、ＴＡ
フォルト検出回路１１５からのフォルト信号Ｅ８がＭＲ
ヘッドのＴＡ現象によらずに誤動作により出力された場
合の本来必要としないＴＡ現象のエラー回避動作を防止
するためである。
【００８５】即ちＴＡフォルト検出回路１１５の誤動作
によりフォルト信号Ｅ８が得られた状態で、エラー回避
部１６４によってハイパスフィルタ６２のカットオフ周
波数の広域側への切替え、ＡＧＣアンプ６４によるＡＧ
Ｃループのロック、ＰＬＬ回路９０によるＰＬＬロック
を行ってしまうと、リード信号の低域周波数成分の減衰
が多くなって例えばサーボデータの復調が正常にでき
ず、またＡＧＣループやＰＬＬループのロックでリード
信号に追従したＡＧＣ制御やリードクロックの生成が乱
れ、不要なエラー回避動作によって逆にリードエラーを
誘発する恐れがある。
によりフォルト信号Ｅ８が得られた状態で、エラー回避
部１６４によってハイパスフィルタ６２のカットオフ周
波数の広域側への切替え、ＡＧＣアンプ６４によるＡＧ
Ｃループのロック、ＰＬＬ回路９０によるＰＬＬロック
を行ってしまうと、リード信号の低域周波数成分の減衰
が多くなって例えばサーボデータの復調が正常にでき
ず、またＡＧＣループやＰＬＬループのロックでリード
信号に追従したＡＧＣ制御やリードクロックの生成が乱
れ、不要なエラー回避動作によって逆にリードエラーを
誘発する恐れがある。
【００８６】そこで、リード動作を行って得られたサー
ボデータ及びリードデータについてリードエラー検出回
路１６０でリードエラーが検出されたときに、このリー
ドエラーがＴＡ現象によるものか否かをそれまでにＴＡ
フォルト信号Ｅ８が得られているか否かでチェックす
る。このときＴＡ現象によるリードエラーであると判定
した場合にはエラー回避部１６４を有効として再リード
を行う。一方、フォルト信号Ｅ８が得られていなかった
場合には外来ノイズや振動によるリードエラーと判断し
てエラー回避部１６４を有効化せずに再リードを行う。
ボデータ及びリードデータについてリードエラー検出回
路１６０でリードエラーが検出されたときに、このリー
ドエラーがＴＡ現象によるものか否かをそれまでにＴＡ
フォルト信号Ｅ８が得られているか否かでチェックす
る。このときＴＡ現象によるリードエラーであると判定
した場合にはエラー回避部１６４を有効として再リード
を行う。一方、フォルト信号Ｅ８が得られていなかった
場合には外来ノイズや振動によるリードエラーと判断し
てエラー回避部１６４を有効化せずに再リードを行う。
【００８７】図１８は図１７の実施形態のリードエラー
処理のフローチャートである。ステップＳ１でリードエ
ラーが判別されると、ステップＳ２でＴＡフォルト信号
があるか否かチェックする。もしＴＡフォルト信号が得
られていればステップＳ３でＴＡエラー回避処理を有効
化し、ステップＳ４で再リードする。ステップＳ２でＴ
Ａフォルト信号が得られていなければ、ステップＳ３の
ＴＡエラー回復処理の有効化を行わずにステップＳ４で
再リード処理を行う。このような処理をステップＳ５で
リード終了まで繰り返す。
処理のフローチャートである。ステップＳ１でリードエ
ラーが判別されると、ステップＳ２でＴＡフォルト信号
があるか否かチェックする。もしＴＡフォルト信号が得
られていればステップＳ３でＴＡエラー回避処理を有効
化し、ステップＳ４で再リードする。ステップＳ２でＴ
Ａフォルト信号が得られていなければ、ステップＳ３の
ＴＡエラー回復処理の有効化を行わずにステップＳ４で
再リード処理を行う。このような処理をステップＳ５で
リード終了まで繰り返す。
【００８８】図１９は本発明の他の実施形態であり、Ｔ
Ａフォルト検出回路を利用してＴＡ現象の状態を判定し
て媒体の品質を調べるようにしたことを特徴とする。即
ち図１９の実施形態にあっては、例えば図１７の実施形
態について制御部１６２に更に媒体品質評価部１７０を
設けている。媒体品質評価部１７０はスレッショルド設
定部１６８を使用して、媒体品質レベルとなるようにＴ
Ａフォルト検出回路１１５に対するスレッショルドＴＨ
を設定する。この状態でＭＲヘッド１５を媒体全面に位
置決めしながら例えばシリンダ単位にＴＡフォルト検出
回路１１５からのフォルト信号Ｅ８をカウントし、１シ
リンダ当たりのカウント値、そのときのスレッショルド
ＴＨで設定した媒体品質レベル及びフォルト信号が得ら
れたＴＡ位置を記憶し、媒体評価処理終了後に外部の試
験器に対し評価結果のデータを報告する。もちろん、媒
体品質評価部１７０による媒体品質の評価処理の際には
エラー回避部１６４や再リード処理部１６６の機能は停
止されている。
Ａフォルト検出回路を利用してＴＡ現象の状態を判定し
て媒体の品質を調べるようにしたことを特徴とする。即
ち図１９の実施形態にあっては、例えば図１７の実施形
態について制御部１６２に更に媒体品質評価部１７０を
設けている。媒体品質評価部１７０はスレッショルド設
定部１６８を使用して、媒体品質レベルとなるようにＴ
Ａフォルト検出回路１１５に対するスレッショルドＴＨ
を設定する。この状態でＭＲヘッド１５を媒体全面に位
置決めしながら例えばシリンダ単位にＴＡフォルト検出
回路１１５からのフォルト信号Ｅ８をカウントし、１シ
リンダ当たりのカウント値、そのときのスレッショルド
ＴＨで設定した媒体品質レベル及びフォルト信号が得ら
れたＴＡ位置を記憶し、媒体評価処理終了後に外部の試
験器に対し評価結果のデータを報告する。もちろん、媒
体品質評価部１７０による媒体品質の評価処理の際には
エラー回避部１６４や再リード処理部１６６の機能は停
止されている。
【００８９】図２０は図１９の媒体品質評価部１７０に
よる媒体品質評価処理のフローチャートである。まずス
テップＳ１でＴＡフォルト検出回路１１５のスレッショ
ルドＴＨを媒体品質レベルに設定し、ステップＳ２でシ
リンダアドレスＣＣ及びヘッドアドレスＨＨを初期化す
る。続いてステップＳ３で指定シリンダにシークした
後、ステップＳ４で指定ヘッドによりリードし、ステッ
プＳ５でインデックスが得られるか否かチェックする。
よる媒体品質評価処理のフローチャートである。まずス
テップＳ１でＴＡフォルト検出回路１１５のスレッショ
ルドＴＨを媒体品質レベルに設定し、ステップＳ２でシ
リンダアドレスＣＣ及びヘッドアドレスＨＨを初期化す
る。続いてステップＳ３で指定シリンダにシークした
後、ステップＳ４で指定ヘッドによりリードし、ステッ
プＳ５でインデックスが得られるか否かチェックする。
【００９０】インデックスが得られると、ステップＳ６
でカウンタＮをクリアした後、ステップＳ７でフォルト
信号の検出の有無をチェックする。フォルト信号が得ら
れると、ステップＳ８でカウンタＮをカウントアップす
る。このステップＳ７，Ｓ８のフォルト信号の計数処理
を、ステップＳ９でインデックスが得られるまで即ちシ
リンダ１回転の間、繰り返す。
でカウンタＮをクリアした後、ステップＳ７でフォルト
信号の検出の有無をチェックする。フォルト信号が得ら
れると、ステップＳ８でカウンタＮをカウントアップす
る。このステップＳ７，Ｓ８のフォルト信号の計数処理
を、ステップＳ９でインデックスが得られるまで即ちシ
リンダ１回転の間、繰り返す。
【００９１】ステップＳ９でインデックスが得られたな
らば、そのときのカウンタＮの値即ちＴＡ現象による媒
体失陥の数ＮをステップＳ１０でアドレスＣＣ，ＨＨを
使用して記憶する。このような処理をステップＳ１１で
全ヘッドについて終了するまで、ステップＳ１２でヘッ
ド番号を更新しながら繰り返す。ステップＳ１１で全ヘ
ッドについて処理が終了したならば、ステップＳ１３で
全シリンダについて終了したか否かチェックする。
らば、そのときのカウンタＮの値即ちＴＡ現象による媒
体失陥の数ＮをステップＳ１０でアドレスＣＣ，ＨＨを
使用して記憶する。このような処理をステップＳ１１で
全ヘッドについて終了するまで、ステップＳ１２でヘッ
ド番号を更新しながら繰り返す。ステップＳ１１で全ヘ
ッドについて処理が終了したならば、ステップＳ１３で
全シリンダについて終了したか否かチェックする。
【００９２】終了していなければステップＳ１４でシリ
ンダ番号を更新し、ヘッド番号を初期化した後に、ステ
ップＳ３からの処理を繰り返す。もちろん、ステップＳ
３で全シリンダについて処理を終了したならば、そのと
き得られている各ヘッドごとの各シリンダのＴＡ失陥の
カウント値、媒体品質レベル及びＴＡ失陥位置の情報を
試験器に報告するようになる。
ンダ番号を更新し、ヘッド番号を初期化した後に、ステ
ップＳ３からの処理を繰り返す。もちろん、ステップＳ
３で全シリンダについて処理を終了したならば、そのと
き得られている各ヘッドごとの各シリンダのＴＡ失陥の
カウント値、媒体品質レベル及びＴＡ失陥位置の情報を
試験器に報告するようになる。
【００９３】尚、図１９にあっては、図１７の実施形態
について媒体品質評価部１７０を設けているが、同様に
図１１の実施形態について制御部１６２に媒体品質評価
部１７０を設けるようにしてもよい。また本発明による
ＴＡ現象に起因したエラー回避のための処理としては、
ハイパスフィルタのカットオフ周波数の切替え、ＡＧＣ
ループのロック、ＰＬＬループのロックに限定されず、
ＴＡ現象により変動したリード信号の異常変動を早く回
復させるような動作であれば適宜の回路動作を含む。ま
た本発明は上記の実施形態の数値による限定は受けな
い。
について媒体品質評価部１７０を設けているが、同様に
図１１の実施形態について制御部１６２に媒体品質評価
部１７０を設けるようにしてもよい。また本発明による
ＴＡ現象に起因したエラー回避のための処理としては、
ハイパスフィルタのカットオフ周波数の切替え、ＡＧＣ
ループのロック、ＰＬＬループのロックに限定されず、
ＴＡ現象により変動したリード信号の異常変動を早く回
復させるような動作であれば適宜の回路動作を含む。ま
た本発明は上記の実施形態の数値による限定は受けな
い。
【００９４】
【発明の効果】以上説明してきたように本発明によれ
ば、ＭＲヘッドのＴＡ現象をリード信号に対する最適な
スレッショルドの設定により適切に検出して、ＴＡ現象
により変動した再生波形信号を安定状態に早く回復させ
ることができ、変動した信号回復が早まることで、ＥＣ
Ｃにより訂正可能な読取データの失陥に収め、ＥＣＣに
よるリカバリによってＴＡ現象によるリードエラーを大
幅に低減できる。
ば、ＭＲヘッドのＴＡ現象をリード信号に対する最適な
スレッショルドの設定により適切に検出して、ＴＡ現象
により変動した再生波形信号を安定状態に早く回復させ
ることができ、変動した信号回復が早まることで、ＥＣ
Ｃにより訂正可能な読取データの失陥に収め、ＥＣＣに
よるリカバリによってＴＡ現象によるリードエラーを大
幅に低減できる。
【００９５】またリードエラーが得られたときに同時に
ＴＡ現象によるフォルト信号が得られているか否か判断
し、リードエラーと同時にＴＡ現象のフォルト信号が得
られている場合にはＴＡ現象によるエラーと判断してＴ
Ａに対するエラー回避処理を有効化して再リードし、Ｔ
Ａ現象によるリードエラーでなかった場合にはＴＡエラ
ーに対する回復処理を行わずに再リードすることで、Ｔ
Ａ現象によるフォルト信号の誤検出に対し不必要なエラ
ー回避処理の回路動作を行って本来生じないリードエラ
ーを誘発してしまうことを確実に防止できる。
ＴＡ現象によるフォルト信号が得られているか否か判断
し、リードエラーと同時にＴＡ現象のフォルト信号が得
られている場合にはＴＡ現象によるエラーと判断してＴ
Ａに対するエラー回避処理を有効化して再リードし、Ｔ
Ａ現象によるリードエラーでなかった場合にはＴＡエラ
ーに対する回復処理を行わずに再リードすることで、Ｔ
Ａ現象によるフォルト信号の誤検出に対し不必要なエラ
ー回避処理の回路動作を行って本来生じないリードエラ
ーを誘発してしまうことを確実に防止できる。
【００９６】更にＴＡ現象に起因したリード信号の異常
変動を検出してフォルト信号を発生するフォルト検出部
の機能を利用し、フォルト検出のスレッショルドを品質
評価レベルに設定して媒体全面についてフォルト信号の
検出を行うことで、ＴＡ現象を起こす媒体の品質状態を
磁気ディスク装置自体で測定して外部の試験器に提供す
ることができる。
変動を検出してフォルト信号を発生するフォルト検出部
の機能を利用し、フォルト検出のスレッショルドを品質
評価レベルに設定して媒体全面についてフォルト信号の
検出を行うことで、ＴＡ現象を起こす媒体の品質状態を
磁気ディスク装置自体で測定して外部の試験器に提供す
ることができる。
【図１】本発明の原理説明図
【図２】本発明が適用される磁気ディスク装置のブロッ
ク図
ク図
【図３】図２のリードチャネル回路のブロック図
【図４】図２のＲ／Ｗプリアンプ回路のブロック図
【図５】図３のＴＡ検出回路によるフォルト信号の検出
とエラー回避動作のタイムチャート
とエラー回避動作のタイムチャート
【図６】図３のハイパスフィルタとＡＧＣホールド回路
の回路図
の回路図
【図７】図６ハイパスフィルタのカットオフ周波数の特
性図
性図
【図８】ハイパスフィルタのカットオフ周波数の増加に
よるＴＡで変動したリード信号の回復状況のタイムチャ
ート
よるＴＡで変動したリード信号の回復状況のタイムチャ
ート
【図９】図３のＰＬＬ回路のブロック図
【図１０】図３によるＰＬＬロック動作のタイムチャー
ト
ト
【図１１】フォルト検出に基づきリアルタイムでＴＡエ
ラー回避処理を行う本発明の機能ブロック図
ラー回避処理を行う本発明の機能ブロック図
【図１２】図４のＲ／Ｗプリアンプ回路に対するシリア
ル転送データのフォーマット説明図
ル転送データのフォーマット説明図
【図１３】シリアル転送データによるレジスタ設定内容
の説明図
の説明図
【図１４】シリアル転送データによるスレッショルドの
設定内容の説明図
設定内容の説明図
【図１５】図１１のスレッショルド設定部による設定処
理のフローチャート
理のフローチャート
【図１６】図１１の実施形態によるリードエラー処理の
フローチャート
フローチャート
【図１７】リードエラーとＴＡフォルトが同時に検出さ
れたときにＴＡエラー回避処理を伴う再リードを行う他
の実施形態の機能ブロック図
れたときにＴＡエラー回避処理を伴う再リードを行う他
の実施形態の機能ブロック図
【図１８】図１７の実施形態によるリードエラー処理の
フローチャート
フローチャート
【図１９】ＴＡ検出回路のフォルト検出を利用してＴＡ
に対する媒体の品質を評価する他の実施形態の機能ブロ
ック図
に対する媒体の品質を評価する他の実施形態の機能ブロ
ック図
【図２０】図１９の媒体品質評価処理のフローチャート
１０：ディスクエンクロージャ １１：コントロール回路ボード １２：Ｒ／Ｗプリアンプ回路（ヘッドＩＣ回路） １３：インダクティブヘッド（ライトヘッド） １４：ヘッドアッセンブリィ １４−１〜１４−６：複合ヘッド １５：ＭＲヘッド（リードヘッド）１６：ボイスコイル
モータ（ＶＣＭ） １８：スピンドルモータ ２０：ＭＣＵ（マイクロ・コントロール・ユニット） ２２：発振器 ２４：ハードディスクコントローラ（ＨＤＣ） ２５：シリアル転送ライン ２５−１：ＳＣＬＫ転送ライン ２５−２：ＳＤＥＮ転送ライン ２５−３：ＳＤＡＴＡ転送ライン ２６：リードチャネル回路（ＲＤＣ） ２８：サーボコントローラ ３０：フラッシュＰＥＲＯＭ ３２：データバッファ（ＤＲＡＭ） ３４：インタフェースコネクタ ３６：パワーモニタ ３８，４０：ＦＰＣ ４２：パラレルインタフェース ５０：８／９エンコーダ ５２：プリコーダ ５４：書込補償回路 ５６：ライトＦＦ ６２：ハイパスフィルタ（ＨＰＦ） ６４：ＡＧＣアンプ ６５：プログラマブルフィルタ ６６：サーボパルス検出器 ６８：全波整流回路 ７０：ＡＧＣチャージポンプ回路 ７２：ＡＧＣホールド回路 ７５：ＡＧＣ制御ロジック ７７：サーボ復調回路 ８０：適応型等化器 ８２：ビタビ検出器 ８４：８／９デコーダ ８６：タイムベース発生器 ９０：ＰＬＬ回路 ９２：リードチャネル制御ロジック １０４：制御レジスタ回路 １０５：ヘッド選択回路 １０６：ライトドライバ １０８：プリアンプ １１０：アンプ（利得制御付） １１２：ブースタ １１４：ＭＲヘッドバイアス制御回路 １１５：ＴＡフォルト検出回路（フォルト検出部） １１６，１１８，１２８，１４６：コンデンサ １２０−１，１２０−２：平行線路 １２２，１２６：抵抗 １２４，１３０，１４８：アナログスイッチ １３６：マルチプレクサ １３８：位相検出器 １４０：電圧制御発振器（ＶＣＯ） １４２：チャージポンプ回路 １４４：ＰＬＬホールド回路 １４５：ローパスフィルタ（ＬＰＦ） １５０：分周器 １５８：読取復調部 １６０：リードエラー検出部 １６２：制御部 １６４：エラー回避部 １６６：再リード処理 １６８：スレッショルド設定部 １７０：媒体品質評価部
モータ（ＶＣＭ） １８：スピンドルモータ ２０：ＭＣＵ（マイクロ・コントロール・ユニット） ２２：発振器 ２４：ハードディスクコントローラ（ＨＤＣ） ２５：シリアル転送ライン ２５−１：ＳＣＬＫ転送ライン ２５−２：ＳＤＥＮ転送ライン ２５−３：ＳＤＡＴＡ転送ライン ２６：リードチャネル回路（ＲＤＣ） ２８：サーボコントローラ ３０：フラッシュＰＥＲＯＭ ３２：データバッファ（ＤＲＡＭ） ３４：インタフェースコネクタ ３６：パワーモニタ ３８，４０：ＦＰＣ ４２：パラレルインタフェース ５０：８／９エンコーダ ５２：プリコーダ ５４：書込補償回路 ５６：ライトＦＦ ６２：ハイパスフィルタ（ＨＰＦ） ６４：ＡＧＣアンプ ６５：プログラマブルフィルタ ６６：サーボパルス検出器 ６８：全波整流回路 ７０：ＡＧＣチャージポンプ回路 ７２：ＡＧＣホールド回路 ７５：ＡＧＣ制御ロジック ７７：サーボ復調回路 ８０：適応型等化器 ８２：ビタビ検出器 ８４：８／９デコーダ ８６：タイムベース発生器 ９０：ＰＬＬ回路 ９２：リードチャネル制御ロジック １０４：制御レジスタ回路 １０５：ヘッド選択回路 １０６：ライトドライバ １０８：プリアンプ １１０：アンプ（利得制御付） １１２：ブースタ １１４：ＭＲヘッドバイアス制御回路 １１５：ＴＡフォルト検出回路（フォルト検出部） １１６，１１８，１２８，１４６：コンデンサ １２０−１，１２０−２：平行線路 １２２，１２６：抵抗 １２４，１３０，１４８：アナログスイッチ １３６：マルチプレクサ １３８：位相検出器 １４０：電圧制御発振器（ＶＣＯ） １４２：チャージポンプ回路 １４４：ＰＬＬホールド回路 １４５：ローパスフィルタ（ＬＰＦ） １５０：分周器 １５８：読取復調部 １６０：リードエラー検出部 １６２：制御部 １６４：エラー回避部 １６６：再リード処理 １６８：スレッショルド設定部 １７０：媒体品質評価部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１０月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】リードチャネル回路２６のリード復調部
は、サーボ復調部とデータ復調部に分かれる。まずＲ／
Ｗプリアンプ回路１２からのリード信号Ｅ２はポート６
０に入力され、ポート６０に続いてはハイパスフィルタ
６２とＡＧＣアンプ６４を設け、続いてプログラマブル
フィルタ６５を設けている。このリード信号Ｅ２の入力
段については、サーボ系も同様にデータ復調が行われ
る。
は、サーボ復調部とデータ復調部に分かれる。まずＲ／
Ｗプリアンプ回路１２からのリード信号Ｅ２はポート６
０に入力され、ポート６０に続いてはハイパスフィルタ
６２とＡＧＣアンプ６４を設け、続いてプログラマブル
フィルタ６５を設けている。このリード信号Ｅ２の入力
段については、サーボ系も同様にデータ復調が行われ
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】フォルト信号Ｅ８が得られたときのリード
チャネル制御ロジック９２によるエラー回避のための制
御信号としては、ハイパスフィルタ６２に対しフィルタ
切替信号Ｅ１３が出力され、ＡＧＣホールド回路７２に
ＡＧＣホールド信号Ｅ１４が出力され、更にＰＬＬ回路
９０に対しＰＬＬホールド信号Ｅ１５が出力される。
チャネル制御ロジック９２によるエラー回避のための制
御信号としては、ハイパスフィルタ６２に対しフィルタ
切替信号Ｅ１３が出力され、ＡＧＣホールド回路７２に
ＡＧＣホールド信号Ｅ１４が出力され、更にＰＬＬ回路
９０に対しＰＬＬホールド信号Ｅ１５が出力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】図９は図３のＰＬＬ回路９０の回路ブロッ
ク図である。ＰＬＬ回路９０はマルチプレクサ１３６、
位相検出器１３８、電圧制御発振器（ＶＣＯ）１４０、
ＰＬＬホールド回路１４４及び分周器１５０を備える。
マルチプレクサ１３６は、図３のリードチャネル制御ロ
ジック９２のリードゲート信号Ｅ１０がイネーブルのと
き、適応型等化器８０から出力されたリード信号を選択
して位相検出器１３８に入力する。またサーボゲート信
号Ｅ１２がイネーブルになるサーホ領域のリード時及び
データのライト時には、適応型等化器８０からのリード
信号がなくなるので、マルチプレクサ１３６は、タイム
ベース発生器８６からの基準クロックを位相検出器１３
８に入力する。位相検出器１３８は、リード動作の際に
はマルチプレクサ１３６から得られた適応型等化器８０
からのリード信号と電圧制御発振器１４０からの発振信
号との位相差を検出してチャージポンプ回路１４２に出
力する。
ク図である。ＰＬＬ回路９０はマルチプレクサ１３６、
位相検出器１３８、電圧制御発振器（ＶＣＯ）１４０、
ＰＬＬホールド回路１４４及び分周器１５０を備える。
マルチプレクサ１３６は、図３のリードチャネル制御ロ
ジック９２のリードゲート信号Ｅ１０がイネーブルのと
き、適応型等化器８０から出力されたリード信号を選択
して位相検出器１３８に入力する。またサーボゲート信
号Ｅ１２がイネーブルになるサーホ領域のリード時及び
データのライト時には、適応型等化器８０からのリード
信号がなくなるので、マルチプレクサ１３６は、タイム
ベース発生器８６からの基準クロックを位相検出器１３
８に入力する。位相検出器１３８は、リード動作の際に
はマルチプレクサ１３６から得られた適応型等化器８０
からのリード信号と電圧制御発振器１４０からの発振信
号との位相差を検出してチャージポンプ回路１４２に出
力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正内容】
【００６７】読取復調部１５８からのサーボデータ及び
リードデータは、リードエラー検出部１６０に与えられ
ている。リードエラー検出部１６０は、具体的には図２
のハードディスクコントローラ２４で実現される。サー
ボデータのエラーは、図３に示したサーボパルス検出器
６６によるパルス失陥等のエラーである。またリードデ
ータのエラーは、ハードディスクコントローラ２４に設
けているＥＣＣ回路による訂正能力を超えるバイト数の
エラーである。
リードデータは、リードエラー検出部１６０に与えられ
ている。リードエラー検出部１６０は、具体的には図２
のハードディスクコントローラ２４で実現される。サー
ボデータのエラーは、図３に示したサーボパルス検出器
６６によるパルス失陥等のエラーである。またリードデ
ータのエラーは、ハードディスクコントローラ２４に設
けているＥＣＣ回路による訂正能力を超えるバイト数の
エラーである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正内容】
【００６８】リードエラー検出部１６０は、サーボデー
タまたはリードデータのエラーを検出すると、リードエ
ラー検出信号Ｅ１８を出力する。制御部１６２にはエラ
ー回避部１６４、再リード処理部１６６及びＴＡフォル
ト検出回路１１５にスレッショルドを設定するためのス
レッショルド設定部１６８が設けられている。エラー回
避部１６４は、図３のリードチャネル回路２６に設けて
いるリードチャネル制御ロジック９２で実現できる。再
リード処理部１６６とスレッショルド設定部１６８は、
図２のコントロール回路ボード１１に設けているＭＣＵ
２０のプログラム制御により実現される。
タまたはリードデータのエラーを検出すると、リードエ
ラー検出信号Ｅ１８を出力する。制御部１６２にはエラ
ー回避部１６４、再リード処理部１６６及びＴＡフォル
ト検出回路１１５にスレッショルドを設定するためのス
レッショルド設定部１６８が設けられている。エラー回
避部１６４は、図３のリードチャネル回路２６に設けて
いるリードチャネル制御ロジック９２で実現できる。再
リード処理部１６６とスレッショルド設定部１６８は、
図２のコントロール回路ボード１１に設けているＭＣＵ
２０のプログラム制御により実現される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正内容】
【００７１】このようなシリアル転送データ１５２につ
いて、図１３のようにアドレスを指定して各種の動作モ
ードパラメータを設定することができる。動作モードと
しては、スリープモードＸＳＬＰ、アイドルモードＸＩ
ＤＬ、ヘッド選択ＨＳ３〜０、利得制御モードＧＡＩ
Ｎ、ＴＡリカバリ広域周波数制御ＴＡＲＦＨ、ＭＲヘッ
ドバイアス電流ＩＢ３〜ＩＢ０、ＴＡリカバリモードＴ
ＡＲＥＣ、ＴＡ補償モードＴＡＣＭＰ、ＴＡスレッショ
ルドＴＡ３〜ＴＡ０、ブースタＢＳＴ１〜０、書込電流
ＩＷ３〜０がセットできる。
いて、図１３のようにアドレスを指定して各種の動作モ
ードパラメータを設定することができる。動作モードと
しては、スリープモードＸＳＬＰ、アイドルモードＸＩ
ＤＬ、ヘッド選択ＨＳ３〜０、利得制御モードＧＡＩ
Ｎ、ＴＡリカバリ広域周波数制御ＴＡＲＦＨ、ＭＲヘッ
ドバイアス電流ＩＢ３〜ＩＢ０、ＴＡリカバリモードＴ
ＡＲＥＣ、ＴＡ補償モードＴＡＣＭＰ、ＴＡスレッショ
ルドＴＡ３〜ＴＡ０、ブースタＢＳＴ１〜０、書込電流
ＩＷ３〜０がセットできる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正内容】
【００９１】ステップＳ９でインデックスが得られたな
らば、そのときのカウンタＮの値即ちＴＡ現象による媒
体失陥の数ＮをステップＳ１０でアドレスＣＣＨＨを使
用して記憶する。このような処理をステップＳ１１で全
ヘッドについて終了するまで、ステップＳ１２でヘッド
番号を更新しながら繰り返す。ステップＳ１１で全ヘッ
ドについて処理が終了したならば、ステップＳ１３で全
シリンダについて終了したか否かチェックする。
らば、そのときのカウンタＮの値即ちＴＡ現象による媒
体失陥の数ＮをステップＳ１０でアドレスＣＣＨＨを使
用して記憶する。このような処理をステップＳ１１で全
ヘッドについて終了するまで、ステップＳ１２でヘッド
番号を更新しながら繰り返す。ステップＳ１１で全ヘッ
ドについて処理が終了したならば、ステップＳ１３で全
シリンダについて終了したか否かチェックする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正内容】
【００９２】終了していなければステップＳ１４でシリ
ンダ番号を更新し、ヘッド番号を初期化した後に、ステ
ップＳ１３からの処理を繰り返す。もちろん、ステップ
Ｓ３で全シリンダについて処理を終了したならば、その
とき得られている各ヘッドごとの各シリンダのＴＡ失陥
のカウント値、媒体品質レベル及びＴＡ失陥位置の情報
を試験器に報告するようになる。
ンダ番号を更新し、ヘッド番号を初期化した後に、ステ
ップＳ１３からの処理を繰り返す。もちろん、ステップ
Ｓ３で全シリンダについて処理を終了したならば、その
とき得られている各ヘッドごとの各シリンダのＴＡ失陥
のカウント値、媒体品質レベル及びＴＡ失陥位置の情報
を試験器に報告するようになる。
Claims (15)
- 【請求項１】読取ヘッドの再生波形信号からリードデー
タ及びヘッド位置決めに使用するサーボデータを復調す
る読取復調部と、 前記再生波形信号に対し所定のスレッショルドを設定
し、前記再生波形信号が前記スレッショルドを越えた場
合にフォルト信号を出力するフォルト検出部と、 前記読取復調部に設けられ、前記フォルト信号が発生し
た場合に、リードエラーを回避させるように動作するエ
ラー回避部と、を設けたことを特徴とする記憶装置。 - 【請求項２】読取ヘッドの再生波形信号を増幅する増幅
器を備え、該増幅器の出力する再生波形信号からリード
データ及びヘッド位置決めに使用するサーボデータを復
調する読取復調部と、 前記読取復調部で復調した前記リードデータ又はサーボ
データのエラーを検出するリードエラー検出部と、 前記増幅器の出力する再生波形信号に対し所定のスレッ
ショルドを設定し、前記再生波形信号が前記スレッショ
ルドを越えた場合にフォルト信号を出力するフォルト検
出部と、 前記読取復調部に設けられ、前記フォルト信号が発生し
た場合に、前記読取復調部でのエラーを回避させるよう
に動作するエラー回避部と、 １回のリードアクセスで前記リードエラー検出部のエラ
ーと前記フォルト検出部のフォルト信号の両方が同時に
得られた場合、前記エラー回避部の動作を有効化して再
リードする再リード処理部と、を設けたことを特徴とす
る記憶装置。 - 【請求項３】請求項１又は２記載の記憶装置に於いて、
前記フォルト検出部は、前記読取ヘッドとしてＭＲヘッ
ドを使用した場合のサーマル・アスペリティに起因した
再生波形信号の異常変動を検出してフォルト信号を出力
することを特徴とする記憶装置。 - 【請求項４】請求項１又は２記載の記憶装置に於いて、
前記エラー回避部は、前記読取ヘッドとしてＭＲヘッド
を使用した場合のサーマル・アスペリティに起因した再
生波形信号の異常変動を早く回復させるように動作する
ことを特徴とする記憶装置。 - 【請求項５】請求項４記載の記憶装置に於いて、前記エ
ラー回避部は、前記フォルト信号が得られた時点から、
サーマル・アスペリティに起因した再生波形信号の異常
変動が続く所定時間に亘り、再生波形信号の異常変動を
早く回復させるように動作することを特徴とする記憶装
置。 - 【請求項６】請求項４記載の記憶装置に於いて、前記エ
ラー回避部は、前記フォルト信号が得られた際に、前記
読取復調部に設けているハイパスフィルタのカットオッ
フ周波数を高くし、サーマル・アスペリティによる再生
波形信号の異常変動を早く回復させることを特徴とする
記憶装置。 - 【請求項７】請求項４記載の記憶装置に於いて、前記エ
ラー回避部は、前記フォルト信号が得られた際に、前記
読取復調部に設けているＡＧＣアンプのゲインをフォル
ト信号が得られた時点の値に保持し、サーマル・アスペ
リティによる再生波形信号の異常変動でＡＧＣループが
乱れるのを抑えることを特徴とする記憶装置。 - 【請求項８】請求項４記載の記憶装置に於いて、前記エ
ラー回避部は、前記フォルト信号が得られた際に、前記
読取復調部に設けているＰＬＬのループゲインをフォル
ト信号が得られた時点の値に保持し、サーマル・アスペ
リティによる再生波形信号の異常変動でＰＬＬループが
乱れるのを抑えることを特徴とする記憶装置。 - 【請求項９】請求項１又は２記載の記憶装置に於いて、
更に、ヘッドをディクス媒体の所定位置に位置決めして
再生した状態で、前記フォルト検出部のスレッショルド
を低下させながらフォルト信号の出力の有無を監視し、
フォルト信号が出たり出なかったりするスレッショルド
を検出して前記再生波形信号の振幅値とし、該振幅値に
所定の係数を乗じた値を前記フォルト検出部にスレッシ
ョルドとして設定するスレッショルド設定部を設けたこ
とを特徴とする記憶装置。 - 【請求項１０】請求項９記載の記憶装置に於いて、前記
スレッショルド設定部は前記ディスク媒体のサーボ領域
にヘッドを位置決めして再生波形信号の振幅値を検出す
ることを特徴とする記憶装置。 - 【請求項１１】請求項９記載の記憶装置に於いて、前記
スレッショルド設定部は前記ディスク媒体のデータ領域
にヘッドを位置決めして再生波形信号の振幅値を検出す
ることを特徴とする記憶装置。 - 【請求項１２】請求項１０又は１１記載の記憶装置に於
いて、前記スレッショルド設定部は、前記ディスク媒体
の各シリンダ毎に順次ヘッドを位置決めしてフォルト信
号が出たり出なかったりする再生信号の振幅値を検出し
てメモリ又はディスク媒体に記録し、リード動作の際に
選択ヘッド及びシリンダ位置に対応する振幅値を読み出
して前記フォルト検出部にスレッショルドを設定するこ
とを特徴とする記憶装置。 - 【請求項１３】請求項１０又は１１記載の記憶装置に於
いて、前記スレッショルド設定部は、前記ディスク媒体
の各シリンダにヘッドを位置決めしてフォルト信号が出
たり出なかったりする再生信号の振幅値を検出している
際に、検出された振幅値が所定の最小値以下となった場
合、前記フォルト検出部の前段に設けている増幅器の増
幅率を上げた後に、再度、振幅値の検出をやり直すこと
を特徴とする記憶装置。 - 【請求項１４】請求項１又は２記載の記憶装置に於い
て、 前記読取復調部は、Ｒ／Ｗプリアンプ回路、リードデー
タを復調するデータ復調回路、サーボデータを復調する
サーボ復調回路を備え、 前記Ｒ／Ｗプリアンプ回路には、利得制御可能な増幅
器、前記フォルト検出回路、及び制御部からのシリアル
転送により前記増幅器の利得及び前記フォルト検出回路
のスレッショルドを設定するレジスタを設けたことを特
徴とする記憶装置。 - 【請求項１５】読取ヘッドの再生波形信号からリードデ
ータ及びヘッド位置決めに使用するサーボデータを復調
する読取復調部と、 前記再生波形信号に対し所定のスレッショルドを設定
し、前記再生波形信号が前記スレッショルドを越えた場
合にフォルト信号を出力するフォルト検出部と、 前記フォルト検出部のスレッショルドを所定の媒体品質
レベルに設定するスレッショルド設定部と、 ディクス媒体の全面にヘッドを位置決めしながら、前記
フォルト信号からサーマル・アスペリティの数、発生位
置、レベル等を検出して試験器に報告する媒体品質評価
部と、を備えたことを特徴とする記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156261A JPH113504A (ja) | 1997-06-13 | 1997-06-13 | 記憶装置 |
| US08/951,460 US6178053B1 (en) | 1997-06-13 | 1997-10-16 | Storage apparatus for reducing a read error caused by a thermal asperity of a magneto-resistive head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156261A JPH113504A (ja) | 1997-06-13 | 1997-06-13 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113504A true JPH113504A (ja) | 1999-01-06 |
Family
ID=15623943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156261A Pending JPH113504A (ja) | 1997-06-13 | 1997-06-13 | 記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6178053B1 (ja) |
| JP (1) | JPH113504A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191908B1 (en) | 1997-06-30 | 2001-02-20 | Nec Corporation | Thermal asperity compensating method, data reproduction error compensating method, automatic gain control system and magnetic disk unit |
| WO2002084648A1 (fr) * | 2001-04-13 | 2002-10-24 | Sony Corporation | Procede et dispositif de reproduction de donnees enregistrees magnetiquement |
| KR100686139B1 (ko) * | 2005-01-18 | 2007-02-23 | 엘지전자 주식회사 | Ａｇｃ 록 검출 방법 및 이것을 적용한 이동형 방송 수신기 |
| JP2008047230A (ja) * | 2006-08-17 | 2008-02-28 | Fujitsu Ltd | 利得調整制御装置、記憶装置及び利得調整制御方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11356086A (ja) * | 1998-02-12 | 1999-12-24 | Rohm Co Ltd | 半導体装置及びこれを用いたディスク駆動装置 |
| US6268974B1 (en) * | 1998-07-13 | 2001-07-31 | Seagate Technology Llc | Gain optimization in a disc drive |
| JP2000067530A (ja) * | 1998-08-18 | 2000-03-03 | Fujitsu Ltd | ディスク装置及びディスク装置におけるエラー修正方法 |
| US6494085B2 (en) * | 1998-09-14 | 2002-12-17 | Seagate Technology Llc | Method and system for detecting thermal asperity on discs used in a disc drive |
| US6307719B1 (en) * | 1999-11-17 | 2001-10-23 | Maxtor Corporation | Suspension assembly with adjustable gramload |
| US6822814B2 (en) | 2000-11-10 | 2004-11-23 | Jpmorgan Chase Bank, As Collateral Agent | Write head collision detection using MR read element in disc drives |
| SG115437A1 (en) * | 2000-12-27 | 2005-10-28 | Toshiba Kk | Disk drive including preamplifier for perpendicular magnetic recording system |
| US6788482B2 (en) * | 2001-06-29 | 2004-09-07 | Infineon Technologies Ag | Method and apparatus for Viterbi detector state metric re-normalization |
| KR100442864B1 (ko) * | 2001-09-04 | 2004-08-02 | 삼성전자주식회사 | 데이터 저장 시스템에서의 불안정성 헤드 판단에 의한회복 방법 및 장치 |
| US7353393B2 (en) * | 2001-09-07 | 2008-04-01 | Anoto Aktiebolag (Anoto Ab) | Authentication receipt |
| JP4028201B2 (ja) * | 2001-09-28 | 2007-12-26 | 株式会社東芝 | 垂直磁気記録方式の磁気ディスク装置 |
| US6828784B2 (en) * | 2002-02-11 | 2004-12-07 | Samsung Electronics Co., Ltd. | Method and apparatus detecting base line popping noise in a read head and stabilizing the magnetic domain of merged magnetoresistive read-write heads using dc write current and read bias current for an assembled disk drive |
| WO2003085646A1 (en) | 2002-03-29 | 2003-10-16 | Seagate Technology Llc | Mr head thermal asperity cancellation |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| JP2004127409A (ja) * | 2002-10-01 | 2004-04-22 | Toshiba Corp | ディスク記憶装置及びデータ再生方法 |
| US20070230004A1 (en) * | 2006-04-04 | 2007-10-04 | Johnson Yen | Read channel/hard disk controller interface including power-on reset circuit |
| US7715143B2 (en) * | 2006-12-31 | 2010-05-11 | Broadcom Corporation | Delta-sigma PLL using fractional divider from a multiphase ring oscillator |
| US7808734B2 (en) * | 2007-08-20 | 2010-10-05 | Hitachi Global Storage Technologies Netherlands B.V. | Monitoring a fly height of a magnetic transducer |
| US7617643B2 (en) * | 2007-08-22 | 2009-11-17 | California Expanded Metal Products Company | Fire-rated wall construction product |
| US9947353B1 (en) | 2017-07-26 | 2018-04-17 | Seagate Technology Llc | Magnetic recording system employing passive thermal asperity avoidance |
| US11133032B1 (en) | 2020-10-20 | 2021-09-28 | Seagate Technology Llc | Reader instability detection and recovery |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0935397A (ja) * | 1995-07-13 | 1997-02-07 | Internatl Business Mach Corp <Ibm> | デイスク装置およびデイスク装置における読み取り不良回復方法 |
| JP2986083B2 (ja) | 1995-09-21 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デイスク装置およびデイスク装置における読み取り不良回復方法 |
| US5687036A (en) * | 1995-09-29 | 1997-11-11 | Seagate Technology, Inc. | Selection of optimum write current in a disc drive to minimize the occurrence of repeatable read errors |
| US5901001A (en) * | 1996-02-20 | 1999-05-04 | Seagate Technology, Inc. | Detection of asperities in recording surface of storage medium |
| JP3268729B2 (ja) * | 1996-06-27 | 2002-03-25 | 株式会社東芝 | 磁気ディスク装置及び磁気ディスク装置におけるエラー訂正方法 |
| US5898532A (en) * | 1996-07-02 | 1999-04-27 | Seagate Technology Inc. | MR head thermal asperity recovery |
| US5995313A (en) * | 1997-01-21 | 1999-11-30 | Seagate Technology, Inc. | Thermal asperity suppression using high speed shorting and baseline compensation |
-
1997
- 1997-06-13 JP JP9156261A patent/JPH113504A/ja active Pending
- 1997-10-16 US US08/951,460 patent/US6178053B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191908B1 (en) | 1997-06-30 | 2001-02-20 | Nec Corporation | Thermal asperity compensating method, data reproduction error compensating method, automatic gain control system and magnetic disk unit |
| WO2002084648A1 (fr) * | 2001-04-13 | 2002-10-24 | Sony Corporation | Procede et dispositif de reproduction de donnees enregistrees magnetiquement |
| US7088536B2 (en) | 2001-04-13 | 2006-08-08 | Sony Corporation | Magnetically recorded data reproduction apparatus and method thereof |
| KR100686139B1 (ko) * | 2005-01-18 | 2007-02-23 | 엘지전자 주식회사 | Ａｇｃ 록 검출 방법 및 이것을 적용한 이동형 방송 수신기 |
| JP2008047230A (ja) * | 2006-08-17 | 2008-02-28 | Fujitsu Ltd | 利得調整制御装置、記憶装置及び利得調整制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6178053B1 (en) | 2001-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH113504A (ja) | 記憶装置 | |
| US6525891B1 (en) | Apparatus for compensating thermal asperity and DC undershoot in the data channel of a disk storage system | |
| KR100299083B1 (ko) | 자기디스크장치및이를이용한재시도방법 | |
| US5233482A (en) | Thermal asperity compensation for PRML data detection | |
| US5838512A (en) | Apparatus for reproducing digital servo data and digital user data, for use in a disk storage system | |
| US8589774B1 (en) | Averaging signals to improve signal interpretation | |
| JP3645054B2 (ja) | ２重エレメント磁気抵抗ヘッドを位置決めするための方法および装置 | |
| US6628468B1 (en) | Low frequency signal baseline shift compensation in a disc drive | |
| JP2868707B2 (ja) | ディスク状記録担体を利用したデータ記録装置の読出チャンネル最適化方法 | |
| US5107378A (en) | Adaptive magnetic recording and readback system | |
| US6052804A (en) | Data transfer optimization through sector evaluation and reallocation during a disc drive idle mode | |
| US5862007A (en) | Method and apparatus for removing baseline shifts in a read signal using filters | |
| JPH09320008A (ja) | 磁気ディスク再生装置および該磁気ディスク再生装置の制御方法 | |
| US6101227A (en) | Detector and method for detecting defects in the magnetic media of a mass storage system | |
| JPH09251728A (ja) | ディスク記録再生装置及びそのリードエラー処理方法 | |
| JPH09139040A (ja) | ディスク記録再生システム及びそのヘッド浮上変動検出方法 | |
| US6215608B1 (en) | Hardware inhibit for a disk drive digital servo control system | |
| US7483227B1 (en) | Detecting a thermal asperity condition of a disk drive head responsive to data value transitions | |
| US5801896A (en) | Method and apparatus for servo pulse detection with high AC coupling and large pulse asymmetry | |
| US7062698B2 (en) | Method and apparatus to control head instability in a data storage system | |
| JP2003045120A (ja) | ディスク記憶装置及び同装置に適用するリード方法 | |
| US6055118A (en) | Holding automatic gain control levels during read error recovery in a disc drive | |
| EP1585130A2 (en) | Read head preamplifier with thermal asperity transient control | |
| US6697204B2 (en) | Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive | |
| US20020023248A1 (en) | Medium defect detection method and data storage apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |