KR20000011007A - 판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법및 디스크 드라이브u - Google Patents

판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법및 디스크 드라이브u Download PDF

Info

Publication number
KR20000011007A
KR20000011007A KR1019980709157A KR19980709157A KR20000011007A KR 20000011007 A KR20000011007 A KR 20000011007A KR 1019980709157 A KR1019980709157 A KR 1019980709157A KR 19980709157 A KR19980709157 A KR 19980709157A KR 20000011007 A KR20000011007 A KR 20000011007A
Authority
KR
South Korea
Prior art keywords
error
read
correction
data
erase
Prior art date
Application number
KR1019980709157A
Other languages
English (en)
Inventor
스티븐 리브스 겐하이머
지미 레이 샤버
Original Assignee
토마스 에프.멀베니
시게이트 테크놀로지, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 에프.멀베니, 시게이트 테크놀로지, 인코포레이티드 filed Critical 토마스 에프.멀베니
Publication of KR20000011007A publication Critical patent/KR20000011007A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

복구 프로세스에 이용된 기타 보정 동작과 합동으로 에러 보정 사용의 적절함을 결정하기 위해 판독 채널 성능 지시기를 이용하여 디스크 드라이브(10)의 디스크(18)로부터 판독된 데이터의 시퀀스에서 판독채널(70)에 의해 검출된 판독에러를 복구하는 방법 및 장치가 개시되었다. 검색된 데이터에서 보정되지 않은 에러의 검출시, 디스크 드라이브(10)는 판독 복구로 들어가며 여기서 하나 이상의 보정동작(102,122)이 에러를 해결하기 위한 일환으로 적용된다. 채널 성능 지시기중의 하나는 판독동작 동안 복구된 샘플링된 데이터 비트 에러 값의 제곱의 합으로서 결정되는 채널 성능 측정치(108,128)를 포함한다. 채널 성능 측정치가 검출되지 않은 오류 데이터의 통과확률이 수용가능한 레벨(110,130)에 있음을 지시하는 임계값 이하일 때, 에러보정이 데이터(112,138)에 적용되며; 그렇지않으면 에러보정이 허용되지 않는다(118,140). 추가의 채널 성능 지시기는 판독 에러를 포함하는 것으로 여겨지는 특정 심볼 셋트를 식별하는 소거 포인터(132)를 포함한다.

Description

판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법 및 디스크 드라이브
디스크 드라이브는 사용자가 용이하게 이용할 수 있는 형태로 대량의 데이터를 저장하기 위해 워크 스테이션, 개인용 컴퓨터, 랩탑 및 기타 컴퓨터 시스템에 사용된다. 이러한 드라이브는 스핀들 모터에 의해 일정한 고속도로 회전되는 하나 이상의 자화가능한 디스크를 이용하여 데이터를 저장 및 검색한다. 디스크의 각각은 데이터가 디스크의 표면상에서 정의된 데이터 트랙을 따라 자속 전이 형태로 저장되도록 대응하는 판독/기록 헤드에 의해 선택적으로 자화될 수 있는 자화가능한 표면 코팅을 갖는다.
헤드는 통상적으로 디스크 위에 떠 있으며 회전 액추에이터 조립체 및 서보 루프를 이용하여 디스크상의 트랙에 대해 위치지정 가능하게 제어된다. 서보 루프는 디스크상의 서보 필드로부터 위치정보를 획득하며, 이에 응답하여, 액추에이터 코일에 전류를 인가함에 의해 헤드의 축방향 위치를 정정한다. 코일은 코일을 이동시키므로써 자장을 일으키는 하나 이상의 자석을 포함하는 음성 코일 모터의 일부분이고; 영구자석의 자장과 자장 사이의 자기 상호작용은 회전 액추에이터가 디스크의 표면위에서 소망하는 바와 같이 헤드를 위치시키게 하는 코일 전류에 의한 결과로 코일에서 일어난다.
헤드는 박막 구조 및 자기 저항체(MR)를 포함하는 다양한 구조일 수 있다. 이러한 공지된 유형의 헤드는 일반적으로 헤드의 기록 엘리먼트에 선택된 주기, 진폭 및 방향에 대한 기록전류를 인가하므로써 대응하는 디스크에 데이터를 기록하며, 상기 기록 엘리먼트는 비교적 작은 에어 갭을 갖는 자기 코일을 포함한다. 회전하는 디스크의 표면에 매우 근접하여 위치된 상기 갭은 기록 전류에 응답하여 갭에 대해 발생된 자계에 의한 결과로 디스크를 선택적으로 자화시킨다. 디스크로부터 데이터를 판독하기 위한 박막 헤드 및 MR 헤드의 접근은 약간 상이하다. 박막 헤드는 판독 엘리먼트(기록 엘리먼트와 동일하거나 동일하지 않을 수 있음)의 갭으로부터 자기변화를 감지하며 판독되는 선택된 데이터 트랙의 자화에서의 선택적인 변화를 나타내는 판독신호를 출력하며; 반면에 MR 헤드는 MR-엘리먼트의 정상적인 dc 저항을 변화시키는 특정 방향의 자계가 존재하는 것을 특징으로 하는 자기-저항 엘리먼트를 포함한다. 따라서, 판독 동작 동안 MR-엘리먼트를 통과한 소정 판독 전류의 크기의 변화는 디스크상의 자속 전이와 MR-엘리먼트 사이의 상호작용에 의한 결과이다.
판독채널은 통상적으로 선택된 헤드로부터 얻어진 판독신호를 선택된 트랙상에 최초에 저장된 사용자 데이터로 변환시키기 위해 제공된다. 이와 같은 판독채널은 공지되어 있으며 피크 검출 및 부분응담, 최대가능성(PRML)처리를 포함한 다양한 신호 처리기술을 이용할 수 있다. 디스크 드라이브에 의한 신뢰성있는 저장 및 검색 동작을 보장하기 위해, 사용자 데이터는 디스크에 직렬로 기록되기 이전에 에러 정정 코드(ECC;error correction codes) 및 제한된 실행길이(RLL;run length limited)로 인코딩된다. 인식될 수 있는 바와 같이, RLL 인코딩은 판독채널을 위한 적절한 판독 타이밍 윈도우의 생성을 보장하기 위해 제공되며 ECC는 검색된 시퀀스에서 선택된 에러의 개수까지 검출 및 보정하기 위해 사용된다. 따라서, 전형적인 판독채널 동작은 최종적으로 사용자 데이터를 재구성하기 위해 검색된 판독신호에 대한 RLL 디코딩 및 ECC 동작을 포함한다.
에러 정정 코드는 자기매체의 미세한 결함 및 판독 채널에 노이즈가 있는 경우에 디스크로부터 올바른 데이터를 추출하기 위한 강력한 수단이다. 그러나 각각의 코드유형은 에러패턴이 코드유형에 의해 검출되지 않았기 때문에 또는 에러를 정정하지 않은 코드로 인해 검출되지 않은 오류 데이터를 통과시킬 유한 확률을 갖는다. 이들 각각의 경우에, 에러 패턴의 사이즈는 일반적으로 몇몇 명백한 임계값을 초과할 것이고, 이 값은 채용된 특정 ECC의 파라미터이다. 검출되지 않은 오류 데이터를 통과시킬 확률은 ECC 동작을 수행하는 채널의 일부분에 제공된 에러율의 함수이다. 일반적인 ECC 기술에 관한 배경지식은, Shaver에 1994년 1월 4일자로 특허허여된 미국 특허 제 5,276,662호 및 Deng에 의해 1995년 2월 23일자로 출원된 미국 특허출원 제 08/393,431호를 참조하라. 이들 문헌은 모두 본 발명의 양수인에게 양도되었다.
ECC는 일반적으로 판독 채널의 정규동작 동안 사용되지만, 판독 에러 복구 동작 동안에 사용되지 않으며 이러한 판독 에러 복구 동작이 열화된 에러율을 나타내는 결과로 될 수 있다는 것은 관심사항이 아니다. 예로서, 상기 사항은 검색된 데이터에서 오류있고, 보정불가능한 시퀀스의 검출시 판독 에러 복구 모드로 들어가기 위해 디스크 드라이브에 공통적인 것이고 여기서 데이터는 디스크로부터 다시 판독되고 에러해결을 시도하기 위해 여러 보정 동작이 순차적으로 적용된다. 상기 보정 동작중의 하나는 트랙 오프셋트의 적용을 포함하며, 여기서 데이터 헤드는 전체 트랙 폭에 대한 선택된 백분율(예로서, +10%) 만큼 트랙 중심으로부터 오프셋트된다. 이 기술은 데이터가 우발적으로 트랙 중앙으로부터 기록되어지거나, 매체결함이 데이터 트랙의 에지에 위치되거나 또는 인접한 트랙 데이터가 타겟 데이터의 한 측에 침범하는 경우에 에러를 해결하는데 유용할 수 있다. 에러율은 일반적으로 헤드가 트랙의 기록된 중앙으로부터 이동되어짐에 따라 열화되기 때문에, ECC는 검출되지 않은 오류 데이터를 통과시키는 수용할 수 없는 확률로 일정 구역에서 동작할 염려로 인해 트랙 오프셋를 갖춘 데이터를 판독하는 동안 적용되지 않는다. ECC적용에 바람직하지 못한 것으로 되어 온 기타 보정 동작은 판독채널의 여러 성분에 의해 사용된 이득, 타이밍 및 가중치 임계값의 변화를 포함한다.
따라서, ECC를 위한 수용한계 미만의 전체 에러율을 열화시킬 잠재성을 갖는 보정 동작과 결합하여 판독 에러 복구 프로세스 동안 ECC의 사용을 촉진할 에러 채널에서의 에러율을 복구하는 개선된 연구가 필요하다.
본 발명은 일반적으로 디스크 드라이브 데이터 저장 디바이스 분야에 관한 것으로, 더욱 상세히는 판독 채널 성능 지시기를 사용하여 디스크 드라이브에서 판독 에러 복구 동작을 개선시키는 방법 및 장치에 관한 것이다.
도 1은 본 발명의 바람직한 실시예에 따라 구성된 디스크 드라이브의 평면도.
도 2는 도 1의 디스크 드라이브의 기능 블록도.
도 3은 도 2의 판독/기록 회로의 판독 채널부의 기능 블록도.
도 4는 도 3의 판독 채널에 대한 판독 에러율과 채널 성능 측정치 사이의 상관관계를 나타낸 그래프.
도 5는 도 3의 판독 채널의 판독 에러율과 검출되지 않은 오류 데이터를 출력하는 확률간의 상관관계를 나타낸 그래프.
도 6은 본 발명의 바람직한 실시예에 따라 판독 에러 복구 루틴의 흐름도.
도 7은 본 발명의 다른 바람직한 실시예에 따른 제 2 판독 에러 복구 루틴을 나타낸 도.
본 발명은 복구 프로세스에서 이용된 기타 보정 동작과 결합하여 ECC 보정을 이용하는 것에 대한 적절함을 결정하기 위해 판독 채널 성능 지시기를 이용하므로써 디스크 드라이브의 디스크로부터 데이터를 판독하는 시퀀스에서 검출된 판독 에러를 복구하는 방법 및 장치를 제공한다.
일반적으로, 검색된 데이터에서 보정되지 않은 에러의 검출시, 디스크 드라이브는 에러를 해결하기 위해 하나 이상의 보정동작이 적용되는 판독 에러 복구 루틴으로 들어가며, 이러한 보정동작은 판독 채널 이퀄라이저 파라미터의 조정 및 피터 범위 및 진폭이득의 조정 및 트랙 오프셋트를 포함한다. ECC 보정이 보정동작과 합동으로 인에이블링되는지의 여부는 이용된 특정한 판독 채널 성능 지시기에 의해 결정된다.
더욱 상세히는, 본 발명의 제 1 태양에서, 채널 성능 지시기는 판독 동작 동안 복구된 샘플링된 데이터 비트 에러 값의 제곱, 합 또는 적분으로서 결정된 채널 성능 측정치를 포함한다. 상기 합의 크기는 판독 이벤트 동안 데이터 신호에 대한 전체 성능을 대표하며; 작은 합은 높은 성능 신호에 대응한다.
이 시점에서 채널 성능 측정치는 수용가능한 레벨에 있는 검출되지 않은 오류 데이터를 통과시킬 확률을 지시하는 임계값 또는 임계값 이하이고, ECC 보정은 상기 데이터에 적용되며; 반면에 채널 성능 측정치가 검출되지 않은 오류 데이터를 통과시킬 확률이 수용가능한 레벨에 있지 않다는 지시를 나타낼 때, 판독 복구 동작 동안 ECC 보정은 디스에이블링된다. 상기 둘 중 어느 경우도, 보정동작(ECC 보정과 함께 또는 ECC 보정없이)이 판독에러의 보정에서 성공되었다면, 보정 데이터는 호스트 컴퓨터로의 후속하는 전달을 위해 디스크 드라이브 인터페이스 버퍼에 출력한다. 만일 성공되지 않았다면, 다음 보정동작이 선택되어 프로세스는 판독에러가 해결되거나 복구불가능한 판독 에러 조건이 디스크 드라이브에 의해 공표될 때까지 반복된다.
더욱이, 본 발명의 제 2 태양에서, ECC를 선택된 보정 동작과 결합하여 적용할 것인지의 여부 결정에 대한 요인이 되는 추가의 채널 성능 지시기로서 소거 포인터가 사용된다. 소거 포인터는 판독 에러를 포함하는 것으로 여겨지는 다수의 심볼 또는 특정 심볼(바이트)을 식별하며 MR 헤드와 공동으로 열 애스페리티의 발생을 검출하기 위해 사용된 단일 레벨 임계값 검출기로부터 발생될 수 있으며; 또한 디스크 매체에 기록된 n+k 비트 데이터를 디스크 드라이브 기록 채널에 공급된 n 비트 사용자 데이터로 변환시키는데 사용된 RLL 디코더로부터 발생될 수 있다. 예를들어, 8/9 디코더로, 9비트의 데이터가 사용자 데이터의 8비트마다에 대해 디스크에 기록된다. ECC에 의해 보정가능한 소거 포인터에 의해 식별된 전체 바이트 수는 이용된 ECC 방법론의 기능이다. 따라서, 본 발명의 제 2 태양에서 복구 루틴은 채널 성능 측정치가 검출되지 않은 오류 데이터가 수용가능 레벨에 있음에 대한 지시를 제공하는 지의 여부를 결정하며, 소거 포인터에 의해 식별된 심볼의 총 수가 ECC 보정을 적용하기 이전에 ECC 회로의 보정 성능에 속하도록 임계값 미만인지의 여부를 결정한다.
본 발명을 특징짓는 다양한 기타 특징 및 이점은 다음의 상세한 설명을 읽고 관련도면을 참조하므로써 명백해 진다.
도 1을 참조하면, 본 발명에 따라 구성된 디스크 드라이브(10)의 평면도가 도시되어 있다. 디스크 드라이브(10)는 여러 디스크 드라이브의 구성성분이 장착된 베이스 데크(12)와 최상부 커버(14)를 포함하며, 관련있는 선택된 성분을 노출시키기 위해 부분 절결 방식으로 도시되었다. 도 1의 평면도에 명시적으로 도시되지 않았지만, 베이스 데크(12)는 여러 디스크 드라이브 구성성분이 장착된 내면과 최상부 커버(14)와 합동으로 밀봉된 내부 환경내에서 이들 구성성분을 수용하기에 충분한 높이를 제공하는 측벽을 포함한다.
베이스 데크(12)에는 다수의 디스크(18)가 고속 회전을 위해 장착된 스핀들모터(부재번호 16으로 도시됨)가 장착되어 있다. 회전 방식으로 피벗 베어링 조립체(22) 둘레를 피벗팅하는 액추에이터 조립체(20)가 디스크(18)에 인접해 있다. 액추에이터 조립체(20)는 짐발 조립체(26)를 지지하는 액추에이터 아암(24)를 포함한다. 짐발 조립체(26)는 각각이 디스크(18)의 한 표면과 대응하는 헤드(28)를 지지한다. 상기한 바와 같이, 헤드(28)는 트랙에 데이터를 기록하기 위해 또는 트랙으로부터 데이터를 판독하기 위해 디스크의 데이터 트랙(도시되지 않음)위에 위치지정가능하게 위치된다. 이 시점에서 디스크 드라이브(10)는 사용중이 아니며, 헤드(28)는 디스크(18)의 내부 직경 근처인 도 1에 위치된 랜딩 구역(점선(30)으로 도시됨)으로 이동된다. 래칭 장치(부재번호 32로 도시됨)는 헤드(28)가 랜딩 구역(30)으로 이동될 때 액추에이터 조립체(20)를 체결하기 위해 사용된다.
도 1에 연속하여, 액추에이터 조립체(20)는 영구자석(38)에 의해 발생된 자계에 놓인 액추에이터 코일(36)을 포함하는 음성 코일 모터(VCM, 부재번호 34로 도시됨)에 의해 제어가능하게 위치된다. 자기적으로 투과가능한 자속 경로(강철 플레이트와 결합한 제 2 영구자석과 같은)는 VCM(34)의 자기회로를 완성하기 위해 액추에이터 코일(36) 위에 장착되지만, 예시적인 목적으로 상기 자속 경로는 도 1에 도시되지 않았다. 제어된 DC 전류가 액추에이터 코일(36)을 통과하였을 때, 전자장은 공지된 로렌쯔 관계에 따라 액추에이터 코일(36)을 영구자석(33)에 대해 이동되어지게 하는 VCM(34)의 자기회로와 상호작용하는 전자장이 형성된다. 액추에이터 코일(36)이 이동함에 따라, 액추에이터 조립체(20)는 피벗 베어링 조립체(22) 둘레를 피벗팅하며, 헤드(28)가 디스크(18)의 표면을 가로질러 이동하게 한다.
헤드(28)와 디스크 드라이브 판독/기록 회로(도 1에 도시되지 않음) 사이의 필수 전기 도전 경로를 제공하기 위해, 헤드 와이어(별개로 도시되지 않음)는 헤드(28)로부터 짐발 조립체(26) 및 액추에이터 아암(24)을 따라 플렉스 회로 조립체(40)로 액추에이터 조립체(20)상에서 라우팅된다. 헤드 와이어는 플렉스 회로 보드(42)의 대응 패드에 체결되었다. 반면에, 플렉스 회로 조립체(40)는 종래 방식으로 플렉스 회로 브래킷(44)에 연결되며 디스크 드라이브(10)의 하부에 장착된 인쇄회로 기판(PCB)(이 PCB는 도 1에 도시되지 않음)과 플렉스 회로 브래킷(44) 사이에 통로가 제공된다. 인식될 수 있는 바와 같이, PCB는 디스크 드라이브(10)를 위한 제어 전자장비를 수용한다.
도 2는 호스트 컴퓨터(50)에 동작적으로 연결된 도 1의 디스크 드라이브(10)의 기능 블록도이다. 도 2에 도시된 바와 같이, 디스크 드라이브(10)는 일반적으로 스핀들 제어회로(52), 서보 제어회로(54) 및 판독/기록 채널(56)을 포함하며, 이것들은 전부 시스템 마이크로프로세서(60)에 동작적으로 연결된다. 시스템 마이크로프로세서(60)는 하기에서 설명하는 예외를 제외하고, 공지된 방법으로 이들 회로의 동작을 제어하며 이들 회로와 통신한다. 또한, 판독/기록 채널(56) 및 시스템 마이크로프로세서(60)에에 연결되고, 디스크 드라이브를 위한 버퍼 및 종래의 데이터 인터페이스로서의 역할을 하는 인터페이스 회로(62)가 도시되어 있다.
인식되는 바와 같이, 스핀들 제어회로(52)는 스핀들 모터(16)(도 1)의 회전속도를 제어한다. 스핀들 제어회로(52)의 구성 및 동작이 종래의 방법이므로, 더 이상 설명되지 않는다.
헤드(28)로부터 서보 위치 정보를 수신하고 이에 응답하여 디스크(18)에 대해 헤드(28)를 위치지정하기 위해 액추에이터 코일(36)에 보정신호를 제공하는 서보 제어 회로(54)가 도 2 에 도시되어 있다. 인식되는 바와 같이, 전용 서보 시스템은 일반적으로 전용 서보 표면으로서 디스크(18)의 적어도 한 표면의 이용을 포함하며, 이에 의해 대응하는 디스크 표면에 대해 나머지 헤드의 정렬이 달성될 수 있고; 대안으로, 내재된 서보 시스템은 디스크의 각각의 표면상의트랙에 사용자 데이터 및 서보 정보의 저장을 수반한다. 디스크 드라이브(10)가 데이터 및 헤드정보가 도 2의 헤드(28)로부터 제공되는 내재된 서보 시스템이도록 도시되었을지라도, 본 발명은 이에 한정되지 않음이 이해될 것이다. 전형적인 디스크 드라이브 서보 시스템에 대한 추가의 설명은, Duffy에게 1993년 11월 16일자로 허여된 미국 특허 제 5,262,907호 및 Weispfenning에게 1992년 8월 4일에 허여된 미국 특허 제 5,136,439호(내재된 서보 시스템)를 참조하라. 상기 두 문헌은 본 발명의 양수인에게 양도되었다.
판독/기록 채널(56)은 데이터를 인코딩 및 직렬화하여 인터페이스 회로(62)로부터 상기 채널에 공급된 사용자 데이터에 응답하여 디스크(18)에 데이터를 기록도록 동작하며 디스크(18)상의 선택된 트랙의 일부분을 자화시키기 위해 헤드(28)에 의해 이용된 기록 전류를 발생시킨다. 이에따라, 이전에 저장된 데이터는 헤드(28)가 디스크(18)상의 선택된 트랙을 지나감에 따라 발생된 판독신호로부터 데이터를 복구하므로써 판독/기록 채널(56)에 의해 검색된다. 본 발명의 바람직한 실시예에 따른 판독/기록 채널(56)의 동작은 아래에서 더욱 상세히 설명된다.
디스크 드라이브(10)의 다양한 동작은 시스템 마이크로프로세서 메모리(MEM)(64)에 저장된 프로그래밍에 따라, 시스템 마이크로프로세서(60)에 의해 제어된다. 당업자는 전형적인 디스크 드라이브가 상기 설명한 것 이상의 기능 및 추가회로를 포함함을 인식하겠지만, 본 설명에 대한 일반적인 관심사항일 뿐이며 따라서 더 이상의 설명에 어떠한 정당한 이유도 되지 못한다.
도 3을 참조하면, 도 2의 판독/기록 채널(56)의 역판독 부분을 포함하는, 디스크 드라이브(10)의 판독채널(70)의 기능 블록도가 도시되어 있다. 추가의 구성성분 및 특징이 판독채널(70)에 제공될 수 있으며, 도 3에 도시된 여러 구성성분의 선택된 동작은 도 2의 시스템 마이크로프로세서(60)로부터 제공된 외부 입력으로 제어된다. 하지만, 도 3의 판독채널(70)은 본 발명의 완전한 이해를 촉진하기 위해 다음 설명과 함께 상세히 설명된다.
판독채널(70)은 헤드(28)에 의해 제공된 판독신호의 자기 등화 및 시간-영역 등화를 포함함이 인식되는 바와 같이, PRML 신호처리를 이용한다. 특히, 시간-영역 등화는 상기 채널에 의해 수신된 역판독 신호를 PRML PR-4 검출에서 사용된 바와 같은, 시간-영역에서 소망하는 타겟파형에 근사하도록 재형성시키는데 사용된다. 재형성 및 역판독 신호는 심볼간 인터페이스(ISI)가 감소되고 제어될 수 있게 하며, 디스크에 저장된 디지털 정보의 신뢰할 수 있는 순차 디코딩을 촉진시킨다. 이러한 시간-영역 등화는 전형적으로 트랜스버설 등화기/필터 회로를 통해 구현된다. 더욱이, 자기-동기화는 회전하는 디스크 속도와 관련된 헤드의 방사상 위치에 따라 변화하는, 유입되는 역판독신호 비율로 데이터 복구율을 동기화하는 것을 포함한다. 전형적으로, 이러한 자기-동기화는 적절한 순간에 등화된 신호를 샘플링하고 비터비 디코더에 의해 샘플로부터 저장된 데이터의 순차적 복구를 위해 위상잠금 루프(PLL;phase locked loop)를 이용하여 달성된다. 실질적인 PRML 판독채널 구현은 예를들어, Abbot에게 1995년 6월 6일자로 특허허여된 미국특허 제 5,422,760호(디지털 등화기, 타이밍 및 디코더 회로), Minuhin에게 1995년 10월 17일자로 특허허여된 미국특허 제 5,459,757호(아날로그 타이밍 및 디코더 회로) 및 Minuhin에게 1997년 1월 7일자로 특허허여된 미국특허 제 5,592,340호(아날로그 등화기 회로)에 설명되어 있다. 본 발명이 PRML 신호처리를 이용하는 채널에 특히 적절할지라도 본 발명은 이에 제한되지 않음이 용이하게 인식될 것이다.
도 3을 계속 참조하면, 도 3에서 MR헤드로서 헤드(28)를 통과하는 판독전류의 변동을 검사하도록 동작하는 임계값 검출기 및 전치증폭기 회로(72)를 포함하는 판독채널(70)이 도시되어 있다. 검출기 및 전치증폭기 회로(72)는 헤드(28)에 의해 공급된 신호의 전치증폭 및 임계값 검출을 제공한다.
더욱 상세히는, 검출기 및 전치증폭기 회로(72)는 헤드(28)의 MR-엘리먼트를 통과하는 전류의 크기의 변동을 모니터링하며 전류가 공칭 판독 전류 경계내의 공칭 임계치를 초과할 때 지시를 제공한다. 이러한 검출은 예를들어 이벤트인 열 애스페리티의 발생을 검출할 때 유용하며 여기서 헤드(28)는 판독 데이터 시퀀스에서 노이즈를 충분히 발생시키는 MR-엘리먼트의 공칭 저항에 영향을 미치며, 온도의 급격한 변화를 겪는다. 헤드(28)가 디스크(18)의 표면에 근접하여 비행하여 디스크(18)의 표면에 있는 입자와 접촉하며; 충돌 결과에 의한 급격한 가열은 판독신호 임계값이 수 클록 사이클 동안 잠재적으로 지속할 수 있는 시간주기에 대해 임계값 및 전치증폭기 회로(72)에 의한 판독신호 출력을 상당히 왜곡시키는 펄스에 의해 초과하게 할 수 있다. 비접촉 열 애스페리티는 헤드(28)의 경로의 바로 아래의 디스크의 토포그래피가 MR-엘리먼트로부터, 따라서 그것의 정상상태 저항에 의한 열 발산율에 충분한 영향을 미치도록 변화될 때 발생하며; 헤드(28)의 비행높이에 대해 충분한 상대거리를 갖는 디스크 표면의 피크 또는 오목한 부분은 MR-엘리먼트의 저항이 변동함에 따라 임계값 및 전치증폭기 회로(72)의 출력에서의 신호 왜곡을 야기시킨다. 따라서, 임계값 및 전치증폭기 회로(72)는 판독전류를 위한 소정 신호 레벨 임계값을 이용하며 임계값이 초과되었을 때 지시를 제공한다.
또한, 임계값 및 전치증폭기 회로(72)는 판독채널(70)의 나머지 부분에 의한 처리를 위해 충분한 레벨로 헤드(28)로부터 판독신호의 전치증폭을 제공한다.
임계값 및 전치증폭기 회로(72)로 부터의 출력은 가변 이득 증폭기(VGA;variable gain amplifier)(74)에 제공되며, 이것은 전형적으로 판독 채널(70)의 나머지 부분을 위한 공칭 신호 증폭을 유지하기 위해 자동 이득 제어(AGC;automatic gain control)를 포함한다. 또한, VGA(74)는 일정한 에러 복구 동작에 유용한, 고정된 이득으로 설정될 수 있다.
증폭신호는 그후 상기 신호로부터 고주파 노이즈 성분을 제거하기 위해 저역필터로서 동작하는 적응성 프리필터(76)에 의해 프리필터링된다. 트랜스버설 등화기(78)는 따라서 역판독신호에 대해 상기한 시간영역 등화를 수행하며, 신호를 PRML 신호전달(이 경우엔 PR-4)의 선택된 클래스에 매우 근사하게 신호를 필터링한다. 트랜스버설 등화기(78)의 출력은 아날로그-디지털(A/D) 컨버터(80)에 의해 샘플링되며, 이들 샘플은 트랜스버설 등화기(78)로부터 획득된 샘플로부터 판독 데이터를 디코딩하기 위해 비터비 디코더(84)에 의해 사용된 PLL(도시되지 않음)의 주파수를 조정하기 위해, 그리고 VGA(74)의 이득을 조정하기 위해 타이밍 및 이득 제어 회로(82)에 의해 사용된다.
비터비 디코더(84)로 부터의 출력은 선택된 트랙에 최초에 기록된 인코딩된 데이터에 대응하는데이터 시퀀스를 최적으로 포함할 것이다. 이 시퀀스는 도시된 바와 같이 채널 성능 모니터(86)에 제공되며, 비터비 디코더(84)에 의해 제공된 에러 값을 이용하여 채널 성능의 구동 평가를 수행하는 것으로 인식될 것이다. 더욱 상세히는, 채널 성능 모니터(86)는 판독 동작 동안 복구된 샘플링된 데이터 비트 에러 값의 제곱, 합 또는 적분을 나타내는 상태 바이트를 발생시킨다. 이 상태 바이트의 크기("채널 성능 측정치")는 판독 이벤트 동안 데이터 신호의 전체 성능을 나타내; 하한 크기는 고 성능 신호에 대응한다. 개별 샘플 신호가 제곱되기 때문에, 더욱 큰 에러는 일반적으로 전체 카운트에서 작은 에러 보다 더욱 큰 중요성을
운반한다.
예를들어, A/D(80)는 대칭적 정수 범위(-18 내지 +18과 같은)에 대해 샘플 값을 산출한다면, 비터비 디코더(84)에 의해 수신된 각각의 샘플은 -1, 0 및 +1인 샘플값에 대응하는 3개 값중의 하나(예로서, -14, 0 또는 +14)를 가져야 한다. 따라서, 이들 이외의 샘플은 비-제로 에러값을 가질 것이다.
비터비 디코더(84)는 샘플링된 데이터 값의 각각의 시퀀스를 검사하며 거의 복구된 시퀀스를 형성한 -1, 0 및 +1 값의 시퀀스를 결정한다. 일단 비터비 디코더(84)가 심볼 값을 결정하였다면, 대응하는 에러 값을 결정할 수 있으며, 이들 에러 값은 채널 성능 모니터(86)에 공급될 수 있고 이것에 의해 제곱될 수 있으며 여기서 이것들은 가산 레지스터에 더해진다(도 3에서 Qm로서 식별된다).
가산되기 이전에 제곱된 에러 값을 선형으로 스케일링하여 최종 합을 선형으로 스케일링하는 것이 유익하며, 따라서 최종상태는 단일-바이트 레지스터에 맞춰진다. 데이터의 새로운 섹터가 판독되었을 때, 채널 성능 모니터(86)는 연관된 위상 잠금(PLL) 복구 필드의 수신 동안 가산 레지스터를 소거하며 데이터 복구가 시작되었을 때 에러 값의 계산된 제곱을 더한다. 소망하는 바와 같이, 에러의 평균 평방근 제곱(RMS;root mean squared)적분은 합계를 수신된 비트의 총수로 나눈 후 이 값의 제곱 평방근을 취하므로써 성능 측정치에 대해 용이하게 결정될 수 있다. 채널 성능 측정치의 계산은 당업계에서 공지되어 있음이 인식될 것이다.
채널 성능 모니터(86)가 채널 성능 측정치를 결정하는 방식에 무관하게, 채널 성능 측정치를 전체 채널 판독 에러율에 실험적으로 상관시킬 수 있다. 예시적 목적으로, 도 4는 디스크 드라이브에 대한 판독 에러율과 채널 성능 측정치간의 상관관계를 그래프로 나타내었다. 도 4에 도시된 바와 같이, 약 78인 채널 성능 측정치는 판독채널(70)로부터 검색된 약 1×10-11판독 에러/비트의 판독 에러율에 대응하고, 약 90인 채널 성능 측정치는 약 1×10-9판독 에러/비트의 판독 에러율에 대응한다. 본 발명의 관점에서 판독 에러율에 대한 상관관계와 채널 성능 측정치의 시그니피컨스는 아래에서 상세히 설명된다.
도 3을 계속 참조하면, 복구된 데이터 시퀀스는 판독 복구 프로세스 동안 신뢰성있는 타이밍을 보장하기 위해 사용된 RLL 인코딩을 제거하기 위해 디스크(18)에 저장된 각각의 9비트 셋트를 사용자 데이터의 최초 8 비트로 변환시키는 종래의 8/9 디코더(88)에 비터비 디코더(84)에 의해 제공된다. 8/9 인코딩이 개시되었을지라도, 16/17과 같은 기타 인코딩율이 용이하게 이용될 수 있음이 이해될 것이다. ECC 회로(90)에 제공되는 8/9 디코더(88)로부터의 출력이 도시되어 있고, 이것은 시퀀스 수신시(예로서 Reed-Solomon 코드를 이용하여) 에러 검출 및 보정을 수행하며, 어떠한 보정불가능한 에러가 존재하면, 호스트 컴퓨터(50)로의 후속 전달을 위해 데이터를 인터페이스 회로(62)(도 2)에 출력한다.
공지된 바와 같이, ECC 인코딩은 Galois 필드에 수학적으로 매핑하는 인코딩된 워드(또는 인터리브)를 생성하기 위해 다수의 코드 심볼을 데이터 심볼의 각각의 선택된 일부분의 끝에 첨부하므로써 초기에 수행된다. 즉, 코드 심볼은 심볼의 전체 셋트가 정의된 근을 갖는 다항식의 계수로 고려되도록 데이터 심볼에 더해지며, 따라서 수학적으로 정의된 조합만이 존재할 수 있다. 인코딩된 워드가 검색되었을 때, 이 워드는 정의된 조합 셋트와 비교되며, 이에 따라 판독에러를 포함하는 인코딩된 워드는 일반적으로 정의된 조합 셋트에 매핑되지 않으며, 따라서 ECC 회로에 의해 사용된 알고리즘에 기초하여, 비합법적인 조합은 검출될 수 있고 워드내의 판독에러의 존재를 보정하기 위해 데이터 심볼의 선택된 수까지 변화될 수 있다. 일단 데이터가 보정되었으면, 코드 비트는 스트리핑되고, 최초에 기록된 데이터가 ECC 회로(90)에 의해 인터페이스 회로(62)에 출력될 수 있게 하며, 그후 호스트 컴퓨터(50)로 출력될 수 있게 한다. ECC 회로는 바람직하게 즉시 검출 및 보정이 펌웨어 중재 필요없이 발생할 수 있도록 하드웨어로 바람직하게 구현된다.
인식될 수 있는 바와 같이, 상이한 알고리즘 또는 ECC 보정 레벨은 검색된 인코딩된 워드에서의 상이한 에러의 수를 검출 및 보정하기 위해, 또는 검출 및 보정의 상이한 확률을 제공하기 위해 동일한 인코딩 체계로 사용될 수 있다. ECC 보정과 관련된 위험은 일반적으로 검색된 데이터의 판독에러의 비검출 및 보정 데이터의 오류있는 보정을 포함한다. 보저아능한 에러의 수, 에러의 오류보정 확률 및 에러의 오류검출 확률을 균형있게 하는 ECC 보정의 최적 레벨이 선택되었다.
상기한 바와 같이, 검출되지 않은 오류 데이터의 통과 확률은 판독채널(70)에 의해 제공된 데이터의 판독 에러율에 의한 함수이고(이 확률은 여기서 "Pued"로서 참조된다); 예시적인 목적으로, 도 5는 수용가능한 Pued의 임계값이 1×10-32이면(예로서 고객 설명서에 의해 결정된), 1×10-9가 대응하는 수용가능한 판독 채널 에러율일 수 있다.
도 3의 판독채널(70)의 처음 개관을 결론지면서, 검출되지 않은 오류 데이터의 통과 확률이 판독 에러 복구 프로세스 동안 ECC 회로(90)를 사용하는데 충분하도록 낮은 지의 여부를 결정하기 위해 채널 성능 측정의 사용을 포함하는, 본 발명의 제 1 태양이 설명된다. 상기한 바와 같이, 검출된 보정불가능한 에러의 수신시 오류 데이터를 포함하는 섹터(또는 이 섹터의 일부분)을 재판독하고 판독 에러를 해결하기 위해 보정 시퀀스의 에러를 채용하는 것은 공통적인 사항이다. 이러한 보정 에러는 예를들어, 트랙 오프셋트의 사용, VGA(4)의 이득을 소정레벨로 유지시킴, 임계값 및 전치증폭기 회로(72) 또는 적응성 프리필터(76)의 필터 대역폭을 스위칭시킴, 비터비 디코더(82)에 의해 사용된 임계값을 변화시킴 및 트랜스버설 등화기(78)에 의해 사용된 적응성 타이밍 파라미터 또는 탭 중량을 변화시킴과 같은 것을 포함한다. 각각의 경우에, 시스템 마이크로프로세서(60)(도 2)는 일반적으로 판독 에러를 제거하기 위해 상기한 하나 이상의 보정 동작을 적용하면서 판독에러가 생기는 특정 섹터(또는 이 섹터의 일부분)를 재판독하게 한다.
보정 불가능한 판독 에러의 수신시, 본 발명은 선택된 보정 동작의 적용, 디스크로부터의 재판독 및 이로부터의 채널 성능 측정치 결정등을 고려하며, 이 시점에서 채널 성능 측정치는 채널의 전체 판독 에러율이 수용가능한 Pued를 제공할 것이라는 것을 지시하며, 디스크 드라이브(10)는 에러 보정이 검색된 데이터의 수신시 ECC 회로(90)에 의해 수행될 수 있게 한다. 도 6은 시스템 마이크로프로세서 메모리(64)에 저장된 프로그래밍에 대응하는 일반화된 흐름도를 제공하며 상기 판독 에러 복구 동작을 수행하기 위해 시스템 마이크로프로세서에 의해 이용된다.
도 6을 참조하면, ECC 회로(90)에 의해 검출된 보정되지 않은 에러의 수신 후(및 에러와 관련된 섹터를 재판독하여 판독에러를 해결하기 위한 시도를 성공하지 못한 후), 디스크 드라이브(10)는 블록(102)으로 나타낸 바와 같이, 복구에 이용하기 위한 일련의 복구동작의 제 1 선택으로 시작하는 에러 복구 루틴으로 들어간다. 상기한 바와 같이, 이러한 복구동작은 트랙 오프셋트 및 다양한 채널 파라미터의 조정을 포함할 수 있고; 바람직한 실시예에서 이들 보정 동작은 취해져야 할 제 1 보정동작이 블록(102)에서 테이블로부터 선택되도록 메모리의 테이블 형태(시스템 마이크로프로세서(60)와 같이)로 구성된다. 채널 성능 모니터(86)의 가산 레지스터(Qm레지스터)는 마찬가지로 이 시점에서 소거되며, 블록(104)으로 표시된 바와 같이, 채널 성능에 대한 선택된 보정 동작의 영향은 후속하여 평가된다.
도 6의 루틴은 블록(106)에서 계속하며, 여기서 선택된 보정 동작은 판독채널(70)에 적용되며 에러를 포함하는 관련 데이터(전체 섹터 또는 이 섹터의 일부분과 같은)는 재판독된다. 예시적인 목적으로, 제 1 보정동작은 트랙 중앙으로부터 10%의 트랙 오프셋팅을 수행하는 것을 포함하고, 시스템 마이크로프로세서(60)(도 2)는 디스크에 대해 포지티브 방향(예를들어, 디스크의 내부 직경을 향하여)으로 선택된 트랙의 공칭 폭의 10%와 동일한 거리로 헤드(28)를 이동시키기 위해 액추에이터 코일(36)에 인가된 전류를 조정하도록 서보 제어회로(54)에 명령한다. 시스템 마이크로프로세서(60)는 판독채널(70)에게 이 오프셋트 위치에서 헤드(28)로 데이터를 재판독하도록 명령한다. 판독채널(70)은 일반적으로 관련 데이터를 재판독하기 위해 상기 설명에 따라 동작하며, 채널 성능 모니터를 위한 채널 성능 측정치를 결정하기 위해 채널 성능 모니터(86)(도 3)의 동작을 포함한다. 시스템 마이크로프로세서(60)는 블록(108)에 의해 도시된 바와 같이, 채널 성능 측정치를 획득하며 블록(110)에 의해 도시된 바와 같이, 상기 측정치를 소정 임계치와 비교하며, 이것은 이전에 식별된 수용가능한 Pued로부터 결정된다. 따라서, 상기 제공된 예를 이용하여, 수용가능한 1×10-32인 Pued는 가공되지 않은 1×10-9인 가공되지 않은 에러율에 대응하며, 이것은 교대로 채널 성능 측정치가 상기 Pued가 유지되는 것을 보장하기 위해 90 미만인 값(도 4)을 가져야 한다. 블록(110)은 채널 성능 측정치를 상기 임계값에 비교하는 것을 나타낸다.
채널 성능 측정치가 소정 임계값 보다 작을 때, 도 6의 루틴은 블록(112)로 계속하며 여기서 ECC 보정이 발생되는 것이 허용된다. 즉, 상기한 바와 같이 ECC 회로(90)는 하드웨어로 구현되며 즉시 보정을 수행하며, 8/9 디코더(88)로부터 수신된 심볼 셋트의 에러를 보정한다. 결정블록(114)은 임의의 보정 불가능한 에러가 존재하는지의 여부를 결정하며(시스템 마이크로프로세서(60)에 의해 ECC 회로(90의 폴링을 통해), 또한 그렇지않다면, 데이터는 블록(116)에 나타낸 바와 같이, 호스트 컴퓨터(50)로의 후속하는 전달을 위해인터페이스 회로(62)(도 2)에 출력된다. 채널 성능 측정치는 채널(70)에서의 수용가능한 판독 에러율을 지시하기 때문에, ECC 회로(90)가 데이터에서 검출한 임의의 에러를 적절하게 보정하기 위해 동작할 것이라는 것(ECC 회로(90)의 최대 에러 수까지 보정하도록 설계됨)을 가정하는 것이 안전하다.
그러나, 블록(118)에 나타낸 바와 같이, 채널 성능 측정치가 결정블록(110) 의 임계값 미만으로 된다면, ECC 회로(90)에 의한 에러 보정은 허용되지 않는다. 즉, ECC 회로(90)가 데이터에 대해 에러 검출 및 보정을 수행하기 위해 설계된 대로 동작할 경우에도, ECC 회로(90)에 의한 임의의 실제적 보정은 유효한 보정일 것이라고 가정하는 것은 안전하지 못하다. 따라서, ECC 회로(90)가 수신된 데이터 심볼 셋트에서 어떠한 에로도 검출하지 못하는 경우에만, 재판독 데이터는 채널 성능 측정치가 블록(110)의 임계값 이상일 때 인터페이스 회로(62)에 여전히 출력한다(블록(116)에 나타낸 바와 같이).
따라서, 에러 보정이 허용되었을 때(블록 112), 결정불록(116)은 임의의 보정불가능한 에러가 ECC 회로(90)가 데이터에 대해 에러 보정을 수행한 후 남아 있는지의 여부를 결정한다. 대응하여, 에러 보정이 허용되었을 때(블록 118), 결정블록(114)은 임의의 에러가 ECC 회로(90)에 의해 검출되었는지의 여부를 결정한다. 이때 적어도 하나의 보정불가능한 에러가 남아 있으며(보정이 허용되었거나 허용되지 않았거나), ECC 회로(90)로 부터의 출력은 폐기되고 루틴은 결정불록(114)으로부터 블록(102)으로 가며, 여기서 테이블로부터의 다음 보정 동작이 선택된다. 도 6의 루틴은 판독 에어가 궁극적으로 해결될 때까지 또는 보정불가능한 에러 조건이 폐기될 때까지 및 이에 따라 호스트 컴퓨터(50)가 통지를 받을 때까지 테이블에 나타난 보정 동작을 통해 순환하며, 동작을 계속할 것이라는 것이 이해될 것이다.
도 6의 복구루틴 동안 판독채널(70)에 인가된 각각의 보정 동작의 유효성을 판정하기 위해, 상기한 실시예에서 Qm레지스터는 루틴을 통한 각각의 패스에 대해 소거된다는 것이 인식될 것이다. 단계(104)가 필요에 따라 바이패스 되도록 루틴을 통하는 후속하는 패스에 대해 채널 성능 측정치 계속 축적하는 것이 바람직할 수 있다. 이러한 축적은 예로서 테이블에 리스팅된 후속하는 보정 동작(블록 102)이 동일한 경우에 바람직하고, 즉 연속적으로 동일한 보정 동작을 복수 회(행에서 +10% 오프셋트를 두 번 적용하는 것과 같은) 수행하는 것이 공통적인 것이고, 이러한 경우에, 동일한 보정 동작이 수행된 전체 시간에 대한 채널 성능 측정치의 축적은 몇몇 경우에 채널 성능에 대한 양호한 전체 성능을 제공하며, 따라서 보정동작이 유효하다. 물론, 채널 성능 모니터(86)는 적용된 전체 보정 동작에 대해, 판독 복구 루틴의 전체 과정 동안 채널 성능 측정치를 축적하기 위해 계속하도록 명령될 수 있고; 이렇게하여 큰 샘플링 비트를 획득함에 의한 이점은(특히 상기한 RMS 연구가 이용되었을 때) 판독채널(70)에 적용된 보정동작의 각각의 유형의 효과를 개별적으로 평가하는 성능을 보유하는 것 만큼 유익하지 않을 수 있다.
이제 도 6의 루틴에 대한 설명을 결론지으면서, 본 명세서는 판독 에러 복구 프로세스 동안 이용된 보정동작과 합동으로 ECC 적용의 적절함을 결정하기 위해 판독 에러 복구 프로세스 동안 소거 포인터의 추가 사용을 포함하는 본 발명의 제 2 태양을 설명한다. 인식될 수 있는 바와 같이, 소거 포인터는 잠재적으로 판독 에러를 포함함에 따라 특정 데이터 셋트(특정 바이트 또는 바이트 셋트와 같은)를 식별하는 역할을 하는, 선택된 구성성분의 동작의 결과로서, 판독 채널(70)의 선택된 구성성분으로 부터의 출력이다. 예로서 소거 포인터의 소스의 하나는 임계값 및 전치증폭기 회로(72)(도 3)이고, 상기한 바와 같이 이것의 동작에서 MR 헤드(28)에 의해 제공된 판독신호의 신호 레벨을 모니터링하는 단일 레벨 임계값 검출기를 포함한다. 따라서, 헤드(28)로부터의 판독신호의 진폭이 열 애스페리티 임계값을 초과한다면, 신호 포화가 일어날 수 있고 판독채널(70)에 의한 적절한 디코딩은 일어나지 않을 수 있다. 소거 포인터 정보는 영향을 받은 바이트(본 명세서에서 "소거"로서도 참조됨)를 위해 ECC 회로(90)에 제공될 수 있다.
판독채널(70)에서 제 2 소거 포인터 소스는 8/9 디코더이고; 8/9 디코더는 디스크(18)에 기록된 인코딩된 데이터의 9비트를 사용자 데이터의 8비트오 변환시키기 때문에, 9비트에 의해 가능한 512개 조합의 256개는 유효하지 못하며; 이러한 조합의 검출은 ECC 회로(90)에 의해 보정될 수 있는 오류 바이트임을 의미한다.
ECC 회로(90)는 종래 기술에서와 같이, 최대 t개 오류 데이터 심볼 또는 2t개 소거까지 보정할 수 있는 성능을 가진다. 다시말해, ECC 회로(90)는,
u/2 + v ≤ t
이면, v개 에러 및 u개 소거까지 보정할 수 있다.
디스크 드라이브가 디스크상에서 섹터 당 512 바이트 데이터를 저장하고 통상적으로 255 바이트의 데이터(까지)에 대해 하나의 토드를 이용하여 Reed-Solomon 인코딩 체계를 채용함에 따라, 각각의 데이터 섹터는 섹터에 저장된 데이터 심볼에 대해 3 내지 4 코드 워드(데이터 심볼 및 코드 심볼을 포함하는 코드워드)를 가지게 된다. 따라서, ECC 회로(90)가 각각의 코드 워드와 연관된 데이터 심볼에서 4개 에러까지 보정할 수 있으므로, 대안으로 각각의 코드워드에 대해데이터 심볼에서 8개 소거(즉, 2t=8)까지 보정할 수 있고; 4개 코드워드를 갖는 섹터에 대해, 16개 에러 또는 32개 에러까지 섹터에 저장된 데이터에 대해 ECC 회로(90)에 의해 보정될 수 있다. 아래에서 설명되는 바와 같이, 본 발명에 따라 소거 임계값은 일반적으로 더욱 온건한 복구 시도에 대응하는 낮은 임계값으로, ECC 회로(90)의 성능 범위내의 레벨로 선택된다. 예로서, ECC 회로(90)에 대해 t=4를 사용하면, 소거 임계값(코드 워드 당)은 바람직하게 0 내지 8 값이도록 설정되어야 한다.
도 7을 참조하면, 복구 동작 동안 ECC 보정의 적절한 사용에 대한 소거 포인터의 추가 사용을 포함하는 것을 제외하곤, 도 6의 루틴과 유사한 판독 복구 루틴에 대한 일반화된 흐름도가 도시되어 있다. 도 6의 루틴과 마찬가지로, 도 7의 루틴은 ECC 회로(90)에 의한 검출된 보정되지 않은 에러의 발생후 개시되며; 블록(122)에서, 제 1 보정 동작은 테이블로부터 선택된다. Qm레지스터는 블록(124)에서 소거되며, 그후 선택된 보정 동작이 블록(126)에서 연관된 데이터에 적용된다.
루틴은 블록(128)에서 연관된 채널 성능 측정치를 결정하며, 이전과 같이, 이것을 결정블록(130)에서 소정 임계값과 비교한다. 이 시점에서 채널 성능 측정치는 Pued가 수용가능 레벨에 있음을 지시하고, 루틴은 블록(132)으로 진행하며 여기서 소거 포인터에 의해 지시된 개별 소거의 총 수가 결정된다. 상기한 바와 같이, 개별 소거 포인터는 열 애스페리티 또는 검출된 오류 8/9 조합의 결과로서 에러를 포함하는 것으로 의심이 가는 데이터의 각각의 바이트(심볼)에 대해 제공된다. 임계값 및 전치증폭기 회로(72)에 의해 검출되고 열 애스페리티에 의해 영향을 받은 바이트는 8/9 디코더에 의한 불법 조합으로서 검출될 수 있기 때문에, 개별 소거의 총수가 결정되지만, 상기 영향을 바은 바이트는 단 하나의 소거로서 카운트될 것이다. 시스템 마이크로프로세서(60)는 결정블록(134)에서 개별 소거의 총수를 결정하고 이 총수를 소정 임계값(즉, ECC 회로(90)의 보정 성능에 기초하여, 0와 8 사이)과 비교한다. 이 시점에서 소거의 총수는 ECC 회로(90)의 보정 성능 범위내에 있으며, 소거 포인터는 ECC 회로(90)에 제공되고 ECC 보정은 블록(150)에 의해 도시된 바와 같이 재판독 데이터상에서 수행될 수 있게 한다. 대안으로, 채널 성능 측정치가 Pued인 수용가능 레벨을 지시하지 못하거나(결정블록(130)), 소거의 총 수가 소거 임계값 보다 크다면(결정블록(134)), 블록(140)에 의해 지시된 바와 같이 ECC 보정은 허용되지 않는다.
상기와 같이, ECC 보정이 허용되었는지의 여부에 무관하게, 상기 루틴은 결정블록(142)에서 임의의 보정불가능한 에러가 재판독 데이터에 있는지의 여부를 결정하며 어떠한 에러도 검출되지 않았을 때 동일한 것을 출력하기 위해 진행한다(블록 144). 대안으로, 판독 에러가 재판독 데이터에 계속하여 존재한다면, 상기 루틴은 블록(132)으로 가며 테이블에서 다음 보정동작이 적용된다. 도 6의 루틴과 함께, 도 7의 루틴은 판독 에러가 해결되거나 보정블가능한 에러가 공표될 때까지 계속될 것이다.
상기한 설명은 판독채널(70)에 의해 복구된 데이터에서 하나 이상의 판독 에러의 발생을 해결하기 위한 새롭고 유용한 연구법을 제공함이 이해될 것이다. 청구범위 및 이와 양립하는 상기 설명을 위해, 보호동작은 판독 에러 또는 에러를 제거하기 위해 판독채널(70)의 성능을 개선시킬 수 있는 디스크 드라이브(10)의 동작특성의 조정을 포함함이 용이하게 이해될 것이다. 본 명세서에서 고려된 보정 동작은 판독에러를 유발하는 디스크 드라이브에 의해 경험된 조건에 좌우되어 상이한 유효레벨을 제공함에 따라, 보정 동작의 실제 유효도는 에러 시점에서 디스크 드라이브(10)에 의해 반드시 공지될 필요가 없는, 판독 에러의 발생에 기여하는 특정 요인에 좌우될 것이다. 따라서, 임의의 특정한 경우에, 보정동작은 에러를 해결하기 위해 판독채널(70)의 성능을 개선시키거나 개선시키지 못할 수 있다. 상기 인용된 보정동작의 예는 특허청구된 본 발명을 실시하기 위해 당업자에 의해 용이하게 구현될 수 있고 당업계에서 공지된 트랙 오프셋트, AGC 유지, 비터비 임계값 조정, 필터 성능 조정, 트랜스버설 등화기 탭 중량 및 지연 스테이지 파라미터 조정을 포함하지만 이에 제한되지 않는다.
더욱이, 상기 상세한 설명과 양립하는 청구범위를 위한 목적으로, 판독채널(70)에서의 구성성분의 검출성능에 기초하여, ECC 회로(90)가 오류 내용을 포함하는 것 보단 판독채널(70)의 구성성분에 의해 예상되는 판독채널에서의 심볼 셋트를 포함하는 것이 용이하게 이해될 것이며, 상기 구성성분은 예상되는 비트 셋트를 식별하는 소거 포인터를 제공한다. 이러한 소거 포인터를 위한 바람직한 소스의 예는 상기에서 설명되었으며, 당업자가 특정 판독 채널의 구성에 좌우되어, 판독채널(70)의 기타 구성성분이 소거 포인터를 제공하는데 유용할지라도, 임계값 및 전치증폭기 회로(72) 및 8/9 디코더(88)를 포함한다.
마지막으로, 바람직한 실시예에서 채널 성능 지시기가 디스크 드라이브(10)의 판독 에러 복구 동작의 개선에 유용한 것으로 설명되었을지라도, 본 발명은 또한 정상 판독 채널 동작 동안 구현될 수 있다고 여겨진다. 예로서, 채널 성능 측정치를 모니터링하고 ECC 보정의 적절함을 결정하는데 있어서 상기 측정치를 이용하는 것은 획득 실패 또는 손실과 같은 디스크 드라이브(10)의 수회의 불안정한 동작 동안 및 PLL에 의한 위상 잠금에 대한 후속하는 재획득에 유용할 수 있다.
따라서, 상기한 바와 같이 판독채널(70)의 에러율 성능을 지시하는 채널 성능 측정치가 채널 성능 모니터(86)로부터 획득된다. 이 채널 성능 측정치는 그후 소정 측정치 임계값과 비교된다(블록 110, 블록 130). 이 시점에서 검출되지 않은 에러를 갖춘 적어도 하나의 데이터 심볼을 출력할 확률이 최대 수용가능 레벨을 넘는다는 것을 지시하는, 임계값을 초과하며, ECC 회로(90)에 의한 에러보정은 허용되지 않는다(블록 118, 블록 140). 대안으로, 이 시점에서 채널 성능 측정치는는 임계값 범위에 속하며, ECC 회로(90)에 의한 에러보정이 허용된다(블록 112, 블록 138).
인식될 수 있는 바와 같이, ECC 회로(90)가 바람직한 실시예에서 상기한 바와 같이 하드웨어로 구현될 때, ECC 보정의 불허용은 일반적으로 ECC 회로(90)로부터의 출력이 호스트 컴퓨터(50)에 의해 사용되지 않도록 ECC 회로(90)로부터의 출력을 폐기하는 것을 포함하며; ECC 보정 동작이 예를들어 펌웨어에 의해 선택적으로 디스에이블될 때, 불허용도 ECC 보정 동작의 디스에이블링을 포함한다. 명확을 위해, 첨부된 청구범위에서 사용된 용어 "회로"는 하드웨어 및 소프트웨어/펌웨어 구현 모두를 포함하기 위해 사용된다.
본 발명은 본 발명에 내재된 것 및 상기한 이점과 목적을 달성하기 위해 양호하게 적용된다. 본 바람직한 실시예가 본 말명의 개시를 위해 설명된 반면에, 다양한 변형예가 당업자에 의해 용이하게 암시될 수 있으며 이것은 개시된 본 발명의 범위에 속하며 첨부된 특허청구범위에 한정된다.

Claims (16)

  1. 회전가능한 디스크에 인접하고 이 디스크로부터의 자속 전이를 나타내는 판독신호를 디스크 드라이브의 판독동작 동안 출력하는 판독/기록 헤드에 의해 발생된 자속 전이 형태로 사용자 데이터를 트랙에 저장하는 상기 디스크를 가지며; 상기 판독 신호를 수신하여 상기 판독 신호로부터 대응하는 코드 심볼 및 데이터 심볼 형태로 사용자 데이터를 복구하기 위한 판독 채널을 갖는 디스크 드라이브로서, 상기 코드 심볼은 상기 판독채널의 에러검출 및 보정회로에 의해 데이터 심볼내의 에러를 검출하기 위해 사용되고, 상기 에러검출 및 보정회로는 검출된 에러의 수가 상기 에러검출 및 보정회로에 의해 검출된 보정가능한 에러의 선택된 수를 초과할 때 상기 데이터 심볼내의 검출된 에러의 선택된 수까지 보정하고 어떤 지시를 제공할 수 있는 디스크 드라이브에서, 판독동작을 수행하는 방법에 있어서,
    (a) 상기 판독채널의 에러율 검출성능을 지시하며, 상기 판독채널에 의해 상기 판독신호로부터 복원된 상기 데이터 심볼과 연관된 에러 값으로부터 결정되는 채널 성능 측정치를 결정하는 단계;
    (b) 상기 채널 성능 측정치를, 검출되지 않은 에러를 갖는 적어도 하나의 데이터를 출력할 최대 수용가능 확률에 대응하도록 선택된 소정 측정치 임계값에 비교하는 단계; 및
    (c) 상기 채널 성능 측정치가 상기 소정 측정치 임계값을 초과하는지의 여부에 기초하여 상기 판독동작 동안 에러 보정을 선택적으로 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 단계(c)는,
    (c)(i) 상기 채널 성능 측정치가 상기 소정 측정치 임계값을 초과할 때 상기 에러검출 및 보정 회로에 의한 에러보정을 허용하지 않는 단계; 및
    (c)(ii) 상기 채널 성능 측정치가 상기 소정 측정치 임계값내에 속할 때 상기 에러검출 및 보정 회로에 의한 에러보정을 허용하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 단계(c)(i)는,
    (c)(i)(1) 상기 데이터 심볼내에서 어떠한 에러도 검출되지 않을 때 상기 데이터 심볼을 출력하는 단계; 및
    (c)(i)(2) 상기 데이터 심볼내에서 적어도 하나의 에러가 검출되었을 때 상기 데이터 심볼내에 보정불가능한 에러가 존재함을 지시하는 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 단계(c)(ii)는,
    (c)(ii)(1) 상기 에러검출 및 보정회로에 의해 보정될 수 있는 선텍된 에러의 수까지 검출하여 보정하는 단계;
    (c)(ii)(2) 상기 데이터 심볼내에 어떠한 에러도 검출되지 않고, 보정되지 않은 에러가 존재하지 않을 때 상기 데이터 심볼을 출력하는 단계;
    (c)(ii)(3) 상기 에러검출 및 보정회로가 상기 데이터 심볼내에 에러를 검출하여 보정하도록 동작한 후 상기 데이터 심볼내에 적어도 하나의 에러가 존재할 때 상기 데이터 심볼내에 보정불가능한 에러의 존재를 지시하는 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    상기 판독 채널은 잠재적으로 에러를 포함하는 것으로서 선택된 상기 데이터 심볼중의 하나를 식별하는 소거 포인터를 발생시킬 수 있는 소거 포인터 발생기를 포함하고, 상기 선택된 데이터 심볼중의 하나는 소거를 포함하는 상기 소거 포인터에 의해 식별되며, 상기 판독 채널의 에러 검출 및 보정회로는 개별 소거의 선택된 수까지 연관된 에러를 보정할 수 있으며,
    (d) 상기 소거 포인터 발생기에 의해 발생된 소거 포인터에 의해 식별된 상기 개별 소거 수를 결정하는 단계;
    (e) 상기 개별 소거 수를 상기 에러 검출 및 보정회로에 의해 소거될 수 있는 상기 선택된 개별 소거 수 보다 작거나 같은 수에 대응하도록 선택된 소정 소거 임계값에 비교하는 단계; 및
    (f) 상기 개별 소거 수가 상기 소정 소거 임계값을 초과하는지의 여부에 기초하여 상기 판독 동작 동안 에러 보정을 선택적으로 이용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 단계(f)는,
    (f)(i) 상기 개별 소거 수가 상기 소정 소거 임계값을 초과할 때 상기 에러검출 및 보정 회로에 의한 에러보정을 허용하지 않는 단계; 및
    (f)(ii) 상기 개별 소거 수가 상기 소정 소거 임계값내에 속할 때 상기 에러검출 및 보정 회로에 의한 에러보정을 허용하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 단계(f)(i)는,
    (f)(i)(1) 상기 데이터 심볼내에서 어떠한 에러도 검출되지 않을 때 상기 데이터 심볼을 출력하는 단계; 및
    (f)(i)(2) 상기 데이터 심볼내에서 적어도 하나의 에러가 검출되었을 때 상기 데이터 심볼내에 보정불가능한 에러가 존재함을 지시하는 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서, 상기 단계(f)(ii)는,
    (f)(ii)(1) 상기 에러검출 및 보정회로에 의해 보정될 수 있는 선택된 에러의 수까지 검출하여 보정하는 단계;
    (f)(ii)(2) 상기 데이터 심볼내에 어떠한 에러도 검출되지 않고, 보정되지 않은 에러가 존재하지 않을 때 상기 데이터 심볼을 출력하는 단계; 및
    (f)(ii)(3) 상기 에러검출 및 보정회로가 상기 데이터 심볼내에 에러를 검출하여 보정하도록 동작한 후 상기 데이터 심볼내에 적어도 하나의 에러가 존재할 때 상기 데이터 심볼내에 보정불가능한 에러의 존재를 지시하는 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서,
    상기 판독 동작 동안 보정되지 않은 에러를 검출하기 위해 초기단계로서,
    (g) 보정되지 않은 에러와 연관된 선택된 상기 트랙의 일부분에 대한 재판독에서 디스크 드라이브에 의해 수행되어야 할 보정 동작을 선택하는 단계를 포함하는데, 상기 보정 동작은 보정되지 않은 에러를 보정하기 위해 상기 판독 채널의 성능을 개선시키는 상기 판독 채널의 동작특성의 선택된 변화를 포함하며; 및
    (h) 상기 선택된 트랙의 일부분으로부터 판독신호를 발생시키고 상기 판독신호로부터 연관된 코드심볼 및 데이터 심볼의 시퀀스를 발생시키므로써 선택된 보정동작을 이용하여 보정되지 않은 에러와 연관된 선택된 상기 트랙의 일부분을 재판독하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제 5 항에 있어서,
    상기 판독/기록 헤드는 자기-저항성 헤드를 포함하며, 상기 소거 포인터 발생기는 상기 판독/기록 헤드에 응답하는 임계값 검출기를 포함하고 판독 신호 레벨 임계값을 가지며 여기서 상기 임계값 검출기는 상기 판독 신호 레벨 임계값을 초과하는 신호레벨을 갖는 판독신호의 검출에 응답하여 소거 포인터를 발생시키는 것을 특징으로 하는 방법.
  11. 제 5 항에 있어서,
    상기 소거 포인터 발생기는 디스크에 기록된 n+k 비트를 데이터의 n 비트로 디코딩하는 n/n+k 디코더를 포함하며, 상기 n/n+k 디코더는 데이터 심볼의 시퀀스에서 n+k 비트의 인정되지 않는 조합의 수신에 응답하여 소거 포인터를 발생시키는 것을 특징으로 하는 방법.
  12. 복수 개 트랙을 갖는 디스크;
    상기 디스크에 인접하며, 상기 트랙에 데이터를 기록할 수 있고 판독신호 형태로 상기 트랙으로부터 데이터를 판독할 수 있는 판독/기록 헤드를 포함하는 액추에이터;
    상기 판독/기록 헤드에 응답하고, 상기 판독신호로부터 대응하는 코드 심볼 및 데이터 심볼의 시퀀스를 발생시키며,
    상기 데이터 심볼의 시퀀스에서 에러의 선택된 수까지 검출하여 보 정하기 위한 에러 검출 및 보정회로; 및
    상기 판독채널의 수행성능을 지시하며 대응하는 코드심볼 및 데이터 심볼의 시퀀스와 연관된 에러 값으로부터 발생된 채널 성능 측정치를 선택적 으로 발생시키는 성능 모니터를 포함하는,
    판독채널;
    상기 성능 모니터에 응답하여, 상기 채널 성능 측정치를 검출되지 않은 에러를 갖는 적어도 하나의 데이터 심볼을 출력할 최대 수용가능한 확률에 대응하도록 선택된 소정 측정치 임계값에 비교하기 위한 비교수단; 및
    상기 비교수단에 응답하며, 상기 비교수단에 의해 수행된 비교에 응답하여 상기 데이터 심볼의 시퀀스에 대한 에러보정을 조정하는 에러 보정 제어수단을 포함하는 것을 특징으로 하는 디스크 드라이브.
  13. 제 12 항에 있어서,
    상기 에러 보정 제어수단은,
    상기 채널 성능 측정치가 상기 소정 측정치 임계값을 초과할 때 상기 에러 검출 및 보정회로에 의한 에러보정을 허용하지 않으며 상기 에러 검출 및 보정회로가 상기 데이터 심볼의 시퀀스에서 에러를 검출할 때 보정불가능한 에러를 공표하는 보정 불허용 수단; 및
    상기 채널 성능 측정치가 상기 소정 측정치 임계값에 속할 때 상기 채널 성능 측정치가 상기 소정 측정치 임계값을 초과할 때 상기 에러 검출 및 보정회로에 의한 에러보정을 허용하며 상기 에러 검출 및 보정회로가 보정할 수 있는 선택딘 에러의 수 보다 많은 에러의 수를 데이터 심볼의 시퀀스에서 검출할 때 상기 에러 검출 및 보정회로에 의한 에러보정을 허용하는 보정 허용수단을 포함하며,
    여기서 상기 에러 보정 제어수단은 상기 보정 허용수단에 의해 에러 보정이 허용되지 않은 시점에서 상기 에러 검출 및 보정회로가 상기 데이터 심볼의 시퀀스에서 에러를 검출하지 않을 때 상기 판독채널에 의해 상기 데이터 심볼의 시퀀스가 출력될 수 있게 하며, 상기 보정 허용수단에 의해 에러 보정이 허용되는 시점에서 상기 에러 검출 및 보정회로가 보정할 수 있는 선택된 에러의 수 보다 작은 수의 데이터 심볼의 시퀀스에서의 에러의 수를 검출할 때 상기 판독채널에 의해 상기 데이터 심볼의 시퀀스가 출력될 수 있게 하는 것을 특징으로 하는 디스크 드라이브.
  14. 제 13 항에 있어서,
    소거를 포함하는 소거 포인터에 의해 식별된 데이터 심볼 시퀀스내의 선택된 데이터 심볼을 잠재적으로 에러를 포함하는 것으로서 식별하는 상기 소거 포인터를 발생시킬 수 있는 소거 포인터 발생기; 및
    상기 소거 포인터 발생기에 응답하며, 상기 에러 보정 및 검출회로에 의해 보정될 수 있는 선택된 개별 소거의 수 보다 작거나 같은 수에 대응하도록 선택된 소정 소거 임계값에 상기 소거 포인터 발생기에 의해 식별된 개별 소거의 수를 비교하는 소거 카운트 비교수단을 포함하며,
    상기 판독 채널의 에러 검출 및 보정회로는 상기 선택된 개별 소거의 수까지 연관된 에러를 보정할 수 있고,
    상기 보정 불허용 수단은 상기 소거 포인터 발생기에 의해 식별된 개별 소거의 수가 상기 소정 소거 임계값을 초과할 때 상기 에러 보정 및 검출회로에 의한 에러보정을 허용하지 않는 것을 특징으로 하는 디스크 드라이브.
  15. 제 14 항에 있어서,
    상기 판독/기록 헤드는 자기-저항성 헤드를 포함하고, 상기 소거 포인터 발생기는 상기 판독/기록 헤드에 응답하며 판독 신호 레벨 임계값을 갖는 임계값 검출기를 포함하며 상기 임계값 검출기는 상기 판독 신호 레벨 임계값을 초과하는 신호레벨을 갖는 판독신호의 검출에 응답하는 소거 포인터를 발생시키는 것을 특징으로 하는 디스크 드라이브.
  16. 제 14 항에 있어서,
    상기 소거 포인터 발생기는 디스크에 기록된 n+k 비트를 데이터의 n 비트로 디코딩하는 n/n+k 디코더를 포함하며, 상기 n/n+k 디코더는 데이터 심볼의 시퀀스에서 n+k 비트의 인정되지 않는 조합의 수신에 응답하여 소거 포인터를 발생시키는 것을 특징으로 하는 디스크 드라이브.
KR1019980709157A 1996-05-15 1997-03-27 판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법및 디스크 드라이브u KR20000011007A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1776996P 1996-05-15 1996-05-15
US60/017,769 1996-05-15

Publications (1)

Publication Number Publication Date
KR20000011007A true KR20000011007A (ko) 2000-02-25

Family

ID=21784439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709157A KR20000011007A (ko) 1996-05-15 1997-03-27 판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법및 디스크 드라이브u

Country Status (6)

Country Link
US (1) US6043946A (ko)
JP (1) JP2000510989A (ko)
KR (1) KR20000011007A (ko)
DE (1) DE19781772T1 (ko)
GB (1) GB2329805B (ko)
WO (1) WO1997043835A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322226A (ja) * 1997-05-14 1998-12-04 Texas Instr Japan Ltd リードソロモン復号方法
US6427219B1 (en) * 1998-06-24 2002-07-30 Conexant Systems, Inc. Method and apparatus for detecting and correcting errors using cyclic redundancy check
JP2000067530A (ja) * 1998-08-18 2000-03-03 Fujitsu Ltd ディスク装置及びディスク装置におけるエラー修正方法
JP3271181B2 (ja) * 1998-11-09 2002-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスクドライブ装置、ディスクドライブ装置のエラー回復処理方法及びディスクドライブ制御装置
US6484286B1 (en) * 1999-09-01 2002-11-19 Lsi Logic Corporation Error signal calculation from a Viterbi output
US6668349B1 (en) * 2000-04-14 2003-12-23 Hitachi, Ltd. Data recording/readback method and data recording/readback device for the same
US6742154B1 (en) * 2000-05-25 2004-05-25 Ciena Corporation Forward error correction codes for digital optical network optimization
JP3584967B2 (ja) * 2000-08-04 2004-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション データの再生装置及び再生方法
US6862151B2 (en) * 2000-11-15 2005-03-01 Seagate Technologies Llc Method and apparatus for read error recovery
SG96655A1 (en) 2001-04-02 2003-06-16 Seagate Technology Llc Disc drive pattern zero verification test
US7290184B2 (en) * 2001-08-23 2007-10-30 Seagate Technology Llc Emulation system for evaluating digital data channel configurations
US6731442B2 (en) * 2001-10-02 2004-05-04 Seagate Technologies Llc Method and apparatus for detecting media defects
JP3708064B2 (ja) * 2002-05-31 2005-10-19 株式会社東芝 ディスク記憶装置、ディスクコントローラ及び同装置に適用するエラー訂正方法
JP2004014090A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd データ再生装置、再生方法、及び再生装置の制御を行う回路
JP2004087028A (ja) * 2002-08-28 2004-03-18 Toshiba Corp ディスクドライブ及びデータ再生方法
JP4040943B2 (ja) * 2002-10-01 2008-01-30 株式会社東芝 ディスク記憶装置及びデータ再生方法
KR100477674B1 (ko) * 2002-10-15 2005-03-18 삼성전자주식회사 디스크 구동기의 오동작 방지 방법 및 장치
US7793020B1 (en) * 2002-11-27 2010-09-07 International Business Machines Corporation Apparatus and method to read information from an information storage medium
US7831869B2 (en) * 2003-01-27 2010-11-09 Hewlett-Packard Development Company, L.P. DDS logical data grouping
JP4105723B2 (ja) * 2003-08-05 2008-06-25 富士通株式会社 再生中継方法及びその装置
JP2006127635A (ja) * 2004-10-28 2006-05-18 Fujitsu Ltd 情報記憶装置
TWI259443B (en) * 2005-03-11 2006-08-01 Lite On It Corp Dynamic speed control method for storage device
US20060242450A1 (en) * 2005-04-11 2006-10-26 Li-Lien Lin Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium
US20070011513A1 (en) * 2005-06-13 2007-01-11 Intel Corporation Selective activation of error mitigation based on bit level error count
US8205146B2 (en) * 2005-07-21 2012-06-19 Hewlett-Packard Development Company, L.P. Persistent error detection in digital memory
US7561357B2 (en) * 2005-08-11 2009-07-14 Seagate Technology Llc Decoder with energization control circuit
TW200710660A (en) * 2005-09-09 2007-03-16 Via Tech Inc Detection and recovery circuit of disk array and its method
US7747907B2 (en) * 2005-09-20 2010-06-29 Seagate Technology Llc Preventive recovery from adjacent track interference
JP2007133986A (ja) * 2005-11-11 2007-05-31 Nec Electronics Corp 半導体記憶装置
US8756399B2 (en) * 2006-01-25 2014-06-17 Seagate Technology Llc Mutable association of a set of logical block addresses to a band of physical storage blocks
JP2008084465A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd 記憶装置、制御装置
US8176386B1 (en) 2007-04-10 2012-05-08 Marvell International Ltd. Systems and methods for processing streaming data
US20090034109A1 (en) * 2007-07-30 2009-02-05 Kabushiki Kaisha Toshiba 1-1 Disk drive apparatus and media defect detection method
US7800853B1 (en) 2008-12-03 2010-09-21 Western Digital Technologies, Inc. Correcting servo sectors in a disk drive
US8116025B1 (en) 2008-12-18 2012-02-14 Western Digital Technologies, Inc. Disk drive executing retry operation after adjusting jog value in response to gain control
US8413313B2 (en) * 2009-11-06 2013-04-09 David Delon Williams Divided-end artificial limb
CN103329103B (zh) * 2010-10-27 2017-04-05 希捷科技有限公司 使用用于基于闪存的数据存储的自适应ecc技术的方法和设备
US8619385B1 (en) 2011-01-28 2013-12-31 Western Digital Technologies, Inc. Disk drive biasing sync pattern of an extended sync mark
US8693123B1 (en) 2011-06-27 2014-04-08 Western Digital Technologies, Inc. Disk drive correcting high order gray code using track estimator and decoding low order track code separately
US8917469B1 (en) 2012-09-13 2014-12-23 Western Digital Technologies, Inc. Disk drive correcting an error in a detected gray code
US9294133B1 (en) * 2013-01-29 2016-03-22 Marvell International Ltd. Method and apparatus for error correction
CN103970619B (zh) * 2013-02-06 2017-09-29 东芝存储器株式会社 控制器
US9244766B2 (en) * 2013-09-23 2016-01-26 Seagate Technology Llc Variable data recovery scheme hierarchy
US9632863B2 (en) 2015-01-13 2017-04-25 Western Digital Technologies, Inc. Track error-correcting code extension
CN106649406B (zh) * 2015-11-04 2020-04-28 华为技术有限公司 一种自适应存储文件的方法和装置
US10445171B2 (en) * 2016-02-29 2019-10-15 Seagate Technology Llc On-the-fly error detection algorithm during retry procedure
US11080621B2 (en) 2018-06-18 2021-08-03 Western Digital Technologies, Inc. Machine learning-based read channel data detection
US11341989B2 (en) 2020-09-30 2022-05-24 Seagate Technology Llc Read head stress reduction
US11386921B2 (en) * 2020-09-30 2022-07-12 Seagate Technology Llc Read head stress reduction
US11811425B2 (en) 2021-05-18 2023-11-07 Western Digital Technologies, Inc. Neural network soft information detector in a read channel

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799112A (en) * 1987-02-19 1989-01-17 Magnetic Peripherals Inc. Method and apparatus for recording data
US4972316A (en) * 1987-03-30 1990-11-20 International Business Machines Corporation Method of handling disk sector errors in DASD cache
JPH0210574A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd 復調回路
JP3018366B2 (ja) * 1989-02-08 2000-03-13 ソニー株式会社 ビデオ信号処理回路
US5047876A (en) * 1989-03-03 1991-09-10 Seagate Technology Inc. Adaptive prewrite compensation apparatus
US5057785A (en) * 1990-01-23 1991-10-15 International Business Machines Corporation Method and circuitry to suppress additive disturbances in data channels
US5189566A (en) * 1990-03-15 1993-02-23 International Business Machines Corporation Method and apparatus for recovering data
US5220569A (en) * 1990-07-09 1993-06-15 Seagate Technology, Inc. Disk array with error type indication and selection of error correction method
US5231556A (en) * 1991-06-06 1993-07-27 Seagate Technology, Inc. Self-holding latch assembly
US5262907A (en) * 1991-07-31 1993-11-16 Seagate Technology, Inc. Hard disc drive with improved servo system
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5276662A (en) * 1992-10-01 1994-01-04 Seagate Technology, Inc. Disc drive with improved data transfer management apparatus
US5761212A (en) * 1993-07-01 1998-06-02 Cirrus Logic, Inc. Channel quality
US5602857A (en) * 1993-09-21 1997-02-11 Cirrus Logic, Inc. Error correction method and apparatus
US5373400A (en) * 1993-12-01 1994-12-13 Analog Devices, Inc. Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators
US5502713A (en) * 1993-12-07 1996-03-26 Telefonaktiebolaget Lm Ericsson Soft error concealment in a TDMA radio system
US5625506A (en) * 1994-06-17 1997-04-29 International Business Machines Corporation Method and apparatus for reducing readback errors by controlling the phase locked loop
US5430768A (en) * 1994-09-21 1995-07-04 Seagate Technology, Inc. Maximum likelihood detector for a disc drive PRML read channel
US5459757A (en) * 1994-09-21 1995-10-17 Seagate Technology, Inc. Timing and gain control circuit for a PRML read channel
US5530705A (en) * 1995-02-08 1996-06-25 International Business Machines Corporation Soft error recovery system and method
US5627843A (en) * 1995-02-23 1997-05-06 Seagate Technology, Inc. Correcting up to two disc drive read errors and detecting the occurrence of more than two read errors
US5774285A (en) * 1995-09-06 1998-06-30 Seagate Technology, Inc. Selection of optimal read/write channel parameters in a hard disc drive
US5687036A (en) * 1995-09-29 1997-11-11 Seagate Technology, Inc. Selection of optimum write current in a disc drive to minimize the occurrence of repeatable read errors
US5721816A (en) * 1996-07-29 1998-02-24 Kusbel; Paul F. Adaptive recovery of read and write errors in a disc drive

Also Published As

Publication number Publication date
GB9825014D0 (en) 1999-01-06
US6043946A (en) 2000-03-28
GB2329805A (en) 1999-03-31
GB2329805B (en) 2000-09-20
DE19781772T1 (de) 1999-04-29
JP2000510989A (ja) 2000-08-22
WO1997043835A1 (en) 1997-11-20

Similar Documents

Publication Publication Date Title
KR20000011007A (ko) 판독 채널 성능 지시기 및 에러 정정코드를 이용한 판독 방법및 디스크 드라이브u
KR100561798B1 (ko) 결함 임계값 검출기 및 비터비 이득을 사용하는 데이터 에러 복구 방법 및 장치
US6052804A (en) Data transfer optimization through sector evaluation and reallocation during a disc drive idle mode
JP2699990B2 (ja) データチャンネルにおけるデータ検出についてのサーマルアスペリティ補償方法及び装置並びに直接アクセス記憶装置
KR100241742B1 (ko) 열 에스페러티 및 기준선 시프트를 보상하기 위한 회로 및 방법
US6252731B1 (en) Parametric optimization using disc drive read channel quality measurements
US6628468B1 (en) Low frequency signal baseline shift compensation in a disc drive
US5721816A (en) Adaptive recovery of read and write errors in a disc drive
US8446683B2 (en) Systems and methods for data pre-coding calibration
US6108152A (en) Redundant synchronization fields to improve disc drive read performance
WO2003030168A1 (en) Method and apparatus for detecting media defects
JPH06111547A (ja) 非同期サーボ識別／アドレスマーク検出方法及び装置、並びに直接アクセス記憶装置
US5717395A (en) Rate 16/17 ENDEC with independent high/low byte decoding
US6014277A (en) Multipath channel apparatus and method using offset parameters to compensate for amplitude and timing errors in data storage devices
US7215494B2 (en) System and method for performing adaptive read retry operations in a data storage device
US6606210B1 (en) Intelligent sector recovery algorithm
US5856983A (en) Magnetic disk drive and error correction method
US8861109B1 (en) Data processing system with adjacent track interference metric
US6055118A (en) Holding automatic gain control levels during read error recovery in a disc drive
WO2000063906A1 (en) Method and apparatus for correcting digital asymmetric read signals
US7502187B2 (en) Address mark detection
US8970976B1 (en) Systems and methods for data dependent inter-track interference cancellation
US7924522B2 (en) Apparatus and method of detecting error symbol, and disk drive apparatus using the same
US8854760B1 (en) Systems and methods for preventing adjacent track erasure
US6404577B1 (en) Trellis encoding and decoding of track identification indicia

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application