JP2001077240A - 高周波用配線基板およびその接続構造 - Google Patents
高周波用配線基板およびその接続構造Info
- Publication number
- JP2001077240A JP2001077240A JP24534599A JP24534599A JP2001077240A JP 2001077240 A JP2001077240 A JP 2001077240A JP 24534599 A JP24534599 A JP 24534599A JP 24534599 A JP24534599 A JP 24534599A JP 2001077240 A JP2001077240 A JP 2001077240A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- dielectric substrate
- line
- wiring board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
る高周波伝送線路が設けられた高周波用配線基板を他の
高周波回路と接続する際に接続部におけるビアホール導
体と誘電体基板端面間の共振の発生を防止する。 【解決手段】誘電体基板1表面に形成されその終端部が
誘電体基板1の端面a近傍まで延設された信号導体線2
と、誘電体基板1内部に形成されたグランド層3からな
る高周波伝送線路部Xとを具備し、その終端部に接続端
子部Yを形成してなり、接続端子部Yにおける信号導体
線2両側の基板表面に一対の接続用グランド導体4を形
成し、この接続用グランド導体4をビアホール導体5に
よってそれぞれグランド層3と接続するとともに、ビア
ホール導体5の側面の一部を誘電体基板1の端面aに露
出させる。
Description
電体基板を介してその信号導体線と平行して形成された
グランド層を有する高周波用伝送線路が形成された高周
波用配線基板に関するもので、特に、周波数30GHz
以上のミリ波帯領域の高周波用半導体素子を備えた半導
体素子収納用パッケ−ジあるいは多層配線基板等に好適
な高周波用配線基板およびその接続構造に関するもので
ある。
用いられる電波は1〜30GHzのマイクロ波領域か
ら、更に30〜300GHzのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム(無線LAN)のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
用半導体素子(以下、単に高周波素子という)を収納あ
るいは搭載するパッケージなどの配線基板には、従来、
高周波信号の伝送損失を小さく抑えるために金属製枠体
にセラミック製の接続用基板を接合したいわゆるメタル
パッケージが用いられている。
素子を収納して外部回路基板に実装した実装構造を示す
平面図(a)とその断面図(b)である。なお図8
(a)では蓋体は省略した。
体32からなるメタルパッケージ33の一部に、セラミ
ック基板34に信号導体線35を形成した接続用基板3
6が取り付けられており、信号導体線35は、メタルパ
ッケージ33内に搭載された高周波素子37とリボンな
どによって電気的に接続されている。そして、メタルパ
ッケージ33は、ベース基板38の表面にネジ39等に
よって固定され、ベース基板38の表面において、誘電
体基板40の表面に信号導体線41が形成された回路基
板42とは、接続用基板36の信号導体線35とリボン
やワイヤ等によって電気的に接続されている。
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
に、誘電体基板内部からスルーホール導体等を用いて信
号導体線をパッケージの裏面に引出してその終端部に接
続端子部を形成し、半田リフローによって他の誘電体基
板の表面に形成された高周波用回路にロウ接して表面実
装することが提案されている。
導体を用いた高周波用パッケージの概略を説明するため
の図である。この図9の概略断面図に示すように、この
高周波用パッケージ50によれば、誘電体基板51と蓋
体52からなるキャビティ内に高周波素子53が収納さ
れており、また、誘電体基板51の表面には一端が高周
波素子53とリボンなどにより接続された信号導体線5
4が形成され、また、誘電体基板51の内部には、図1
0(a)に示すようなパターンのグランド層55が形成
されている。
基板51を貫通し、グランド層55に接触することなく
形成されたスルーホール導体56によって誘電体基板5
1の裏面に導出され、誘電体基板51の裏面に形成され
た信号導体線57と電気的に接続されている。
(b)に示すように、信号導体線57の端部の両側に一
対の接続用グランド導体58が設けられており、このグ
ランド導体58は、ビアホール導体59によって誘電体
基板51内部のグランド層55と電気的に接続されてい
る。
体59を誘電体基板51の端面a近くに形成すると、ビ
アホール導体59と誘電体基板51との間にクラック等
が発生しやすくなるとの観点から、一般には、このビア
ホール導体59は、そのマイクロドリルなどによるビア
ホールの加工性の点から誘電体基板51の端面aから2
mm以上離間した位置に形成されている。
回路基板60においては、図9、図10(c)に示すよ
うに、その内部にグランド層(図示せず)が形成されて
おり、その表面には、信号導体線62が形成され、パッ
ケージとの接続部においては、信号導体線62の両側に
接続用グランド導体63が形成されており、この接続用
グランド導体63はグランド層61とビアホール導体6
4によってそれぞれ電気的に接続されている。
線57と62、接続用グランド導体58と63同士をそ
れぞれ半田などのロウ材65によって電気的に接続する
ことにより外部回路基板60の表面に実装される。
は、図8のメタルパッケージ33に比較して外部回路基
板との機械的接続と電気的接続をリフロー等で一括して
行うことが可能で、モジュール製造時の量産性向上及び
低コスト化が可能である点で有利である。
9のパッケージ構造において誘電体基板51の裏面に形
成された信号導体線57とその両側に形成された一対の
接続用グランド導体58を具備する接続端子部の構造に
おいては、その接続部の特性は、伝送信号の周波数が3
0GHz以下の場合には良好な伝送特性を有するもの
の、伝送信号の周波数が30GHz以上のミリ波帯域と
非常に高い場合には、実装構造において高周波信号の伝
送損失が大きくなったり、場合によっては、信号の伝送
自体が困難になるという場合があった。
体基板51表面の接続用グランド導体58と誘電体基板
51内部のグランド層55とを電気的に接続するために
設けたビアホール導体59と誘電体基板51の端面との
間で、共振が発生してしまうために伝送特性が劣化して
しまうことがわかった。
波長が長いために、上記のようなビアホール導体59と
誘電体基板51の端面との間で共振が発生することはほ
とんどないが、周波数が高く信号波長が短くなるに従
い、共振が発生しやすくなってしまうのである。
線とグランド層を具備する高周波伝送線路が設けられた
高周波用配線基板を他の高周波回路と接続するに際し
て、上述したようなビアホール導体による共振の発生を
防止し、接続部における高周波信号の伝送損失を低減し
た高周波用配線基板およびその接続構造を提供すること
にある。
に鑑み接続部での高周波信号の特性劣化を発生すること
なく他の高周波回路との接続が可能な配線基板について
検討を重ねた結果、接続用グランド導体と誘電体基板内
部のグランド層とを導体ペーストを充填し焼成してなる
ビアホール導体によって形成するとともに、このビアホ
ール導体の側面を前記誘電体基板の端面から露出せしめ
ることにより、ビアホール導体の加工性とともに、前述
したような接続部におけるビアホール導体に起因した共
振の発生を防止し、信号の損失を低減し良好な信号の伝
達が可能となることを見いだし本発明に至った。
ミック誘電体基板と、該誘電体基板表面に形成されその
終端部が誘電体基板の端面近傍まで延設された信号導体
線と前記信号導体線と平行して前記誘電体基板の内部又
は裏面に形成されたグランド層とからなる高周波伝送線
路と、該高周波伝送線路の終端部に他の高周波回路とロ
ウ材を介して接続するための接続端子部を具備する高周
波用配線基板であって、前記接続端子部における前記信
号導体線の両側に一対の接続用グランド導体を形成し、
前記一対の接続用グランド導体と前記グランド層とを前
記誘電体基板に設けられたビアホール内に金属ペースト
を充填し焼成して形成されたビアホール導体によってそ
れぞれ接続するとともに、前記ビアホール導体の側面を
前記誘電体基板の端面から露出せしめたことを特徴とす
る。
造は、上記接続端子部の構造を具備する2つの高周波用
配線基板における信号導体線同士および一対の接続用グ
ランド導体同士をそれぞれロウ材を介して接続したこと
を特徴とするものである。なお、かかる配線基板とその
接続構造においては、高周波伝送線路には、30GHz
以上の高周波信号が伝送される高周波用配線基板である
ことを特徴とする。また、前記接続端子部における信号
導体線の線幅を前記高周波伝送線路の信号導体線の線幅
より小さくすることが望ましく、前記グランド層におけ
る少なくとも前記一対のビアホール導体間に位置し、か
つ前記信号導体線と対向する領域に非グランド領域を設
けることがさらに望ましい。さらには、ビアホール導体
の横断面の最大径が0.5mm以下であることがビアホ
ール導体の信頼性を高める上で望ましく、前記信号導体
線の中心と前記ビアホール導体との距離を0.25λg
以下(λg:前記高周波信号の前記誘電体基板中の信号
波長)とすることが望ましい。
体基板と、その表面に形成された信号導体線と、前記誘
電体基板の内部あるいは裏面に前記信号導体線と平行に
形成されたグランド層とからなる高周波伝送線路の終端
部に形成された接続端子部において、前記信号導体線の
端部の両側に一対の接続用グランド導体を形成するとと
もに、接続用グランド導体を誘電体基板内部のグランド
層と前記誘電体基板に設けられたビアホール内に金属ペ
ーストを充填し焼成して形成されたビアホール導体によ
ってそれぞれ接続するとともに、前記ビアホール導体の
側面を前記誘電体基板の端面から露出せしめることによ
って、ビアホール導体と誘電体基板端面との間に誘電体
が介在することがないために、ビアホール導体と誘電体
基板端面との間での共振の発生を防止することができる
結果、他の外部回路との接続部全体における高周波信号
の損失が低減され、高周波信号の良好な伝送、伝達が可
能となる。
の両側に一対の接続用グランド導体を形成したコプレー
ナ線路によって構成しているために、他の外部回路との
接続をコプレーナ線路同士の接続により構成することか
らも高周波信号の反射を低減することができる。
高周波伝送線路の信号導体線の線幅より小さくすること
により、信号導体線とグランド層との結合を小さくして
相対的に信号導体線と接続用グランド導体との結合を強
め、よりコプレーナ線路の電磁界に近い分布に変換する
ことが可能になり、電磁界分布の変化による信号の反射
を低減できる。
板の接続端子部の少なくとも前記一対のビアホール導体
間に位置し、かつ信号導体線に対向するグランド層を非
グランド領域とすることにより、さらに接続端子部の電
磁界分布をコプレーナ線路の電磁界に近い分布に変換す
ることが可能となるために信号の反射を低減し、高周波
信号の低損失な伝送を可能にするのに有効である。
ール導体との距離を0.25λg以下(λg:前記高周
波信号の前記誘電体基板中の信号波長)とすることによ
り、30GHz以上の高周波信号を伝送する場合におい
て、高周波信号の伝送を担う信号導体線直下のグランド
層のグランド電流が、信号導体線における電流に対して
小さな移送差で接続用グランド導体に伝送されるため
に、接続端子部における高周波信号の反射が低減され、
高周波信号の良好な伝送が可能となる。
詳述する。図1は、本発明の高周波用配線基板の一例を
説明するためのものであり、(a)は誘電体基板表面の
接続端子部付近の平面図、(b)はその概略断面図、
(c)はビアホール導体形成部の拡大断面図である。図
1の配線基板Aによれば、セラミック誘電体基板1の表
面に信号導体線2が形成され、また、誘電体基板1の内
部には、信号導体線2と平行にグランド層3が形成され
ており、かかる信号導体線2およびグランド層3によっ
てマイクロストリップ線路構造の高周波伝送線路部Xが
形成されている。そして、高周波伝送線路部Xの終端部
には、外部回路と接続するための接続端子部Yが形成さ
れている。
信号導体線2終端部の両側の誘電体基板1表面には一対
の接続用グランド導体4が設けられており、接続用グラ
ンド導体4は、誘電体基板に設けられたビアホール内に
金属ペーストを充填し焼成して形成されたビアホール導
体5、5を介してそれぞれグランド層3と電気的に接続
されており、ビアホール導体5、5の側面が誘電体基板
端面aに露出していることが大きな特徴である。
が誘電体基板端面aに露出している、言い換えれば、ビ
アホール導体5、5と誘電体基板の端面a間に誘電体が
存在しないようにすることにより、誘電体が存在するこ
とによる共振の発生や、加工性、長期信頼性の低下を防
止することができる。
形状は、特に限定するものではなく円形、楕円形あるい
は多角形などの形状であればよいが、誘電体基板1の端
面にビアホール導体5を露出させる場合の加工性を高め
る上、その断面の最大径Dは0.5mm以下、特に0.
3mm以下であることが望ましい。
分は、特に限定するものではなく、側面が露出していれ
ば良いが、導体としての接続信頼性を高めるために、そ
の露出ビアホール面積はビアホール最大径Dより算出さ
れる最大面積の1/5以上、望ましくは1/2以上であ
ればよい。また、外部回路基板とのロウ材との接続とを
確実に行うためにビアホール導体5自体がある程度の横
断面が存在することが望ましく、かかる点から、図1
(c)に示すように、ビアホール導体5の露出端面aか
らビアホール導体5の反対側端面cまでの長さnのビア
ホール導体の横断面の最大径Dに対する比率n/Dが
0.3以上であることが望ましい。
おいて、信号導体線2の中心とビアホール導体5との距
離Gを0.25λg以下(λg:高周波信号の誘電体基
板中の信号波長)とすることが望ましい。これは、配線
基板Aを外部回路基板に表面実装した場合に、外部回路
基板との接続部における高周波信号の伝送を担う信号導
体線直下のグランド層のグランド電流が、ビアホール導
体5を経由して小さな位相差でグランド導体に伝送され
るため、位相差による信号の反射が低減され、30GH
z以上の高周波信号を通過伝送することが可能となる。
号導体線2の終端部における線路幅の中心とビアホール
導体5、5の信号導体線2側端部との距離の意である。
従って、言い換えれば、ビアホール導体5,5間の距離
は、2G、即ち、0.5λg以下、特に0.3λg以下
となることを意味する。
面図を示す図2のように、配線基板Bの接続端子部Yの
信号導体線2の幅を高周波伝送線路部Xの信号導体線2
の幅より小さくする、具体的には高周波伝送線路部Xの
信号導体線2の幅をW0 、接続端子部Yの信号導体線2
の幅をW1 とした時、0.4W0 ≦W1 ≦0.8W0と
することが望ましい。
3内の信号伝送による電磁界の集中領域がビアホール導
体5を経由して連続的に外部回路基板に伝送される、す
なわち信号導体線2とグランド層3との結合を小さくし
て、信号の電磁界分布をマイクロストリップ線路の電磁
界に近い分布からコプレーナ線路の電磁界に近い分布に
変更することが可能になり、接続部での電磁界分布の変
化による信号の反射を低減することができる。
記グランド層における少なくとも前記一対のビアホール
導体5、5間に位置し、かつ信号導体線2に対向する領
域Z、言い換えれば、平面的に見て、一対のビアホール
導体5、5を結ぶ線分領域と信号導体線2とは重なる領
域Zを非グランド領域とすることによっても、上記と同
様に信号の反射を低減するのに有効である。
んでいればよく、前記領域Zのみを非グランド領域6と
することのみならず、例えば、図3(a)に示すよう
に、前記領域Zに加え、前記領域Zからグランド層3の
端面までの領域を非グランド領域6とすることによっ
て、さらに伝送損失を低減することができる。
ド領域6を、前記領域Zを含み、前記信号導体線2の終
端部に向けて、連続的にあるいは段階的に徐々に広がる
ように形成することが望ましい。このように、非グラン
ド領域6を略V字状に形成することにより、配線基板の
高周波伝送線路部から接続端子部までの電磁界分布の変
化をスムーズにして、信号の反射を低減できる。
ンド領域6をグランド層3のビアホール導体5、5に挟
まれた領域のみならず、ビアホール導体5、5の外側の
領域を前記信号導体線の終端部に向けて、連続的にある
いは段階的に徐々に広がるように形成し、言わばW状に
形成することにより、さらに電磁界分布の変化をスムー
ズにして、反射を低減できる。
として、高周波素子を搭載したパッケージを外部回路基
板に実装した場合の接続構造について説明する。図4の
概略断面図に示すように、パッケージ7は、誘電体基板
8と蓋体9からなるキャビティ内に高周波素子10が収
納されており、また、誘電体基板8の高周波素子10搭
載面側の表面には図5の蓋体9を除いた平面図(a)に
示すように、一端が高周波素子10とリボンなどにより
接続された入力用および出力用の2つの信号導体線11
が形成されている。
(b)のパターン図に示すように、図3(c)で説明し
たのと同様の端部がW状のグランド層12が形成されて
いる。この信号導体線11とグランド層12によってマ
イクロストリップ線路構造の高周波伝送線路を形成して
いる。そして、信号導体線11の高周波素子10と接続
された一端とは反対側の他端は、誘電体基板8を貫通
し、グランド層12に接触することなく形成されたビア
ホール導体13によって誘電体基板8の反対側表面に導
出され、誘電体基板8の反対側表面に形成された信号導
体線14と電気的に接続されている。また、信号導体線
14とグランド層12とはマイクロストリップ線路構造
の高周波伝送線路部Xを形成している。
(c)の平面図に示すように、入力用および出力用の2
つの信号導体線14が形成されており、それぞれの信号
導体線14の終端部の両側には一対の接続用グランド導
体15が設けられて接続端子部Yが形成されており、接
続用グランド導体15はビアホール導体16を介して誘
電体基板8内部のグランド層12と電気的に接続されて
いる。また、接続端子部Yにおいて信号導体線14の線
幅は高周波伝送線路Xの線幅よりも狭く形成されてい
る。
図1、図2および図3で説明したように、高周波用配線
基板の接続端子部において、ビアホール導体16の側面
が誘電体基板8端面a1 に露出するように配置されてい
る。
板18は、入力用、出力用としてそれぞれ個別の外部回
路基板18’、18”を有し、外部回路基板18’、1
8’表面の平面図である図6(a)に示されるように、
それらの表面には、前述のパッケージ7に対して入出力
するための2つの信号導体線19がそれぞれ形成され、
また外部回路基板18’,18”の内部にはそれぞれグ
ランド層20が形成れており、信号導体線19とともに
マイクロストリップ線路を形成している。このグランド
層20は、図6(b)に示すように、接続端子部におい
て図5(b)と同様の理由から端部がW状に形成されて
いる。
線19の終端部には、それぞれ接続端子部が形成されて
おり、この接続端子部において各信号導体線19の両側
には、パッケージ7の接続端子部Yと全く同様に一対の
接続用グランド導体21が形成されており、接続用グラ
ンド導体21はそれぞれグランド層20とビアホール導
体22によって電気的に接続されている。また、接続端
子部の信号導体線19の線幅はそれ以外の高周波伝送線
路における信号導体線19の線幅よりも狭く形成されて
いる。そして、外部回路基板18においても図1乃至図
3で説明したものと同様に、ビアホール導体22は、外
部回路基板18’、18”の端面a2 ’、a2 ”に露出
するように配置されている。
に、外部回路基板18’、18”に対して、各信号導体
線14、19同士、接続用グランド導体15、21同士
を当接し、半田リフローなどによって半田等のロウ材2
4によってパッケージ7の信号導体線14と外部回路基
板18’、18”の信号導体線19と、また、パッケー
ジ7の接続用グランド導体15と外部回路基板18’、
18”の接続用グランド導体21同士をそれぞれ電気的
に接続することにより、パッケージ7を外部回路基板1
8’、18”に表面実装される。なお、前記信号導体1
4、19間、接続用グランド導体15、21間は、ロウ
材よりも高い融点を有するバンプやボール状の端子を介
してロウ材によって接合固定することも可能である。
ッケージ7と外部回路基板18’、18”の互いの接続
端子部において、上述したようなビアホール導体16と
誘電体基板8の端面a1 間の共振および外部回路基板1
8’、18”におけるビアホール導体22と基板1
8’、18”の各端面a2 ’、a2 ”との間での共振を
防止し、パッケージAと外部回路基板18’、18”と
の伝送損失を低減した実装構造を提供できる。
2つの外部回路基板の表面にそれぞれ入力用および出力
用の接続端子部が形成されたものであるが、入力用の接
続端子部および出力用の接続端子部は、図6(c)に示
すように、1つの外部回路基板18にそれぞれ形成され
ていてもよいが、接続端子部の延長上に凹部bを形成し
て誘電体基板端面a2 を形成し、上記と同様に、この端
面a2 にビアホール導体22が露出するように配置する
ことが伝送特性の改善の点から望ましい。
波素子10搭載側の信号導体線11とその反対側表面の
信号導体線14との接続は、ビアホール導体13による
ものであるが、信号導体線11と信号導体線14との接
続は、これに限定されるものではなく、例えば、グラン
ド層12にスロット孔(スロット線路)を形成し、この
スロット孔を介して各信号導体線11、14の端部を対
峙させることにより、両導体を電磁的に接続することも
可能である。
は、少なくとも信号導体線とグランド層を具備するもの
であれば、あらゆる高周波伝送線路に対して適用でき、
図1乃至図6に示したようなマイクロストリップ線路の
みならず、グランド付きコプレーナ線路に対しても適用
することができる。
数30GHz以上の信号を伝送する場合に適用されるも
のであるが、この信号周波数が40GHz以上、特に5
0GHz以上の場合に対して特に効果的である。
の表面実装後の伝送特性を測定した。測定に用いた評価
用配線基板の構造を図7に示した。この評価用配線基板
24によれば、図7(a)に示すように、誘電体基板2
5の実装面側表面に、2つの終端部を有する線幅
(W0 )の信号導体線26を、誘電体基板25内部にグ
ランド層28を形成してマイクロストリップ線路からな
る高周波伝送線路を形成した。そして、信号導体線26
の各終端部の両側に、それぞれ一対の接続用グランド導
体27を形成し、接続用グランド導体27とグランド層
28とを直径がDmmφの半円のビアホール導体(V
H)29によって電気的に接続し、接続端子部Yを形成
した。また、接続端子部Yにおける信号導体線の線幅比
(W1 /W0 )を0.5または1.0に変化させた。
て、誘電体基板25の端面aとビアホール導体29との
距離T、図1(c)のビアホール導体29の直径Dと距
離nとの関係n/Dが表1のように異なる数種のサンプ
ルを用意した。なお、信号導体線26の中心とビアホー
ル導体29との距離Gは0.23mmに設定した。な
お、試料No.4を除き、グランド層28の接続端子部と
対向する部分には図3(c)で説明したように略W字状
の端部形状を有する非グランド領域30を形成した。
(b)に示したような全く同様の接続端子部パターンを
表面に有する外部回路基板18に半田を介して接続、実
装した。この評価用配線基板24を表面実装した外部回
路基板18に対して、外部回路基板の一方の接続端子部
から評価用配線基板24を経由して他方の接続端子部ま
での30GHzにおける伝送特性として信号の挿入損失
S21を測定した。
比誘電率9のアルミナ基板を用い、信号導体線、グラン
ド層、接続用グランド導体、ビアホール導体は、タング
ステンによって、同時焼成により形成し、表面に露出し
ている信号導体線、接続グランド導体の表面には金メッ
キを施した。
工によるビアホール導体の誘電体基板の端面からの距離
Tが0.8mmの試料No.7では、実装後の挿入損失が
大きく、また、前記距離Tが0.4mmの試料No.6で
は、熱衝撃試験でビアホールとアルミナ基板との端面に
クラックが発生し長期信頼性に問題があった。
導体の側面の一部をアルミナ基板の端面に露出させるこ
とにより、ビアホール導体と誘電体基板端面との間の共
振を防止し、実装後の挿入損失を低減できることがわか
った。また、接続端子部の信号導体線の線幅W1 を高周
波伝送線路の線幅W0 よりも小さい試料では、W1 =W
0 である試料よりも挿入損失を低減でき、さらに非グラ
ンド領域を設けた試料では、非グランド領域を有しない
試料No.4に比較してさらに挿入損失を低減できること
がわかった。
電体基板表面に信号導体線と、誘電体基板の内部あるい
は裏面にグランド層を具備する高周波用配線基板におい
て、接続端子部の信号導体線の両側に接続用グランド導
体を形成し、接続用グランド導体とグランド層をビアホ
ール導体で接続し、ビアホール導体の側面を前記誘電体
基板の端面に露出させることにより、接続端子部におけ
るビアホール導体と誘電体基板端面間の共振を防止し、
接続端子部での伝送特性の劣化を防止し、他の高周波回
路との接続部における高周波信号の伝送損失を低減でき
る。
めのもので、(a)誘電体基板表面の接続端子部付近の
平面図、(b)その概略断面図および(c)ビアホール
導体形成部の拡大断面図である。
誘電体基板表面の接続端子部付近の平面図である。
基板の好適例におけるグランド層のパターンを示す図で
ある。
説明するための概略断面図である。
面の平面図、(b)グランド層のパターン図、(c)誘
電体基板裏側側面の平面図を示す。
造を説明するための(a)平面図、(b)グランド層の
パターン図および(c)他の外部回路基板の平面図を示
す。
実装面側表面の平面図、(b)グランド層のパターン図
を示す。
の(a)平面図、(b)断面図を示す。
説明するための概略断面図である。
のパターン図、(b)誘電体基板実装面側表面の平面
図、(c)パッケージを実装する外部回路基板の平面図
である。
Claims (12)
- 【請求項1】セラミック誘電体基板と、 該誘電体基板表面に形成されその終端部が誘電体基板の
端面近傍まで延設された信号導体線と、前記信号導体線
と平行して前記誘電体基板の内部又は裏面に形成された
グランド層とからなる高周波伝送線路と、 該高周波伝送線路の終端部に他の高周波回路とロウ材を
介して接続するための接続端子部を具備する高周波用配
線基板であって、 前記接続端子部における前記信号導体線の両側に一対の
接続用グランド導体を形成し、前記一対の接続用グラン
ド導体と前記グランド層とを前記誘電体基板に設けられ
たビアホール内に金属ペーストを充填し焼成して形成さ
れたビアホール導体によってそれぞれ接続するととも
に、前記ビアホール導体の側面を前記誘電体基板の端面
から露出せしめたことを特徴とする高周波用配線基板。 - 【請求項2】前記高周波伝送線路に30GHz以上の高
周波信号が伝送される請求項1記載の高周波用配線基
板。 - 【請求項3】前記接続端子部における信号導体線の線幅
を前記高周波伝送線路の信号導体線の線幅より小さくし
たことを特徴とする請求項1または2記載の高周波用配
線基板。 - 【請求項4】前記グランド層における少なくとも前記一
対のビアホール導体間に位置し、かつ前記信号導体線と
対向する領域に非グランド領域を設けたことを特徴とす
る請求項1乃至3のいずれか記載の高周波用配線基板。 - 【請求項5】前記信号導体線の中心と前記ビアホール導
体との距離を0.25λg以下(λg:前記高周波信号
の前記誘電体基板中の信号波長)としたことを特徴とす
る請求項1乃至4のいずれか記載の高周波用配線基板。 - 【請求項6】前記ビアホール導体の横断面の最大径が
0.5mm以下であることを特徴とする請求項1乃至5
のいずれか記載の高周波用配線基板。 - 【請求項7】セラミック誘電体基板と、 該誘電体基板表面に形成されその終端部が誘電体基板の
端面近傍まで延設された信号導体線と、前記信号導体線
と平行して前記誘電体基板の内部又は裏面に形成された
グランド層とからなる高周波伝送線路と、 該高周波伝送線路の終端部に他の高周波回路を接続する
ための接続端子部とを具備する2つの高周波用配線基板
を互いに接続するための構造であって、 前記2つの高周波用配線基板の前記接続端子部における
前記信号導体線両側の前記誘電体基板表面にそれぞれ一
対の接続用グランド導体を形成し、前記一対の接続用グ
ランド導体と前記グランド層とを前記誘電体基板に設け
られたビアホール内に金属ペーストを充填し焼成して形
成されたビアホール導体によってそれぞれ接続するとと
もに、 前記ビアホール導体の側面を前記誘電体基板の端部に露
出せしめ、前記2つの高周波用配線基板の接続端子部に
おける信号導体線同士および一対の接続用グランド導体
同士をそれぞれロウ材を介して接続したことを特徴とす
る高周波用配線基板の接続構造。 - 【請求項8】前記高周波伝送線路に、30GHz以上の
高周波信号が伝送される請求項7記載の高周波用配線基
板の接続構造。 - 【請求項9】前記2つの高周波用配線基板の接続端子部
における信号導体線の線幅を、前記高周波伝送線路の信
号導体線の線幅より小さくしたことを特徴とする請求項
7または請求項8記載の高周波用配線基板の接続構造。 - 【請求項10】前記2つの高周波用配線基板における前
記接続端子部の前記グランド層において、少なくとも前
記一対のビアホール導体間に位置し、かつ前記信号導体
線と対向する領域を非グランド領域としたことを特徴と
する請求項7乃至9のいずれか記載の高周波用配線基板
の接続構造。 - 【請求項11】前記信号導体線の中心と前記ビアホール
導体との距離を0.25λg以下(λg:前記高周波信
号の前記誘電体基板中の信号波長)としたことを特徴と
する請求項7乃至10のいずれか記載の高周波用配線基
板の接続構造。 - 【請求項12】前記2つの高周波用配線基板における前
記ビアホール導体の横断面の最大径が0.5mm以下で
あることを特徴とする請求項7乃至11のいずれか記載
の高周波用配線基板の接続構造。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24534599A JP3638479B2 (ja) | 1999-08-31 | 1999-08-31 | 高周波用配線基板およびその接続構造 |
EP00117130A EP1081989B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
US09/636,054 US6501352B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
DE60035553T DE60035553T2 (de) | 1999-08-11 | 2000-08-10 | Hochfrequenzschaltungsplatte und seine Verbindungsstruktur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24534599A JP3638479B2 (ja) | 1999-08-31 | 1999-08-31 | 高周波用配線基板およびその接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001077240A true JP2001077240A (ja) | 2001-03-23 |
JP3638479B2 JP3638479B2 (ja) | 2005-04-13 |
Family
ID=17132301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24534599A Expired - Fee Related JP3638479B2 (ja) | 1999-08-11 | 1999-08-31 | 高周波用配線基板およびその接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3638479B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7239851B2 (en) | 2002-03-07 | 2007-07-03 | Sony Corporation | High frequency module |
JP2009218359A (ja) * | 2008-03-10 | 2009-09-24 | Fujitsu Ltd | 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法 |
JP2020148833A (ja) * | 2019-03-11 | 2020-09-17 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
CN117133721A (zh) * | 2023-10-26 | 2023-11-28 | 苏州博海创业微系统有限公司 | 一种具有导热体腔的多层陶瓷封装管壳结构及组件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6253509A (ja) * | 1985-09-03 | 1987-03-09 | Fujitsu Ltd | 多段増幅器 |
JPH0371703A (ja) * | 1989-08-11 | 1991-03-27 | Hitachi Ltd | 多層基板の接続方法 |
JPH06350312A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | 同軸コネクタと多層プリント基板の接続構造 |
JPH07221512A (ja) * | 1994-02-04 | 1995-08-18 | Sony Corp | 高周波接続線路 |
JPH10303333A (ja) * | 1997-04-22 | 1998-11-13 | Kyocera Corp | 高周波用パッケージ |
JPH10335910A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 変換線路 |
JPH11163604A (ja) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | 高周波用半導体パッケージの実装構造 |
-
1999
- 1999-08-31 JP JP24534599A patent/JP3638479B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6253509A (ja) * | 1985-09-03 | 1987-03-09 | Fujitsu Ltd | 多段増幅器 |
JPH0371703A (ja) * | 1989-08-11 | 1991-03-27 | Hitachi Ltd | 多層基板の接続方法 |
JPH06350312A (ja) * | 1993-06-04 | 1994-12-22 | Nec Corp | 同軸コネクタと多層プリント基板の接続構造 |
JPH07221512A (ja) * | 1994-02-04 | 1995-08-18 | Sony Corp | 高周波接続線路 |
JPH10303333A (ja) * | 1997-04-22 | 1998-11-13 | Kyocera Corp | 高周波用パッケージ |
JPH10335910A (ja) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | 変換線路 |
JPH11163604A (ja) * | 1997-11-27 | 1999-06-18 | Kyocera Corp | 高周波用半導体パッケージの実装構造 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7239851B2 (en) | 2002-03-07 | 2007-07-03 | Sony Corporation | High frequency module |
JP2009218359A (ja) * | 2008-03-10 | 2009-09-24 | Fujitsu Ltd | 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法 |
JP2020148833A (ja) * | 2019-03-11 | 2020-09-17 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
JP7215249B2 (ja) | 2019-03-11 | 2023-01-31 | 住友大阪セメント株式会社 | 光変調器及びそれを用いた光送信装置 |
CN117133721A (zh) * | 2023-10-26 | 2023-11-28 | 苏州博海创业微系统有限公司 | 一种具有导热体腔的多层陶瓷封装管壳结构及组件 |
CN117133721B (zh) * | 2023-10-26 | 2024-02-23 | 苏州博海创业微系统有限公司 | 一种具有导热体腔的多层陶瓷封装管壳结构及组件 |
Also Published As
Publication number | Publication date |
---|---|
JP3638479B2 (ja) | 2005-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057600A (en) | Structure for mounting a high-frequency package | |
JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
EP1585184B1 (en) | Direct current cut structure | |
JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
JP2002289737A (ja) | 配線基板およびそれを用いた配線基板モジュール | |
JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP3046287B1 (ja) | 接続端子構造 | |
JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
JP3347640B2 (ja) | 高周波用伝送線路 | |
JP3140385B2 (ja) | 高周波用半導体装置 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JPH10256801A (ja) | マイクロ波回路 | |
JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3827485B2 (ja) | 測定用伝送線路基板 | |
JP3950133B2 (ja) | 高周波回路基板 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP3681950B2 (ja) | 配線基板およびその導波管との接続構造 | |
JP3344217B2 (ja) | アンテナ装置 | |
JP2004311568A (ja) | 高周波パッケージ | |
JPH09223906A (ja) | マイクロ波ミリ波集積回路基板間接続方法 | |
JP2002198712A (ja) | 導波管変換基板及び高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3638479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |