JP2001077240A - 高周波用配線基板およびその接続構造 - Google Patents

高周波用配線基板およびその接続構造

Info

Publication number
JP2001077240A
JP2001077240A JP24534599A JP24534599A JP2001077240A JP 2001077240 A JP2001077240 A JP 2001077240A JP 24534599 A JP24534599 A JP 24534599A JP 24534599 A JP24534599 A JP 24534599A JP 2001077240 A JP2001077240 A JP 2001077240A
Authority
JP
Japan
Prior art keywords
frequency
dielectric substrate
line
wiring board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24534599A
Other languages
English (en)
Other versions
JP3638479B2 (ja
Inventor
Hidehiro Nanjiyou
英博 南上
Shinichi Koriyama
慎一 郡山
Kenji Kitazawa
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24534599A priority Critical patent/JP3638479B2/ja
Priority to DE60035553T priority patent/DE60035553T2/de
Priority to US09/636,054 priority patent/US6501352B1/en
Priority to EP00117130A priority patent/EP1081989B1/en
Publication of JP2001077240A publication Critical patent/JP2001077240A/ja
Application granted granted Critical
Publication of JP3638479B2 publication Critical patent/JP3638479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】誘電体基板に信号導体線とグランド層を具備す
る高周波伝送線路が設けられた高周波用配線基板を他の
高周波回路と接続する際に接続部におけるビアホール導
体と誘電体基板端面間の共振の発生を防止する。 【解決手段】誘電体基板１表面に形成されその終端部が
誘電体基板１の端面ａ近傍まで延設された信号導体線２
と、誘電体基板１内部に形成されたグランド層３からな
る高周波伝送線路部Ｘとを具備し、その終端部に接続端
子部Ｙを形成してなり、接続端子部Ｙにおける信号導体
線２両側の基板表面に一対の接続用グランド導体４を形
成し、この接続用グランド導体４をビアホール導体５に
よってそれぞれグランド層３と接続するとともに、ビア
ホール導体５の側面の一部を誘電体基板１の端面ａに露
出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号導体線と、誘
電体基板を介してその信号導体線と平行して形成された
グランド層を有する高周波用伝送線路が形成された高周
波用配線基板に関するもので、特に、周波数３０ＧＨｚ
以上のミリ波帯領域の高周波用半導体素子を備えた半導
体素子収納用パッケ−ジあるいは多層配線基板等に好適
な高周波用配線基板およびその接続構造に関するもので
ある。
【０００２】
【従来技術】近年、高度情報化時代を迎え、情報伝達に
用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム（無線ＬＡＮ）のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
【０００３】かかる応用システム等に用いられる高周波
用半導体素子（以下、単に高周波素子という）を収納あ
るいは搭載するパッケージなどの配線基板には、従来、
高周波信号の伝送損失を小さく抑えるために金属製枠体
にセラミック製の接続用基板を接合したいわゆるメタル
パッケージが用いられている。
【０００４】図８は、従来のメタルパッケージに高周波
素子を収納して外部回路基板に実装した実装構造を示す
平面図（ａ）とその断面図（ｂ）である。なお図８
（ａ）では蓋体は省略した。
【０００５】図８によれば、金属製の基板３１および蓋
体３２からなるメタルパッケージ３３の一部に、セラミ
ック基板３４に信号導体線３５を形成した接続用基板３
６が取り付けられており、信号導体線３５は、メタルパ
ッケージ３３内に搭載された高周波素子３７とリボンな
どによって電気的に接続されている。そして、メタルパ
ッケージ３３は、ベース基板３８の表面にネジ３９等に
よって固定され、ベース基板３８の表面において、誘電
体基板４０の表面に信号導体線４１が形成された回路基
板４２とは、接続用基板３６の信号導体線３５とリボン
やワイヤ等によって電気的に接続されている。
【０００６】このようなメタルパッケージにおいては、
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
【０００７】そこで、このような問題を解消するため
に、誘電体基板内部からスルーホール導体等を用いて信
号導体線をパッケージの裏面に引出してその終端部に接
続端子部を形成し、半田リフローによって他の誘電体基
板の表面に形成された高周波用回路にロウ接して表面実
装することが提案されている。
【０００８】図９、図１０は、このようなスルーホール
導体を用いた高周波用パッケージの概略を説明するため
の図である。この図９の概略断面図に示すように、この
高周波用パッケージ５０によれば、誘電体基板５１と蓋
体５２からなるキャビティ内に高周波素子５３が収納さ
れており、また、誘電体基板５１の表面には一端が高周
波素子５３とリボンなどにより接続された信号導体線５
４が形成され、また、誘電体基板５１の内部には、図１
０（ａ）に示すようなパターンのグランド層５５が形成
されている。
【０００９】そして、信号導体線５４の他端は、誘電体
基板５１を貫通し、グランド層５５に接触することなく
形成されたスルーホール導体５６によって誘電体基板５
１の裏面に導出され、誘電体基板５１の裏面に形成され
た信号導体線５７と電気的に接続されている。
【００１０】誘電体基板５１の裏面においては、図１０
（ｂ）に示すように、信号導体線５７の端部の両側に一
対の接続用グランド導体５８が設けられており、このグ
ランド導体５８は、ビアホール導体５９によって誘電体
基板５１内部のグランド層５５と電気的に接続されてい
る。
【００１１】なお、かかる構造において、ビアホール導
体５９を誘電体基板５１の端面ａ近くに形成すると、ビ
アホール導体５９と誘電体基板５１との間にクラック等
が発生しやすくなるとの観点から、一般には、このビア
ホール導体５９は、そのマイクロドリルなどによるビア
ホールの加工性の点から誘電体基板５１の端面ａから２
ｍｍ以上離間した位置に形成されている。
【００１２】一方、このパッケージ５０を実装する外部
回路基板６０においては、図９、図１０（ｃ）に示すよ
うに、その内部にグランド層（図示せず）が形成されて
おり、その表面には、信号導体線６２が形成され、パッ
ケージとの接続部においては、信号導体線６２の両側に
接続用グランド導体６３が形成されており、この接続用
グランド導体６３はグランド層６１とビアホール導体６
４によってそれぞれ電気的に接続されている。
【００１３】そして、上記パッケージ５０は、信号導体
線５７と６２、接続用グランド導体５８と６３同士をそ
れぞれ半田などのロウ材６５によって電気的に接続する
ことにより外部回路基板６０の表面に実装される。
【００１４】かかる図９、１０におけるパッケージ５０
は、図８のメタルパッケージ３３に比較して外部回路基
板との機械的接続と電気的接続をリフロー等で一括して
行うことが可能で、モジュール製造時の量産性向上及び
低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】しかしながら、上記図
９のパッケージ構造において誘電体基板５１の裏面に形
成された信号導体線５７とその両側に形成された一対の
接続用グランド導体５８を具備する接続端子部の構造に
おいては、その接続部の特性は、伝送信号の周波数が３
０ＧＨｚ以下の場合には良好な伝送特性を有するもの
の、伝送信号の周波数が３０ＧＨｚ以上のミリ波帯域と
非常に高い場合には、実装構造において高周波信号の伝
送損失が大きくなったり、場合によっては、信号の伝送
自体が困難になるという場合があった。
【００１６】この原因について種々検討した結果、誘電
体基板５１表面の接続用グランド導体５８と誘電体基板
５１内部のグランド層５５とを電気的に接続するために
設けたビアホール導体５９と誘電体基板５１の端面との
間で、共振が発生してしまうために伝送特性が劣化して
しまうことがわかった。
【００１７】この共振は、信号周波数が低い場合、信号
波長が長いために、上記のようなビアホール導体５９と
誘電体基板５１の端面との間で共振が発生することはほ
とんどないが、周波数が高く信号波長が短くなるに従
い、共振が発生しやすくなってしまうのである。
【００１８】従って、本発明は、誘電体基板に信号導体
線とグランド層を具備する高周波伝送線路が設けられた
高周波用配線基板を他の高周波回路と接続するに際し
て、上述したようなビアホール導体による共振の発生を
防止し、接続部における高周波信号の伝送損失を低減し
た高周波用配線基板およびその接続構造を提供すること
にある。
【００１９】
【課題を解決するための手段】本発明者等は、前記課題
に鑑み接続部での高周波信号の特性劣化を発生すること
なく他の高周波回路との接続が可能な配線基板について
検討を重ねた結果、接続用グランド導体と誘電体基板内
部のグランド層とを導体ペーストを充填し焼成してなる
ビアホール導体によって形成するとともに、このビアホ
ール導体の側面を前記誘電体基板の端面から露出せしめ
ることにより、ビアホール導体の加工性とともに、前述
したような接続部におけるビアホール導体に起因した共
振の発生を防止し、信号の損失を低減し良好な信号の伝
達が可能となることを見いだし本発明に至った。
【００２０】即ち、本発明の高周波用配線基板は、セラ
ミック誘電体基板と、該誘電体基板表面に形成されその
終端部が誘電体基板の端面近傍まで延設された信号導体
線と前記信号導体線と平行して前記誘電体基板の内部又
は裏面に形成されたグランド層とからなる高周波伝送線
路と、該高周波伝送線路の終端部に他の高周波回路とロ
ウ材を介して接続するための接続端子部を具備する高周
波用配線基板であって、前記接続端子部における前記信
号導体線の両側に一対の接続用グランド導体を形成し、
前記一対の接続用グランド導体と前記グランド層とを前
記誘電体基板に設けられたビアホール内に金属ペースト
を充填し焼成して形成されたビアホール導体によってそ
れぞれ接続するとともに、前記ビアホール導体の側面を
前記誘電体基板の端面から露出せしめたことを特徴とす
る。
【００２１】また、本発明の高周波用配線基板の接続構
造は、上記接続端子部の構造を具備する２つの高周波用
配線基板における信号導体線同士および一対の接続用グ
ランド導体同士をそれぞれロウ材を介して接続したこと
を特徴とするものである。なお、かかる配線基板とその
接続構造においては、高周波伝送線路には、３０ＧＨｚ
以上の高周波信号が伝送される高周波用配線基板である
ことを特徴とする。また、前記接続端子部における信号
導体線の線幅を前記高周波伝送線路の信号導体線の線幅
より小さくすることが望ましく、前記グランド層におけ
る少なくとも前記一対のビアホール導体間に位置し、か
つ前記信号導体線と対向する領域に非グランド領域を設
けることがさらに望ましい。さらには、ビアホール導体
の横断面の最大径が０．５ｍｍ以下であることがビアホ
ール導体の信頼性を高める上で望ましく、前記信号導体
線の中心と前記ビアホール導体との距離を０．２５λｇ
以下（λｇ：前記高周波信号の前記誘電体基板中の信号
波長）とすることが望ましい。
【００２２】
【作用】本発明によれば、上記のようにセラミック誘電
体基板と、その表面に形成された信号導体線と、前記誘
電体基板の内部あるいは裏面に前記信号導体線と平行に
形成されたグランド層とからなる高周波伝送線路の終端
部に形成された接続端子部において、前記信号導体線の
端部の両側に一対の接続用グランド導体を形成するとと
もに、接続用グランド導体を誘電体基板内部のグランド
層と前記誘電体基板に設けられたビアホール内に金属ペ
ーストを充填し焼成して形成されたビアホール導体によ
ってそれぞれ接続するとともに、前記ビアホール導体の
側面を前記誘電体基板の端面から露出せしめることによ
って、ビアホール導体と誘電体基板端面との間に誘電体
が介在することがないために、ビアホール導体と誘電体
基板端面との間での共振の発生を防止することができる
結果、他の外部回路との接続部全体における高周波信号
の損失が低減され、高周波信号の良好な伝送、伝達が可
能となる。
【００２３】また、配線基板の接続端子部を信号導体線
の両側に一対の接続用グランド導体を形成したコプレー
ナ線路によって構成しているために、他の外部回路との
接続をコプレーナ線路同士の接続により構成することか
らも高周波信号の反射を低減することができる。
【００２４】さらに、接続端子部の信号導体線の線幅を
高周波伝送線路の信号導体線の線幅より小さくすること
により、信号導体線とグランド層との結合を小さくして
相対的に信号導体線と接続用グランド導体との結合を強
め、よりコプレーナ線路の電磁界に近い分布に変換する
ことが可能になり、電磁界分布の変化による信号の反射
を低減できる。
【００２５】また、同様の理由により、高周波用配線基
板の接続端子部の少なくとも前記一対のビアホール導体
間に位置し、かつ信号導体線に対向するグランド層を非
グランド領域とすることにより、さらに接続端子部の電
磁界分布をコプレーナ線路の電磁界に近い分布に変換す
ることが可能となるために信号の反射を低減し、高周波
信号の低損失な伝送を可能にするのに有効である。
【００２６】また、前記信号導体線の中心と前記ビアホ
ール導体との距離を０．２５λｇ以下（λｇ：前記高周
波信号の前記誘電体基板中の信号波長）とすることによ
り、３０ＧＨｚ以上の高周波信号を伝送する場合におい
て、高周波信号の伝送を担う信号導体線直下のグランド
層のグランド電流が、信号導体線における電流に対して
小さな移送差で接続用グランド導体に伝送されるため
に、接続端子部における高周波信号の反射が低減され、
高周波信号の良好な伝送が可能となる。
【００２７】
【発明の実施の形態】本発明の配線基板を図面に基づき
詳述する。図１は、本発明の高周波用配線基板の一例を
説明するためのものであり、（ａ）は誘電体基板表面の
接続端子部付近の平面図、（ｂ）はその概略断面図、
（ｃ）はビアホール導体形成部の拡大断面図である。図
１の配線基板Ａによれば、セラミック誘電体基板１の表
面に信号導体線２が形成され、また、誘電体基板１の内
部には、信号導体線２と平行にグランド層３が形成され
ており、かかる信号導体線２およびグランド層３によっ
てマイクロストリップ線路構造の高周波伝送線路部Ｘが
形成されている。そして、高周波伝送線路部Ｘの終端部
には、外部回路と接続するための接続端子部Ｙが形成さ
れている。
【００２８】本発明によれば、接続端子部Ｙにおいて、
信号導体線２終端部の両側の誘電体基板１表面には一対
の接続用グランド導体４が設けられており、接続用グラ
ンド導体４は、誘電体基板に設けられたビアホール内に
金属ペーストを充填し焼成して形成されたビアホール導
体５、５を介してそれぞれグランド層３と電気的に接続
されており、ビアホール導体５、５の側面が誘電体基板
端面ａに露出していることが大きな特徴である。
【００２９】このように、ビアホール導体５、５の側面
が誘電体基板端面ａに露出している、言い換えれば、ビ
アホール導体５、５と誘電体基板の端面ａ間に誘電体が
存在しないようにすることにより、誘電体が存在するこ
とによる共振の発生や、加工性、長期信頼性の低下を防
止することができる。
【００３０】また、図１のビアホール導体５、５の断面
形状は、特に限定するものではなく円形、楕円形あるい
は多角形などの形状であればよいが、誘電体基板１の端
面にビアホール導体５を露出させる場合の加工性を高め
る上、その断面の最大径Ｄは０．５ｍｍ以下、特に０．
３ｍｍ以下であることが望ましい。
【００３１】更に、このビアホール導体５、５の露出部
分は、特に限定するものではなく、側面が露出していれ
ば良いが、導体としての接続信頼性を高めるために、そ
の露出ビアホール面積はビアホール最大径Ｄより算出さ
れる最大面積の１／５以上、望ましくは１／２以上であ
ればよい。また、外部回路基板とのロウ材との接続とを
確実に行うためにビアホール導体５自体がある程度の横
断面が存在することが望ましく、かかる点から、図１
（ｃ）に示すように、ビアホール導体５の露出端面ａか
らビアホール導体５の反対側端面ｃまでの長さｎのビア
ホール導体の横断面の最大径Ｄに対する比率ｎ／Ｄが
０．３以上であることが望ましい。
【００３２】本発明によれば、上記の接続端子部構造に
おいて、信号導体線２の中心とビアホール導体５との距
離Ｇを０．２５λｇ以下（λｇ：高周波信号の誘電体基
板中の信号波長）とすることが望ましい。これは、配線
基板Ａを外部回路基板に表面実装した場合に、外部回路
基板との接続部における高周波信号の伝送を担う信号導
体線直下のグランド層のグランド電流が、ビアホール導
体５を経由して小さな位相差でグランド導体に伝送され
るため、位相差による信号の反射が低減され、３０ＧＨ
ｚ以上の高周波信号を通過伝送することが可能となる。
【００３３】なお、本明細書中における距離Ｇとは、信
号導体線２の終端部における線路幅の中心とビアホール
導体５、５の信号導体線２側端部との距離の意である。
従って、言い換えれば、ビアホール導体５，５間の距離
は、２Ｇ、即ち、０．５λｇ以下、特に０．３λｇ以下
となることを意味する。
【００３４】また、本発明の配線基板は、他の一例の平
面図を示す図２のように、配線基板Ｂの接続端子部Ｙの
信号導体線２の幅を高周波伝送線路部Ｘの信号導体線２
の幅より小さくする、具体的には高周波伝送線路部Ｘの
信号導体線２の幅をＷ0 、接続端子部Ｙの信号導体線２
の幅をＷ1 とした時、０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ0と
することが望ましい。
【００３５】これにより、接続端子部Ｙでのグランド層
３内の信号伝送による電磁界の集中領域がビアホール導
体５を経由して連続的に外部回路基板に伝送される、す
なわち信号導体線２とグランド層３との結合を小さくし
て、信号の電磁界分布をマイクロストリップ線路の電磁
界に近い分布からコプレーナ線路の電磁界に近い分布に
変更することが可能になり、接続部での電磁界分布の変
化による信号の反射を低減することができる。
【００３６】また、配線基板の接続端子部において、前
記グランド層における少なくとも前記一対のビアホール
導体５、５間に位置し、かつ信号導体線２に対向する領
域Ｚ、言い換えれば、平面的に見て、一対のビアホール
導体５、５を結ぶ線分領域と信号導体線２とは重なる領
域Ｚを非グランド領域とすることによっても、上記と同
様に信号の反射を低減するのに有効である。
【００３７】この非グランド領域６は、前記領域Ｚを含
んでいればよく、前記領域Ｚのみを非グランド領域６と
することのみならず、例えば、図３（ａ）に示すよう
に、前記領域Ｚに加え、前記領域Ｚからグランド層３の
端面までの領域を非グランド領域６とすることによっ
て、さらに伝送損失を低減することができる。
【００３８】また、図３（ｂ）に示すように、非グラン
ド領域６を、前記領域Ｚを含み、前記信号導体線２の終
端部に向けて、連続的にあるいは段階的に徐々に広がる
ように形成することが望ましい。このように、非グラン
ド領域６を略Ｖ字状に形成することにより、配線基板の
高周波伝送線路部から接続端子部までの電磁界分布の変
化をスムーズにして、信号の反射を低減できる。
【００３９】さらに、図３（ｃ）に示すように、非グラ
ンド領域６をグランド層３のビアホール導体５、５に挟
まれた領域のみならず、ビアホール導体５、５の外側の
領域を前記信号導体線の終端部に向けて、連続的にある
いは段階的に徐々に広がるように形成し、言わばＷ状に
形成することにより、さらに電磁界分布の変化をスムー
ズにして、反射を低減できる。
【００４０】次に、本発明の配線基板の接続構造の一例
として、高周波素子を搭載したパッケージを外部回路基
板に実装した場合の接続構造について説明する。図４の
概略断面図に示すように、パッケージ７は、誘電体基板
８と蓋体９からなるキャビティ内に高周波素子１０が収
納されており、また、誘電体基板８の高周波素子１０搭
載面側の表面には図５の蓋体９を除いた平面図（ａ）に
示すように、一端が高周波素子１０とリボンなどにより
接続された入力用および出力用の２つの信号導体線１１
が形成されている。
【００４１】また、誘電体基板８の内部には、図５
（ｂ）のパターン図に示すように、図３（ｃ）で説明し
たのと同様の端部がＷ状のグランド層１２が形成されて
いる。この信号導体線１１とグランド層１２によってマ
イクロストリップ線路構造の高周波伝送線路を形成して
いる。そして、信号導体線１１の高周波素子１０と接続
された一端とは反対側の他端は、誘電体基板８を貫通
し、グランド層１２に接触することなく形成されたビア
ホール導体１３によって誘電体基板８の反対側表面に導
出され、誘電体基板８の反対側表面に形成された信号導
体線１４と電気的に接続されている。また、信号導体線
１４とグランド層１２とはマイクロストリップ線路構造
の高周波伝送線路部Ｘを形成している。
【００４２】誘電体基板８の裏側表面においては、図５
（ｃ）の平面図に示すように、入力用および出力用の２
つの信号導体線１４が形成されており、それぞれの信号
導体線１４の終端部の両側には一対の接続用グランド導
体１５が設けられて接続端子部Ｙが形成されており、接
続用グランド導体１５はビアホール導体１６を介して誘
電体基板８内部のグランド層１２と電気的に接続されて
いる。また、接続端子部Ｙにおいて信号導体線１４の線
幅は高周波伝送線路Ｘの線幅よりも狭く形成されてい
る。
【００４３】そして、かかるパッケージ７においては、
図１、図２および図３で説明したように、高周波用配線
基板の接続端子部において、ビアホール導体１６の側面
が誘電体基板８端面ａ1 に露出するように配置されてい
る。
【００４４】一方、パッケージ７を実装する外部回路基
板１８は、入力用、出力用としてそれぞれ個別の外部回
路基板１８’、１８”を有し、外部回路基板１８’、１
８’表面の平面図である図６（ａ）に示されるように、
それらの表面には、前述のパッケージ７に対して入出力
するための２つの信号導体線１９がそれぞれ形成され、
また外部回路基板１８’，１８”の内部にはそれぞれグ
ランド層２０が形成れており、信号導体線１９とともに
マイクロストリップ線路を形成している。このグランド
層２０は、図６（ｂ）に示すように、接続端子部におい
て図５（ｂ）と同様の理由から端部がＷ状に形成されて
いる。
【００４５】そして、入力用および出力用の各信号導体
線１９の終端部には、それぞれ接続端子部が形成されて
おり、この接続端子部において各信号導体線１９の両側
には、パッケージ７の接続端子部Ｙと全く同様に一対の
接続用グランド導体２１が形成されており、接続用グラ
ンド導体２１はそれぞれグランド層２０とビアホール導
体２２によって電気的に接続されている。また、接続端
子部の信号導体線１９の線幅はそれ以外の高周波伝送線
路における信号導体線１９の線幅よりも狭く形成されて
いる。そして、外部回路基板１８においても図１乃至図
３で説明したものと同様に、ビアホール導体２２は、外
部回路基板１８’、１８”の端面ａ2 ’、ａ2 ”に露出
するように配置されている。
【００４６】そして、パッケージ７は、図４に示すよう
に、外部回路基板１８’、１８”に対して、各信号導体
線１４、１９同士、接続用グランド導体１５、２１同士
を当接し、半田リフローなどによって半田等のロウ材２
４によってパッケージ７の信号導体線１４と外部回路基
板１８’、１８”の信号導体線１９と、また、パッケー
ジ７の接続用グランド導体１５と外部回路基板１８’、
１８”の接続用グランド導体２１同士をそれぞれ電気的
に接続することにより、パッケージ７を外部回路基板１
８’、１８”に表面実装される。なお、前記信号導体１
４、１９間、接続用グランド導体１５、２１間は、ロウ
材よりも高い融点を有するバンプやボール状の端子を介
してロウ材によって接合固定することも可能である。
【００４７】本発明によるかかる実装構造によれば、パ
ッケージ７と外部回路基板１８’、１８”の互いの接続
端子部において、上述したようなビアホール導体１６と
誘電体基板８の端面ａ1 間の共振および外部回路基板１
８’、１８”におけるビアホール導体２２と基板１
８’、１８”の各端面ａ2 ’、ａ2 ”との間での共振を
防止し、パッケージＡと外部回路基板１８’、１８”と
の伝送損失を低減した実装構造を提供できる。
【００４８】上記図６（ａ）（ｂ）の外部回路基板は、
２つの外部回路基板の表面にそれぞれ入力用および出力
用の接続端子部が形成されたものであるが、入力用の接
続端子部および出力用の接続端子部は、図６（ｃ）に示
すように、１つの外部回路基板１８にそれぞれ形成され
ていてもよいが、接続端子部の延長上に凹部ｂを形成し
て誘電体基板端面ａ2 を形成し、上記と同様に、この端
面ａ2 にビアホール導体２２が露出するように配置する
ことが伝送特性の改善の点から望ましい。
【００４９】なお、図４のパッケージ７において、高周
波素子１０搭載側の信号導体線１１とその反対側表面の
信号導体線１４との接続は、ビアホール導体１３による
ものであるが、信号導体線１１と信号導体線１４との接
続は、これに限定されるものではなく、例えば、グラン
ド層１２にスロット孔（スロット線路）を形成し、この
スロット孔を介して各信号導体線１１、１４の端部を対
峙させることにより、両導体を電磁的に接続することも
可能である。
【００５０】また、本発明における接続端子部の構造
は、少なくとも信号導体線とグランド層を具備するもの
であれば、あらゆる高周波伝送線路に対して適用でき、
図１乃至図６に示したようなマイクロストリップ線路の
みならず、グランド付きコプレーナ線路に対しても適用
することができる。
【００５１】なお、本発明の高周波用配線基板は、周波
数３０ＧＨｚ以上の信号を伝送する場合に適用されるも
のであるが、この信号周波数が４０ＧＨｚ以上、特に５
０ＧＨｚ以上の場合に対して特に効果的である。
【００５２】
【実施例】本発明の高周波用配線基板の外部回路基板へ
の表面実装後の伝送特性を測定した。測定に用いた評価
用配線基板の構造を図７に示した。この評価用配線基板
２４によれば、図７（ａ）に示すように、誘電体基板２
５の実装面側表面に、２つの終端部を有する線幅
（Ｗ0 ）の信号導体線２６を、誘電体基板２５内部にグ
ランド層２８を形成してマイクロストリップ線路からな
る高周波伝送線路を形成した。そして、信号導体線２６
の各終端部の両側に、それぞれ一対の接続用グランド導
体２７を形成し、接続用グランド導体２７とグランド層
２８とを直径がＤｍｍφの半円のビアホール導体（Ｖ
Ｈ）２９によって電気的に接続し、接続端子部Ｙを形成
した。また、接続端子部Ｙにおける信号導体線の線幅比
（Ｗ1 ／Ｗ0 ）を０．５または１．０に変化させた。
【００５３】なお、ビアホール導体２９の位置を変え
て、誘電体基板２５の端面ａとビアホール導体２９との
距離Ｔ、図１（ｃ）のビアホール導体２９の直径Ｄと距
離ｎとの関係ｎ／Ｄが表１のように異なる数種のサンプ
ルを用意した。なお、信号導体線２６の中心とビアホー
ル導体２９との距離Ｇは０．２３ｍｍに設定した。な
お、試料Ｎo.４を除き、グランド層２８の接続端子部と
対向する部分には図３（ｃ）で説明したように略Ｗ字状
の端部形状を有する非グランド領域３０を形成した。
【００５４】この評価用配線基板２４を図６（ａ）
（ｂ）に示したような全く同様の接続端子部パターンを
表面に有する外部回路基板１８に半田を介して接続、実
装した。この評価用配線基板２４を表面実装した外部回
路基板１８に対して、外部回路基板の一方の接続端子部
から評価用配線基板２４を経由して他方の接続端子部ま
での３０ＧＨｚにおける伝送特性として信号の挿入損失
Ｓ２１を測定した。
【００５５】なお、評価用配線基板と外部回路基板は、
比誘電率９のアルミナ基板を用い、信号導体線、グラン
ド層、接続用グランド導体、ビアホール導体は、タング
ステンによって、同時焼成により形成し、表面に露出し
ている信号導体線、接続グランド導体の表面には金メッ
キを施した。
【００５６】
【表１】
【００５７】表１の結果から明らかなように、通常の加
工によるビアホール導体の誘電体基板の端面からの距離
Ｔが０．８ｍｍの試料Ｎo.７では、実装後の挿入損失が
大きく、また、前記距離Ｔが０．４ｍｍの試料Ｎo.６で
は、熱衝撃試験でビアホールとアルミナ基板との端面に
クラックが発生し長期信頼性に問題があった。
【００５８】これに対して、本発明に従い、ビアホール
導体の側面の一部をアルミナ基板の端面に露出させるこ
とにより、ビアホール導体と誘電体基板端面との間の共
振を防止し、実装後の挿入損失を低減できることがわか
った。また、接続端子部の信号導体線の線幅Ｗ1 を高周
波伝送線路の線幅Ｗ0 よりも小さい試料では、Ｗ1 ＝Ｗ
0 である試料よりも挿入損失を低減でき、さらに非グラ
ンド領域を設けた試料では、非グランド領域を有しない
試料Ｎo.４に比較してさらに挿入損失を低減できること
がわかった。
【００５９】
【発明の効果】以上詳述した通り、本発明によれば、誘
電体基板表面に信号導体線と、誘電体基板の内部あるい
は裏面にグランド層を具備する高周波用配線基板におい
て、接続端子部の信号導体線の両側に接続用グランド導
体を形成し、接続用グランド導体とグランド層をビアホ
ール導体で接続し、ビアホール導体の側面を前記誘電体
基板の端面に露出させることにより、接続端子部におけ
るビアホール導体と誘電体基板端面間の共振を防止し、
接続端子部での伝送特性の劣化を防止し、他の高周波回
路との接続部における高周波信号の伝送損失を低減でき
る。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の一例を説明するた
めのもので、（ａ）誘電体基板表面の接続端子部付近の
平面図、（ｂ）その概略断面図および（ｃ）ビアホール
導体形成部の拡大断面図である。
【図２】本発明の配線基板の他の一例を説明するための
誘電体基板表面の接続端子部付近の平面図である。
【図３】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線
基板の好適例におけるグランド層のパターンを示す図で
ある。
【図４】本発明の高周波用配線基板の接続構造の一例を
説明するための概略断面図である。
【図５】図４の高周波用配線基板の（ａ）誘電体基板表
面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘
電体基板裏側側面の平面図を示す。
【図６】図４のパッケージを実装する外部回路基板の構
造を説明するための（ａ）平面図、（ｂ）グランド層の
パターン図および（ｃ）他の外部回路基板の平面図を示
す。
【図７】評価用配線基板の構造を説明するための（ａ）
実装面側表面の平面図、（ｂ）グランド層のパターン図
を示す。
【図８】従来のメタルパッケージの構造を説明するため
の（ａ）平面図、（ｂ）断面図を示す。
【図９】従来の表面実装型高周波用パッケージの構造を
説明するための概略断面図である。
【図１０】図９のパッケージにおける（ａ）グランド層
のパターン図、（ｂ）誘電体基板実装面側表面の平面
図、（ｃ）パッケージを実装する外部回路基板の平面図
である。
【符号の説明】
１ 誘電体基板 ２ 信号導体線 ３ グランド層 ４ グランド導体 ５ ビアホール導体（接続導体） ６ 非グランド領域 Ｘ 高周波伝送線路 Ｙ 接続端子部 ａ 端面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/46 Ｎ 3/46 Ｑ Ｈ０１Ｌ 23/12 Ｑ Ｆターム(参考） 5E317 AA07 AA22 AA25 BB01 BB11 CC25 GG11 5E338 AA03 BB02 BB13 BB17 BB25 BB65 CC02 CC06 CD13 CD14 CD24 CD32 EE11 EE14 5E346 AA04 AA06 AA12 AA13 AA15 AA43 BB02 BB04 BB07 BB11 BB15 FF01 FF22 HH03 HH05 HH06

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】セラミック誘電体基板と、 該誘電体基板表面に形成されその終端部が誘電体基板の
    端面近傍まで延設された信号導体線と、前記信号導体線
    と平行して前記誘電体基板の内部又は裏面に形成された
    グランド層とからなる高周波伝送線路と、 該高周波伝送線路の終端部に他の高周波回路とロウ材を
    介して接続するための接続端子部を具備する高周波用配
    線基板であって、 前記接続端子部における前記信号導体線の両側に一対の
    接続用グランド導体を形成し、前記一対の接続用グラン
    ド導体と前記グランド層とを前記誘電体基板に設けられ
    たビアホール内に金属ペーストを充填し焼成して形成さ
    れたビアホール導体によってそれぞれ接続するととも
    に、前記ビアホール導体の側面を前記誘電体基板の端面
    から露出せしめたことを特徴とする高周波用配線基板。
  2. 【請求項２】前記高周波伝送線路に３０ＧＨｚ以上の高
    周波信号が伝送される請求項１記載の高周波用配線基
    板。
  3. 【請求項３】前記接続端子部における信号導体線の線幅
    を前記高周波伝送線路の信号導体線の線幅より小さくし
    たことを特徴とする請求項１または２記載の高周波用配
    線基板。
  4. 【請求項４】前記グランド層における少なくとも前記一
    対のビアホール導体間に位置し、かつ前記信号導体線と
    対向する領域に非グランド領域を設けたことを特徴とす
    る請求項１乃至３のいずれか記載の高周波用配線基板。
  5. 【請求項５】前記信号導体線の中心と前記ビアホール導
    体との距離を０．２５λｇ以下（λｇ：前記高周波信号
    の前記誘電体基板中の信号波長）としたことを特徴とす
    る請求項１乃至４のいずれか記載の高周波用配線基板。
  6. 【請求項６】前記ビアホール導体の横断面の最大径が
    ０．５ｍｍ以下であることを特徴とする請求項１乃至５
    のいずれか記載の高周波用配線基板。
  7. 【請求項７】セラミック誘電体基板と、 該誘電体基板表面に形成されその終端部が誘電体基板の
    端面近傍まで延設された信号導体線と、前記信号導体線
    と平行して前記誘電体基板の内部又は裏面に形成された
    グランド層とからなる高周波伝送線路と、 該高周波伝送線路の終端部に他の高周波回路を接続する
    ための接続端子部とを具備する２つの高周波用配線基板
    を互いに接続するための構造であって、 前記２つの高周波用配線基板の前記接続端子部における
    前記信号導体線両側の前記誘電体基板表面にそれぞれ一
    対の接続用グランド導体を形成し、前記一対の接続用グ
    ランド導体と前記グランド層とを前記誘電体基板に設け
    られたビアホール内に金属ペーストを充填し焼成して形
    成されたビアホール導体によってそれぞれ接続するとと
    もに、 前記ビアホール導体の側面を前記誘電体基板の端部に露
    出せしめ、前記２つの高周波用配線基板の接続端子部に
    おける信号導体線同士および一対の接続用グランド導体
    同士をそれぞれロウ材を介して接続したことを特徴とす
    る高周波用配線基板の接続構造。
  8. 【請求項８】前記高周波伝送線路に、３０ＧＨｚ以上の
    高周波信号が伝送される請求項７記載の高周波用配線基
    板の接続構造。
  9. 【請求項９】前記２つの高周波用配線基板の接続端子部
    における信号導体線の線幅を、前記高周波伝送線路の信
    号導体線の線幅より小さくしたことを特徴とする請求項
    ７または請求項８記載の高周波用配線基板の接続構造。
  10. 【請求項１０】前記２つの高周波用配線基板における前
    記接続端子部の前記グランド層において、少なくとも前
    記一対のビアホール導体間に位置し、かつ前記信号導体
    線と対向する領域を非グランド領域としたことを特徴と
    する請求項７乃至９のいずれか記載の高周波用配線基板
    の接続構造。
  11. 【請求項１１】前記信号導体線の中心と前記ビアホール
    導体との距離を０．２５λｇ以下（λｇ：前記高周波信
    号の前記誘電体基板中の信号波長）としたことを特徴と
    する請求項７乃至１０のいずれか記載の高周波用配線基
    板の接続構造。
  12. 【請求項１２】前記２つの高周波用配線基板における前
    記ビアホール導体の横断面の最大径が０．５ｍｍ以下で
    あることを特徴とする請求項７乃至１１のいずれか記載
    の高周波用配線基板の接続構造。
JP24534599A 1999-08-11 1999-08-31 高周波用配線基板およびその接続構造 Expired - Fee Related JP3638479B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24534599A JP3638479B2 (ja) 1999-08-31 1999-08-31 高周波用配線基板およびその接続構造
DE60035553T DE60035553T2 (de) 1999-08-11 2000-08-10 Hochfrequenzschaltungsplatte und seine Verbindungsstruktur
US09/636,054 US6501352B1 (en) 1999-08-11 2000-08-10 High frequency wiring board and its connecting structure
EP00117130A EP1081989B1 (en) 1999-08-11 2000-08-10 High frequency wiring board and its connecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24534599A JP3638479B2 (ja) 1999-08-31 1999-08-31 高周波用配線基板およびその接続構造

Publications (2)

Publication Number Publication Date
JP2001077240A true JP2001077240A (ja) 2001-03-23
JP3638479B2 JP3638479B2 (ja) 2005-04-13

Family

ID=17132301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24534599A Expired - Fee Related JP3638479B2 (ja) 1999-08-11 1999-08-31 高周波用配線基板およびその接続構造

Country Status (1)

Country Link
JP (1) JP3638479B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239851B2 (en) 2002-03-07 2007-07-03 Sony Corporation High frequency module
JP2009218359A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
JP2020148833A (ja) * 2019-03-11 2020-09-17 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
CN117133721A (zh) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6253509A (ja) * 1985-09-03 1987-03-09 Fujitsu Ltd 多段増幅器
JPH0371703A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 多層基板の接続方法
JPH06350312A (ja) * 1993-06-04 1994-12-22 Nec Corp 同軸コネクタと多層プリント基板の接続構造
JPH07221512A (ja) * 1994-02-04 1995-08-18 Sony Corp 高周波接続線路
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JPH10335910A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 変換線路
JPH11163604A (ja) * 1997-11-27 1999-06-18 Kyocera Corp 高周波用半導体パッケージの実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6253509A (ja) * 1985-09-03 1987-03-09 Fujitsu Ltd 多段増幅器
JPH0371703A (ja) * 1989-08-11 1991-03-27 Hitachi Ltd 多層基板の接続方法
JPH06350312A (ja) * 1993-06-04 1994-12-22 Nec Corp 同軸コネクタと多層プリント基板の接続構造
JPH07221512A (ja) * 1994-02-04 1995-08-18 Sony Corp 高周波接続線路
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JPH10335910A (ja) * 1997-05-28 1998-12-18 Kyocera Corp 変換線路
JPH11163604A (ja) * 1997-11-27 1999-06-18 Kyocera Corp 高周波用半導体パッケージの実装構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239851B2 (en) 2002-03-07 2007-07-03 Sony Corporation High frequency module
JP2009218359A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
JP2020148833A (ja) * 2019-03-11 2020-09-17 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
JP7215249B2 (ja) 2019-03-11 2023-01-31 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
CN117133721A (zh) * 2023-10-26 2023-11-28 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件
CN117133721B (zh) * 2023-10-26 2024-02-23 苏州博海创业微系统有限公司 一种具有导热体腔的多层陶瓷封装管壳结构及组件

Also Published As

Publication number Publication date
JP3638479B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
US6057600A (en) Structure for mounting a high-frequency package
JPH10242716A (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
EP1081989B1 (en) High frequency wiring board and its connecting structure
EP1585184B1 (en) Direct current cut structure
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
JP3619398B2 (ja) 高周波用配線基板および接続構造
JP3217677B2 (ja) 高周波用半導体装置
JP3046287B1 (ja) 接続端子構造
JP3619397B2 (ja) 高周波用配線基板および接続構造
JP3347640B2 (ja) 高周波用伝送線路
JP3140385B2 (ja) 高周波用半導体装置
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JPH10256801A (ja) マイクロ波回路
JP3158031B2 (ja) マイクロストリップ線路の結合構造
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3827485B2 (ja) 測定用伝送線路基板
JP3950133B2 (ja) 高周波回路基板
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3681950B2 (ja) 配線基板およびその導波管との接続構造
JP3344217B2 (ja) アンテナ装置
JP2004311568A (ja) 高周波パッケージ
JPH09223906A (ja) マイクロ波ミリ波集積回路基板間接続方法
JP2002198712A (ja) 導波管変換基板及び高周波モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050111

R150 Certificate of patent or registration of utility model

Ref document number: 3638479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees