JPH11163604A - 高周波用半導体パッケージの実装構造 - Google Patents
高周波用半導体パッケージの実装構造Info
- Publication number
- JPH11163604A JPH11163604A JP9326778A JP32677897A JPH11163604A JP H11163604 A JPH11163604 A JP H11163604A JP 9326778 A JP9326778 A JP 9326778A JP 32677897 A JP32677897 A JP 32677897A JP H11163604 A JPH11163604 A JP H11163604A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- signal transmission
- transmission line
- external circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】高周波信号の伝送損失が小さく、特性劣化も少
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板2と蓋体3により形成されるキ
ャビティ4内部に高周波用半導体素子5が搭載され、キ
ャビティ4内部の誘電体基板2の表面に、半導体素子5
と電気的に接続された第1の信号伝送線路7と、誘電体
基板2の底面に第2の信号伝送線路8とを形成し、第1
の信号伝送線路7と第2の信号伝送線路8を電磁結合さ
せてなる高周波用半導体パッケージ1を、第2の信号伝
送線路8に形成した接続部を介して外部回路基板10の
配線層12に実装する実装構造であって、パッケージ1
の第1の信号伝送線路7と第2の信号伝送線路8から形
成される電磁結合領域に隣接する外部回路基板10表面
に空洞部11を設ける。
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板2と蓋体3により形成されるキ
ャビティ4内部に高周波用半導体素子5が搭載され、キ
ャビティ4内部の誘電体基板2の表面に、半導体素子5
と電気的に接続された第1の信号伝送線路7と、誘電体
基板2の底面に第2の信号伝送線路8とを形成し、第1
の信号伝送線路7と第2の信号伝送線路8を電磁結合さ
せてなる高周波用半導体パッケージ1を、第2の信号伝
送線路8に形成した接続部を介して外部回路基板10の
配線層12に実装する実装構造であって、パッケージ1
の第1の信号伝送線路7と第2の信号伝送線路8から形
成される電磁結合領域に隣接する外部回路基板10表面
に空洞部11を設ける。
Description
【0001】
【発明の属する技術分野】本発明は高周波用半導体パッ
ケージの実装構造に関するもので、特に、マイクロ波帯
からミリ波帯領域の高周波用の半導体素子を収納あるい
は搭載した高周波用半導体パッケージを、高周波信号の
伝送損失を低減して外部回路基板に接続するための実装
構造に関するものである。
ケージの実装構造に関するもので、特に、マイクロ波帯
からミリ波帯領域の高周波用の半導体素子を収納あるい
は搭載した高周波用半導体パッケージを、高周波信号の
伝送損失を低減して外部回路基板に接続するための実装
構造に関するものである。
【0002】
【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う高周波用半導体パッケージは、例えば、誘電体から
成る絶縁基板、枠体および蓋体により形成された空所
(キャビティ)に半導体素子を収納して気密に封止され
た構造が提案されている。かかる構造からなる高周波用
半導体パッケージ内の半導体素子に対する高周波信号の
入出力及び、パッケージの外部回路基板への実装は、誘
電体基板表面に形成され、高周波用の半導体素子と電気
的に接続されたストリップ線路等の信号伝送線路を枠体
を通して空所の内側から外側に引き出し、これを更に絶
縁基板の側面を経由して底面に引き回して接続用高周波
端子と接続され、その接続端子と外部回路基板の配線層
とを半田等の接着剤を介して接続していた。
扱う高周波用半導体パッケージは、例えば、誘電体から
成る絶縁基板、枠体および蓋体により形成された空所
(キャビティ)に半導体素子を収納して気密に封止され
た構造が提案されている。かかる構造からなる高周波用
半導体パッケージ内の半導体素子に対する高周波信号の
入出力及び、パッケージの外部回路基板への実装は、誘
電体基板表面に形成され、高周波用の半導体素子と電気
的に接続されたストリップ線路等の信号伝送線路を枠体
を通して空所の内側から外側に引き出し、これを更に絶
縁基板の側面を経由して底面に引き回して接続用高周波
端子と接続され、その接続端子と外部回路基板の配線層
とを半田等の接着剤を介して接続していた。
【0003】またその他に、高周波用半導体パッケージ
の絶縁基板の底面に接続用高周波端子を形成し、この高
周波端子と半導体素子とを絶縁基板内を貫通して形成さ
れたスルーホール導体を介して接続した高周波用半導体
パッケージが提案されている。この高周波用半導体パッ
ケージも前記と同様、高周波端子と外部回路基板の配線
層を半田等の接着剤を介して接続していた。
の絶縁基板の底面に接続用高周波端子を形成し、この高
周波端子と半導体素子とを絶縁基板内を貫通して形成さ
れたスルーホール導体を介して接続した高周波用半導体
パッケージが提案されている。この高周波用半導体パッ
ケージも前記と同様、高周波端子と外部回路基板の配線
層を半田等の接着剤を介して接続していた。
【0004】
【発明が解決しようとする課題】しかしながら、前者の
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、信号線路幅を狭くする必要がある。その結果、
この通過部で反射損、放射損が発生しやすいため高周波
信号の特性劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を絶縁基板の側面で曲折するこ
とから、反射が大きくなり特性の劣化が生じた。
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、信号線路幅を狭くする必要がある。その結果、
この通過部で反射損、放射損が発生しやすいため高周波
信号の特性劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を絶縁基板の側面で曲折するこ
とから、反射が大きくなり特性の劣化が生じた。
【0005】また、後者のパッケージにおいては、スル
ーホール導体を絶縁基板の底面に導出して信号線路とし
て用いると、40GHz以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
ーホール導体を絶縁基板の底面に導出して信号線路とし
て用いると、40GHz以上で急激な特性の劣化が生じ
るため、高周波領域で使用することが困難であった。
【0006】そこで本発明者等は、高周波用半導体パッ
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
(特開平09−186268)。しかしながら、この高
周波用半導体パッケージを外部回路基板の配線層に実装
する場合、外部回路基板の誘電率が7以上になると伝送
特性は劣化し、高周波領域で使用することが困難とな
り、外部回路基板の材種が限定されるものであった。
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
(特開平09−186268)。しかしながら、この高
周波用半導体パッケージを外部回路基板の配線層に実装
する場合、外部回路基板の誘電率が7以上になると伝送
特性は劣化し、高周波領域で使用することが困難とな
り、外部回路基板の材種が限定されるものであった。
【0007】従って、本発明は、高周波用半導体パッケ
ージを外部回路基板に実装する際、外部回路基板への表
面実装が可能で、かつ高周波信号の伝送特性の劣化を低
減し、あらゆる外部回路基板に実装できる高周波用半導
体パッケージの外部回路基板への実装構造を提供するこ
とを目的とするものである。
ージを外部回路基板に実装する際、外部回路基板への表
面実装が可能で、かつ高周波信号の伝送特性の劣化を低
減し、あらゆる外部回路基板に実装できる高周波用半導
体パッケージの外部回路基板への実装構造を提供するこ
とを目的とするものである。
【0008】
【課題を解決するための手段】本発明者等は、高周波用
半導体パッケージにおいて、高周波信号の特性劣化を発
生することなく外部回路基板に表面実装が可能となる構
成について検討を重ねた結果、半導体素子搭載面側と、
誘電体基板の底面にそれぞれ信号伝送線路を形成し、そ
れらを電磁結合する高周波用半導体パッケージを、外部
回路基板の配線層に実装する際に、高周波用半導体パッ
ケージの電磁結合領域に隣接する外部回路基板に凹部の
空洞部を形成することにより、実装時における伝送損失
の低減を図ることができることを見いだしたものであ
る。
半導体パッケージにおいて、高周波信号の特性劣化を発
生することなく外部回路基板に表面実装が可能となる構
成について検討を重ねた結果、半導体素子搭載面側と、
誘電体基板の底面にそれぞれ信号伝送線路を形成し、そ
れらを電磁結合する高周波用半導体パッケージを、外部
回路基板の配線層に実装する際に、高周波用半導体パッ
ケージの電磁結合領域に隣接する外部回路基板に凹部の
空洞部を形成することにより、実装時における伝送損失
の低減を図ることができることを見いだしたものであ
る。
【0009】即ち、本発明の高周波用半導体パッケージ
の実装構造は、誘電体基板と蓋体により形成されるキャ
ビティ内部に半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第1の信号伝送線路と、前記誘電体基板の
底面に第2の信号伝送線路とを形成し、前記第1の信号
伝送線路と第2の信号伝送線路を誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁結合させてな
る高周波用半導体パッケージを、前記第2の信号伝送線
路によって外部回路基板表面の配線層に直接実装してな
る実装構造であって、特に、前記外部回路基板は、高周
波用半導体パッケージの電磁結合領域に隣接する場所に
凹部の空洞部を設けることを特徴とするものである。
の実装構造は、誘電体基板と蓋体により形成されるキャ
ビティ内部に半導体素子が搭載され、前記キャビティ内
部の前記誘電体基板の表面に、前記半導体素子と電気的
に接続された第1の信号伝送線路と、前記誘電体基板の
底面に第2の信号伝送線路とを形成し、前記第1の信号
伝送線路と第2の信号伝送線路を誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁結合させてな
る高周波用半導体パッケージを、前記第2の信号伝送線
路によって外部回路基板表面の配線層に直接実装してな
る実装構造であって、特に、前記外部回路基板は、高周
波用半導体パッケージの電磁結合領域に隣接する場所に
凹部の空洞部を設けることを特徴とするものである。
【0010】本発明によれば、少なくとも誘電体基板、
蓋体により形成されるキャビティ内部において半導体素
子と電気的に接続された第1の信号伝送線路と、前記誘
電体基板の底面に形成された第2の信号伝送線路とを、
前記誘電体基板を介して対峙する位置に形成して電磁結
合させることにより、伝送線路が蓋体の側壁を通過する
ことなく結合できるために、側壁通過部において信号線
路がマイクロストリップ線路からストリップ線路へと変
換されるための反射損、放射損の発生がなく、またスル
ーホールやビアホール等による透過損失の影響を受ける
ことがないため、高周波信号を伝送損失を抑制しかつ必
要な周波数の信号を伝送することができる。
蓋体により形成されるキャビティ内部において半導体素
子と電気的に接続された第1の信号伝送線路と、前記誘
電体基板の底面に形成された第2の信号伝送線路とを、
前記誘電体基板を介して対峙する位置に形成して電磁結
合させることにより、伝送線路が蓋体の側壁を通過する
ことなく結合できるために、側壁通過部において信号線
路がマイクロストリップ線路からストリップ線路へと変
換されるための反射損、放射損の発生がなく、またスル
ーホールやビアホール等による透過損失の影響を受ける
ことがないため、高周波信号を伝送損失を抑制しかつ必
要な周波数の信号を伝送することができる。
【0011】また、本発明の実装構造によれば、高周波
用半導体パッケージの電磁結合領域に隣接する外部回路
基板に凹部の空洞部(比誘電率が1)を設けることによ
り、電磁結合部、マイクロストリップ線路部の実効誘電
率、特性インピーダンスを急激に変化することがないた
め、伝送特性の劣化が少なく良好に高周波信号を伝送す
ることができる。
用半導体パッケージの電磁結合領域に隣接する外部回路
基板に凹部の空洞部(比誘電率が1)を設けることによ
り、電磁結合部、マイクロストリップ線路部の実効誘電
率、特性インピーダンスを急激に変化することがないた
め、伝送特性の劣化が少なく良好に高周波信号を伝送す
ることができる。
【0012】
【発明の実施の形態】本発明の高周波用半導体パッケー
ジの実装構造を図面に基づき詳述する。図1は本発明の
高周波用半導体パッケージを外部回路基板に表面実装し
た実装構造を示す断面図である。
ジの実装構造を図面に基づき詳述する。図1は本発明の
高周波用半導体パッケージを外部回路基板に表面実装し
た実装構造を示す断面図である。
【0013】図1によれば、高周波用半導体パッケージ
1は、誘電体材料からなる誘電体基板2と蓋体3により
キャビティ4が形成されており、そのキャビティ4内に
は、IC等の高周波用半導体素子5が搭載されている。
1は、誘電体材料からなる誘電体基板2と蓋体3により
キャビティ4が形成されており、そのキャビティ4内に
は、IC等の高周波用半導体素子5が搭載されている。
【0014】また、誘電体基板2内部には導体層からな
るグランド層6がほぼ全面にわたり形成され、また、キ
ャビティ4内の誘電体基板2表面には、その一旦が半導
体素子5と接続された第1の信号伝送線路7が形成され
ている。また、高周波用半導体パッケージ1の底面に
も、第2の信号伝送線路8が形成されている。
るグランド層6がほぼ全面にわたり形成され、また、キ
ャビティ4内の誘電体基板2表面には、その一旦が半導
体素子5と接続された第1の信号伝送線路7が形成され
ている。また、高周波用半導体パッケージ1の底面に
も、第2の信号伝送線路8が形成されている。
【0015】そして、グランド層6内には、導体層が形
成されないスロット孔9が形成されており、第1の信号
伝送線路7と第2の信号伝送線路8とは、このスロット
孔9を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失のない信号の伝達が行わ
れる。
成されないスロット孔9が形成されており、第1の信号
伝送線路7と第2の信号伝送線路8とは、このスロット
孔9を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失のない信号の伝達が行わ
れる。
【0016】なお、蓋体3は、キャビティ4からの電磁
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
【0017】一方、外部回路基板10上にはコプレーナ
線路またはグランド付きコプレーナ線路からなる配線層
12が形成されている。この外部回路基板10は、誘電
損失がミリ波帯においても小さい材料を用いることが望
ましく、セラミックス、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
線路またはグランド付きコプレーナ線路からなる配線層
12が形成されている。この外部回路基板10は、誘電
損失がミリ波帯においても小さい材料を用いることが望
ましく、セラミックス、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
【0018】そして、外部回路基板10は高周波用半導
体パッケージ1に形成されたスロット孔9の直下に位置
する領域において、空洞部11が形成されている。空洞
部11の形状及び寸法は、高周波用半導体パッケージ1
の使用周波数によって異なるが、60GHzの場合、概
ね縦横1.0mm以上3.0mm以下、高さ0.3mm
以上にて空洞部11を形成することが望ましい。
体パッケージ1に形成されたスロット孔9の直下に位置
する領域において、空洞部11が形成されている。空洞
部11の形状及び寸法は、高周波用半導体パッケージ1
の使用周波数によって異なるが、60GHzの場合、概
ね縦横1.0mm以上3.0mm以下、高さ0.3mm
以上にて空洞部11を形成することが望ましい。
【0019】さらに高周波用半導体パッケージ1は外部
回路基板10上に実装されており、高周波用半導体パッ
ケージ1の底面に形成した第2の信号伝送線路8と外部
回路基板10上に形成した配線層12は半田、金などの
バンプ13を介して互いに接続されている。
回路基板10上に実装されており、高周波用半導体パッ
ケージ1の底面に形成した第2の信号伝送線路8と外部
回路基板10上に形成した配線層12は半田、金などの
バンプ13を介して互いに接続されている。
【0020】図2は、図1の高周波用半導体パッケージ
1のキャビティ4内の配線を説明するための図であり、
キャビティ4内には半導体素子5と第1の信号伝送線路
7を形成するマイクロストリップ線路の他に、半導体素
子5に電力を供給するための電源層14が形成されてお
り、電源層14の一端は、半導体素子5とリボンやワイ
ヤ、TAB等によってそれぞれ電気的に接続されてい
る。
1のキャビティ4内の配線を説明するための図であり、
キャビティ4内には半導体素子5と第1の信号伝送線路
7を形成するマイクロストリップ線路の他に、半導体素
子5に電力を供給するための電源層14が形成されてお
り、電源層14の一端は、半導体素子5とリボンやワイ
ヤ、TAB等によってそれぞれ電気的に接続されてい
る。
【0021】マイクロストリップ線路からなる第1の信
号伝送線路7と半導体素子5とは、半導体素子5を第1
の信号伝送線路7上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第1の信号伝
送線路7と半導体素子5の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にCu等の導
体を形成した導体板等により接続することもできる。
号伝送線路7と半導体素子5とは、半導体素子5を第1
の信号伝送線路7上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第1の信号伝
送線路7と半導体素子5の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にCu等の導
体を形成した導体板等により接続することもできる。
【0022】第1の高周波伝送線路の他端は、高周波用
半導体パッケージ1の誘電体基板2内部に形成されたグ
ランド層6に設けたスロット孔9を介して第2の信号伝
送線路8と電磁結合されている。具体的には、第1の信
号伝送線路7と第2の信号伝送線路8とは、グランド層
6に形成されたスロット孔9を介して、それぞれの線路
の端部がスロット孔9の中心から平均的に伝送信号の波
長λの1/4相当の長さLで突出する位置に形成される
ことが望ましい。
半導体パッケージ1の誘電体基板2内部に形成されたグ
ランド層6に設けたスロット孔9を介して第2の信号伝
送線路8と電磁結合されている。具体的には、第1の信
号伝送線路7と第2の信号伝送線路8とは、グランド層
6に形成されたスロット孔9を介して、それぞれの線路
の端部がスロット孔9の中心から平均的に伝送信号の波
長λの1/4相当の長さLで突出する位置に形成される
ことが望ましい。
【0023】また、スロット孔9の形状は、長辺と短辺
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔9の長辺は伝送信号の波長λ
の1/2相当の長さにするのが望ましく、スロット孔9
の短辺は伝送信号の波長λの1/5相当の長さから1/
50相当の長さに設定するのが望ましい。
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔9の長辺は伝送信号の波長λ
の1/2相当の長さにするのが望ましく、スロット孔9
の短辺は伝送信号の波長λの1/5相当の長さから1/
50相当の長さに設定するのが望ましい。
【0024】図3は、図1の高周波用半導体パッケージ
1の裏面に形成した第2の信号伝送線路8を説明するた
めの図である。第2の信号伝送線路8は第1の信号伝送
線路7と同様に、マイクロストリップ線路により形成さ
れており、その終端部(外部回路基板との接続部)にお
いては、マイクロストリップ線路の中心導体の両脇にグ
ランド層15をもったグランド付きコプレーナ線路に変
換されている。尚、このグランド層15は誘電体基板2
内部に形成されたグランド層6とビアホール導体16ま
たは誘電体基板2の側面に形成したキャスタレーション
(図示せず)によって接続されている。
1の裏面に形成した第2の信号伝送線路8を説明するた
めの図である。第2の信号伝送線路8は第1の信号伝送
線路7と同様に、マイクロストリップ線路により形成さ
れており、その終端部(外部回路基板との接続部)にお
いては、マイクロストリップ線路の中心導体の両脇にグ
ランド層15をもったグランド付きコプレーナ線路に変
換されている。尚、このグランド層15は誘電体基板2
内部に形成されたグランド層6とビアホール導体16ま
たは誘電体基板2の側面に形成したキャスタレーション
(図示せず)によって接続されている。
【0025】図4は、外部回路基板10表面の配線層1
2を説明するための平面図であり、この配線層12は、
中心導体17とのその両側に設けられたグランド層18
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板10内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
2を説明するための平面図であり、この配線層12は、
中心導体17とのその両側に設けられたグランド層18
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板10内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
【0026】そして、図3に示したパッケージ底面の第
2の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図4に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、中心
導体同士およびグランド層同士を接続することにより、
パッケージ1を外部回路基板10に対して実装すること
ができる。
2の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図4に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、中心
導体同士およびグランド層同士を接続することにより、
パッケージ1を外部回路基板10に対して実装すること
ができる。
【0027】なお、本発明によれば、高周波用半導体パ
ッケージ1の誘電体基板2や外部回路基板10は、アル
ミナ(Al2 O3 )、ガラスセラミックス、窒化アルミ
ニウム(AlN)、窒化珪素(Si3 N4 )等のセラミ
ックスや、有機樹脂を構成要素とする有機質絶縁材によ
って形成されるが、高周波信号の伝送損失を小さくする
ためには、信号伝送線路の導体としてAg、Cu、Au
等の低抵抗導体を用いることが望ましく、この点からは
前記絶縁基体は焼成温度が800〜1000℃程度のガ
ラスセラミックスが最適であり、この組み合わせにより
誘電体基板と第1および第2の信号伝送線路7、8やグ
ランド層6、15との同時焼成も可能となる。
ッケージ1の誘電体基板2や外部回路基板10は、アル
ミナ(Al2 O3 )、ガラスセラミックス、窒化アルミ
ニウム(AlN)、窒化珪素(Si3 N4 )等のセラミ
ックスや、有機樹脂を構成要素とする有機質絶縁材によ
って形成されるが、高周波信号の伝送損失を小さくする
ためには、信号伝送線路の導体としてAg、Cu、Au
等の低抵抗導体を用いることが望ましく、この点からは
前記絶縁基体は焼成温度が800〜1000℃程度のガ
ラスセラミックスが最適であり、この組み合わせにより
誘電体基板と第1および第2の信号伝送線路7、8やグ
ランド層6、15との同時焼成も可能となる。
【0028】
【実施例】図1の高周波用半導体パッケージにおいて、
誘電率5.6、誘電損失29.0×10-4(測定周波数
60GHz)のガラスセラミックスからなる誘電体基板
に導体として銅を用いて第1、第2の信号伝送線路、グ
ランド層を形成し、第1、第2の信号伝送線路の表面に
は、金めっきを施して高周波用半導体パッケージを作製
した。
誘電率5.6、誘電損失29.0×10-4(測定周波数
60GHz)のガラスセラミックスからなる誘電体基板
に導体として銅を用いて第1、第2の信号伝送線路、グ
ランド層を形成し、第1、第2の信号伝送線路の表面に
は、金めっきを施して高周波用半導体パッケージを作製
した。
【0029】次に外部回路基板として誘電率9.8、誘
電損失3.0×10-4(測定周波数60GHz)のアル
ミナセラミックスからなる誘電体基板を用い、導体に
銅、金を用いて薄膜法によってコプレーナ線路からなる
配線層を形成した。なお、この外部回路基板のパッケー
ジ実装時にスロット孔による電磁結合部に対向する位置
に、縦1.8mm、横2.0mm、高さ0.8mmの空
洞部を形成した。
電損失3.0×10-4(測定周波数60GHz)のアル
ミナセラミックスからなる誘電体基板を用い、導体に
銅、金を用いて薄膜法によってコプレーナ線路からなる
配線層を形成した。なお、この外部回路基板のパッケー
ジ実装時にスロット孔による電磁結合部に対向する位置
に、縦1.8mm、横2.0mm、高さ0.8mmの空
洞部を形成した。
【0030】その後、図1の高周波用半導体パッケージ
の第2の信号伝送線路における終端部のグランド付きコ
プレーナ線路の中心導体及びグランド層にペースト状の
共晶半田をスクリーン印刷で塗布した後、外部回路基板
のコプレーナ線路からなる配線層上に設置した。その
後、高周波用半導体パッケージと外部回路基板とを20
0℃程度の温度でリフローしパッケージを外部回路基板
へ表面実装した。
の第2の信号伝送線路における終端部のグランド付きコ
プレーナ線路の中心導体及びグランド層にペースト状の
共晶半田をスクリーン印刷で塗布した後、外部回路基板
のコプレーナ線路からなる配線層上に設置した。その
後、高周波用半導体パッケージと外部回路基板とを20
0℃程度の温度でリフローしパッケージを外部回路基板
へ表面実装した。
【0031】次に高周波用半導体パッケージと外部回路
基板との実装部について伝送特性をネットワークアナラ
イザーにより測定した。尚、測定箇所は高周波用半導体
パッケージの半導体素子載置部から外部回路基板上の配
線層までとし、測定のため第1の信号伝送線路は半導体
素子載置部でマイクロストリップ線路からグランド付き
コプレーナ線路に変換した構造とした。その結果を図5
に示した。
基板との実装部について伝送特性をネットワークアナラ
イザーにより測定した。尚、測定箇所は高周波用半導体
パッケージの半導体素子載置部から外部回路基板上の配
線層までとし、測定のため第1の信号伝送線路は半導体
素子載置部でマイクロストリップ線路からグランド付き
コプレーナ線路に変換した構造とした。その結果を図5
に示した。
【0032】図5の結果によれば、周波数45GHzか
ら65GHzにてS11が−10dB以下,S21が−
1.2dB以上で伝送することがわかる。
ら65GHzにてS11が−10dB以下,S21が−
1.2dB以上で伝送することがわかる。
【0033】比較例 次に図1に示される高周波用半導体パッケージにおい
て、外部回路基板において空洞部を設けない以外は、上
記実施例とまったく同様にしてパッケージを外部回路基
板に表面実装を行い、同様にして、伝送特性を測定し
た。図6にその結果を示した。図6の結果から、外部回
路基板に空隙を設けない場合、周波数が60GHz以上
から65GHzにてS21が極端に劣化することから、
高周波信号を半導体素子に伝送することは困難であるこ
とがわかった。
て、外部回路基板において空洞部を設けない以外は、上
記実施例とまったく同様にしてパッケージを外部回路基
板に表面実装を行い、同様にして、伝送特性を測定し
た。図6にその結果を示した。図6の結果から、外部回
路基板に空隙を設けない場合、周波数が60GHz以上
から65GHzにてS21が極端に劣化することから、
高周波信号を半導体素子に伝送することは困難であるこ
とがわかった。
【0034】
【発明の効果】以上詳述した通り、本発明は半導体素子
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用半導体パッケージを、外
部回路基板の配線層に実装する構造において、高周波用
半導体パッケージの電磁結合領域に隣接する外部回路基
板に凹部の空洞部を形成することにより、あらゆる外部
回路基板に対して実装時における伝送損失を低減できる
ことできる。
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用半導体パッケージを、外
部回路基板の配線層に実装する構造において、高周波用
半導体パッケージの電磁結合領域に隣接する外部回路基
板に凹部の空洞部を形成することにより、あらゆる外部
回路基板に対して実装時における伝送損失を低減できる
ことできる。
【図1】本発明の高周波用半導体パッケージを外部電気
回路基板に表面実装した実装構造を説明するための概略
断面図である。
回路基板に表面実装した実装構造を説明するための概略
断面図である。
【図2】図1における高周波用半導体パッケージのキャ
ビティ内の配線を説明するための図である。
ビティ内の配線を説明するための図である。
【図3】図1における高周波用半導体パッケージの裏面
に形成した配線を説明するための図である。
に形成した配線を説明するための図である。
【図4】図1における外部回路基板表面に配線を説明す
るための図である。
るための図である。
【図5】高周波用半導体パッケージを空洞部を設けた外
部回路基板に表面実装した時の伝送特性結果を示す図で
ある。
部回路基板に表面実装した時の伝送特性結果を示す図で
ある。
【図6】高周波用半導体パッケージを空洞部を設けない
外部回路基板に表面実装した時の伝送特性結果を示す図
である。
外部回路基板に表面実装した時の伝送特性結果を示す図
である。
【符号の説明】 1 高周波用半導体パッケージ 2 誘電体基板 3 蓋体 4 キャビティ 5 半導体素子 6 グランド層 7 第1の信号伝送線路 8 第2の信号伝送線路 9 スロット孔 10 外部回路基板 11 空洞部 12 配線層 13 バンプ 14 電源層 15 グランド層 16 ビアホール導体 17 中心導体 18 グランド層
Claims (1)
- 【請求項1】誘電体基板と蓋体により形成されるキャビ
ティ内部に高周波用半導体素子が搭載され、前記キャビ
ティ内部の前記誘電体基板の表面に、前記半導体素子と
電気的に接続された第1の信号伝送線路と、前記誘電体
基板の底面に第2の信号伝送線路とを形成し、前記第1
の信号伝送線路と第2の信号伝送線路を電磁結合させて
なる高周波用半導体パッケージを、前記第2の信号伝送
線路の終端部に形成された接続部を介して外部回路基板
の配線層に実装してなる実装構造であって、高周波用半
導体パッケージの前記第1の信号伝送線路と第2の信号
伝送線路から形成される電磁結合領域に隣接する前記外
部回路基板表面に空洞部を設けたことを特徴とする高周
波用半導体パッケージの実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32677897A JP3145670B2 (ja) | 1997-11-27 | 1997-11-27 | 高周波用半導体パッケージの実装構造 |
US09/199,716 US6057600A (en) | 1997-11-27 | 1998-11-25 | Structure for mounting a high-frequency package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32677897A JP3145670B2 (ja) | 1997-11-27 | 1997-11-27 | 高周波用半導体パッケージの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11163604A true JPH11163604A (ja) | 1999-06-18 |
JP3145670B2 JP3145670B2 (ja) | 2001-03-12 |
Family
ID=18191607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32677897A Expired - Fee Related JP3145670B2 (ja) | 1997-11-27 | 1997-11-27 | 高周波用半導体パッケージの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3145670B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077240A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 高周波用配線基板およびその接続構造 |
-
1997
- 1997-11-27 JP JP32677897A patent/JP3145670B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077240A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 高周波用配線基板およびその接続構造 |
Also Published As
Publication number | Publication date |
---|---|
JP3145670B2 (ja) | 2001-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057600A (en) | Structure for mounting a high-frequency package | |
US6483406B1 (en) | High-frequency module using slot coupling | |
JP3537626B2 (ja) | 高周波用パッケージ | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP3570887B2 (ja) | 高周波用配線基板 | |
JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3556470B2 (ja) | 高周波用モジュール | |
JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
JP3140385B2 (ja) | 高周波用半導体装置 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
JPH11260948A (ja) | 高周波用半導体パッケージの実装構造 | |
JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
JP3725983B2 (ja) | 高周波回路用パッケージ | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP3426878B2 (ja) | 配線基板の実装構造 | |
JP3112253B2 (ja) | 高周波用半導体装置 | |
JPH11312751A (ja) | 高周波回路用パッケージ | |
JP3610238B2 (ja) | 高周波用パッケージ | |
JP3619397B2 (ja) | 高周波用配線基板および接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |