JP2001057401A - 電子部品パッケージ用積層基板、チップ型電子部品及び電子部品パッケージ用積層基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 圧電共振子などの電子部品素子の電気的接続
が容易であり、表面実装に適したように外部電極が形成
されており、高誘電率かつ耐機械的衝撃性に優れた誘電
体セラミックスを用いて構成し得る電子部品パッケージ
用積層基板を得る。 【解決手段】 誘電体セラミックスよりなる基板本体２
内に第１の内部電極３，４が形成されており、基板本体
２の上面２ｃから第１の内部電極３，４に至るように、
かつ下面には至らないように穴２ｅ，２ｆが形成されて
おり、穴２ｅ，２ｆ内に第１の内部電極３，４に電気的
に接続された内部接続電極８，９が形成されており、上
面２ｃにおいて穴２ｅ，２ｆの周囲に接続電極１０，１
１が形成されおり、該接続電極１０，１１が内部接続電
極８，９に接続されており、かつ接続電極１０，１１
が、基板本体２の上面に搭載される電子部品素子に接続
される電子部品パッケージ用積層基板。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばチップ型圧
電共振部品などにおいてケース基板として用いられる電
子部品パッケージ用積層基板、チップ型電子部品及び上
記電子部品パッケージ用積層基板の製造方法に関する。

【０００２】

【従来の技術】従来、種々のチップ型圧電共振部品が実
用に供されている。チップ型圧電共振部品の中でも、例
えばチップ型圧電発振子を構成する場合、圧電共振子に
コンデンサを電気的に接続する必要がある。この場合、
チップ型圧電発振子の小型化を図るために、圧電共振子
を搭載するパッケージ用基板として、誘電体基板を用
い、該誘電体基板内にコンデンサを構成したものが知ら
れている。

【０００３】図６は、この種のチップ型圧電発振子の一
例を示す正面図である。チップ型圧電発振子５１では、
積層コンデンサ基板５２がパッケージ用基板として用い
られている。積層コンデンサ基板５２は、誘電体セラミ
ックスよりなり、内部に３端子型コンデンサを構成する
ための複数の内部電極（図示されず）を有する。

【０００４】積層コンデンサ基板５２の上面５２ａから
両側面５２ｂ（他方側の側面は図示されず）及び下面５
２ｃに至るように外部電極５３〜５５が形成されてい
る。外部電極５３〜５５は、上記３端子型コンデンサを
構成している各内部電極に電気的に接続されている。言
い換えれば、外部電極５３〜５５間において３端子型積
層コンデンサが構成されている。

【０００５】他方、積層コンデンサ基板５２の上面に
は、圧電共振子（図示せず）が接合される。圧電共振子
は、一方の共振電極が外部電極５３に、他方の共振電極
が外部電極５５に電気的に接続されている。

【０００６】さらに、圧電共振子を囲繞するように、金
属キャップ５６が積層コンデンサ基板５２に絶縁性接着
剤を用いて接合されている。チップ型圧電発振子５１で
は、積層コンデンサ基板５２をパッケージ用基板として
用いているので、別体のコンデンサを用意する必要はな
く、小型化を図り得る。

【０００７】しかしながら、積層コンデンサ基板５２の
周囲を巻回するように外部電極５３〜５５が形成されて
いる。従って、積層コンデンサ基板５２の上面５２ａに
おいては、外部電極５３〜５５が存在する部分とその他
の部分との間に段差が生じる。よって、金属キャップ５
６を積層コンデンサ基板５２に接合した場合、外部電極
５３〜５５が存在する部分以外に隙間Ａが生じがちであ
った。そのため、圧電共振子を確実に封止することが困
難であった。

【０００８】また、上記金属キャップ５６を用いる場
合、金属キャップ５６と、外部電極５３〜５５との間を
電気的に絶縁する必要がある。この電気的絶縁を確実に
するためには、積層コンデンサ基板５２の上面に図示し
ない絶縁膜を、金属キャップ５６が接合される部分に形
成しておく必要がある。しかしながら、小型の積層コン
デンサ基板５２の上面の外周部に上記絶縁膜を高精度に
形成することは非常に困難であった。

【０００９】上記のような積層コンデンサ基板５２を用
いた場合の問題を解決するための構造の一例が、特開平
４−１９２７０９号公報に開示されている。ここでは、
セラミック基板内に積層コンデンサがセラミックス一体
焼成技術により構成されている。積層コンデンサを構成
している内部電極は、ビアホール電極により、基板の上
面または下面に引き出されている。そして、基板の上面
には、ビアホール電極に接続された接続電極が形成され
ており、該接続電極に圧電共振子が接合されている。ま
た、該圧電共振子を囲繞するようにキャップがケース基
板に接合されている。

【００１０】

【発明が解決しようとする課題】特開平４−１９２７０
９号公報に開示されているチップ型圧電振動部品では、
ビアホール電極に接続された接続電極が基板の上面に形
成されているので、基板の上面の外周縁近傍には電極が
形成されていない。よって、金属キャップを基板上面に
安定に接着し得る。しかしながら、上記ビアホール電極
はセラミックス一体焼成技術により構成されている。ビ
アホール電極は非常に細いため、高温で焼成されると、
電極材料が飛散し、接続電極と内部電極とを確実に電気
的に接続し得るビアホール電極を形成し得ないことがあ
る。そこで、このようなビアホール電極を有する基板を
得る際には、一般的にセラミック材料として低温焼成可
能なガラス系セラミックスが用いられる。しかしなが
ら、このようなガラス系セラミックスを用いた場合、誘
電率が低く、大きな容量のコンデンサを構成することが
できなかった。また、ガラス系セラミックスからなる基
板の耐衝撃強度が十分でなく、従って、電子部品パッケ
ージ用基板としては不十分であった。

【００１１】本発明の目的は、上述した従来技術の欠点
を解消し、上面に圧電共振子などの電子部品素子を搭載
するためのパッケージ用基板であって、かつ電子部品素
子との電気的接続が容易であり、金属キャップ等を安定
に接合でき、さらに、十分大きな容量のコンデンサを構
成することができ、かつパッケージ構成材料として十分
な機械的強度を有する電子部品パッケージ用積層基板、
該電子部品パッケージ用積層基板を用いたチップ型圧電
共振部品及び上記電子部品パッケージ用積層基板の製造
方法を提供することにある。

【００１２】

【課題を解決するための手段】本願の第１の発明は、電
子部品パッケージ用積層基板であって、誘電体セラミッ
クスよりなる基板本体と、前記基板本体の内部に形成さ
れた第１の内部電極とを備え、前記基板本体の上面から
前記第１の内部電極に至るように、かつ下面には至らな
いように穴が形成されており、前記穴内に形成されてお
り、前記第１の内部電極に電気的に接続されている内部
接続電極と、前記基板本体の上面において前記穴の周囲
に形成されており、かつ前記内部接続電極に電気的に接
続されており、基板本体の上面に搭載される電子部品に
接続される接続電極とをさらに備えることを特徴とす
る。

【００１３】好ましくは、前記基板本体内に、前記第１
の内部電極よりも低い位置に形成された第２の内部電極
がさらに備えられ、第１，第２の内部電極間でコンデン
サが構成されている。

【００１４】また、第１の発明の特定の局面では、前記
基板本体の側面に形成された第１，第２の外部電極がさ
らに備えられ、該側面に第１，第２の内部電極が引き出
されており、第１，第２の内部電極がそれぞれ第１，第
２の外部電極に電気的に接続されている。

【００１５】本発明に係る電子部品パッケージ用積層基
板の特定の局面では、前記基板本体の側面に第１，第２
の凹部が形成されている。第１，第２の凹部は、基板本
体の下面から上方に、但し上面には至らないように形成
されており、第１，第２の凹部に前記第１，第２の外部
電極が形成されている。

【００１６】上記凹部は、好ましくは、円筒を分割する
ことにより得られる半円筒曲面状凹部とされる。第１の
発明の特定の局面では、前記第１の内部電極が、基板内
のある高さ位置でギャップを隔てて配置された一対の内
部電極を有し、該一対の内部電極と第２の内部電極とに
より３端子型コンデンサが構成されており、前記一対の
内部電極に電気的に接続されるように、一対の内部接続
電極及び一対の接続電極が形成されている。

【００１７】本願の第２の発明はチップ型電子部品に関
し、第１の発明に係る電子部品パッケージ用積層基板
と、前記積層基板の上面に搭載されており、前記接続電
極に電気的に接続された電子部品素子と、前記電子部品
素子を囲繞するように、前記電子部品パッケージ用積層
基板の上面に接合されている導電性キャップとを備え、
基板本体上面において前記導電性キャップが接合される
部分の内側に前記接続電極が配置されていることを特徴
とする。

【００１８】上記電子部品素子としては、好ましくは、
圧電素子が用いられる。第３の発明は、電子部品パッケ
ージ用積層基板の製造方法であって、誘電体セラミック
スよりなり、内部に第１の内部電極を有する基板本体を
用意する工程と、前記基板本体の上面から前記第１の内
部電極に至るように穴を形成する工程と、前記穴の内壁
及び開口部周縁に導電性材料を付与し、それによって前
記第１の内部電極に電気的に接続される内部接続電極
と、内部接続電極に接続された接続電極とを形成する工
程と、前記マザーの基板本体を個々の電子部品パッケー
ジ用積層基板単位に分割する工程とを備えることを特徴
とする。

【００１９】好ましくは、前記マザーの基板本体とし
て、第１の内部電極よりも低い位置に形成された第２の
内部電極を有するものが用いられ、前記マザーの基板本
体の下面から、上面には至らないように、かつマザーの
基板本体において隣り合う個々の電子部品パッケージ用
積層基板の境界に第２の穴を形成する工程と、前記第２
の穴に導電性材料を付与する工程とが備えられ、前記マ
ザーの基板本体を分割する工程により、前記第２の穴に
形成された導電性材料が分割されて、基板本体側面に第
１，第２の外部電極が形成される。

【００２０】

【発明の実施の形態】以下、本発明の具体的な実施例を
挙げることにより、本発明をより詳細に説明する。

【００２１】図１（ａ）及び（ｂ）は、本発明の一実施
例に係る電子部品のパッケージ用積層基板を示す斜視図
及び縦断面図である。電子部品パッケージ用積層基板１
は、誘電体セラミックスよりなる矩形板状の基板本体２
を有する。誘電体セラミックスとしては、例えばチタン
酸バリウム系セラミックスのような適宜の誘電体セラミ
ックスを用いることができる。

【００２２】基板本体２内には、第１の内部電極３，４
が同一高さ位置に所定距離を隔てて形成されている。第
１の内部電極３，４は、図２（ａ）に平面断面図で示す
ように、基板本体２の側面２ａ，２ｂ間に至るように形
成されている。また、第１の内部電極３，４の下方に
は、第１の内部電極３，４と誘電体セラミック層を介し
て重なり合うように、第２の内部電極５が形成されてい
る。図２（ｂ）に示すように、第２の内部電極５もま
た、基板本体２の側面２ａ，２ｂ間に至るように形成さ
れている。

【００２３】さらに、第２の内部電極５の下方には、第
２の内部電極と対向するうように、第３の内部電極６，
７が形成されている。第３の内部電極６，７は、第１の
内部電極３，４と誘電体セラミック層を介して重なり合
う位置に形成されている。第３の内部電極６，７もま
た、基板本体２の側面２ａ，２ｂ間に至るように形成さ
れている。

【００２４】内部電極３〜７は、基板本体２を構成する
誘電体セラミックスと共に、セラミックス一体焼成技術
を用いて得ることができる。内部電極３〜７を構成する
材料については、Ａｇ、Ａｇ−Ｐｄなどの適宜の金属を
用いることができる。

【００２５】他方、基板本体２の上面２ｃに開口するよ
うに、第１の穴２ｅ，２ｆが形成されている。穴２ｅ，
２ｆは、上面２ｃから下方に延び、第１の内部電極３，
４に至るように形成されている。なお、穴２ｅ，２ｆ
は、第１の内部電極３，４を貫通していてもよい。もっ
とも、穴２ｅ，２ｆは、下面２ｄには至らないように形
成される。

【００２６】上記穴２ｅ，２ｆは、セラミック生基板を
焼成し、基板本体２を得た後に、超音波加工、あるいは
機械加工等により形成される。また、２ｅ，２ｆ内に、
第１の内部接続電極８，９が形成されてる。内部接続電
極８，９の下端は内部電極３，４に電気的に接続されて
いる。また、上面２ｃにおいては、内部接続電極８，９
に電気的に接続されるように、穴２ｅ，２ｆの開口周縁
に接続電極１０，１１が形成されている。接続電極１
０，１１は、上面２ｃに搭載される電子部品に電気的に
接続される。

【００２７】なお、基板本体２の側面２ａには、第１の
外部電極１２，１３と第２の外部電極１４とが形成され
ている。外部電極１２〜１４は、それぞれ、図２から明
らかなように、基板本体２の側面において、下面２ｄか
ら上方に至る凹部２ｇ〜２ｉを形成し、凹部２ｇ〜２ｉ
内に導電性材料を付与することにより形成されている。
凹部２ｇ〜２ｉは、本実施例では、円筒をその軸芯を含
む平面で分割した半円筒状局面を有する。また、凹部２
ｇ〜２ｉは、上面２ｃには至らないように形成されてい
る。

【００２８】上記凹部２ｇ〜２ｉは、前述した穴２ｅ，
２ｆと同様に、焼成された基板本体２に、超音波加工や
機械加工により加工を施すことにより形成される。図２
（ａ）及び（ｃ）から明らかなように、外部電極１２に
は、第１の内部電極３及び第３の内部電極６が電気的に
接続され、外部電極１３には、第１の内部電極４及び第
３の内部電極７が電気的に接続されている。また、第２
の外部電極１４には、第２の内部電極５が電気的に接続
されている。

【００２９】従って、外部電極１２，１３と外部電極１
４との間に、それぞれ、コンデンサが構成される。本実
施例の電子部品パッケージ用積層基板１では、基板本体
２の上面２ｃに接続電極１０，１１が形成されており、
該接続電極１０，１１は上記内部接続電極８，９に電気
的に接続されている。すなわち、接続電極１０，１１
は、基板本体２の上面２ｃにおいて、外周縁よりも内側
に形成され得る。従って、例えば電子部品パッケージ用
積層基板本体１の上面に、図３（ａ），（ｂ）に示すよ
うに、圧電共振子２１を導電性接着剤２２により接合
し、電気的に接続することができる。この場合、基板本
体２の上面２ｃ上において、外周縁近傍には電極が形成
されていない。

【００３０】圧電共振子２１は、厚み滑りモードを利用
した圧電共振子である。すなわち、矩形板上の圧電板２
１ａが、主面と平行な方向に分極処理されている。圧電
板２１ａの上面及び下面には、部分的に対向するよう
に、励振電極２１ｂ，２１ｃが形成されている。励振電
極２１ｂ，２１ｃが圧電板２１ａを介して対向している
部分が、エネルギー閉じ込め型の圧電振動部を構成して
いる。励振電極２１ｂは、圧電板２１ａの側面を経て下
面に至る端子電極２１ｄに接続されている。端子電極２
１ｄ及び励振電極２１ｃがそれぞれ、導電性接着剤２
２，２２により、接続電極１０，１１に電気的に接続さ
れている。

【００３１】よって、金属キャップ１６を圧電共振子２
１を囲繞するように基板本体２の上面２ｃに絶縁性接着
剤を用いて接合し、チップ型圧電共振部品を容易に得る
ことができる。この場合、基板本体２の上面２ｃの周縁
には電極が形成されていないので、金属キャップ１６と
接続電極１０，１１などの電極との電気的絶縁を容易に
確保することができる。すなわち、基板本体２の上面２
ｃに絶縁膜を形成するといった煩雑な工程を省略するこ
とができる。

【００３２】加えて、基板本体２の上面２ｃの周縁部に
電極が形成されていないので、金属キャップ１６と基板
本体２の上面２ｃとを絶縁性接着剤１８を用いて確実に
接合でき、金属キャップ１６と電子部品パッケージ用積
層基板１とで構成される内部空間を確実に密封すること
ができる。

【００３３】次に、本実施例の電子部品パッケージ用積
層基板１の製造方法を、図４及び図５を参照して説明す
る。まず、図４（ａ）に示すように、マザーの積層体３
１を用意する。すなわち、まず、複数枚のセラミックグ
リーンシート上に、内部電極パターンを印刷し、該複数
のセラミックグリーンシートを積層する。さらに上部に
無地のマザーのセラミックグリーンシートを積層し、厚
み方向に加圧することにより、マザーの積層体３１が得
られている。

【００３４】上記セラミックグリーンシートは、基板本
体２を構成する誘電体セラミック粉末を主体とするセラ
ミックスラリーをシート成形することにより得られる。
マザーの積層体３１内の内部電極パターンは、図１に示
した第１〜第３の内部電極３〜７がマザーの積層体３１
内において主面方向に連ねられた形状を有する。

【００３５】次に、マザーの積層体３１を焼成し、マザ
ーの焼結体を得る。しかる後、マザーの焼結体の表面及
び裏面から穴を超音波加工または機械加工により形成す
る。図４（ｂ）は、マザーの焼結体３１Ａの上面３１ａ
上に、第１の穴２ｅ，２ｆを形成した状態を示す。第１
の穴２ｅ，２ｆは、前述したように、基板本体２の上面
２ｃから下方に延び、ただし第１の内部電極３，４が形
成されている部分に至るように形成されている。

【００３６】他方、同様にして、マザーの焼結体３１Ａ
の下面においても、第２の穴を超音波加工または機械加
工により形成する。第２の穴は、マザーの焼結体３１Ａ
を分割して得られる個々の電子部品パッケージ用積層基
板が隣り合う位置に形成される。

【００３７】しかる後、マザーの焼結体３１Ａの上面３
１ａ上にマスクを当接し、穴２ｅ，２ｆ内及び穴２ｅ，
２ｆの上面に開口している部分周縁に導電性材料を付与
し、内部接続電極８，９及び接続電極１０，１１を形成
する（図５（ａ））。導電性材料を付与する方法として
は、蒸着、スパッタリングあるいは導電ペーストの塗布
・硬化などの適宜の方法により行い得る。

【００３８】同様に、マザーの焼結体３１Ａの下面３１
ｂ側にも、マスクを当接し、同様の方法により導電性材
料を付与する。図５（ｂ）に示すように、第２の穴２ｊ
内に導電性材料が充填されると共に、下面３１ｂ上にお
いてストライプ状に電極膜３２ａ，３２ａ，３２ａが形
成される。

【００３９】なお、第２の穴２ｊは、最終的に外部電極
を形成する凹部を構成するために設けられている。従っ
て、穴２ｊは、下面に３１ｂから上方に延びるものの、
上面３１ａには至らないように形成されている。

【００４０】しかる後、マザーの焼結体３１Ａを、図５
（ａ），（ｂ）の一点鎖線Ｄ，Ｄに沿って分割すること
により、電子部品パッケージ用積層基板１が得られる。
すなわち、一点鎖線Ｄ−Ｄに沿って分割する部分におい
て、上記第２の穴２ｊが半分に分割され、半円筒状局面
を有する凹部が形成されると共に、第２の穴に充填され
ていた導電性材料も２分割されて、外部電極１２〜１４
が形成されることになる。

【００４１】上記マザーの焼結体３１Ａの分割は、ダイ
サーなどを用いて行い得る。本実施例の製造方法では、
上記のように、周知の積層セラミックス一体焼成技術を
用いてマザーの焼結体３１Ａを得た後に、上面３１ａ及
び下面３１ｂから第１，第２の穴を形成した後、導電性
材料を付与し、マザーの焼結体３１Ａを分割するだけ
で、上記電子部品パッケージ用積層基板１を得ることが
できる。

【００４２】

【発明の効果】本発明に係る電子部品パッケージ用積層
基板では、誘電体セラミックスよりなる基板本体の内部
に形成された第１の内部電極が、第１の穴内に形成され
た内部接続電極により基板本体上面の接続電極と電気的
に接続されている。従って、基板本体の上面に形成され
た接続電極を、穴の位置を工夫することにより、基板本
体上面の中央よりに配置することができる。従って、基
板本体上面の外周縁に電極が存在しないため、例えば基
板本体上面に電子部品素子を固定し、金属キャップなど
を接合する場合、金属キャップとケース基板本体との間
の絶縁を確実に確保することができる。すなわち、基板
本体上面の外周縁に、金属キャップとの電気的絶縁を図
るための絶縁膜の形成等の煩雑な工程を省略することが
でき、かつ金属キャップと電子部品素子やケース基板と
の電気的絶縁を確実に確保することができる。

【００４３】また、従来のビアホール電極を用いた積層
基板では、ビアホール電極が一体焼成技術を用いて得ら
れているので、焼成時にビアホール電極を構成する電極
材料の飛散を防止するために、セラミックスとして低温
焼成可能なものを用いる必要があった。従って、従来の
積層基板では、誘電率が低く、衝撃強度も弱かった。

【００４４】これに対して、本発明に係る電子部品パッ
ケージ用積層基板では、上記内部接続電極は、焼成後に
第１の穴を形成し、該穴に導電性材料を付与することに
より構成されているので、誘電体セラミックスとして、
低温焼成可能な材料を用いる必要がなく、従って、誘電
率が高く、耐衝撃強度に優れた誘電体セラミックスを用
いることができる。よって、誘電率が高く、かつ耐衝撃
強度に優れた電子部品パッケージ用積層基板を提供する
ことができる。

【００４５】基板本体内に第１の内部電極よりも低い位
置に第２の内部電極が形成されており、第１，第２の内
部電極間でコンデンサを構成した場合には、誘電体セラ
ミックスとして、上記のように高誘電率のものを用いる
ことができるので、容量の大きなコンデンサを構成する
ことができる。

【００４６】基板本体の側面に形成された第１，第２の
外部電極を備え、側面に第１，第２の内部電極が引き出
されており、第１，第２の内部電極がそれぞれ第１，第
２の外部電極に電気的に接続されている構成によれば、
側面に形成された第１，第２の外部電極を利用して本発
明に係る電子部品パッケージ用積層基板をプリント回路
基板などに容易に表面実装することができる。

【００４７】また、基板本体の側面に形成されており、
基板本体の下面から上方に、ただし上面には至らないよ
うに第１，第２の凹部が形成されており、第１，第２の
凹部に第１，第２の外部電極が形成されている場合に
は、マザーの基板本体を得た後に、下面側から第２の穴
を形成し、該マザーの基板本体を分割する際に第２の穴
を分割することにより、第１，第２の凹部を形成するこ
とができる。従って、第１，第２の外部電極について
も、内部接続電極と同様の工程で形成することができ、
内部接続電極の形成及び第１，第２の外部電極の形成を
同様の工程で容易に行うことができる。

【００４８】凹部が円筒を分割することにより得られる
半円筒曲面状凹部である場合には、マザーの基板本体に
おいて、下面側から断面円形の穴を加工するだけで、マ
ザーの基板本体を分割することにより、容易に上記凹部
を形成することができる。

【００４９】第１の内部電極が基板内のある高さ位置で
ギャップを隔てて配置された一対の内部電極を有し、該
一対の内部電極と第２の内部電極とにより３端子型コン
デンサが構成されており、一対の内部電極に電気的に接
続されるように一対の内部接続電極及び一対の接続電極
が形成されている場合には、コンデンサ内蔵の３端子型
の電子部品パッケージ用積層基板を提供することができ
る。

【００５０】本発明に係るチップ型電子部品では、本発
明に係る電子部品パッケージ用積層基板の上面に電子部
品素子が搭載されており、電子部品素子を囲繞するよう
に導電性キャップが電子部品パッケージ用積層基板の上
面に接合されている。接続電極が導電性キャップの基板
本体上面に接合される部分の内側に設けられているの
で、導電性キャップと基板本体との電気的絶縁を容易に
確保することができ、かつ内部空間の密封性も高められ
る。また、接続電極が導電性キャップの積層基板上面に
接合される部分の内側に設けられているので、チップ型
電子部品の小型化も図り得る。

【００５１】電子部品素子としては、特に限定されるわ
けではないが、圧電素子を好適に用いることができ、そ
の場合には、導電性キャップ付のチップ型圧電部品を提
供することができる。

【００５２】本発明に係る電子部品パッケージ用積層基
板の製造方法では、内部に第１の内部電極を有する基板
本体の上面から第１の内部電極に至るように第１の穴を
形成し、第１の穴の内壁及び開口部周縁に導電性材料を
付与し、それによって内部接続電極及び接続電極が形成
される。そして、マザーの基板本体を個々の電子部品パ
ッケージ用積層基板単位に分割することにより、本発明
に係る電子部品パッケージ用積層基板を容易に得ること
ができる。この場合、既に焼成された基板本体を用意し
た後に、超音波加工や機械加工により第１の穴を形成す
ればよいため、基板本体を構成する誘電体セラミックス
についての材料的な制限がほとんど存在しない。従っ
て、従来のビアホール電極を有する積層基板に比べて、
高誘電率かつ耐機械的衝撃性に優れた誘電体セラミック
スを用いることができる。

【００５３】本発明に係る電子部品パッケージ用積層基
板の製造方法において、マザーの基板本体として、第１
の内部電極よりも低い位置に形成された第２の内部電極
を有するものを用い、上記第２の穴をマザーの基板本体
に形成した後に、第２の穴に導電性材料を付与し、マザ
ーの基板本体を分割した場合には、第２の穴が分割され
て上記凹部が形成されると共に、基板本体側面に第１，
第２の外部電極が形成される。従って、第１，第２の内
部電極に電気的に接続される第１，第２の外部電極を容
易に形成することができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の一実施例に係る
電子部品パッケージ用積層基板の外観斜視図及び縦断面
図。

【図２】（ａ）〜（ｃ）は、本発明の一実施例に係る電
子部品パッケージ用積層基板の異なる高さ位置における
各平面断面図。

【図３】（ａ）及び（ｂ）は、本発明の一実施例の電子
部品パッケージ用積層基板を用いたチップ型電子部品を
説明するための正面図及び縦断面図。

【図４】（ａ）は、本発明に係る一実施例の電子部品パ
ッケージ用積層基板の製造に際し容易されるマザーの積
層耐を示す斜視図、（ｂ）はマザーの基板本体に第１の
穴を加工した状態を示す部分切欠斜視図。

【図５】（ａ）及び（ｂ）は、本発明の一実施例の製造
方法において、マザーの基板本体の上面から第１の穴に
導電性材料を付与した状態、並びに下面から第２の穴内
に導電性材料を付与した状態を示す各部分切欠斜視図。

【図６】従来のチップ型圧電発振子の一例を示す正面
図。

【符号の説明】

１…電子部品パッケージ用積層基板 ２…基板本体 ２ｃ…上面 ２ｄ…下面 ２ｅ，２ｆ…第１の穴 ２ｇ〜２ｉ…凹部 ３，４…第１の内部電極 ５…第２の内部電極 ６，７…第３の内部電極 ８，９…内部接続電極 １０，１１…接続電極 １２，１３…第１の外部電極 １４…第２の外部電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年８月３１日（１９９９．８．３
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１０

【補正方法】変更

【補正内容】

Claims (10)

【特許請求の範囲】
1. 【請求項１】 誘電体セラミックスよりなる基板本体
   と、 前記基板本体の内部に形成された第１の内部電極とを備
   え、 前記基板本体の上面から前記第１の内部電極に至るよう
   に、かつ下面には至らないように穴が形成されており、 前記穴内に形成されており、前記第１の内部電極に電気
   的に接続されている内部接続電極と、 前記基板本体の上面において前記穴の周囲に形成されて
   おり、かつ前記内部接続電極に電気的に接続されてお
   り、基板本体の上面に搭載される電子部品に接続される
   接続電極とをさらに備えることを特徴とする、電子部品
   パッケージ用積層基板。
2. 【請求項２】 前記基板本体内に、前記第１の内部電極
   よりも低い位置に形成された第２の内部電極をさらに備
   え、少なくとも第１，第２の内部電極間でコンデンサが
   構成されている、請求項１に記載の電子部品パッケージ
   用積層基板。
3. 【請求項３】 前記基板本体の側面に形成された第１，
   第２の外部電極をさらに備え、 該側面に第１，第２の内部電極が引き出されており、第
   １，第２の内部電極がそれぞれ第１，第２の外部電極に
   電気的に接続されている、請求項２に記載の電子部品パ
   ッケージ用積層基板。
4. 【請求項４】 前記基板本体の側面に形成されており、
   かつ基板本体の下面から上方に、但し上面には至らない
   ように第１，第２の凹部が形成されており、第１，第２
   の凹部に前記第１，第２の外部電極が形成されている、
   請求項３に記載の電子部品パッケージ用積層基板。
5. 【請求項５】 前記凹部が円筒を分割することにより得
   られる半円筒曲面状凹部である、請求項４に記載の電子
   部品パッケージ用積層基板。
6. 【請求項６】 前記第１の内部電極が、基板内のある高
   さ位置でギャップを隔てて配置された一対の内部電極を
   有し、該一対の内部電極と第２の内部電極とにより３端
   子型コンデンサが構成されており、 前記一対の内部電極に電気的に接続されるように、一対
   の内部接続電極及び一対の接続電極が形成されている、
   請求項１〜５のいずれかに記載の電子部品パッケージ用
   積層基板。
7. 【請求項７】 請求項１〜６のいずれかに記載の電子部
   品パッケージ用積層基板と、 前記積層基板の上面に搭載されており、前記接続電極に
   電気的に接続された電子部品素子と、 前記電子部品素子を囲繞するように、前記電子部品パッ
   ケージ用積層基板の上面に接合されている導電性キャッ
   プとを備え、 基板本体上面において前記導電性キャップが接合される
   部分の内側に前記接続電極が配置されていることを特徴
   とする、チップ型電子部品。
8. 【請求項８】 前記電子部品素子が、圧電素子である、
   請求項７に記載のチップ型電子部品。
9. 【請求項９】 誘電体セラミックスよりなり、内部に第
   １の内部電極を有する基板本体を用意する工程と、 前記基板本体の上面から前記第１の内部電極に至るよう
   に穴を形成する工程と、 前記穴の内壁及び開口部周縁に導電性材料を付与し、そ
   れによって前記第１の内部電極に電気的に接続される内
   部接続電極と、内部接続電極に接続された接続電極とを
   形成する工程と、 前記マザーの基板本体を個々の電子部品パッケージ用積
   層基板単位に分割する工程とを備えることを特徴とす
   る、電子部品パッケージ用積層基板の製造方法。
10. 【請求項１０】 前記マザーの基板本体として、第１の
    内部電極よりも低い位置に形成された第２の内部電極を
    有するものを用い、 前記マザーの基板本体の下面から、上面には至らないよ
    うに、かつマザーの基板本体において隣り合う個々の電
    子部品パッケージ用積層基板の境界に第２の穴を形成す
    る工程と、 前記第２の穴に導電性材料を付与する工程とを備え、 前記マザーの基板本体を分割する工程により、前記第２
    の穴に形成された導電性材料が分割されて、基板本体側
    面に第１，第２の外部電極が形成される、請求項１０に
    記載の電子部品パッケージ用積層基板の製造方法。