JP2001044711A

JP2001044711A - 同軸型サーキュレータ及び共用器

Info

Publication number: JP2001044711A
Application number: JP11212841A
Authority: JP
Inventors: Kenichi Kudo; 憲一工藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2001-02-16
Anticipated expiration: 2019-07-27
Also published as: JP3580529B2; US6563394B1

Abstract

(57)【要約】【課題】同軸型サーキュレータ及びその共用器に関
し、簡単な構成により高調波歪の発生が十分に抑制され
ることを課題とする。【解決手段】Ｙ字ストリップ導体の交点に静磁界を加
えたフェライトを配置して構成される同軸型サーキュレ
ータにおいて、誘電体基板４１の表面中央にＹ字状の内
導体パターン１３及びその周囲の表裏面にスルーホール
で互いに短絡されたアースパターン１４ａ，１４ｂを夫
々設け、該基板４１をその上下に装荷したフェライト１
７ａ，１７ｂと共に上下筐体ブロック１１ａ，１１ｂで
挟み込み、前記アースパターン１４ａ，１４ｂを筐体ブ
ロック１１ａ，１１ｂの各アース面に接触させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は同軸型サーキュレー
タ及び共用器に関し、更に詳しくはＹ字ストリップ導体
の交点に静磁界を加えたフェライトを配置して構成され
る同軸型サーキュレータ及び該サーキュレータを利用し
た共用器に関する。

【０００２】従来、多重無線装置の分波装置に使用され
る共用器は導波管コンポーネントで構成されていたが、
近年装置が小型化・コストダウンされるのに伴い、共用
器を同軸コンポーネントで構成する要求が高まってい
る。

【０００３】ところで、共用器のように多数の送信周波
数が通過する箇所では、送信周波数の任意の２波又は３
波等により高調波歪（２ｆ₂−ｆ₁，ｆ₁＋ｆ₂−ｆ₃
等）が発生することが分かっており、この高調波歪が受
信周波数帯域に入ると本来の受信信号を劣化させてしま
う。通常、送信側で発生した高調波歪は共用器に使用さ
れているサーキュレータのアイソレーション機能により
受信側へ漏れ込むレベルが落とされるため問題は無い
が、共用器内部で発生した高調波歪についてはそのまま
のレベルで受信側へ伝送されるので問題となることが多
い。そこで、共用器（サーキュレータ）内部では高調波
歪を発生させないことが望まれる。

【０００４】

【従来の技術】図１６〜図１９は従来技術を説明する図
（１）〜（４）で、図１６は従来の同軸型サーキュレー
タの組立図を示している。図において、金属製よりなる
筐体ブロック１１の３つの側面開口部に同軸コネクタ３
１₁〜３１₃を取り付け、これらの中心導体間にＹ字状
（中央に円形ジャンクション部を有する）の内部導体１
３をはんだ付け固定する。この内部導体１３の上側にテ
フロンサポート１５ａ及びこれにより位置決めされるフ
ェライト１７ａと、銅円板１９ａと、アルミ製のリング
２１ａ及びこれにより位置決めされるマグネット２３ａ
とを順に搭載し、その上からヨーク２５ａを筐体ブロッ
ク１１にネジ止めする。内部導体１３の下側の構成も同
様である。図１７（Ａ）に内部導体１３の平面図、また
図１７（Ｂ）に組立後の同軸型サーキュレータの断面図
｛図１７（Ａ）のａ−ａ断面図｝を示す。この様な同軸
サーキュレータが自ら高調波歪を生じないためには、フ
ェライト１７ａ，１７ｂに接する銅円板１９ａ，１９ｂ
が確実にアースされている必要がある。

【０００５】図１８に図１７（Ｂ）の右上の部分拡大図
を示す。従来は、リング２１ａを幾分厚めに構成してお
き、ネジ３５を筐体ブロック１１のネジ穴３３に締めつ
けると、ヨーク２５ａがリング２１ａを下方に付勢して
銅円板１９ａを筐体ブロック１１の内側段付き部分に押
しつけ、こうして銅円板１９ａのアースを得ていた。銅
円板１９ｂについても同様である。

【０００６】

【発明が解決しようとする課題】しかし、銅円板１９の
内側部品（フェライト１７，テフロンサポート１５等）
に寸法誤差があると、銅円板１９と筐体ブロック１１の
段付き部分との接触が部分的に不完全となり、その不完
全接触部分で高調波歪が発生する不都合があった。図１
９（Ａ）に高調波歪（２波歪，３波歪）が発生している
場合の出力特性を示す。なお、この高調波歪は、筐体ブ
ロック１１の段付き部分と銅円板１９との間に銅箔等を
挟むことにより筐体アースとの接触状態を改善すること
で、出力特性を改善できることが確かめられている。図
１９（Ｂ）に改善された出力特性を示す。

【０００７】本発明は上記従来技術の問題点に鑑みなさ
れたもので、その目的とする所は、簡単な構成により高
調波歪の発生が十分に抑制された同軸型サーキュレータ
及び共用器を提供することにある。

【０００８】

【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）の同軸型
サーキュレータは、Ｙ字ストリップ導体の交点に静磁界
を加えたフェライトを配置して構成される同軸型サーキ
ュレータにおいて、誘電体基板４１の表面中央にＹ字状
の内導体パターン１３及びその周囲の表裏面にスルーホ
ールで互いに短絡されたアースパターン１４ａ，１４ｂ
を夫々設け、該基板をその上下に装荷したフェライト１
７ａ，１７ｂと共に上下筐体ブロック１１ａ，１１ｂで
挟み込み、前記アースパターン１４ａ，１４ｂを筐体ブ
ロック１１ａ，１１ｂの各アース面に接触させたもので
ある。

【０００９】本発明（１）においては、誘電体基板４１
上に内導体パターン１３を設ける構成により、周辺のア
ースパターン１４ａ，１４ｂと共に様々な導波路構造
（特性）を精密かつ安定に実現できる。また内導体パタ
ーン１３には容易に変更を加えることが可能であり、よ
って周辺部品の特性バラツキ等によらず、同軸型サーキ
ュレータとしての所要の特性が得られる。また基板４１
のアースパターン１４ａ，１４ｂを内導体上下のフェラ
イト１７ａ，１７ｂと共に筐体ブロック１１ａ，１１ｂ
のアース面で挟み込み、これらを共締めする構成によ
り、内導体１３の周辺の導波路（特にフェライト１７
ａ，１７ｂの上下端面）には完全なアース面が得られ、
よってサーキュレータ内部で発生する様な高調波歪を十
分に抑制できる。

【００１０】好ましくは本発明（２）においては、上記
本発明（１）において、例えば図４に示す如く、誘電体
基板４１は多層構造を備え、その中心層に内導体パター
ン１３を設けたものである。

【００１１】本発明（２）においては、内導体パターン
１３の表裏に同サイズの誘電体層が存在する構成によ
り、内導体パターン１３を中心とする導波路構造の対称
性が改善される。

【００１２】また好ましくは本発明（３）においては、
上記本発明（１）において、例えば図５に示す如く、内
導体パターン１３の周囲に複数のランド１８を設けたも
のである。

【００１３】本発明（３）によれば、このランドを利用
して内導体パターン１３の上に大き目の箔（内導体）２
０を半田付けすることが可能であり、これにより内導体
パターン１３の大きさを実質的に変更し、通過周波数範
囲を微調整可能となる。

【００１４】また好ましくは本発明（４）においては、
上記本発明（１）において、例えば図８（Ｂ）に示す如
く、内導体パターン１３を同軸コネクタ３１に変換する
パターン部分に筐体ブロック１１ａからネジ５３を挿入
可能としたものである。

【００１５】従って、ネジ５３により各端子の入出力イ
ンピーダンスの調整が精密に行える。又は、逆に内部導
体１３のパターン精度をラフにしておくことが可能であ
り、その最終的な調整を、内部導体１３に対するパター
ン削りや箔調整無しに、サーキュレータ完成体の状態で
行うことが容易に可能となる。

【００１６】また好ましくは本発明（５）においては、
上記本発明（１）において、例えば図９に示す如く、同
軸コネクタ３１と内導体パターン１３との接続部分にロ
ーパスフィルタパターンを形成したものである。

【００１７】本発明（５）においては、誘電体基板４１
上に内導体パターン１３を設ける構成により、比較的複
雑な形状の各種フィルタパターンを容易に形成できる。
またローパスフィルタパターンを形成する構成により外
来の不要高周波成分を有効に除去できる。

【００１８】また本発明（６）の共用器は、例えば図１
１に示す如く、請求項１に記載の誘電体基板４１を複数
直結した構造の単一の誘電体基板４３を備え、該誘電体
基板４３を介して複数の同軸型サーキュレータを直結し
たものである。

【００１９】本発明（６）においては、単一の誘電体基
板４３を介して複数の同軸型サーキュレータを直結する
構成により、従来のコネクタ結合部で発生する様な高調
波歪を有効に抑制できる。

【００２０】また本発明（７）の同軸型サーキュレータ
は、Ｙ字ストリップ導体の交点に静磁界を加えたフェラ
イトを配置して形成される同軸型サーキュレータにおい
て、例えば図１２に示す如く、中間の筐体ブロック１１
にサーキュレータの中心導体１３とその上下に装荷する
フェライト１７ａ，１７ｂとを収容し、該中間の筐体ブ
ロック１１の上下端面に夫々の平面を接触させる上下の
筐体ブロック１１ａ，１１ｂを備えるものである。従っ
て、簡単な構成によりサーキュレータの導波路空間内に
確実なアース面が得られ、内部における高調波歪みの発
生を十分に抑制できる。

【００２１】また本発明（８）の同軸型サーキュレータ
は、Ｙ字ストリップ導体の交点に静磁界を加えたフェラ
イトを配置して形成される同軸型サーキュレータにおい
て、例えば図１４に示す如く、上下の筐体ブロック１１
ａ，１１ｂを結合して構成される内部空間にサーキュレ
ータの中心導体１３とその上下に装荷されるフェライト
１７ａ，１７ｂと、これらを位置決め支持するためのサ
ポート部材１５ｂとを密閉可能に構成したものである。
従って、簡単な構成によりサーキュレータの導波路空間
内に確実なアース面が得られ、内部における高調波歪み
の発生を十分に抑制できる。

【００２２】

【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。

【００２３】図１〜図３は第１の実施の形態による同軸
型サーキュレータを説明する図（１）〜（３）で、図１
はその組立図を示している。この同軸型サーキュレータ
は、中間の誘電体基板４１及びその上下に装荷されるフ
ェライト１７ａ，１７ｂ等を上下の筐体ブロック１１
ａ，１１ｂにより挟み込み、これらを３つのネジ孔３４
を使用してネジで共締めする構成となっており、これに
より内導体パターン１３の周囲には確実なアース面が得
られる。

【００２４】図２（Ａ）にサーキュレータ組立後の断面
図を示す。上部の筐体ブロック１１ａはその上下にザグ
リ穴を備えており、上側の穴にはマグネット２３ａが直
接収容され、また下側の穴にはテフロンサポート１５ａ
と、これにより位置決めされたフェライト１７ａとが収
容される。この状態では、フェライト１７ａの上端面は
筐体ブロック１１ａのアース面（ザグリ穴面）に確実に
接触しており、よって高調波歪みを発生しない。下部の
筐体ブロック１１ｂについても同様である。

【００２５】図２（Ｂ）〜（Ｄ）に誘電体基板４１の表
面、側面及び裏面図を示す。誘電体基板４１の表面には
Ｙ字状の内導体パターン１３と、その周囲を囲む様に設
けられたアースパターン１４ａ（筐体ブロック１１ａの
内径と同形状）とを備える。また誘電体基板４１の裏面
には表面と同一形状のアースパターン１４ｂを備え、か
つ両アースパターン１４ａ，１４ｂの間は内導体パター
ン１３になるべく近い場所で多数のスルーホール１６に
より電気的に短絡（結合）されている。

【００２６】かかる構成では、内導体パターン１３は誘
電体基板４１により安定に支持される。またその周囲面
ではアースパターン１４ａ，１４ｂ及びスルーホール１
６により確実なアース面が形成されており、これはあた
かも内導体パターン１３が筐体ブロック１１ａの延長部
分で囲まれているのと同様の関係にある。

【００２７】図３（Ａ）〜（Ｃ）に筐体ブロック１１ａ
の表面、側面及び裏面図を示す。図３（Ａ）において、
筐体ブロック１１ａの表面側にはマグネット２３ａと略
同一サイズのザグリ穴２４ａが設けられており、ここに
マグネット２３ａを直接に収容する。これにより、従来
のアルミリング２１ａを省略し、部品点数を削減してい
る。図３（Ｂ）において、筐体ブロック１１ａの側面に
は下側の筐体ブロック１１ｂと共に同軸コネクタ３１の
接続開口部を形成するための溝部１８ａが形成されてい
る。図３（Ｃ）において、筐体ブロック１１ａの裏面側
には、テフロンサポート１５ａと、これにより内導体パ
ターン１３の中央（円形ジャンクション部）に位置決め
されるフェライト１７ａとを収容するためのザグリ穴１
６ａが設けられている。図３（Ｂ）に戻り、上下のザグ
リ穴２４ａ，１６ａの間は連通しておらず、筐体（金
属）材料によって仕切られている。この境界面はフェラ
イト１７ａの上面に接する共に、筐体ブロック１１ａと
一体となってサーキュレータの導波路部分の完全なアー
ス面を構成している。これにより、従来の銅円板１９ａ
を省略し、部品点数を削減している。図３（Ｃ）に戻
り、ザグリ穴１６ａと溝部１８ａとは連通し、またそれ
以外の部分は平面となっており、よって基板４１のアー
スパターン１４ａとの確実なアース接触が得られる。筐
体ブロック１１ｂについても同様である。

【００２８】この様な上下筐体ブロック１１ａ，１１ｂ
で上記誘電体基板４１を挟み込み、これらをネジで共締
めする構成により、従来の様にアース強化用部品（金属
箔等）を必要とすることなく、内導体パターン１３の周
囲（導波路）には常に安定なアース面が確実に形成され
る。そして、外部回路とのインターフェースは内導体パ
ターン１３の円形ジャンクション部分から３方に伸びた
パターンの各基板端部でコネクタに変換される。

【００２９】図４〜図１０は第１の実施の形態における
様々な変形例を説明する図（１）〜（７）である。図４
は上記図２の誘電体基板４１の変形例を示しており、誘
電体基板４１を多層（３層）構造にした場合を示してい
る。図４（Ｃ）はこの例の誘電体基板の側面、図４
（Ｂ）は表面、図４（Ｄ）は裏面、そして図４（Ａ）は
中間層のパターンを夫々示している。図４（Ｃ）におい
て、この例の誘電体基板４１は２層になっている。図４
（Ａ）において、この例の誘電体基板４１の中間層には
内導体パターン１３及びアースパターン１４ａを備え
る。また図４（Ｂ），（Ｄ）において、その表面及び裏
面には中間層のアースパターン１４ａと同一形状のアー
スパターン１４ｃ，１４ｂを夫々備え、これらのアース
パターン１４ａ，１４ｂ，１４ｃの間はスルーホール１
６によって電気的に短絡（結合）されている。従って、
この例の内導体パターン１３は上下筐体ブロック１１
ａ，１１ｂで構成される導波路空間部の中心に位置する
ことになり、導波路構造の対称性（バランス）が改善さ
れている。

【００３０】図５は上記図２の誘電体基板４１の他の変
形例を示しており、図５（Ａ）は内導体パターン１３の
周囲に複数のランド１８を設けた場合を示している。こ
の種の同軸型サーキュレータではフェライト１７のバラ
ツキや特性変動等により、サーキュレータの特性が高周
波側にシフトしてしまう場合も少なくない。図６に一例
のリターンロス特性を示す。図６（Ａ）は端子１のリタ
ーンロスＳ₁₁を示しており、所要周波数帯域がマーカ
（△）１〜２の範囲であるところ、この例ではリターン
ロス最小となる点が幾分高周波側にシフトしている。図
６（Ｂ）は端子２のリターンロスＳ₂₂を示しており、同
じく所要周波数帯域がマーカ（△）１〜２の範囲である
ところ、この例ではリターンロス最小となる点が幾分高
周波側にシフトしている。

【００３１】係る場合には、図５（Ｂ）に示す如く、少
し大き目の銅箔円板２０を用意し、多数のランド１８を
使用して内導体パターン１３上に半田付けをする。銅箔
円板２０はランド１８の作用によって内導体パターン１
３上に一様な高さで確実に半田付けされるため、フェラ
イト１７ａとの間にも均一な接触が得られる。これによ
り見かけ上のジャンクション径が大きくなり、フェライ
ト１７における共振周波数が低下し、こうして別段の部
品の変更なしに、所要の周波数帯域へ調整することが可
能となる。図７に上記調整後の一例のリターンロス特性
を示す。図７（Ａ）は端子１のリターンロスＳ₁₁を示し
ており、リターンロス最小となる点が所要周波数帯域
（マーカ１〜２）の中間にシフトしている。図７（Ｂ）
は端子２のリターンロスＳ₂₂を示しており、同じくリタ
ーンロス最小となる点が所要周波数帯域（マーカ１〜
２）の中間にシフトしている。

【００３２】更に、図８に示す如く、誘電体基板４１上
の内導体パターン１３に対しては様々な加工を行うこと
が比較的容易に可能である。図８（Ａ）において、例え
ば銅箔５１を半田付けし、又は内導体パターン１３に切
り欠き５２を設ける事で、入出力インピーダンスを容易
に調整出来る。好ましくは、図８（Ｂ）に示す如く、内
導体パターン１３の内の同軸コネクタ３１との変換に使
用されるパターン部分に筐体ブロック１１ａからネジ５
３を挿入し、挿入長の変化に応じて入出力インピーダン
スを調整可能とする。

【００３３】また、図９（Ａ）に示す如く、誘電体基板
４１上の内導体パターン１３に対してはローパスフィル
タ（ＬＰＦ）等の複雑なパターンを形成することが容易
である。図９（Ｂ）に一例のローパスフィルタパターン
をその寸法と共に示す。この例におけるプリント板材料
は厚さ０．４ｍｍのテフロンガラス基板、フィルタの通
過帯域は３．６ＧＨｚ〜４．２ＧＨｚ、カットオフ周波
数は５ＧＨｚ、段数は５段である。

【００３４】図１０は一例のローパスフィルタの通過特
性を示す。横軸は周波数、縦軸は通過特性Ｓ₂₁である。
マーカ（△）１〜１の範囲がサーキュレータの所要帯域
であるとすると、ローパスフィルタを設けない場合の初
期通過特性は所要帯域よりもかなり高域まで延びてい
る。このため、もしマーカ（△）５の付近にハイパワー
の信号（例えばレーダ等）が存在すると、受信盤のロー
ノイズアンプ（ＬＮＡ）の能力（帯域）が十分な場合に
は、この不要波によってＬＮＡが飽和してしまう。そこ
で、サーキュレータにローパスフィルタを設けることに
より不要波の通過を十分に制限できる。

【００３５】図１１は第１の実施の形態による共用器を
説明する図で、該図はその組立図を示している。なお組
立後の構成を図示しないが、上記の説明から容易に理解
できる。この共用器は基本的には上記第１の実施の形態
による同軸型サーキュレータを複数直結した構造により
実現される。但し、従来の様に各サーキュレータを単に
同軸コネクタで直結するのではなく、上記第１の実施の
形態における誘電体基板４１（図２，図４，図５等）を
複数直結した構造の単一の誘電体基板４３を備え、該誘
電体基板４３を介して複数の同軸型サーキュレータを直
結し、全体として単一の共用器を実現している。即ち、
共通の誘電体基板４３上では内導体パターン１３₁の端
子２側と内導体パターン１３₂の端子１側とが図示の如
く直結されており、その周囲では各内導体パターン１３
₁，１３₂を基準として上記第１の実施の形態における
と同様の各部品が組み立てられる。この時、２つのサー
キュレータの直結部分には隙間はなく、共通の誘電体基
板４３上に完全な導波路結合部が形成され、これにより
従来のコネクタ結合部で発生していた様な高調波歪を有
効に抑制できる。

【００３６】また、内導体パターンを３個以上直結する
ことが可能であり、こうして任意段数の共用器を高性能
で構成できる。この場合でも同軸サーキュレータ単体の
各部品をそのまま利用出来るため、経済的である。また
段毎に独立して必要な調整も行える。また従来の様なコ
ネクタ結合部での高調波歪を気にせずに任意段数の同軸
型共用器を提供可能となる。

【００３７】また、この共用器に上記ローパスフィルタ
の構成を適用すれば、外来高周波の不要波成分を除去可
能となるため、受信系の前段にあるローノイズアンプが
不要な高周波成分によって飽和してしまうことを有効に
防ぐことが可能となる。

【００３８】なお、上記複数の同軸型サーキュレータを
直結する際には共通の誘電体基板４３以外は同軸サーキ
ュレータ単体の各部品をそのまま利用出来ると述べた
が、これに限らない。筐体１１ａ，１１ｂ等については
夫々２段用，３段用等のものを一体化して成形しても良
い。こうすれば、機械的強度も、また電気的な接地性能
も共に改善される。

【００３９】図１２，図１３は第２の実施の形態による
同軸型サーキュレータを説明する図（１），（２）で、
サーキュレータの導波路空間内に確実なアース面の得ら
れる他の構成例を示している。図１２はその組立図であ
る。中央の筐体ブロック１１の３つの側面開口部に同軸
コネクタ３１₁〜３１₃を取り付け、これらの中心導体
間にＹ字状の内部導体１３をはんだ付け固定する。更に
この内部導体１３の上下にテフロンサポート１５ａ，１
５ｂ及びフェライト１７ａ，１７ｂを夫々収容する。上
部筐体ブロック１１ａの底面は平面になっており、これ
を筐体ブロック１１の上面に被せる。また下部筐体ブロ
ック１１ｂの上面も図示の如く平面になっており、これ
を筐体ブロック１１の下面に押し当てる。そして、これ
らの各筐体ブロック１１ａ，１１，１１ｂをネジで共締
めすることにより、サーキュレータの導波路空間内には
確実なアース面が得られる。図１３に組立後の断面図を
示す。

【００４０】図１４，図１５は第３の実施の形態による
同軸型サーキュレータを説明する図（１），（２）で、
サーキュレータの導波路空間内に確実なアース面の得ら
れる更に他の構成例を示している。図１４はその組立図
である。下側の筐体ブロック１１ｂのザグリ穴１６ｂ内
にテフロンサポート１５ｂを挿入する。このテフロンサ
ポート１５ｂは上部のテフロンサポート１５ａの機能を
兼ねるべくその高さ方向に延長されており、よって上部
のテフロンサポート１５ａは省略されている。このテフ
ロンサポート１５ｂの中にフェライト１７ｂ，Ｙ字状の
内部導体１３、フェライト１７ａを順に挿入する。また
筐体ブロック１１ｂの３つの側面半開口部に同軸コネク
タ３１₁〜３１₃を取り付け、これらの中心導体間にＹ
字状の内部導体１３をはんだ付け固定する。その際に
は、テフロンサポート１５ｂに設けた縦方向の切り欠き
部が内導体１３の位置出しを容易にさせる。そして、筐
体ブロック１１ｂの上に対称な形状の筐体ブロック１１
ａを被せ、これらをネジで共締めする。これにより、サ
ーキュレータの導波路空間内には確実なアース面が得ら
れる。図１５に組立後の断面図を示す。

【００４１】なお、上記本発明に好適なる複数の実施の
形態を述べたが、本発明思想を逸脱しない範囲内で各部
の構成及びこれらの組合せの様々な変更が行えることは
言うまでも無い。

【００４２】

【発明の効果】以上述べた如く本発明によれば、簡単な
構成により高調波歪の発生を十分に抑制でき、高性能、
高信頼性の同軸型サーキュレータ及び共用器を安価に提
供できる。

【図面の簡単な説明】

【図１】第１の実施の形態による同軸型サーキュレータ
を説明する図（１）である。

【図２】第１の実施の形態による同軸型サーキュレータ
を説明する図（２）である。

【図３】第１の実施の形態による同軸型サーキュレータ
を説明する図（３）である。

【図４】第１の実施の形態における様々な変形例を説明
する図（１）である。

【図５】第１の実施の形態における様々な変形例を説明
する図（２）である。

【図６】第１の実施の形態における様々な変形例を説明
する図（３）である。

【図７】第１の実施の形態における様々な変形例を説明
する図（４）である。

【図８】第１の実施の形態における様々な変形例を説明
する図（５）である。

【図９】第１の実施の形態における様々な変形例を説明
する図（６）である。

【図１０】第１の実施の形態における様々な変形例を説
明する図（７）である。

【図１１】第１の実施の形態による共用器を説明する図
である。

【図１２】第２の実施の形態による同軸型サーキュレー
タを説明する図（１）である。

【図１３】第２の実施の形態による同軸型サーキュレー
タを説明する図（２）である。

【図１４】第３の実施の形態による同軸型サーキュレー
タを説明する図（１）である。

【図１５】第３の実施の形態による同軸型サーキュレー
タを説明する図（２）である。

【図１６】従来技術を説明する図（１）である。

【図１７】従来技術を説明する図（２）である。

【図１８】従来技術を説明する図（３）である。

【図１９】従来技術を説明する図（４）である。

【符号の説明】

１１筐体ブロック１３内部導体（内導体パターン）１４アースパターン１５テフロンサポート１６スルーホール１７フェライト１８ランド１９銅円板２０箔円板２１アルミリング２３マグネット２５ヨーク３１同軸コネクタ４１，４３誘電体基板

Claims

【特許請求の範囲】

【請求項１】Ｙ字ストリップ導体の交点に静磁界を加
えたフェライトを配置して構成される同軸型サーキュレ
ータにおいて、誘電体基板の表面中央にＹ字状の内導体パターン及びそ
の周囲の表裏面にスルーホールで互いに短絡されたアー
スパターンを夫々設け、該基板をその上下に装荷したフ
ェライトと共に上下筐体ブロックで挟み込み、前記アー
スパターンを筐体ブロックの各アース面に接触させたこ
とを特徴とする同軸型サーキュレータ。
【請求項２】誘電体基板は多層構造を備え、その中心
層に内導体パターンを設けたことを特徴とする請求項１
に記載の同軸型サーキュレータ。
【請求項３】内導体パターンの周囲に複数のランドを
設けたことを特徴とする請求項１に記載の同軸型サーキ
ュレータ。
【請求項４】内導体パターンを同軸コネクタに変換す
るパターン部分に筐体ブロックからネジを挿入可能とし
たことを特徴とする請求項１に記載の同軸型サーキュレ
ータ。
【請求項５】同軸コネクタと内導体パターンとの接続
部分にローパスフィルタパターンを形成したことを特徴
とする請求項１に記載の同軸型サーキュレータ。
【請求項６】請求項１に記載の誘電体基板を複数直結
した構造の単一の誘電体基板を備え、該誘電体基板を介
して複数の同軸型サーキュレータを直結したことを特徴
とする共用器。
【請求項７】Ｙ字ストリップ導体の交点に静磁界を加
えたフェライトを配置して形成される同軸型サーキュレ
ータにおいて、中間の筐体ブロックにサーキュレータの中心導体とその
上下に装荷するフェライトとを収容し、該中間の筐体ブ
ロックの上下端面に夫々の平面を接触させる上下の筐体
ブロックを備えることを特徴とする同軸型サーキュレー
タ。
【請求項８】Ｙ字ストリップ導体の交点に静磁界を加
えたフェライトを配置して形成される同軸型サーキュレ
ータにおいて、上下の筐体ブロックを結合して構成される内部空間にサ
ーキュレータの中心導体とその上下に装荷されるフェラ
イトと、これらを位置決め支持するためのサポート部材
とを密閉可能に構成したことを特徴とする同軸型サーキ
ュレータ。