JP2001035956A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001035956A JP2001035956A JP20472999A JP20472999A JP2001035956A JP 2001035956 A JP2001035956 A JP 2001035956A JP 20472999 A JP20472999 A JP 20472999A JP 20472999 A JP20472999 A JP 20472999A JP 2001035956 A JP2001035956 A JP 2001035956A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- electrode
- semiconductor chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 無駄な製造工程を取り入れなくともパターン
基板へ強固に設置可能であると共に外部へのノイズ送出
を防ぐことが可能な半導体装置を提供する。 【構成】 基板１００上に形成されたパッケージ１５０
と絶縁膜１６０の上面に導電膜２１０を形成し、一方、
前記基板１００裏面には複数のボール電極１８０と複数
の補強グリッド２２０とを形成し、前記導電膜２１０と
前記補強グリッド２２０が電気的に接続されている。
基板へ強固に設置可能であると共に外部へのノイズ送出
を防ぐことが可能な半導体装置を提供する。 【構成】 基板１００上に形成されたパッケージ１５０
と絶縁膜１６０の上面に導電膜２１０を形成し、一方、
前記基板１００裏面には複数のボール電極１８０と複数
の補強グリッド２２０とを形成し、前記導電膜２１０と
前記補強グリッド２２０が電気的に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来では、半導体装置のパッケージの各
側面から一定の間隔で複数の電極が突出し、その端子が
プリント基板に向け折り曲った形状であるＱＦＰ（Ｑｕ
ａｄＦｌａｔ Ｐａｃｋａｇｅ）型の半導体装置が多く
利用されてきた。
側面から一定の間隔で複数の電極が突出し、その端子が
プリント基板に向け折り曲った形状であるＱＦＰ（Ｑｕ
ａｄＦｌａｔ Ｐａｃｋａｇｅ）型の半導体装置が多く
利用されてきた。
【０００３】しかし、最近では、半導体装置の高密度化
と回路基板の小型化に伴い、基板の裏面に複数の電極を
搭載したボールグリッドアレイ型の半導体装置が利用さ
れつつある。
と回路基板の小型化に伴い、基板の裏面に複数の電極を
搭載したボールグリッドアレイ型の半導体装置が利用さ
れつつある。
【０００４】図４は、従来のボールグリッドアレイ型半
導体装置の部分透過斜視図である。
導体装置の部分透過斜視図である。
【０００５】図４の基板１００上面と裏面には複数のパ
ターン配線が形成されており、前記基板１００上面の略
中央には半導体チップ１１０が配されている。
ターン配線が形成されており、前記基板１００上面の略
中央には半導体チップ１１０が配されている。
【０００６】前記半導体チップ１１０は、該半導体チッ
プ１１０の４つの側面近傍上面に複数の素子電極１２０
を有しており、前記素子電極１２０は、ワイヤ１３０を
介して基板１００上に形成された複数の基板電極１４０
と電気的に接続されている。
プ１１０の４つの側面近傍上面に複数の素子電極１２０
を有しており、前記素子電極１２０は、ワイヤ１３０を
介して基板１００上に形成された複数の基板電極１４０
と電気的に接続されている。
【０００７】又、前記複数の基板電極１４０は、基板１
００上のパターン配線を介して基板１００の上面端に設
けられた複数のスルーホール（図示せず）と電気的に接
続されている。
００上のパターン配線を介して基板１００の上面端に設
けられた複数のスルーホール（図示せず）と電気的に接
続されている。
【０００８】前記半導体チップ１１０は、熱硬化性樹脂
を固めて形成されたパッケージ１５０に覆い被されてお
り、前記パッケージ１５０の周辺の基板１００上面に
は、２ｍｍの幅を有する略額縁状の絶縁膜１６０が形成
されている。
を固めて形成されたパッケージ１５０に覆い被されてお
り、前記パッケージ１５０の周辺の基板１００上面に
は、２ｍｍの幅を有する略額縁状の絶縁膜１６０が形成
されている。
【０００９】尚、前記絶縁膜１６０の裏面に接触してい
る基板１００上面には、前記複数のスルーホールが形成
されている。
る基板１００上面には、前記複数のスルーホールが形成
されている。
【００１０】図５は図４に示す基板１００の裏面図を示
しており、図６は図４のＢ−Ｂ’線断面図である。
しており、図６は図４のＢ−Ｂ’線断面図である。
【００１１】図６に示すように、基板１００上面には半
導体チップ１１０が配置されており、前記半導体チップ
１１０はパッケージ１５０に覆い被されている。又、前
記パッケージ１５０を除く基板１００上面には絶縁膜１
６０が形成されており、前記絶縁膜１６０の下方に位置
する基板１００には複数のスルーホール１７０が形成さ
れている。
導体チップ１１０が配置されており、前記半導体チップ
１１０はパッケージ１５０に覆い被されている。又、前
記パッケージ１５０を除く基板１００上面には絶縁膜１
６０が形成されており、前記絶縁膜１６０の下方に位置
する基板１００には複数のスルーホール１７０が形成さ
れている。
【００１２】図５又は図６に示すように、前記基板１０
０の裏面には、複数の半球状のボール電極１８０が縦方
向と横方向に等間隔に配置されており、複数の前記ボー
ル電極１８０は基板１００裏面に形成された複数のスル
ーホール１７０と電気的に接続されている。又、前記ボ
ール電極１８０を除く基板１００裏面上には絶縁膜１９
０が形成されている。
０の裏面には、複数の半球状のボール電極１８０が縦方
向と横方向に等間隔に配置されており、複数の前記ボー
ル電極１８０は基板１００裏面に形成された複数のスル
ーホール１７０と電気的に接続されている。又、前記ボ
ール電極１８０を除く基板１００裏面上には絶縁膜１９
０が形成されている。
【００１３】前記ボールグリッドアレイ型の半導体装置
に関するさまざまな技術が提案されている。
に関するさまざまな技術が提案されている。
【００１４】例えば、上面が四角形でありボールグリッ
ドアレイ型半導体装置基板の４つの角と該４つの角に対
応するパターン基板上の位置に穴を開口し、前記基板の
４つの角とパターン基板の４つ穴の間にスペーサを設け
ると共に、前記半導体装置の基板を前記スペーサを介し
て前記パターン基板へネジで固定し、前記半導体装置へ
衝撃が加わった際に前記半導体装置の電極と前記パター
ン電極の電極との接合部が破壊されることを防ぐ技術が
提案されている（例えば、特開平１１―１６３０４３号
公報参照）。
ドアレイ型半導体装置基板の４つの角と該４つの角に対
応するパターン基板上の位置に穴を開口し、前記基板の
４つの角とパターン基板の４つ穴の間にスペーサを設け
ると共に、前記半導体装置の基板を前記スペーサを介し
て前記パターン基板へネジで固定し、前記半導体装置へ
衝撃が加わった際に前記半導体装置の電極と前記パター
ン電極の電極との接合部が破壊されることを防ぐ技術が
提案されている（例えば、特開平１１―１６３０４３号
公報参照）。
【００１５】又、半導体装置上面に導電性材料を付着
し、付着した導電性材料とパターン基板のグラウンド電
極との間にワイヤを取り付けることにより、半導体装置
から送出されるノイズを外部に送出させない技術が提案
されている（例えば、特開平１１−１６３０４３号公報
参照）。
し、付着した導電性材料とパターン基板のグラウンド電
極との間にワイヤを取り付けることにより、半導体装置
から送出されるノイズを外部に送出させない技術が提案
されている（例えば、特開平１１−１６３０４３号公報
参照）。
【００１６】
【発明が解決しようとする課題】前記半導体装置基板を
スペーサを介してネジでパターン基板へ固定する技術で
は、半導体装置をパターン基板に固定する際にネジの固
定作業を行わなければならず、非常に手間のかかる。
スペーサを介してネジでパターン基板へ固定する技術で
は、半導体装置をパターン基板に固定する際にネジの固
定作業を行わなければならず、非常に手間のかかる。
【００１７】一方、半導体装置上面に導電性材料を付着
し、ワイヤを介して前記導電性材料とパターン基板上の
グラウンドパターンとを電気的に接続する技術では、前
記半導体装置のパターン基板と前記導電性材料との間に
ワイヤを取り付ける工程を取り入れなければならず、量
産性の観点から好ましくない。又、半導体装置外部から
の衝撃により前記半導体装置上面に取り付けられたワイ
ヤが外れる危険性がある。
し、ワイヤを介して前記導電性材料とパターン基板上の
グラウンドパターンとを電気的に接続する技術では、前
記半導体装置のパターン基板と前記導電性材料との間に
ワイヤを取り付ける工程を取り入れなければならず、量
産性の観点から好ましくない。又、半導体装置外部から
の衝撃により前記半導体装置上面に取り付けられたワイ
ヤが外れる危険性がある。
【００１８】
【課題を解決するための手段】本発明の半導体装置は、
請求項１記載のように、両面にパターン配線が形成され
た基板上面に半導体チップを配置し、前記基板裏面に複
数のボール電極と複数の補強グリッドを有することを特
徴とし、本発明の半導体装置は、請求項２記載のよう
に、請求項１記載の半導体装置であって、前記半導体チ
ップを覆い被せたパッケージと、前記基板上面に配置さ
れたグラウンド電極と、前記パッケージ上面と前記グラ
ウンド電極上面に配置された導電膜を有し、前記補強グ
リッドと前記導電膜は電気的に接続されていることを特
徴とし、本発明の半導体装置は、請求項３記載のよう
に、スルーホールと両面に配されたパターン配線と上面
に配されたグラウンド電極を有する基板と、該基板上面
に配置された半導体チップと、該半導体チップ上面に配
されたパッケージと、該パッケージ上面と前記グラウン
ド電極上面に接続するように配され導電性を有する導電
膜と、前記基板裏面に配された複数のボール電極と複数
の補強グリッドとを有し、前記補強グリッドは、基板裏
面のパターン電極と基板に形成された前記スルーホール
と基板上面の前記グラウンド電極を介して、前記導電膜
と電気的に接続されていることを特徴とする。
請求項１記載のように、両面にパターン配線が形成され
た基板上面に半導体チップを配置し、前記基板裏面に複
数のボール電極と複数の補強グリッドを有することを特
徴とし、本発明の半導体装置は、請求項２記載のよう
に、請求項１記載の半導体装置であって、前記半導体チ
ップを覆い被せたパッケージと、前記基板上面に配置さ
れたグラウンド電極と、前記パッケージ上面と前記グラ
ウンド電極上面に配置された導電膜を有し、前記補強グ
リッドと前記導電膜は電気的に接続されていることを特
徴とし、本発明の半導体装置は、請求項３記載のよう
に、スルーホールと両面に配されたパターン配線と上面
に配されたグラウンド電極を有する基板と、該基板上面
に配置された半導体チップと、該半導体チップ上面に配
されたパッケージと、該パッケージ上面と前記グラウン
ド電極上面に接続するように配され導電性を有する導電
膜と、前記基板裏面に配された複数のボール電極と複数
の補強グリッドとを有し、前記補強グリッドは、基板裏
面のパターン電極と基板に形成された前記スルーホール
と基板上面の前記グラウンド電極を介して、前記導電膜
と電気的に接続されていることを特徴とする。
【００１９】
【発明の実施の形態】図１に本発明を適応してなる半導
体装置の斜視図を示す。
体装置の斜視図を示す。
【００２０】図１の板状の基板１００上面と裏面には複
数のパターン配線が形成されており、前記基板１００上
面の略中央には半導体チップ１１０が配されている。
数のパターン配線が形成されており、前記基板１００上
面の略中央には半導体チップ１１０が配されている。
【００２１】前記半導体チップ１１０は、該半導体チッ
プ１１０の４つの側面近傍上面に複数の素子電極１２０
を有しており、前記素子電極１２０は、ワイヤ１３０を
介して基板１００上に形成された複数の基板電極１４０
と電気的に接続されている。
プ１１０の４つの側面近傍上面に複数の素子電極１２０
を有しており、前記素子電極１２０は、ワイヤ１３０を
介して基板１００上に形成された複数の基板電極１４０
と電気的に接続されている。
【００２２】又、前記複数の基板電極１４０は、基板１
００上のパターン配線を介して基板１００の上面端に設
けられた複数のスルーホール（図示せず）と電気的に接
続されている。
００上のパターン配線を介して基板１００の上面端に設
けられた複数のスルーホール（図示せず）と電気的に接
続されている。
【００２３】前記半導体チップ１１０は、硬化性樹脂を
固めて形成されたパッケージ１５０に覆い被されてお
り、基板１００上面の４つの角近傍には、一辺の長さが
２ｍｍである正方形のグラウンド電極２００が形成され
ている。又、前記パッケージ１５０周辺の前記グラウン
ド電極２００を除く領域には、幅が２ｍｍであり、長さ
が１６ｍｍの絶縁膜１６０が２つのグラウンド電極２０
０上方に位置する導電膜２１０に挟まれるように形成さ
れている。又、前記パッケージ１５０と前記絶縁膜１６
０と前記グラウンド電極２００の上面には、例えばアル
ミニウムからなる導電膜２１０が形成されている。
固めて形成されたパッケージ１５０に覆い被されてお
り、基板１００上面の４つの角近傍には、一辺の長さが
２ｍｍである正方形のグラウンド電極２００が形成され
ている。又、前記パッケージ１５０周辺の前記グラウン
ド電極２００を除く領域には、幅が２ｍｍであり、長さ
が１６ｍｍの絶縁膜１６０が２つのグラウンド電極２０
０上方に位置する導電膜２１０に挟まれるように形成さ
れている。又、前記パッケージ１５０と前記絶縁膜１６
０と前記グラウンド電極２００の上面には、例えばアル
ミニウムからなる導電膜２１０が形成されている。
【００２４】図２は図１に示す基板１００の裏面図を示
しており、図３は図１のＡ−Ａ’線断面図である。
しており、図３は図１のＡ−Ａ’線断面図である。
【００２５】図３に示すように、基板１００上面には半
導体チップ１１０が配置されており、前記半導体チップ
１１０はパッケージ１５０に覆い被されている。又、前
記パッケージ１５０を除く基板１００上面には絶縁膜１
６０が形成されており、前記絶縁膜１６０の下方に位置
する基板１００にはスルーホール１７０が形成されてい
る。
導体チップ１１０が配置されており、前記半導体チップ
１１０はパッケージ１５０に覆い被されている。又、前
記パッケージ１５０を除く基板１００上面には絶縁膜１
６０が形成されており、前記絶縁膜１６０の下方に位置
する基板１００にはスルーホール１７０が形成されてい
る。
【００２６】図２又は図３に示すように、前記基板１０
０の裏面には、複数の半球状のボール電極１８０が縦方
向と横方向に等間隔に配置されると共に、例えば銅から
なる複数の補強グリッド２２０が縦方向と横方向に等間
隔に、一つの補強グリッド２２０が４つのボール電極１
８０に挟まれ接触しないように配置されている。
０の裏面には、複数の半球状のボール電極１８０が縦方
向と横方向に等間隔に配置されると共に、例えば銅から
なる複数の補強グリッド２２０が縦方向と横方向に等間
隔に、一つの補強グリッド２２０が４つのボール電極１
８０に挟まれ接触しないように配置されている。
【００２７】又、前記ボール電極１８０と補強グリッド
２２０を除く基板１００裏面上には絶縁膜１９０が形成
されており、複数の前記ボール電極１８０と補強グリッ
ド２２０はパターン配線を介して基板１００裏面に形成
された複数のスルーホール１７０と電気的に接続されて
いる。
２２０を除く基板１００裏面上には絶縁膜１９０が形成
されており、複数の前記ボール電極１８０と補強グリッ
ド２２０はパターン配線を介して基板１００裏面に形成
された複数のスルーホール１７０と電気的に接続されて
いる。
【００２８】次に、本実施例の半導体装置の製造方法に
ついて図１及び図３を用いて簡単に説明する。
ついて図１及び図３を用いて簡単に説明する。
【００２９】先ず、例えばガラスエポキシ樹脂からなる
基盤１００の上面と裏面に複数のパターン配線と電極を
形成し、前記基板上面のパターン配線と前記基板裏面の
パターン配線とが電気的に接続するように前記基板の端
に複数のスルーホール１７０を形成する。
基盤１００の上面と裏面に複数のパターン配線と電極を
形成し、前記基板上面のパターン配線と前記基板裏面の
パターン配線とが電気的に接続するように前記基板の端
に複数のスルーホール１７０を形成する。
【００３０】尚、前記基板１００の上面に複数のパター
ン配線と電極を形成する際に、基板１００上面の４つの
角にグラウンド電極２００も形成する。
ン配線と電極を形成する際に、基板１００上面の４つの
角にグラウンド電極２００も形成する。
【００３１】次に、基板１００の略中央上面に、接着剤
を用いて半導体チップ１１０裏面を接着する。
を用いて半導体チップ１１０裏面を接着する。
【００３２】その後、前記半導体チップ１１０の素子電
極１２０と基板１００上の基板電極１４０とを例えば金
線からなるワイヤ１３０で電気的に接続する。
極１２０と基板１００上の基板電極１４０とを例えば金
線からなるワイヤ１３０で電気的に接続する。
【００３３】続いて前記基板１００上面にパッケージ１
５０の金型を配置し、半導体チップ１１０上面の略中央
にエポキシ樹脂を流し込み硬化させ、前記金型を取り去
ることによりパッケージ１５０を形成し、次に、前記基
板１００上面の４つの角に設けられたグラウンド電極２
００とパッケージ１５０を除く前記基板１００上面に、
幅が２ｍｍで長さが１６ｍｍである例えばレジスト絶縁
膜からなる絶縁膜１６０を、２つの前記グラウンド電極
２００上方に位置する導電膜２１０に挟まれるように形
成する。
５０の金型を配置し、半導体チップ１１０上面の略中央
にエポキシ樹脂を流し込み硬化させ、前記金型を取り去
ることによりパッケージ１５０を形成し、次に、前記基
板１００上面の４つの角に設けられたグラウンド電極２
００とパッケージ１５０を除く前記基板１００上面に、
幅が２ｍｍで長さが１６ｍｍである例えばレジスト絶縁
膜からなる絶縁膜１６０を、２つの前記グラウンド電極
２００上方に位置する導電膜２１０に挟まれるように形
成する。
【００３４】その後、前記パッケージ１５０と前記絶縁
膜１６０と前記グラウンド電極２００の上面に例えばア
ルミニウムからなる導電膜２１０を蒸着させる。
膜１６０と前記グラウンド電極２００の上面に例えばア
ルミニウムからなる導電膜２１０を蒸着させる。
【００３５】次に前記基板１００の裏面にボール電極１
８０と補強グリッド２２０を形成し、前記ボール電極１
８０と補強グリッド２２０以外の基板裏面上に例えばレ
ジスト絶縁膜からなる絶縁膜１９０を形成する。
８０と補強グリッド２２０を形成し、前記ボール電極１
８０と補強グリッド２２０以外の基板裏面上に例えばレ
ジスト絶縁膜からなる絶縁膜１９０を形成する。
【００３６】前記半導体装置をプリント基板(図示せず)
の上面に配置する際には、プリント基板上に半導体装置
を載せ、これを高温なリフロー炉内で加熱することによ
り、半導体装置のボール電極１８０及び補強グリッド２
２０と図示せぬプリント基板上面に設けられた電極とが
接続される。
の上面に配置する際には、プリント基板上に半導体装置
を載せ、これを高温なリフロー炉内で加熱することによ
り、半導体装置のボール電極１８０及び補強グリッド２
２０と図示せぬプリント基板上面に設けられた電極とが
接続される。
【００３７】このように、本実施例の半導体装置をプリ
ント基板に設置する際には、基板１００のボール電極１
８０の他に補強グリッド２２０により前記半導体装置と
前記プリント基板が接続される為、半導体装置とプリン
ト基板との接触面積が従来の半導体装置よりも広くなっ
ている。
ント基板に設置する際には、基板１００のボール電極１
８０の他に補強グリッド２２０により前記半導体装置と
前記プリント基板が接続される為、半導体装置とプリン
ト基板との接触面積が従来の半導体装置よりも広くなっ
ている。
【００３８】この為、本実施例の半導体装置は、従来技
術の半導体装置のように基板１００の４つの隅をネジで
固定するという面倒な作業を行わずとも、半導体装置に
外部から力が加わった際にボール電極１８０とプリント
基板の電極の接触不良が起きる事を防ぐことができる。
術の半導体装置のように基板１００の４つの隅をネジで
固定するという面倒な作業を行わずとも、半導体装置に
外部から力が加わった際にボール電極１８０とプリント
基板の電極の接触不良が起きる事を防ぐことができる。
【００３９】更に、本実施例の半導体装置は、前記補強
グリッド２２０をプリント基板上に設けられ電気的に接
地された電極に接続すれば、前記補強グリッド２２０が
基板１００上のグラウンド電極２００と導電膜２１０に
電気的に接続されている為、前記導電膜２１０全体が電
気的に接地されていることとなる。
グリッド２２０をプリント基板上に設けられ電気的に接
地された電極に接続すれば、前記補強グリッド２２０が
基板１００上のグラウンド電極２００と導電膜２１０に
電気的に接続されている為、前記導電膜２１０全体が電
気的に接地されていることとなる。
【００４０】この為、半導体装置から送出されるノイズ
を遮断することができると共に前記導電膜２１０上面と
パターン基板上に設けられ電気的に設置された電極とを
ワイヤで接続する面倒な作業を行わずとも、前記導電膜
２１０を電気的に接地することが可能である。
を遮断することができると共に前記導電膜２１０上面と
パターン基板上に設けられ電気的に設置された電極とを
ワイヤで接続する面倒な作業を行わずとも、前記導電膜
２１０を電気的に接地することが可能である。
【００４１】尚、本実施例では、基板１００上面の４つ
の角にグラウンド電極２００を設けたが、前記基板上面
の４つの辺近傍に略額縁状のグラウンド電極を設けても
良い。
の角にグラウンド電極２００を設けたが、前記基板上面
の４つの辺近傍に略額縁状のグラウンド電極を設けても
良い。
【００４２】又、本実施例では、パッケージ１５０と絶
縁膜１６０とグラウンド電極２００の上面に導電膜２１
０を配置したが、前記導電膜２１０を絶縁膜１６０と基
板１００の側面や、前記基板１００裏面にまで配置して
も良い。
縁膜１６０とグラウンド電極２００の上面に導電膜２１
０を配置したが、前記導電膜２１０を絶縁膜１６０と基
板１００の側面や、前記基板１００裏面にまで配置して
も良い。
【００４３】更に、本実施例では、補強グリッド２２０
の形状を略菱形としたが、ボール電極１８０に接触しな
い位置に配置可能であるならば、前記補強グリッド２２
０の形状はこの限りではなく、前記複数個の補強グリッ
ド２２０の内数個の補強グリッド２２０と前記複数個の
ボール電極１８０の内数個のボール電極とが接続しても
よい。
の形状を略菱形としたが、ボール電極１８０に接触しな
い位置に配置可能であるならば、前記補強グリッド２２
０の形状はこの限りではなく、前記複数個の補強グリッ
ド２２０の内数個の補強グリッド２２０と前記複数個の
ボール電極１８０の内数個のボール電極とが接続しても
よい。
【００４４】
【発明の効果】本発明の半導体装置は、該半導体装置を
パターン基板にネジで固定しなくとも半導体装置外部か
らの衝撃によるパターン電極と半導体装置の電極との間
の接合不良を防止することが可能であると共に、ワイヤ
を導電膜に取り付ける作業を行わなくとも半導体装置内
部から送出されるノイズが外部に送出することを防ぐこ
とが可能である。
パターン基板にネジで固定しなくとも半導体装置外部か
らの衝撃によるパターン電極と半導体装置の電極との間
の接合不良を防止することが可能であると共に、ワイヤ
を導電膜に取り付ける作業を行わなくとも半導体装置内
部から送出されるノイズが外部に送出することを防ぐこ
とが可能である。
【図１】本発明を適用してなる実施例である半導体装置
の部分透過斜視図である。
の部分透過斜視図である。
【図２】図１の半導体装置の裏面図である。
【図３】図１の半導体装置のＡ−Ａ‘線断面図である。
【図４】従来の半導体装置の部分透過斜視図である。
【図５】図４の半導体装置の裏面図である。
【図６】図４の半導体装置のＢ−Ｂ’線断面図である。
１００ 基板 １１０ 半導体チップ １２０ 素子電極 １３０ ワイヤ １４０ 基板電極 １５０ パッケージ １６０ 絶縁膜 １７０ スルーホール １８０ ボール電極 １９０ 絶縁膜 ２００ グラウンド電極 ２１０ 導電膜 ２２０ 補強グリッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上山 知毅 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA04 EE07 FA10
Claims (6)
- 【請求項１】 両面にパターン配線が形成された基板上
面に半導体チップを配置し、前記基板裏面に複数のボー
ル電極と複数の補強グリッドを有することを特徴とする
半導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、 前記半導体装置は、前記半導体チップを覆い被せたパッ
ケージと、前記基板上面に配置されたグラウンド電極
と、前記パッケージ上面と前記グラウンド電極上面に配
置された導電膜を有し、 前記補強グリッドと前記導電膜は電気的に接続されてい
ることを特徴とする半導体装置。 - 【請求項３】 スルーホールと両面に配されたパターン
配線と上面に配されたグラウンド電極を有する基板と、 該基板上面に配置された半導体チップと、 該半導体チップ上面に配されたパッケージと、 該パッケージ上面と前記グラウンド電極上面に配され導
電性を有する導電膜と、 前記基板裏面に配された複数のボール電極と複数の補強
グリッドとを有し、 前記補強グリッドは、基板裏面のパターン電極と基板に
形成された前記スルーホールと基板上面の前記グラウン
ド電極を介して、前記導電膜と電気的に接続されている
ことを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置であって、 前記基板は上面が四角形であり、前記グラウンド電極は
前記基板の４つの角近傍に配置されていることを特徴と
する半導体装置。 - 【請求項５】 請求項１〜４の半導体装置であって、 前記補強グリッドは、２つ若しくは４つのボール電極の
間に１つの補強グリッドが基板裏面に配置されているこ
とを特徴とする半導体装置。 - 【請求項６】 請求項１〜４記載の半導体装置であっ
て、 複数の前記ボール電極の内数個のボール電極は、複数の
前記補強グリッドの内数個の補強グリッドと接続してい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20472999A JP2001035956A (ja) | 1999-07-19 | 1999-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20472999A JP2001035956A (ja) | 1999-07-19 | 1999-07-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035956A true JP2001035956A (ja) | 2001-02-09 |
Family
ID=16495356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20472999A Pending JP2001035956A (ja) | 1999-07-19 | 1999-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007132560A1 (ja) * | 2006-05-16 | 2007-11-22 | Kabushiki Kaisha Toshiba | 高周波素子モジュール及びその製造方法 |
-
1999
- 1999-07-19 JP JP20472999A patent/JP2001035956A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007132560A1 (ja) * | 2006-05-16 | 2007-11-22 | Kabushiki Kaisha Toshiba | 高周波素子モジュール及びその製造方法 |
| US7635918B2 (en) | 2006-05-16 | 2009-12-22 | Kabushiki Kaisha Toshiba | High frequency device module and manufacturing method thereof |
| KR100987089B1 (ko) * | 2006-05-16 | 2010-10-11 | 가부시끼가이샤 도시바 | 고주파 소자 모듈 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863213B2 (ja) | 半導体装置 | |
| US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
| KR100524437B1 (ko) | 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 | |
| US20030015348A1 (en) | Printed circuit board with a heat dissipation element, mehtod for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| JP2001035956A (ja) | 半導体装置 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001168493A5 (ja) | ||
| JPH1174421A (ja) | 複合型半導体装置 | |
| JPH098222A (ja) | 半導体装置を搭載した電子部品装置 | |
| JP3062102B2 (ja) | 放熱板付きプリント基板 | |
| JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP3914478B2 (ja) | Ｌｓｉチップ実装可撓配線板 | |
| JPH08330471A (ja) | 半導体装置及びその製造方法 | |
| JPH08274250A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |