JP2001035088A

JP2001035088A - 差分型ビタビ復号装置

Info

Publication number: JP2001035088A
Application number: JP11202281A
Authority: JP
Inventors: Kenji Yanagihara; 謙志柳原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-07-15
Filing date: 1999-07-15
Publication date: 2001-02-09

Abstract

(57)【要約】【課題】データ検出の性能劣化を最小限に押さえつ
つ、回路規模を大きく削減し、従来に比べて、安価な差
分型ビタビ復号装置を提供する。【解決手段】記録系１の処理は、記録データが、デー
タ変換回路３によりＮＲＺＩ変換を含むＥＦＭ変換等の
データ変換がなされ、チャネルビットの最小反転間隔が
３ビット以上とされ、記録制御部４より記録媒体１１へ
書きこまれる。再生系２の処理は、記録媒体１１からピ
ックアップ５で読み取られた信号がアンプ６にて増幅さ
れ、Ａ／Ｄ変換器７にてデジタル信号系列へと変換され
る。等化器８にてＰＲ（１，２，１）等化が行われ、等
化器出力系列｛ｙ（ｉ）｝へと変換される。差分回路９
にて、ｙ（ｉ＋１）−ｙ（ｉ）を行い、ＮＲＺＩ則を外
し、ビタビ複合器１０では、データ変換回路３および等
化器８の特性を用いて復号を行う構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気・光・光磁気
等のディスク記録媒体に記録されているデジタルデータ
を検出してビタビ復号をおこなう差分型ビタビ復号装置
に関する。

【０００２】

【従来の技術】ディスク記録媒体に高密度で記録された
データを検出する装置においては、従来から、あるデー
タ系列に対して既知の波形干渉を故意に発生させる波形
等化方法であるパーシャルレスポンス（ＰＲ）方式が利
用されており、さらに干渉のさせ方により様々なものが
開発されている。

【０００３】さらに、ビタビ復号を行うＰＲＭＬ(Parti
al Response Maximum Likelihood)方式が広く認知され
るにいたっている。このＰＲＭＬ方式は、パーシャルレ
スポンス方式により与えられたある一定の規則性を持つ
再生データを系列として扱い、その再生データ系列に対
してビタビ復号を行う。すなわち、再生データ系列が取
り得る遷移経路を表したトレリス線図の中から最も確率
の高い遷移経路を求めることで、再生データを検出す
る。例えば、ＰＲ（１，２，１）方式にビタビ復号を組
み合わせたものがあり、ＰＲ（１，２，１）ＭＬ方式と
呼ばれる。また、再生データに与えられる規則は、記録
の際のデータ変換方法をも利用することが可能であるこ
とも知られている。

【０００４】上記技術を利用して、ビットの最小反転間
隔が３ビット以上となるように予め定める変換方法と並
用した場合の上記技術の利用例が特開平８−１８０６０
８号公報に開示されている。これは光ディスクのデータ
検出装置に関したものであり、２−７ＲＬＬ(Run Lengt
h Limited)・ＮＲＺＩ(Non Return to Zero Inverse)変
換方法またはＥＦＭ変換方法等で変換されたデータを光
ディスクに高密度記録し、該光ディスクの再生信号から
データを検出する装置である。この装置は、先ず、前記
再生信号を等化回路において、パーシャルレスポンス方
式を利用してＰＲ（１，２，１）特性に等化する。次
に、このＰＲ（１，２，１）特性および前記予め定める
変換方法に対応して構成されるビタビ復号器によって復
号を行う。

【０００５】ここで、２−７ＲＬＬ・ＮＲＺＩ変換方法
とＥＦＭ変換方法について説明する。まず２−７ＲＬＬ
・ＮＲＺＩ変換方法では、記録すべきデータを２−７Ｒ
ＬＬ(Run Length Limited)変換法で符号語に変換したの
ち、さらにＮＲＺＩ変換して記録する。ここで、変換前
のデータの１ビットをビットと称し、変換後の１ビット
をチャネルビットと称する。

【０００６】２−７ＲＬＬ変換法は、図１０に示すよう
に、変換比率が１：２であるので、１チャネルビットは
０．５Ｔ（Ｔは変換前のデータのビット長さ）となり、
また最小反転間隔は３チャネルビットであるので、１．
５Ｔとなる。したがって、この場合は、変換を行わずに
記録した場合と比べて、ディスク上の記録パターンの大
きさを見かけ上１．５倍に拡大することができる。そし
て、ＮＲＺＩ変換を行うのであるが、これは、図１１で
示されるように、入力データが「１」のときに出力デー
タを反転する変換方法である。図１１の（ｉ）は、系列
の番号を表し、系列ｙ’は変換前、系列ｙはＮＲＺＩ変
換後の系列を表する。

【０００７】ＥＦＭ変換法は、図１２（ａ）、（ｂ）、
（ｃ）に示すように、まず８ビットのデータを１４ビッ
トの符号語に１対１で変換を行った後、さらに、図１２
（ｃ）に示すように、変換後の前記符号語の情報ビット
に３ビットのマージンビットを付加する。さらに図１２
（ｃ）から図１２（ｄ）で示すようにＮＲＺＩ変換す
る。

【０００８】前記マージンビットは、情報ビット列との
接続部で、最小変転間隔が３チャネルビットとするよう
なルールを満足されるとともに、ＤＳＶ(Digital Sum V
alue)を小さくして低周波成分を抑圧するために付加さ
れる。このマージンビットの付加とＮＲＺＩ変換とによ
って、ＥＦＭ変換後の最小反転間隔は、前記２−７ＲＬ
Ｌ・ＮＲＺＩ変換と同様に、３チャネルビットとなる。
したがって、ＥＦＭ変換法の変換比率は８：１７である
ので、１チャネルビットは０．４７Ｔ、最小反転間隔が
３ビットで、１．４１Ｔとなる。こうして、記録すべき
データを変換せずに記録した場合に比べて、ディスク上
の記録パターンの大きさは見かけ上１．４１倍となる。

【０００９】特開平８−１８０６０８号公報によれば、
最小反転間隔が３チャネルビット以上となる変換方法で
記録されたデータを、ＰＲ（１，２，１）特性のみの規
則性からなるトレリス線図でなく、記録の際のデータ変
換方法の特徴である最小反転間隔が３チャネルビットで
あるということにも着目したトレリス線図を用いる。こ
のことで、誤って最小反転間隔が２チャネルビットであ
るとされる有り得ないデータの誤検出を防ぐ。

【００１０】

【発明が解決しようとする課題】まず、単純な、ＰＲ
（１，２，１）ＭＬ方式におけるビタビ復号器を実現す
る場合、ビタビ復号器を構成するブランチメトリック演
算回路は４つ、ＡＣＳ回路のうち加算器が６つ、比較器
が２つ、選択器が（パスメモリ長×２個）、そしてパス
メモリが（パスメモリ長×４個）必要であった。また、
特開平８−１８０６０８号公報のビタビ復号器は、誤り
訂正能力の向上のために最小反転間隔が３チャネルビッ
ト以上となる変換方法で記録されたデータを、ＰＲ
（１，２，１）特性を持たせて再生した信号に対して、
上記変換方法とＰＲ特性両方の規則性が考慮されたビタ
ビ復号を行う。このビタビ復号器の回路構成は、ブラン
チメトリック演算回路が８つ（共通化することで４つに
削減可能）、ＡＣＳ回路のうち加算器が８つ、比較器が
２つ、選択器が（パスメモリ長×２個）、そしてパスメ
モリが（パスメモリ長×６個）も必要になる。従って、
ＰＲ（１，２，１）の規則を表すトレリス線図から実現
するビタビ復号器に比べ、回路規模が大きくなり、コス
トが上がる問題を有している。

【００１１】本発明の目的は、そのような状況に鑑みて
なされたもので、データ検出の性能劣化を最小限に押さ
えつつ、回路規模を大きく削減し、従来に比べて、安価
な差分型ビタビ復号装置を提供するものである。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、第１の発明は、チャネルビットの最小反転間隔が３
ビット以上となるＮＲＺＩ変換方法を含む信号変換方法
で変換されたデータが記録されている記録媒体から信号
を読み取って再生する再生装置と、前記再生信号を、所
定のパーシャルレスポンス方式に従って等化を行う等化
器と、前記等化器の出力系列における前後の信号の差分
をとってＮＲＺＩ則を外す差分回路と、ビタビ復号を行
うビタビ複合器とを具備した差分型ビタビ復号装置であ
る。このビタビ複合器は、前記パーシャルレスポンス方
式のＰＲ特性に対応したブランチメトリック演算回路
と、前記差分回路の出力系列に含まれるＰＲ特性および
ビットの最小反転間隔の特性から構成される状態推移図
に対応して配列される加算・比較・選択を行うＡＣＳ回
路と、パスメモリとを備えるものである。

【００１３】第２の発明は、前記信号変換方法が、２−
７ＲＬＬ・ＮＲＺＩ変換方法であることを特徴とするも
のである。

【００１４】第３の発明は、前記信号変換方法が、ＥＦ
Ｍ変換方法であることを特徴とするものである。

【００１５】第４の発明は、前記パーシャルレスポンス
方式は、ＰＲ（１，２，１）方式であることを特徴とす
るものである。

【００１６】こうして差分回路において、等化器出力系
列における前後の信号の差分をとるので、この差分回路
出力系列の取り得る理論値数が減ることになる。したが
って、この差分回路出力系列に基づいて、ビタビ復号を
行うビタビ復号器の構成部品点数が削減できる。さら
に、ある状態から出発し、トレリス線図において、ある
状態で合流（マージ）する２つのパス間の期待値の２乗
平均がビタビ復号器の誤り訂正能力に関係するのである
が、本発明では特開平８−１８０６０８号公報に比べ大
きく回路規模を削減しているにもかかわらず、２乗平均
が等しく、その意味で誤り訂正能力は損なわれない。

【００１７】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を用いて説明する。

【００１８】図１は、本発明による差分型ビタビ復号装
置の一実施形態を示すブロック図である。この差分型ビ
タビ復号装置は、記録系１と再生系２からなる。記録系
１は、記録データをＮＲＺＩ変換を含むＥＦＭ変換等を
行うデータ変換回路３と、変換データを記録媒体１１に
書き込む制御を行う記録制御部４とから構成される。ま
た、再生系２は、記録媒体１１からデータを読み取るピ
ックアップ５と、アンプ６と、Ａ／Ｄ変換器７と、ＰＲ
等化を行う等化器８と、差分演算を行って差分信号系列
を得る差分回路９と、ビタビ復号器１０とから構成され
る。

【００１９】記録系１の処理としては、記録データは、
予め定めるデータ変換回路３によりＮＲＺＩ変換を含む
ＥＦＭ変換等のデータ変換がなされ、チャネルビットの
最小反転間隔が３ビット以上とされ、記録制御部４より
記録媒体１１へ書きこまれる。再生系２の処理は、先ず
記録媒体１１からピックアップ５で読み取られた信号が
アンプ６にて増幅され、Ａ／Ｄ変換器７にてデジタル信
号系列へと変換される。等化器８にてＰＲ（１，２，
１）等化が行われ、等化器出力系列｛ｙ（ｉ）｝へと変
換される。

【００２０】そのＰＲ等化器出力系列の一例は図２のよ
うになる。図中（ｉ）は系列の番号を表し、ｙ０〜ｙ３
は系列の取り得る理論値（期待値）を表す。また、その
ＰＲ等化器出力系列規則を表す状態推移図を図３に、同
トレリス線図を図４に示す。図中Ｓｊ（ｊ＝０，１，
…，５）は上記データ変換方式およびＰＲ等化により与
えられるＰＲ等化器出力系列が取り得る状態である。各
状態Ｓｊ間の経路に付記してある記号は、その遷移が発
生するときの等化器出力レベルの期待値であり、前記図
２における信号レベルｙ０，ｙ１，ｙ２，ｙ３を表して
いる。しかし、実はそれら等化器出力系列は“Ｌｏｗ”
−“Ｈｉｇｈ”および“Ｈｉｇｈ”−“Ｌｏｗ”への変
化点にしか情報を持たず、冗長な情報が存在する。

【００２１】そこで、差分回路９により、等化器出力系
列｛ｙ（ｉ）｜ｉ＝０，１，２，…｝の前後する信号の
差分、すなわち｜ｙ（ｉ＋１）−ｙ（ｉ）｜を演算し
て、先にＮＲＺＩ則を外す。｜ｙ（ｉ＋１）−ｙ（ｉ）
｜が表す差分信号系列｛ｙ’（ｉ）｜ｉ＝０，１，２，
…｝は図５のようになり、その系列の取り得る理論値
（期待値）は図２および図５の中に示されるｙ０’，ｙ
１’，ｙ２’となる。また、差分信号系列の状態推移図
およびトレリス線図はそれぞれ図６、図７のような３状
態になる。なお、ここまでの処理をアナログ的に行う場
合、差分回路の代わりに微分回路が用いられる。

【００２２】ここで、等化器出力系列｛ｙ（ｉ）｝の取
り得る値は図２に示すとおり｛ｙ０，ｙ１，ｙ２，ｙ
３｝の４つであるのに対し、差分信号系列｛ｙ’
（ｉ）｝は図５に示すとおり｛ｙ０’，ｙ１’，ｙ
２’｝の３つの値しかとり得ず、ビタビ復号器回路規模
削減のための重要な要素となっている。最後に、差分信
号系列｛ｙ’（ｉ）｝は後述のビタビ復号器１０によっ
て最尤復号され復号データ系列を得る。

【００２３】ビタビ復号とは前記状態遷移図およびトレ
リス線図に従って、どのような経路を通って状態遷移が
進めば、前記ビタビ復号器１０への入力データ系列と期
待値とが最も近似しているかを決定し、その状態遷移に
対応するデータをその復号データとして出力するもので
ある。このビタビ復号器１０は、大略的に、ブランチメ
トリック演算器Ｃ１，Ｃ２，Ｃ３，Ｃ４（以下、総称す
るときは参照符号Ｃで示す）と、加算器Ｄ１〜Ｄ４（総
称するときは参照符号Ｄで示す）と、比較器Ｅと、選択
器Ｆと、パスメトリック正規化演算器Ｇ１〜Ｇ３（総称
するときは参照符号Ｇで示す）と、レジスタＨ１〜Ｈ３
（総称するときは参照符号Ｈで示す）と、ｎ段の選択器
Ｌ１，Ｌ２，…，Ｌｎおよびシフトレジスタを構成する
Ｍ１１〜Ｍ１３，Ｍ２１〜Ｍ２３，…，Ｍｎ１〜Ｍｎ３
と、多数決論理回路Ｐを備えて構成されている。

【００２４】各ブランチメトリック演算器Ｃは、入力さ
れたデジタルデータから、前記３つの期待値ｙ０’，ｙ
１’，ｙ３’に対する差分信号系列のブランチメトリッ
ク（現在のデータを過去からの系列として見ず、瞬間的
な情報として見たときの確からしさ）を下記式に従って
演算する。その算出結果が大きいはど、確からしさ（尤
度）が高いことになる。

【００２５】ブランチメトリック演算器Ｃ１：２×ｙ（ｋ）×ｙ０’−ｙ０’² ブランチメトリック演算器Ｃ２：２×ｙ（ｋ）×ｙ１’−ｙ１’² ブランチメトリック演算器Ｃ３：２×ｙ（ｋ）×ｙ２’−ｙ２’² ブランチメトリック演算器Ｃ４：２×ｙ（ｋ）×ｙ１’−ｙ１’²

【００２６】ただし、ブランチメトリック演算器Ｃ２と
Ｃ４は期待値が等しいため、ここでは共通化することが
可能である。前記各ブランチメトリック演算器Ｃ１，Ｃ
２，Ｃ３，Ｃ４からの出力はそれぞれ加算器Ｄ１〜Ｄ４
の一方の入力Ａ１〜Ａ４に与えられており、加算器Ｄ１
の他方の入力Ｂ１にはレジスタＨ１に格納されている前
回のパスメトリックが入力され、また加算器Ｄ２の他方
の入力Ｂ２にもレジスタＨ１に格納されているパスメト
リックが入力され、加算器Ｄ３の他方の入力Ｂ３にはレ
ジスタＨ２に格納されているパスメトリックが入力さ
れ、加算器Ｄ４の他方の入力Ｂ４にはレジスタＨ３に格
納されているパスメトリックが入力される。

【００２７】加算器Ｄ１〜Ｄ４で求められた過去から現
在に至る尤度、すなわち、（直前までのパスメトリック
＋現在のブランチメトリック）のうち、加算器Ｄ１，Ｄ
４の出力Ｙ１，Ｙ４からの出力は比較器Ｅの入力Ａ１
１，Ｂ１１にそれぞれ入力される。比較器は一方の入力
Ａ１１の入力レベルが他方の入力Ｂ１１の入力レベル以
上であるときには出力Ｙ１１から「１」の出力を導出
し、そうでないときには「０」の出力を導出する。

【００２８】前記比較器Ｅからの出力は選択器Ｌ１，Ｌ
２，…，Ｌｎへのそれぞれの入力として与えられるとと
もに、選択器Ｆの切換入力Ｓ２１に与えられる。選択器
Ｆの入力Ａ２１，Ｂ２１にはそれぞれ前記加算器Ｄ１，
Ｄ４からの加算結果が入力されており、前記比較器Ｅか
らの出力に応答して、確からしい方のパスメトリックを
出力Ｙ２１からパスメトリック正規化演算器Ｇ１へ出力
する。一方、加算器Ｄ２，Ｄ３からのパスメトリック
は、それぞれパスメトリック正規化演算器Ｇ２，Ｇ３に
与えられる。

【００２９】パスメトリック正規化演算器Ｇは、上述の
ようにして加算器Ｄによって現時点までのパスメトリッ
クが、現時点でのブランチメトリックと前回までのパス
メトリックとを加算することによって得られると、その
得られたパスメトリックがオーバーフローしないように
処理するためのものである。すなわち、パスメトリック
は、その相対値だけが必要であり、絶対値は不要である
ので、各パスメトリック正規化演算器Ｇは、各パスメト
リックから適当な定数を減算するか、または各パスメト
リックの中で一番小さいものが０となるように、各パス
メトリックの値を調整（各パスメトリックから最小のパ
スメトリック値を減算）するなどの処理を行う。各パス
メトリック正規化演算器Ｇ１〜Ｇ３からの出力は、それ
ぞれレジスタＨ１〜Ｈ３に入力されて、前述のようなパ
スメトリック演算に使用するために格納される。

【００３０】前記比較器Ｅ出力であるパス選択信号は選
択器Ｌ１，Ｌ２，…，Ｌｎのそれぞれの選択端子Ｓａへ
入力される。第１段目の選択器Ｌ１の両入力Ａａ，Ｂａ
にはそれぞれ初期値の「０」が入力されている。これら
選択器Ｌ１，Ｌ２，…，Ｌｎは、それぞれ選択端子Ｓａ
に「１」が入力されているときには、入力Ａａ側の入力
を出力端子Ｙａからそれぞれの後段のシフトレジスタＭ
１１，Ｍ２１，…，Ｍｎ１およびＭ１２，Ｍ２２，…，
Ｍｎ２へ出力し、「０」が入力されているときには、入
力Ｂａ側の入力を選択して同シフトレジスタヘ出力す
る。

【００３１】したがってパスメモリを構成するシフトレ
ジスタのうち、初段のレジスタＭ１１，Ｍ１２，Ｍ１３
には初期値が設定され、２段目以降のシフトレジスタで
は、生き残りパスがどのような状態遷移であったかに対
応して、復号結果が選択されてコピーされていく。した
がって、段数ｎ（パスメモリ長）をある程度以上大きく
すると、最終段の３つのレジスタＭｎ１〜Ｍｎ３に格納
されている値は同じになるべきである。すなわち、前記
段数ｎだけ過去に遡ると、３つの生き残りパスは１つの
パスに収束されているはずである。したがって最終段の
各シフトレジスタＭｎ１〜Ｍｎ３には、生き残りパスの
復号結果が同じ値として格納されているべきであり、万
が一、一部のシフトレジスタの値が残余のシフトレジス
タの値と異なっても、多数決論理回路Ｐにおいて多い方
の値が選択される。

【００３２】以上のように本発明に従うビタビ復号器１
０は、前記図６に示す状態遷移図または図７で示すトレ
リス線図に従って、どのような経路を通って状態遷移が
進めば、入力データと振幅の期待値とが最も近似してい
るかを推定し、その推定された状態遷移に対応するデー
タを復号データとして出力する。従って、最小反転間隔
が２チャネルビット以下であるような復号データは出力
されず、最小反転間隔が３チャネルビット以上のビット
列の中で、最も確からしいビット列を復号データとして
出力する。

【００３３】この状態推移図に従ってビタビ復号器を実
現すれば、ブランチメトリック演算回路は４つ（共通化
することで３つに削減可能）、ＡＣＳ回路のうち加算器
が４つ、比較器が１つ、選択器が（パスメモリ長×１
個）、そしてパスメモリが（パスメモリ長×３個）です
むことになり、特開平８−１８０６０８号公報にて記載
のビタビ復号器よりも回路規模が大きく削減できる。さ
らに、ある状態から出発し、トレリス線図において、あ
る状態で合流（マージ）する２つのパス間の期待値の２
乗平均は最小自由ユークリッド距離ｄ^E _freeと呼ばれ、
これが大きいほどビタビ復号器の誤り訂正能力は大きい
とされているが、本発明では特開平８−１８０６０８号
公報に比べ大きく回路規模を削減しているにもかかわら
ず、ｄ^E _freeは等しく、その意味で誤り訂正能力は損な
われない。

【００３４】また、上述の実施例では記録データはＥＦ
Ｍ変換法で変換されていたけれども、本発明はＮＲＺＩ
変換を含んでいれば、最小反転間隔が３チャネルビット
以上となる他のデータ変換法にも同様の効果を得ること
ができる。同様に、ＰＲ方式についても前記実施形態に
とらわれるものではない。

【００３５】

【発明の効果】本発明によれば、上述したような構成と
しているので、データ変換時のＮＲＺＩ変換則に着目す
ることにより、特開平８−１８０６０８号公報にある２
−７ＲＬＬ・ＮＲＺＩ変換やＥＦＭ変換によって変調さ
れて記録されているデータをＰＲ（１，２，１）ＭＬ方
式よりも低い誤り率で復号する手法と同等の性能を維持
しつつも、大きく回路規模を削減することが可能とな
る。これにより、集積回路化を行う際、チップサイズが
小さくなり、コストの面で有利になるだけでなく、信頼
性の向上も望めるものである。

【図面の簡単な説明】

【図１】本発明による差分型ビタビ復号装置の一実施形
態を示す機能ブロック図である。

【図２】差分型ビタビ復号装置の等化器出力系列の一例
を示す説明図である。

【図３】差分型ビタビ復号装置の等化器出力系列ｙ
（ｉ）の取り得る状態推移図である。

【図４】図３の状態推移図に基づくトレリス線図であ
る。

【図５】差分型ビタビ復号装置の差分信号系列の一例を
示す説明図である。

【図６】図５の差分信号系列ｙ’（ｉ）の取り得る状態
推移図である。

【図７】図６の状態推移図に基づくトレリス線図であ
る。

【図８】ビタビ復号器の前半部分を示すブロック図であ
る。

【図９】ビタビ復号器の後半部分を表すブロック図であ
る。

【図１０】２−７ＲＬＬ変換の変換テーブルを示す説明
図である。

【図１１】ＮＲＺＩ変換を示す一例としての系列を示す
説明図である。

【図１２】ＥＦＭ変換を示す説明図である。

【符号の説明】

１記録系２再生系３データ変換器４記録制御装置５ピックアップ６アンプ７アナログ／デジタル変換器８波形等化器９差分回路１０ビタビ復号器１１記録媒体ｙ（ｉ）等化器出力系列ｙ’（ｉ）差分回路系列

Claims

【特許請求の範囲】

【請求項１】チャネルビットの最小反転間隔が３ビッ
ト以上となるＮＲＺＩ変換方法を含む信号変換方法で変
換されたデータが記録されている記録媒体から信号を読
み取って再生する再生装置と、前記再生信号を、所定のパーシャルレスポンス方式に従
って等化を行う等化器と、前記等化器の出力系列における前後の信号の差分をとっ
てＮＲＺＩ則を外す差分回路と、前記パーシャルレスポンス方式のＰＲ特性に対応したブ
ランチメトリック演算回路と、前記差分回路の出力系列
に含まれるＰＲ特性およびビットの最小反転間隔の特性
から構成される状態推移図に対応して配列される加算・
比較・選択を行うＡＣＳ回路と、パスメモリとを備えて
ビタビ復号を行うビタビ復号器と、を具備したことを特徴とする差分型ビタビ復号装置。
【請求項２】前記信号変換方法は、２−７ＲＬＬ・Ｎ
ＲＺＩ変換方法であることを特徴とする請求項１記載の
差分型ビタビ復号装置。
【請求項３】前記信号変換方法は、ＥＦＭ変換方法で
あることを特徴とする請求項１記載の差分型ビタビ復号
装置。
【請求項４】前記パーシャルレスポンス方式は、ＰＲ
（１，２，１）方式であることを特徴とする請求項１記
載の差分型ビタビ復号装置。