JP2001024247A - 積層型圧電トランスとこれを用いた電子機器 - Google Patents

積層型圧電トランスとこれを用いた電子機器

Info

Publication number
JP2001024247A
JP2001024247A JP11190022A JP19002299A JP2001024247A JP 2001024247 A JP2001024247 A JP 2001024247A JP 11190022 A JP11190022 A JP 11190022A JP 19002299 A JP19002299 A JP 19002299A JP 2001024247 A JP2001024247 A JP 2001024247A
Authority
JP
Japan
Prior art keywords
internal electrode
input
piezoelectric ceramic
electrode layer
piezoelectric transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11190022A
Other languages
English (en)
Other versions
JP3551089B2 (ja
Inventor
Kazuhiro Okuda
和弘 奥田
Taiji Goto
泰司 後藤
Seiichi Minami
誠一 南
Tomokazu Yamaguchi
朋一 山口
Kunitoshi Kono
國敏 河野
Hiroshi Fukushima
寛 福島
Satoshi Kawamura
聡 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19002299A priority Critical patent/JP3551089B2/ja
Publication of JP2001024247A publication Critical patent/JP2001024247A/ja
Application granted granted Critical
Publication of JP3551089B2 publication Critical patent/JP3551089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 高いエネルギー変換効率で電圧を昇圧できる
積層型圧電トランスを提供することを目的とする。 【解決手段】 圧電セラミックス層1a上に、入力側及
び出力側内部電極層2a,2b,2cを形成したものを
積層して圧電セラミックス積層体1を得、この圧電セラ
ミックス積層体1を焼成後、入力側内部電極層2a,2
bが露出した圧電セラミックス積層体1の短手方向両端
面に入力側外部電極3aを、出力側内部電極層2cの露
出した圧電セラミックス積層体1の短手方向の一端面に
出力側外部電極3bをそれぞれ形成し、入力側外部電極
3a間に電圧を印加することにより、入力側内部電極層
2a間の圧電セラミックス層1aを分極し、その後、出
力側内部電極層2cと入力側内部電極層2a,2b間の
圧電セラミックス層1a全体を分極して積層型圧電トラ
ンスを得た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は例えばパーソナルコ
ンピュータ、携帯情報端末、ビデオムービ等液晶画面を
有する電子機器で使用される冷陰極管インバータ回路で
電圧を昇圧し、冷陰極管を点灯、調光するための積層型
圧電トランスとこれを用いた電子機器に関するものであ
る。
【0002】
【従来の技術】従来の積層型圧電トランスは、図12に
示すように直方体状の圧電セラミックス積層体111の
長手方向の中央部から一端部に位置する複数の入力側内
部電極層を交互に相対向する端面に露出するように形成
し、圧電セラミックス積層体111の長手方向の中央部
の両端面に入力側内部電極層と電気的に接続した入力側
外部電極112と、圧電セラミックス積層体の長手方向
の他端部に出力側外部電極を形成したものであった。
【0003】
【発明が解決しようとする課題】この構成によると、振
動方向に対して垂直方向に出力側外部電極を設けている
ため振動を減衰させ、エネルギー変換効率を低下させる
という問題点を有していた。
【0004】そこで本発明は、高いエネルギー変換効率
で電圧を昇圧できる積層型圧電トランスを提供すること
を目的とするものである。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明の積層型圧電トランスは、複数の圧電セラミッ
クス層と複数の内部電極層を有するほぼ直方体状の圧電
セラミックス積層体と、この内部電極層に電気的に接続
すると共にこの圧電セラミックス積層体の表面に設けた
複数の外部電極とを備え、前記内部電極層は前記圧電セ
ラミックス積層体の長手方向の中央部から長手方向の一
端部に位置する複数の入力側内部電極層と、前記圧電セ
ラミックス積層体の長手方向の他端部に位置する複数の
出力側内部電極層からなるものであり、出力側の分極体
積を大きくすることができるため、高い変換効率で電圧
を昇圧することができる。
【0006】
【発明の実施の形態】本発明の請求項1に記載の発明
は、複数の圧電セラミックス層と複数の内部電極層を有
するほぼ直方体状の圧電セラミックス積層体と、この内
部電極層に電気的に接続すると共にこの圧電セラミック
ス積層体の表面に設けた複数の外部電極とを備え、前記
内部電極層は前記圧電セラミックス積層体の長手方向の
中央部から長手方向の一端部に位置する複数の入力側内
部電極層と、前記圧電セラミックス積層体の長手方向の
他端部に位置する複数の出力側内部電極層からなる積層
型圧電トランスであり、出力側の分極体積を大きくする
ことができるため高いエネルギー変換効率で電圧を昇圧
することができるものである。
【0007】請求項2に記載の発明は、圧電セラミック
ス積層体の短手方向の長さは内部電極層の形成部分より
も内部電極層の非形成部分を短くした請求項1に記載の
積層型圧電トランスであり、出力側の静電容量を小さく
することができ、例えばインバータ回路に組み込んだ時
脈流が小さくなり、冷陰極管のちらつきを抑制すること
ができるものである。
【0008】請求項3に記載の発明は、圧電セラミック
ス積層体の厚み方向の長さは内部電極層の形成部分より
も内部電極層の非形成部分の方を短くした請求項1ある
いは請求項2に記載の積層型圧電トランスであり、出力
側の静電容量を小さくすることができ、例えばインバー
タ回路に組み込んだ時脈流が小さくなり、冷陰極管のち
らつきを抑制することができるものである。
【0009】請求項4に記載の発明は、入力側内部電極
層は同一平面上に形成した少なくとも二枚の内部電極層
からなる請求項1から請求項3のいずれか一つに記載の
積層型圧電トランスであり、入力側内部電極層の形成部
分の内部電極層の形成面積を大きくすることができ、出
力側の分極体積を大きくすることができるものである。
【0010】請求項5に記載の発明は、入力側内部電極
層間の圧電セラミックス層の厚みよりも同一平面上に設
けた内部電極層間距離を短くした請求項4に記載の積層
型圧電トランスであり、入力側内部電極層の形成部分の
内部電極層の形成面積を大きくすることができ、出力側
の分極体積を大きくすることができるものである。
【0011】請求項6に記載の発明は、同一平面上に設
けた入力側内部電極層間の距離は入力側内部電極層間の
圧電セラミックス層の厚みの1/4よりも長くした請求
項5に記載の積層型圧電トランスであり、入力側内部電
極層の形成部分の内部電極層の形成面積を大きくするこ
とができ、出力側の分極体積を大きくすることができる
ものである。
【0012】請求項7に記載の発明は、複数の入力側内
部電極層の端部は圧電セラミックス積層体の厚み方向に
おいて非同一平面上に存在する請求項1から請求項6の
いずれか一つに記載の積層型圧電トランスであり、入力
側内部電極層の端部での分極歪みの集中を抑制すること
ができるものである。
【0013】請求項8に記載の発明は、複数の外部電極
は圧電セラミックス積層体の同一端面上に設けた請求項
1から請求項7のいずれか一つに記載の積層型圧電トラ
ンスであり、振動を阻害しない構造になると共に、外部
電極の形成工程を短くできるものである。
【0014】請求項9に記載の発明は、複数の外部電極
は圧電セラミックス積層体の同一端面及びこの端面に続
く上、下面の一部に設けた請求項1から請求項7のいず
れか一つに記載の積層型圧電トランスであり、圧電セラ
ミックス積層体と外部電極との接着強度を向上させると
共に圧電セラミックス積層体の保護機能をも有するもの
である。
【0015】請求項10に記載の発明は、内部電極層の
表面は粗面である請求項1から請求項9のいずれか一つ
に記載の積層型圧電トランスであり、圧電セラミックス
層との接着強度を向上させることができるものである。
【0016】請求項11に記載の発明は、内部電極層中
に圧電セラミックス層の構成成分と同一成分を含有させ
た請求項1から請求項10のいずれか一つに記載の積層
型圧電トランスであり、圧電セラミックス層との接着強
度を向上させることができるものである。
【0017】請求項12に記載の発明は、内部電極層中
の金属成分の平均粒径よりも圧電セラミックス層の平均
粒径を大きくした請求項1から請求項11のいずれか一
つに記載の積層型圧電トランスであり、圧電セラミック
ス層との接着強度を更に向上させることができるもので
ある。
【0018】請求項13に記載の発明は、圧電セラミッ
クス積層体の端部表面は曲面である請求項1から請求項
12のいずれか一つに記載の積層型圧電トランスであ
り、破壊強度、駆動時の破損電力の向上ができるもので
ある。
【0019】請求項14に記載の発明は、内部電極層の
外周部は曲線状である請求項1から請求項13のいずれ
か一つに記載の積層型圧電トランスであり、内部電極層
の端部に発生する分極歪みの集中を抑制することのでき
るものである。
【0020】請求項15に記載の発明は、入力側内部電
極層間及び出力側内部電極層間の圧電セラミックス層の
平均粒径よりも入力側内部電極層及び出力側内部電極層
の非形成部分の圧電セラミックス層の平均粒径を大きく
した請求項1から請求項14のいずれか一つに記載の積
層型圧電トランスであり、分極歪みを緩和して強度を向
上させることができるものである。
【0021】請求項16に記載の発明は、圧電セラミッ
クス積層体の表面から最短距離にある入力側内部電極層
及び出力側内部電極層までの圧電セラミックス層の厚み
は、入力側内部電極層間及び出力側内部電極層間の圧電
セラミックス層の厚みと同等以下とした請求項1から請
求項15のいずれか一つに記載の積層型圧電トランスで
あり、昇圧比、変換効率を大きく下げることなく圧電セ
ラミックス積層体を保護するものである。
【0022】請求項17に記載の発明は、圧電セラミッ
クス積層体の各辺のなす角は非直角である請求項1から
請求項16のいずれか一つに記載の積層型圧電トランス
であり、積層型圧電トランスをケースに組み込む際、導
電ゴム、接続端子等の接続部材との電気的接続をはずれ
にくくするものである。
【0023】請求項18に記載の発明は、一つの内部電
極層において中央部分より端部を薄くした請求項1から
請求項17のいずれか一つに記載の積層型圧電トランス
であり、内部電極層の形成部分と非形成部分との境界部
分の強度を向上させるものである。
【0024】請求項19に記載の発明は、電力供給手段
と、この電力供給手段にその入力側を接続したインダク
タンス手段と、このインダクタンス手段の出力側にその
入力側を接続したスイッチング手段と、このスイッチン
グ手段の出力側にその入力側を接続した請求項1から請
求項18のいずれか一つに記載の積層型圧電トランスと
を備えた電子機器であり、高いエネルギー変換効率で電
圧を昇圧できる積層型圧電トランスを用いることによ
り、消費電力を小さくすることができる。
【0025】以下本発明の実施の形態について図面を参
照しながら説明する。
【0026】(実施の形態1)図1は本実施の形態1に
おける積層型圧電トランスの斜視図、図2は図1のA−
B断面図、図3は図1のC−D断面図、図4は図1に示
す積層型圧電トランスの外部電極形成前の分解斜視図、
図5は図1に示す積層型圧電トランスの製造工程図であ
る。
【0027】1は圧電セラミックス積層体、1aは圧電
セラミックス層、2aは入力側内部電極層、2bは入力
側内部電極層、2cは出力側内部電極層、3aは入力側
外部電極、3bは出力側外部電極である。
【0028】このような積層型圧電トランスの製造方法
を図5に示す製造工程図に従って説明する。
【0029】まず、圧電セラミックス層1aの原料とし
てPbO(酸化鉛)、ZrO2(二酸化ジルコニウ
ム)、TiO2(二酸化チタン)を主原料とし、副原料
を所定の割合に原料配合し(図5の100)、この原料
をボールミルにて所定時間混合することにより(図5の
101)、例えばチタン酸ジルコン酸鉛系圧電材料を得
るように調合する。
【0030】次いで、この原料粉体を仮焼後(図5の1
02)、有機結合材、可塑剤、有機溶媒を所定量配合
し、スラリー混合を行い(図5の103)、シート成形
用スラリーを得る。
【0031】その後、ドクターブレード法によってシー
ト成形を行い(図5の104)、圧電セラミックス層1
aとなる所定厚みのセラミックグリーンシートを得る。
【0032】次に、このセラミックグリーンシート上に
図4に示す形状の入力側及び出力側内部電極層2a,2
b,2cとなる例えばAg−Pdを主成分とし、副成分
として少なくともセラミックシートの原料粉体を含有し
た内部電極ペーストを所望の形状に印刷した(図5の1
05)。
【0033】次いで、内部電極ペーストを印刷していな
いセラミックグリーンシートを所望の枚数積層したもの
(以下無効層とする)の上に、内部電極ペーストを印刷
したセラミックグリーンシートを所望の特性を得るよう
に積層し、再び無効層を形成してほぼ直方体状の圧電セ
ラミックス積層体1を得た(図5の106)。
【0034】この時、図4に示すように一層の圧電セラ
ミックス層1aの上において、長手方向のほぼ中央部か
ら一端部側に入力側内部電極層2a,2bを短手方向で
対向するように、かつその一端部が圧電セラミックス積
層体1の短手方向の両端面に露出するようにした。しか
しながら、ショート不良を防止するために長手方向の端
面には入力側内部電極層2a,2bが露出しないように
した。つまり、長手方向の端面に入力側内部電極層2
a,2bが露出していると、水分などが付着すると入力
側内部電極層2a間でマイグレーションが発生すること
により入力側内部電極層2a間がショートするのを防止
するためである。
【0035】また、出力側内部電極層2cは、一層の圧
電セラミックス層1aの上において、長手方向の他端部
に形成すると共に、圧電セラミックス積層体1の短手方
向の端面にそれぞれ露出するようにした。
【0036】次に、この圧電セラミックス積層体1中の
有機結合材を除去後、1000〜1200℃で1時間焼
成し(図5の107)、圧電セラミックス積層体1の外
表面全体を研磨して端部が曲面状となるように加工する
と共に、入力側及び出力側内部電極層2a,2b,2c
が圧電セラミックス積層体1の短手方向の端面に完全に
露出するように加工した(図5の108)。
【0037】次いで、入力側内部電極層2a,2bが露
出した圧電セラミックス積層体1の短手方向の両端面に
入力側外部電極3aを、出力側内部電極層2cの露出し
た圧電セラミックス積層体1の短手方向の一端面に出力
側外部電極3bをそれぞれ形成した(図5の109)。
【0038】次に、入力側外部電極3a間に電圧を印加
することにより、入力側内部電極層2a間の圧電セラミ
ックス層1aを分極し、その後入力側外部電極3aをマ
イナス側、出力側外部電極3bをプラス側として電圧を
印加して、出力側内部電極層2cと入力側内部電極層2
a,2b間の圧電セラミックス層1a全体を分極して
(図5の110)、積層型圧電トランスを得た。
【0039】(実施の形態2)図6は本実施の形態2に
おける積層型圧電トランスの斜視図である。
【0040】実施の形態1では、入力側外部電極3a及
び出力側外部電極3bを積層体の短手方向の端面のみに
形成しているが、本実施の形態においては、入力側及び
出力側外部電極3a,3bを圧電セラミックス積層体1
の短手方向の端面だけでなく、この端面に隣接する圧電
セラミックス積層体1の上、下面にも設けている。
【0041】この構成とすることにより、圧電セラミッ
クス積層体1と入力側及び出力側外部電極3a,3bと
の接着強度が向上すると共に、圧電セラミックス積層体
1の強度が向上する。
【0042】更に、圧電セラミックス積層体1の上、下
面の入力側及び出力側外部電極3a,3bと圧電セラミ
ックス積層体1の上、下面の最外層の圧電セラミックス
層1aも分極されるので、昇圧比が向上する。昇圧比の
向上を考慮すると、入力側及び出力側外部電極3a,3
bは、圧電セラミックス積層体1の表面にできるだけ大
きく形成することが望ましい。
【0043】(実施の形態3)図11は本実施の形態3
における電子機器の回路図であり、300は直流入力電
源、301は直流入力電源300の出力側に入力側を接
続したコイル、302はコイル301の出力側に入力側
を接続した電界効果トランジスタ(以下FETとす
る)、303はFET302に接続した発振回路、30
4はコイル301に接続した本発明の積層型圧電トラン
ス、305は積層型圧電トランス304の出力側にその
入力側を接続した冷陰極管である。
【0044】また、積層型圧電トランス304とコイル
301とは並列接続されていると共に、積層型圧電トラ
ンス304の入力側静電容量とコイル301で共振回路
を構成している。
【0045】この電子機器の動作について説明する。
【0046】直流入力電源300の出力電圧は、発振回
路303からの信号を受けたFET302によりON−
OFF制御され、共振回路が共振する例えば半波正弦波
の駆動電圧となって積層型圧電トランス304の入力側
に印加される。そして積層型圧電トランス304におい
て、この入力電圧を昇圧してその出力電圧が冷陰極管3
05に印加され点灯する。
【0047】ここで用いる本発明の積層型圧電トランス
は、高いエネルギー変換効率で電圧を昇圧することがで
きるので、消費電力を小さくすることができると共に、
電子機器を小型化することができる。
【0048】以下、本発明のポイントとなることについ
て説明する。
【0049】(1)圧電セラミックス積層体1の短手方
向の長さは、入力側内部電極層2a,2b及び出力側内
部電極層2cを形成した部分すなわち圧電セラミックス
層1aと入力側内部電極層2a,2b及び出力側内部電
極層2cを交互に積層した部分よりも、入力側内部電極
層2a,2b及び出力側内部電極層2cの非形成部分す
なわち圧電セラミックス層1aのみの部分を短くするこ
とにより、出力側の静電容量を小さくすることができ、
例えばインバータ回路に組み込んだ時脈流が小さくな
り、冷陰極管のちらつきを抑制することができる。
【0050】(2)圧電セラミックス積層体1の厚み方
向の長さは、入力側及び出力側内部電極層2a,2b,
2cを形成した部分すなわち圧電セラミックス層1aと
入力側内部電極層2a,2b及び出力側内部電極層2c
を交互に積層した部分よりも、入力側及び出力側内部電
極層2a,2b,2cの非形成部分、すなわち圧電セラ
ミックス層1aのみを短くすることにより、出力側の静
電容量を小さくすることができ、例えばインバータ回路
に組み込んだ時脈流が小さくなり、冷陰極管のちらつき
を抑制することができる。
【0051】(3)入力側内部電極層2bを形成しなく
ても積層型圧電トランスとして機能するのであるが、上
記実施の形態においては、入力側内部電極層2bを入力
側内部電極層2aと同一平面上にかつ入力側内部電極層
2aと異なる入力側外部電極3aと接続するように形成
することにより、入力側内部電極層2a,2bの面積を
大きくすることができ、出力側の圧電セラミックス層1
aの分極体積を大きくしているのである。
【0052】また圧電セラミックス積層体1の形成時
に、圧電セラミックス積層体1を上、下面から加圧する
場合、入力側内部電極層2bを形成したことにより、圧
電セラミックス積層体1をより均一に加圧することがで
きる。
【0053】(4)上記実施の形態では、同一平面上に
二つの入力側内部電極層2a,2bを形成したが、三つ
以上形成しても構わない。
【0054】例えば四つ形成する場合、図7に示すよう
に入力側内部電極層2a,2bを圧電セラミックス積層
体1の長手方向で二つに分割して、同一平面上に四つの
入力側内部電極層2a,2bを形成することにより、積
層型圧電トランスの駆動時に、最大応力が加わる圧電セ
ラミックス積層体1の長手方向の中央部分の強度を向上
させることができる。この入力側内部電極層2a,2b
の分割位置は、振動の節となる部分で行うことが望まし
い。
【0055】(5)同一面上の入力側内部電極層2a,
2b間の距離を、圧電セラミックス積層体1の厚み方向
の入力側内部電極層2a,2b間の一層の圧電セラミッ
クス層1aの厚みより短くすることにより、入力側内部
電極層2a,2bを大きくすることができ、出力側の分
極体積を大きくすることができる。しかしながら、入力
側内部電極層2a,2b間の距離を短くしすぎると、同
一面上の入力側内部電極層2a,2b間で絶縁破壊して
しまうので、少なくとも圧電セラミックス積層体1の厚
み方向の入力側内部電極層2a,2b間の一層の圧電セ
ラミックス層1aの厚みの1/4よりも長くすることが
好ましい。
【0056】(6)入力側、出力側内部電極層2a,2
cの端部は、図3に示すように圧電セラミックス積層体
1の厚み方向において少なくとも一部分が圧電セラミッ
クス層1aを介して対向していないようにすることによ
り、入、出力側内部電極層2a,2cの端部での分極歪
みの集中を抑制することができる。また分極歪みの集中
は、圧電セラミックス層1aを介して対向していない部
分が多いほど抑制できる。
【0057】(7)入力側及び出力側外部電極3a,3
bを、圧電セラミックス積層体1の短手方向の同一端面
に設けることにより、振動を阻害しない構造となるので
エネルギー変換効率が向上する。
【0058】また、入力側及び出力側外部電極3a,3
bが同時に形成できるので外部電極形成工程を短くでき
る。
【0059】(8)入力側、出力側内部電極層2a,2
b,2cの表面荒さを数μmとすることより、圧電セラ
ミックス層1aと入力側及び出力側内部電極層2a,2
b,2cの接着強度を向上させることができる。
【0060】入力側及び出力側内部電極層2a,2b,
2cの表面荒さを、数μmとする方法の一つとして、入
力側及び出力側内部電極層2a,2b,2cを形成する
内部電極ペースト中に圧電セラミックス層1aと同一成
分を含有させる方法がある。この場合、入力側及び出力
側内部電極層2a,2b,2cを介する圧電セラミック
ス層1aを連結して、更に圧電セラミックス層1aと入
力側及び出力側内部電極層2a,2b,2cの接着強度
を向上させることができる。
【0061】また上記効果を得るためには、内部電極ペ
ーストにセラミックグリーンシートの原料粉体と同じ原
料粉体を、内部電極ペースト中の金属成分100wt%
に対して、10〜100wt%添加することが望まし
い。
【0062】(9)入力側及び出力側内部電極層2a,
2b,2c中の金属成分の平均粒径よりも圧電セラミッ
クス層1aの平均粒径の方を大きくすることにより、圧
電セラミックス層1aと入力側及び出力側内部電極層2
a,2b,2cの接着強度を向上させることができる。
【0063】(10)圧電セラミックス積層体1の端部
表面を曲面状にすることにより、圧電セラミックス積層
体1の端部への応力集中を抑制でき、破壊強度、駆動時
の破損電力の向上ができるものである。
【0064】(11)入力側及び出力側内部電極層2
a,2b,2cの外周部を図8に示すように曲線状とす
ることにより、入力側及び出力側内部電極層2a,2
b,2cの外周部に発生する分極歪みが集中するのを抑
制し、駆動時の耐電力を向上させることができる。
【0065】(12)入力側及び出力側内部電極層2
a,2b,2c間の圧電セラミックス層1aの平均粒径
よりも、入力側及び出力側内部電極層2a,2b,2c
の非形成部分の圧電セラミックス層1aの平均粒径を大
きくすることにより、分極歪みを緩和して強度を向上さ
せることができる。
【0066】(13)無効層の厚みは、入力側及び出力
側内部電極層2a,2b,2c間の圧電セラミックス層
1aの厚みと同等以下とすることにより、昇圧比、変換
効率を大きく下げることなく、駆動時に振動する圧電セ
ラミックス層1aを保護することができる。
【0067】(14)圧電セラミックス積層体1の各辺
のなす角は非直角とする、つまり図2に示すように短手
方向断面がほぼ台形状とすることにより、図9に示すよ
うに積層型圧電トランスをケース200に組み込む際、
ケース200内に積層型圧電トランスを固定し、電気的
に接続を取る導電ゴム201との接触を確実に行うこと
ができ、振動、衝撃が加わった場合でも接続をはずれに
くくすることができる。この場合、ケース200の底面
側に長辺がくるようにする方が好ましい。
【0068】(15)入力側内部電極層2aは、図10
に示すように中央部分より端部の厚みを薄くすることに
より、入力側内部電極層2aの端部と圧電セラミックス
層1aとの界面の接着強度を向上させることができる。
もちろん他の入力側、出力側内部電極層2b,2cにつ
いても同様のことが言える。
【0069】(16)入力側内部電極層2a,2bの圧
電セラミックス積層体1の長手方向の長さは、圧電セラ
ミックス積層体1の長手方向の長さの1/2より長くし
ている。これは、圧電セラミックス積層体1の長手方向
において、分極境界と最大応力がかかる部分とが重なる
のを防止するためである。つまり、入力側内部電極層2
a,2bの端部は振動の節と重ならないようにすること
が望ましい。
【0070】(17)入力側及び出力側内部電極層2
a,2b,2cの圧電セラミックス積層体1の短手方向
端面に露出する長さは、入力側及び出力側外部電極3
a,3bの幅よりも長い。これは、入力側及び出力側外
部電極3a,3bの方が長くなると、これら入力側及び
出力側外部電極3a,3b間で分極がかかり、入力側及
び出力側外部電極3a,3bの端部に電界集中が生じて
特性が低下するのを防止するためである。
【0071】
【発明の効果】以上本発明によると、高いエネルギー変
換効率で電圧を昇圧できる積層型圧電トランスを提供す
ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における積層型圧電トラ
ンスの斜視図
【図2】図1のA−B断面図
【図3】図1のC−D断面図
【図4】図1に示す積層型圧電トランスの外部電極形成
前の分解斜視図
【図5】図1に示す積層型圧電トランスの製造工程図
【図6】本発明の実施の形態2における積層型圧電トラ
ンスの斜視図
【図7】同電極パターンを示す上面図
【図8】本発明の一実施の形態における積層型圧電トラ
ンスの電極パターンの上面図
【図9】本発明の一実施の形態における積層型圧電トラ
ンスの断面図
【図10】本発明の一実施の形態における積層型圧電ト
ランスの要部拡大断面図
【図11】本発明の一実施の形態における電子機器の回
路図
【図12】従来の積層型圧電トランスの斜視図
【符号の説明】
1 圧電セラミックス積層体 1a 圧電セラミックス層 2a 入力側内部電極層 2b 入力側内部電極層 2c 出力側内部電極層 3a 入力側外部電極 3b 出力側外部電極 200 ケース 201 導電ゴム 300 直流入力電源 301 コイル 302 FET 303 発振回路 304 積層型圧電トランス 305 冷陰極管
───────────────────────────────────────────────────── フロントページの続き (72)発明者 南 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山口 朋一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 河野 國敏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 福島 寛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川村 聡 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5H730 AA14 AS00 AS04 AS19 BB57 BB66 DD04 ZZ19

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 複数の圧電セラミックス層と複数の内部
    電極層とを積層したほぼ直方体状の圧電セラミックス積
    層体と、この内部電極層に電気的に接続すると共にこの
    圧電セラミックス積層体の表面に設けた複数の外部電極
    とを備え、前記内部電極層は前記圧電セラミックス積層
    体の長手方向の中央部から長手方向の一端部に位置する
    複数の入力側内部電極層と、前記圧電セラミックス積層
    体の長手方向の他端部に位置する複数の出力側内部電極
    層からなる積層型圧電トランス。
  2. 【請求項2】 圧電セラミックス積層体の短手方向の長
    さは内部電極層の形成部分よりも内部電極層の非形成部
    分を短くした請求項1に記載の積層型圧電トランス。
  3. 【請求項3】 圧電セラミックス積層体の厚み方向の長
    さは内部電極層の形成部分よりも内部電極層の非形成部
    分の方を短くした請求項1あるいは請求項2に記載の積
    層型圧電トランス。
  4. 【請求項4】 入力側内部電極層は同一平面上に形成し
    た少なくとも二枚の内部電極層からなる請求項1から請
    求項3のいずれか一つに記載の積層型圧電トランス。
  5. 【請求項5】 入力側内部電極層間の圧電セラミックス
    層の厚みよりも同一平面上に設けた内部電極層間距離を
    短くした請求項4に記載の積層型圧電トランス。
  6. 【請求項6】 同一平面上に設けた入力側内部電極層間
    の距離は入力側内部電極層間の圧電セラミックス層の厚
    みの1/4よりも長くした請求項5に記載の積層型圧電
    トランス。
  7. 【請求項7】 複数の入力側内部電極層の端部は圧電セ
    ラミックス積層体の厚み方向において非同一平面上に存
    在する請求項1から請求項6のいずれか一つに記載の積
    層型圧電トランス。
  8. 【請求項8】 複数の外部電極は圧電セラミックス積層
    体の同一端面上に設けた請求項1から請求項7のいずれ
    か一つに記載の積層型圧電トランス。
  9. 【請求項9】 複数の外部電極は圧電セラミックス積層
    体の同一端面及びこの端面に続く上、下面の一部に設け
    た請求項1から請求項7のいずれか一つに記載の積層型
    圧電トランス。
  10. 【請求項10】 内部電極層の表面は粗面である請求項
    1から請求項9のいずれか一つに記載の積層型圧電トラ
    ンス。
  11. 【請求項11】 内部電極層中に圧電セラミックス層の
    構成成分と同一成分を含有させた請求項1から請求項1
    0のいずれか一つに記載の積層型圧電トランス。
  12. 【請求項12】 内部電極層中の金属成分の平均粒径よ
    りも圧電セラミックス層の平均粒径を大きくした請求項
    1から請求項11のいずれか一つに記載の積層型圧電ト
    ランス。
  13. 【請求項13】 圧電セラミックス積層体の端部表面は
    曲面である請求項1から請求項12のいずれか一つに記
    載の積層型圧電トランス。
  14. 【請求項14】 内部電極層の外周部は曲線状である請
    求項1から請求項13のいずれか一つに記載の積層型圧
    電トランス。
  15. 【請求項15】 入力側内部電極層間及び出力側内部電
    極層間の圧電セラミックス層の平均粒径よりも、入力側
    内部電極層及び出力側内部電極層の非形成部分の圧電セ
    ラミックス層の平均粒径を大きくした請求項1から請求
    項14のいずれか一つに記載の積層型圧電トランス。
  16. 【請求項16】 圧電セラミックス積層体の表面から最
    短距離にある入力側内部電極層及び出力側内部電極層ま
    での圧電セラミックス層の厚みは、入力側内部電極層間
    及び出力側内部電極層間の圧電セラミックス層の厚みと
    同等以下とした請求項1から請求項15のいずれか一つ
    に記載の積層型圧電トランス。
  17. 【請求項17】 圧電セラミックス積層体の各辺のなす
    角は非直角である請求項1から請求項16のいずれか一
    つに記載の積層型圧電トランス。
  18. 【請求項18】 一つの内部電極層において中央部分よ
    り端部を薄くした請求項1から請求項17のいずれか一
    つに記載の積層型圧電トランス。
  19. 【請求項19】 電力供給手段と、この電力供給手段に
    その入力側を接続したインダクタンス手段と、このイン
    ダクタンス手段の出力側にその入力側を接続したスイッ
    チング手段と、このスイッチング手段の出力側にその入
    力側を接続した請求項1から請求項18のいずれか一つ
    に記載の積層型圧電トランスとを備えた電子機器。
JP19002299A 1999-07-05 1999-07-05 積層型圧電トランスとこれを用いた電子機器 Expired - Fee Related JP3551089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19002299A JP3551089B2 (ja) 1999-07-05 1999-07-05 積層型圧電トランスとこれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19002299A JP3551089B2 (ja) 1999-07-05 1999-07-05 積層型圧電トランスとこれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2001024247A true JP2001024247A (ja) 2001-01-26
JP3551089B2 JP3551089B2 (ja) 2004-08-04

Family

ID=16251079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19002299A Expired - Fee Related JP3551089B2 (ja) 1999-07-05 1999-07-05 積層型圧電トランスとこれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP3551089B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087871A1 (ja) * 2005-02-15 2006-08-24 Murata Manufacturing Co., Ltd. 積層型圧電素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087871A1 (ja) * 2005-02-15 2006-08-24 Murata Manufacturing Co., Ltd. 積層型圧電素子
US7598660B2 (en) 2005-02-15 2009-10-06 Murata Manufacturing Co., Ltd. Monolithic piezoelectric element
JP4775372B2 (ja) * 2005-02-15 2011-09-21 株式会社村田製作所 積層型圧電素子

Also Published As

Publication number Publication date
JP3551089B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
US5892318A (en) Piezoelectric transformer with multiple output
JP3551078B2 (ja) 積層型圧電トランスとこれを用いた電子機器
JP3551089B2 (ja) 積層型圧電トランスとこれを用いた電子機器
JP3706509B2 (ja) 圧電トランス
JPH11330580A (ja) 圧電トランス、圧電トランスの製造方法および圧電トランスの駆動方法
JP3022373B2 (ja) 圧電磁器トランスとその駆動方法
JP3018882B2 (ja) 圧電トランス
JP2000244033A (ja) 積層型圧電トランス
JP3659309B2 (ja) 圧電トランス
JPH1065231A (ja) 圧電トランス及びこれを用いた電力変換装置
JPH11186629A (ja) 圧電トランス素子及びそのケーシング方法
JP3397302B2 (ja) 積層型圧電セラミックトランス及びその製造方法
JPH11145528A (ja) 圧電トランス
JP3709114B2 (ja) 圧電トランス
TWI345322B (en) Piezoelectric transformer
JP2001156353A (ja) 圧電トランス
JPH0677555A (ja) 積層型圧電素子の製造方法
JP2003008098A (ja) 積層型圧電トランス
JPH10270768A (ja) 積層型圧電トランス
JP2003204090A (ja) 圧電トランス、並びに、圧電トランスを備える昇圧回路および冷陰極管発光装置
JP2001024246A (ja) 圧電トランス素子
JPH11261125A (ja) 積層型圧電トランス
JP2003008097A (ja) 積層型圧電トランス
JP2002217467A (ja) 積層型圧電トランス、圧電インバータおよび液晶ディスプレイ
JPH10321928A (ja) 圧電トランス装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees