JP2001024019A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001024019A JP2001024019A JP11192923A JP19292399A JP2001024019A JP 2001024019 A JP2001024019 A JP 2001024019A JP 11192923 A JP11192923 A JP 11192923A JP 19292399 A JP19292399 A JP 19292399A JP 2001024019 A JP2001024019 A JP 2001024019A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- plating
- stud bump
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 先端が微小径で高さも充分なバンプが、簡単
な工程で低製造コストで、半導体基板の端子パッドに形
成された半導体装置の製造方法を提供する。 【解決手段】 半導体基板１の端子パッド２に、放電法
で形成される金ボール１５から押圧成形されて溶着され
るスタッドバンプ４を覆い、半導体基板１にメッキレジ
スト５が形成され、スタッドバンプ４の上面に開口部１
７が形成され、開口部１７に無電解メッキでＮｉメッキ
層６が、Ｎｉメッキ層６上にフラッシュメッキで金メッ
キ層７が形成され、メッキレジスト５が剥離除去され、
半導体基板１の端子パッド２上に、スタッドバンプ４の
先端に微小径のメッキバンプ８が形成され、高さも充分
な突起形状バンプ２０が形成され、微小ピッチの接続パ
ッドに安定した高密度実装が可能な半導体装置を、スパ
ッタリング装置を使用せず製造コストを低減した簡単な
工程で製造することが可能になる。
な工程で低製造コストで、半導体基板の端子パッドに形
成された半導体装置の製造方法を提供する。 【解決手段】 半導体基板１の端子パッド２に、放電法
で形成される金ボール１５から押圧成形されて溶着され
るスタッドバンプ４を覆い、半導体基板１にメッキレジ
スト５が形成され、スタッドバンプ４の上面に開口部１
７が形成され、開口部１７に無電解メッキでＮｉメッキ
層６が、Ｎｉメッキ層６上にフラッシュメッキで金メッ
キ層７が形成され、メッキレジスト５が剥離除去され、
半導体基板１の端子パッド２上に、スタッドバンプ４の
先端に微小径のメッキバンプ８が形成され、高さも充分
な突起形状バンプ２０が形成され、微小ピッチの接続パ
ッドに安定した高密度実装が可能な半導体装置を、スパ
ッタリング装置を使用せず製造コストを低減した簡単な
工程で製造することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特に半導体基板の端子パッドにバンプを形成する半
導体装置の製造方法に関する。
法、特に半導体基板の端子パッドにバンプを形成する半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体チップと回路基板の接続には、電
極数の増加と、電極ピッチ及び寸法の微小化との傾向に
対応して、バンプによる接続技術が広く用いられてい
る。この種のバンプとしては、通常チップ電極上に、接
続金属としてＴｉ、Ｃｒなどを使用し、金属間化合物生
成防止のバリヤメタルとしてのＰｔ、Ｎｉ、Ｃｕを介し
て、ＡｕやＣｕでバンプ材を形成することが行われてい
る。この場合、接続金属やバリヤメタルの形成には、真
空蒸着やスパッタ法が用いられ、バンプの形成には通常
電気メッキが使用されている。
極数の増加と、電極ピッチ及び寸法の微小化との傾向に
対応して、バンプによる接続技術が広く用いられてい
る。この種のバンプとしては、通常チップ電極上に、接
続金属としてＴｉ、Ｃｒなどを使用し、金属間化合物生
成防止のバリヤメタルとしてのＰｔ、Ｎｉ、Ｃｕを介し
て、ＡｕやＣｕでバンプ材を形成することが行われてい
る。この場合、接続金属やバリヤメタルの形成には、真
空蒸着やスパッタ法が用いられ、バンプの形成には通常
電気メッキが使用されている。
【０００３】このようなバンプ形成には、薄膜被膜工
程、フォトリソグラフィ工程、エッチング工程及びメッ
キ工程が必要で、製造工程が煩雑であると共に、スパッ
タリング装置などの高価な装置が必要で製造コストの上
で問題が生じる。
程、フォトリソグラフィ工程、エッチング工程及びメッ
キ工程が必要で、製造工程が煩雑であると共に、スパッ
タリング装置などの高価な装置が必要で製造コストの上
で問題が生じる。
【０００４】
【発明が解決しようとする課題】この従来のバンプ形成
時の問題を解決するために、キャピラリーの先端から突
出させた金ワイヤと、別途設けたトーチ電極との間で放
電を行わせることにより、金ワイヤの先端に金ボールを
形成し、この金ボールをＡｌパッドに押圧・溶着させて
スタッドバンプを形成する製造方法が提案されている。
時の問題を解決するために、キャピラリーの先端から突
出させた金ワイヤと、別途設けたトーチ電極との間で放
電を行わせることにより、金ワイヤの先端に金ボールを
形成し、この金ボールをＡｌパッドに押圧・溶着させて
スタッドバンプを形成する製造方法が提案されている。
【０００５】この提案に係る製造方法によると、スパッ
タリング装置など高価な装置を使用することなく、低製
造コストで簡単な製造工程によって、半導体基板の端子
パッド上にバンプを形成することが可能になる。しか
し、提案に係る製造方法では、その製造原理から明らか
なように、バンプの先端直径が金ワイヤの外径と、キャ
ピラリーの内径とに依存するために、直径２０μｍ以下
のバンプを形成することはできない。また、金ボールに
基づいてバンプが形成されるために、バンプを小径にす
ると、それに伴ってバンプの高さも低くなり、バンプを
小径にすると、バンプの実装基板への接続実装が困難に
なってしまう。
タリング装置など高価な装置を使用することなく、低製
造コストで簡単な製造工程によって、半導体基板の端子
パッド上にバンプを形成することが可能になる。しか
し、提案に係る製造方法では、その製造原理から明らか
なように、バンプの先端直径が金ワイヤの外径と、キャ
ピラリーの内径とに依存するために、直径２０μｍ以下
のバンプを形成することはできない。また、金ボールに
基づいてバンプが形成されるために、バンプを小径にす
ると、それに伴ってバンプの高さも低くなり、バンプを
小径にすると、バンプの実装基板への接続実装が困難に
なってしまう。
【０００６】本発明は、前述したような従来の半導体基
板の端子パッドへのバンプ形成の現状に鑑みてなされた
ものであり、その目的は、先端が微小径で充分な高さを
有するバンプを、簡単な工程によって低製造コストで、
半導体基板の端子パッドに形成可能な半導体装置の製造
方法を提供することにある。
板の端子パッドへのバンプ形成の現状に鑑みてなされた
ものであり、その目的は、先端が微小径で充分な高さを
有するバンプを、簡単な工程によって低製造コストで、
半導体基板の端子パッドに形成可能な半導体装置の製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明は、半導体基板に形成された端
子パッド上に、導電性ワイヤとトーチ電極間の放電によ
り導電球体を形成する導電球体形成工程と、該導電球体
形成工程で形成された導電球体に基づいて、端子パッド
上にスタッドバンプを形成するスタッドバンプ形成工程
と、スタッドバンプを覆ってメッキレジストを配設し、
スタッドバンプの上面に対応する位置に、フォトリソグ
ラフィによって、スタッドバンプより小径の開口部を形
成する開口部形成工程と、開口部形成工程で形成された
開口部に、無電解メッキによって、スタッドバンプより
も小径のメッキバンプを形成するメッキバンプ形成工程
と、メッキレジストを除去して、スタッドバンプの先端
にメッキバンプが形成された先端が微小径の突起形状バ
ンブを形成する突起形状バンブ形成工程とを有すること
を特徴とするものである。
に、請求項１記載の発明は、半導体基板に形成された端
子パッド上に、導電性ワイヤとトーチ電極間の放電によ
り導電球体を形成する導電球体形成工程と、該導電球体
形成工程で形成された導電球体に基づいて、端子パッド
上にスタッドバンプを形成するスタッドバンプ形成工程
と、スタッドバンプを覆ってメッキレジストを配設し、
スタッドバンプの上面に対応する位置に、フォトリソグ
ラフィによって、スタッドバンプより小径の開口部を形
成する開口部形成工程と、開口部形成工程で形成された
開口部に、無電解メッキによって、スタッドバンプより
も小径のメッキバンプを形成するメッキバンプ形成工程
と、メッキレジストを除去して、スタッドバンプの先端
にメッキバンプが形成された先端が微小径の突起形状バ
ンブを形成する突起形状バンブ形成工程とを有すること
を特徴とするものである。
【０００８】このような手段によると、スパッタリング
装置などの高価な装置を使用せずに、低製造コストの簡
単な工程によって、先端が微細径で高さも充分な突起形
状バンプが半導体基板の端子パッド上に形成され、被接
続半導体チップに対する高密度実装を精度よく行う半導
体装置が製造される。
装置などの高価な装置を使用せずに、低製造コストの簡
単な工程によって、先端が微細径で高さも充分な突起形
状バンプが半導体基板の端子パッド上に形成され、被接
続半導体チップに対する高密度実装を精度よく行う半導
体装置が製造される。
【０００９】
【発明の実施の形態】以下に、本発明の一実施の形態
を、図１ないし図６を参照して説明する。図１は本実施
の形態に係る半導体装置の製造方法の前半の工程を示す
説明図、図２は本実施の形態の後半の工程を示す説明
図、図３は本実施の形態で製造された半導体装置の外部
部品との接続状態を示す説明図、図４は本実施の形態で
製造された半導体装置の外部部品との接続状態の他の例
を示す説明図、図５は放電によるスタッドバンプ形成の
前半工程を示す説明図、図６は放電によるスタッドバン
プ形成の後半工程を示す説明図である。
を、図１ないし図６を参照して説明する。図１は本実施
の形態に係る半導体装置の製造方法の前半の工程を示す
説明図、図２は本実施の形態の後半の工程を示す説明
図、図３は本実施の形態で製造された半導体装置の外部
部品との接続状態を示す説明図、図４は本実施の形態で
製造された半導体装置の外部部品との接続状態の他の例
を示す説明図、図５は放電によるスタッドバンプ形成の
前半工程を示す説明図、図６は放電によるスタッドバン
プ形成の後半工程を示す説明図である。
【００１０】本実施の形態では、図１（ａ）に示すよう
に、周縁部に千鳥足状にほぼ正方形のＡｌの端子パッド
２が形成されている半導体基板１を基にして、各端子パ
ッド２に先端が微小径の突起形状バンプ２０を備えた半
導体装置を製造する場合について説明する。先ず、同図
（ｂ）に示すように、各端子パッド２に円形の開口部２
ａを設けた状態で、半導体基板１上に保護膜３を形成
し、次いで、各端子パッド２の開口部２ａに、同図
（ｃ）に示すようにスタッドバンプ４を放電法によって
形成する。このスタッドバンプ４の形成法を、図５及び
図６を参照して説明する。
に、周縁部に千鳥足状にほぼ正方形のＡｌの端子パッド
２が形成されている半導体基板１を基にして、各端子パ
ッド２に先端が微小径の突起形状バンプ２０を備えた半
導体装置を製造する場合について説明する。先ず、同図
（ｂ）に示すように、各端子パッド２に円形の開口部２
ａを設けた状態で、半導体基板１上に保護膜３を形成
し、次いで、各端子パッド２の開口部２ａに、同図
（ｃ）に示すようにスタッドバンプ４を放電法によって
形成する。このスタッドバンプ４の形成法を、図５及び
図６を参照して説明する。
【００１１】最初に、図５（ａ）に示すように、端子パ
ッド２の上方に配置したキャピラリー１２の先端から、
Ａｌ製のパッド２にボンデングし易く、且つ高導電度の
Ａｕ製のワイヤ１１を、形成しようとするスタッドバン
プ４のサイズに応じた所定長だけ突出させる。次いで、
このワイヤ１１の突出端に対向してトーチ電極１３を近
接配置し、トーチ電極１３とワイヤ１１の他端間に、高
圧電源１４を印加して放電を起こさせることにより、同
図（ｂ）に示すように、ワイヤ１１の突出端部にＡｕ製
のボール１５を形成する。そして、形成されたＡｕ製の
ボール１５をＡｌ製の端子パッド２に押し付け、２５０
℃で加熱しながら周波数６０ＫＨｚの超音波を印加し
て、同図（ｃ）に示すように、端子パッド２に溶着され
たＡｕ製のボール１５Ａを形成する。
ッド２の上方に配置したキャピラリー１２の先端から、
Ａｌ製のパッド２にボンデングし易く、且つ高導電度の
Ａｕ製のワイヤ１１を、形成しようとするスタッドバン
プ４のサイズに応じた所定長だけ突出させる。次いで、
このワイヤ１１の突出端に対向してトーチ電極１３を近
接配置し、トーチ電極１３とワイヤ１１の他端間に、高
圧電源１４を印加して放電を起こさせることにより、同
図（ｂ）に示すように、ワイヤ１１の突出端部にＡｕ製
のボール１５を形成する。そして、形成されたＡｕ製の
ボール１５をＡｌ製の端子パッド２に押し付け、２５０
℃で加熱しながら周波数６０ＫＨｚの超音波を印加し
て、同図（ｃ）に示すように、端子パッド２に溶着され
たＡｕ製のボール１５Ａを形成する。
【００１２】その後、図６（ａ）に示すように、キャピ
ラリー１２を上昇させて、ワイヤ１１の上部を切断して
キャピラリー１２を取り除き、次いで、同図（ｂ）に示
すように、押圧治具１６を使用して、形成されるスタッ
ドバンプ４が、２０μｍ〜５０μｍ程度の所定の高さに
なるように、ボール１５Ａを押圧することにより、同図
（ｃ）に示すように、端子パッド２上に所定形状のスタ
ッドバンプ４を形成する。ここで、図１に戻って、同図
（ｃ）に示すように、半導体基板１上に形成されるスタ
ッドバンプ４を覆って、同図（ｄ）に示すように、半導
体基板１上の全面にわたって、回転塗装法により使用す
るメッキ液に耐性のある例えば環化ゴム系のメッキレジ
スト５が、１μｍ〜１０μｍの膜厚になるように塗装形
成される。
ラリー１２を上昇させて、ワイヤ１１の上部を切断して
キャピラリー１２を取り除き、次いで、同図（ｂ）に示
すように、押圧治具１６を使用して、形成されるスタッ
ドバンプ４が、２０μｍ〜５０μｍ程度の所定の高さに
なるように、ボール１５Ａを押圧することにより、同図
（ｃ）に示すように、端子パッド２上に所定形状のスタ
ッドバンプ４を形成する。ここで、図１に戻って、同図
（ｃ）に示すように、半導体基板１上に形成されるスタ
ッドバンプ４を覆って、同図（ｄ）に示すように、半導
体基板１上の全面にわたって、回転塗装法により使用す
るメッキ液に耐性のある例えば環化ゴム系のメッキレジ
スト５が、１μｍ〜１０μｍの膜厚になるように塗装形
成される。
【００１３】次いで、図２（ａ）に示すように、スタッ
ドバンプ４の上面に、メッキを施す開口部１７をフォト
リソグラフィによって形成するが、この場合、露光機を
選択して、非密着露光方式のコンタクトアライナーを使
用するか、或いはミラープロジェクションアライナーを
使用することにより、スタッドバンプ４がフォトマスク
に接触して、フォトマスクに傷が付かないようにする。
そして、同図（ｂ）に示すように、開口部１７に対し
て、Ｎｉのように無電解メッキを行い易く、且つフラッ
シュＡｕメッキを行い易い材質で、無電解メッキを行う
ことにより、Ｎｉメッキ層６をメッキレジスト５の膜厚
を越えない厚みで形成し、次いで、同図（ｃ）に示すよ
うに、Ｎｉメッキ層６の上に、膜厚１μｍ以下にフラッ
シュＡｕメッキを行って、Ａｕメッキ層７を形成する。
この状態で、使用したメッキレジスト５の剥離液を使用
して、半導体基板１からメッキレジスト５を剥離除去す
ることにより、同図（ｄ）に示すように、スタッドバン
プ４の先端に微小径のメッキバンプ８が形成された突起
形状バンプ２０が、半導体基板１の端子パッド２上に形
成される。
ドバンプ４の上面に、メッキを施す開口部１７をフォト
リソグラフィによって形成するが、この場合、露光機を
選択して、非密着露光方式のコンタクトアライナーを使
用するか、或いはミラープロジェクションアライナーを
使用することにより、スタッドバンプ４がフォトマスク
に接触して、フォトマスクに傷が付かないようにする。
そして、同図（ｂ）に示すように、開口部１７に対し
て、Ｎｉのように無電解メッキを行い易く、且つフラッ
シュＡｕメッキを行い易い材質で、無電解メッキを行う
ことにより、Ｎｉメッキ層６をメッキレジスト５の膜厚
を越えない厚みで形成し、次いで、同図（ｃ）に示すよ
うに、Ｎｉメッキ層６の上に、膜厚１μｍ以下にフラッ
シュＡｕメッキを行って、Ａｕメッキ層７を形成する。
この状態で、使用したメッキレジスト５の剥離液を使用
して、半導体基板１からメッキレジスト５を剥離除去す
ることにより、同図（ｄ）に示すように、スタッドバン
プ４の先端に微小径のメッキバンプ８が形成された突起
形状バンプ２０が、半導体基板１の端子パッド２上に形
成される。
【００１４】このようにして、本実施の形態によると、
半導体基板１の端子パッド２上に、スタッドバンプ４の
先端に微小径のメッキバンプ８が形成された突起形状バ
ンプ２０を備えた半導体装置が製造されるが、この半導
体装置は、図３に示すように、バンプ２０の先端の微小
径のメッキバンプ８を、半導体チップ１８の接続パッド
１０に接続することにより、微細ピッチの接続パッド１
０を備えた半導体チップ１８に対して高密度の実装を行
うことが可能になる。図４は、本実施の形態による他の
実装状態を説明するものであり、この場合には、半導体
基板１に千鳥足状に形成された突起形状バンプ２０のメ
ッキバンプ８に、リードフレーム９を接続し、これらの
リードフレーム９を互いに平行に、半導体基板１の側方
に導出して、図示せぬ半導体チップと高密度の実装が行
われる。
半導体基板１の端子パッド２上に、スタッドバンプ４の
先端に微小径のメッキバンプ８が形成された突起形状バ
ンプ２０を備えた半導体装置が製造されるが、この半導
体装置は、図３に示すように、バンプ２０の先端の微小
径のメッキバンプ８を、半導体チップ１８の接続パッド
１０に接続することにより、微細ピッチの接続パッド１
０を備えた半導体チップ１８に対して高密度の実装を行
うことが可能になる。図４は、本実施の形態による他の
実装状態を説明するものであり、この場合には、半導体
基板１に千鳥足状に形成された突起形状バンプ２０のメ
ッキバンプ８に、リードフレーム９を接続し、これらの
リードフレーム９を互いに平行に、半導体基板１の側方
に導出して、図示せぬ半導体チップと高密度の実装が行
われる。
【００１５】以上に説明したように、本実施の形態によ
ると、半導体基板１上に形成された端子パッド２に対し
て、放電法によって形成されるＡｕのボール１５に基づ
いて、端子パッド２にスタッドバンプ４が押圧成形され
て溶着され、このスタッドバンプ４を覆って、半導体基
板１上の全面にメッキ液に耐性のある環化ゴム系のメッ
キレジスト５が塗装形成され、スタッドバンプ４の上面
に、メッキを施す開口部１７がフォトリソグラフィによ
って形成され、開口部１７に対して、無電解メッキによ
ってＮｉメッキ層６が形成され、Ｎｉメッキ層６上にフ
ラッシュメッキによりＡｕメッキ層７を形成され、半導
体基板１からメッキレジスト５が剥離除去されて、半導
体基板１の端子パッド２上に、スタッドバンプ４の先端
に微小径で高さも充分にあるメッキバンプ８が形成され
る。このために、本実施の形態によると、微小ピッチの
接続パッドに対して、安定した高密度実装が可能な半導
体装置を、スパッタリング装置などの高価な装置を使用
せず、製造コストを低減した簡単な工程で製造すること
が可能になる。
ると、半導体基板１上に形成された端子パッド２に対し
て、放電法によって形成されるＡｕのボール１５に基づ
いて、端子パッド２にスタッドバンプ４が押圧成形され
て溶着され、このスタッドバンプ４を覆って、半導体基
板１上の全面にメッキ液に耐性のある環化ゴム系のメッ
キレジスト５が塗装形成され、スタッドバンプ４の上面
に、メッキを施す開口部１７がフォトリソグラフィによ
って形成され、開口部１７に対して、無電解メッキによ
ってＮｉメッキ層６が形成され、Ｎｉメッキ層６上にフ
ラッシュメッキによりＡｕメッキ層７を形成され、半導
体基板１からメッキレジスト５が剥離除去されて、半導
体基板１の端子パッド２上に、スタッドバンプ４の先端
に微小径で高さも充分にあるメッキバンプ８が形成され
る。このために、本実施の形態によると、微小ピッチの
接続パッドに対して、安定した高密度実装が可能な半導
体装置を、スパッタリング装置などの高価な装置を使用
せず、製造コストを低減した簡単な工程で製造すること
が可能になる。
【００１６】
【発明の効果】請求項１記載の発明によると、スタッド
バンプ形成工程によって、半導体基板上に形成された端
子パッド上に、導電性ワイヤとトーチ電極間の放電によ
り導電球体が形成され、導電球体形成工程で形成された
導電球体に基づいて、スタッドバンプ形成工程によつ
て、端子パッド上にスタッドバンプが形成され、開口部
形成工程によって、スタッドバンプを覆ってメッキレジ
ストが配設され、スタッドバンプの上面に対応する位置
に、フォトリソグラフィによって、スタッドバンプより
小径の開口部が形成される。そして、メッキバンプ形成
工程によって、開口部形成工程で形成された開口部に、
無電解メッキによって、スタッドバンプよりも小径のメ
ッキバンプが形成され、半導体製造工程によって、メッ
キレジストが除去され、スタッドバンプの先端にメッキ
バンプが形成された先端が微小径の突起形状バンプが形
成されるので、スパッタリング装置などを使用せず、低
製造コストの簡単な工程によって、先端が微細径で高さ
も充分あり、高密度実装を精度よく行うことが可能な半
導体装置を製造することが可能になる。
バンプ形成工程によって、半導体基板上に形成された端
子パッド上に、導電性ワイヤとトーチ電極間の放電によ
り導電球体が形成され、導電球体形成工程で形成された
導電球体に基づいて、スタッドバンプ形成工程によつ
て、端子パッド上にスタッドバンプが形成され、開口部
形成工程によって、スタッドバンプを覆ってメッキレジ
ストが配設され、スタッドバンプの上面に対応する位置
に、フォトリソグラフィによって、スタッドバンプより
小径の開口部が形成される。そして、メッキバンプ形成
工程によって、開口部形成工程で形成された開口部に、
無電解メッキによって、スタッドバンプよりも小径のメ
ッキバンプが形成され、半導体製造工程によって、メッ
キレジストが除去され、スタッドバンプの先端にメッキ
バンプが形成された先端が微小径の突起形状バンプが形
成されるので、スパッタリング装置などを使用せず、低
製造コストの簡単な工程によって、先端が微細径で高さ
も充分あり、高密度実装を精度よく行うことが可能な半
導体装置を製造することが可能になる。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法の前半の工程を示す説明図である。
方法の前半の工程を示す説明図である。
【図２】同実施の形態の後半の工程を示す説明図であ
る。
る。
【図３】同実施の形態で製造された半導体装置の外部部
品との接続状態を示す説明図である。
品との接続状態を示す説明図である。
【図４】同実施の形態で製造された半導体装置の外部部
品との接続状態の他の例を示す説明図である。
品との接続状態の他の例を示す説明図である。
【図５】放電によるスタッドバンプ形成の前半工程を示
す説明図である。
す説明図である。
【図６】放電によるスタッドバンプ形成の後半工程を示
す説明図である。
す説明図である。
１・・半導体基板、２・・端子パッド、３・・保護膜、
４・・スタッドバンプ、５・・メッキレジスト、６・・
Ｎｉメッキ層、７・・Ａｕメッキ層、８・・メッキバン
プ、９・・リードフレーム、１０・・接続パッド、１１
・・ワイヤ、１２・・キャピラリー、１３・・トーチ電
極、１４・・高圧電源、１５、１５Ａ・・ボール、１６
・・押圧治具、１７・・開口部、１８・・半導体チッ
プ、２０・・突起形状バンプ。
４・・スタッドバンプ、５・・メッキレジスト、６・・
Ｎｉメッキ層、７・・Ａｕメッキ層、８・・メッキバン
プ、９・・リードフレーム、１０・・接続パッド、１１
・・ワイヤ、１２・・キャピラリー、１３・・トーチ電
極、１４・・高圧電源、１５、１５Ａ・・ボール、１６
・・押圧治具、１７・・開口部、１８・・半導体チッ
プ、２０・・突起形状バンプ。
Claims (1)
- 【請求項１】 半導体基板に形成された端子パッド上
に、導電性ワイヤとトーチ電極間の放電により導電球体
を形成する導電球体形成工程と、 該導電球体形成工程で形成された導電球体に基づいて、
前記端子パッド上にスタッドバンプを形成するスタッド
バンプ形成工程と、 前記スタッドバンプを覆ってメッキレジストを配設し、
前記スタッドバンプの上面に対応する位置に、フォトリ
ソグラフィによって、前記スタッドバンプより小径の開
口部を形成する開口部形成工程と、 該開口部形成工程で形成された前記開口部に、無電解メ
ッキによって、前記スタッドバンプよりも小径のメッキ
バンプを形成するメッキバンプ形成工程と、 前記メッキレジストを除去して、前記スタッドバンプの
先端に前記メッキバンプが形成された先端が微小径の突
起形状バンブを形成する突起形状バンブ形成工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192923A JP2001024019A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192923A JP2001024019A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024019A true JP2001024019A (ja) | 2001-01-26 |
Family
ID=16299242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11192923A Pending JP2001024019A (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024019A (ja) |
-
1999
- 1999-07-07 JP JP11192923A patent/JP2001024019A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5599276B2 (ja) | 半導体素子、半導体素子実装体及び半導体素子の製造方法 | |
| JPH088278B2 (ja) | 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ | |
| JPH09312374A (ja) | 半導体パッケージ及びその製造方法 | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| US6525424B2 (en) | Semiconductor device and its manufacturing method | |
| JPH09213863A (ja) | リードフレームの製造方法 | |
| TW200816407A (en) | Window manufacture method of semiconductor package type printed circuit board | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| JP2001024019A (ja) | 半導体装置の製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JP2000299338A (ja) | 突起電極を有するベアチップｉｃ及び突起電極の形成方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPH10256453A (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP2001274307A (ja) | 半導体装置の製造方法 | |
| JPH03169035A (ja) | フィルムキャリヤーテープ | |
| JPH0393247A (ja) | バンプ付フィルムキャリア | |
| JPH0685127A (ja) | 金属箔積層フィルム |