JP2001022923A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JP2001022923A JP2001022923A JP19472399A JP19472399A JP2001022923A JP 2001022923 A JP2001022923 A JP 2001022923A JP 19472399 A JP19472399 A JP 19472399A JP 19472399 A JP19472399 A JP 19472399A JP 2001022923 A JP2001022923 A JP 2001022923A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image data
- columns
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 画像データのようなマトリックスデータにフ
ィルタ処理を施すフィルタ装置において、回路規模を縮
小し、処理速度を向上する。 【解決手段】 フィルタ処理を行うデータ（領域Ａのデ
ータ）を第１〜第３のメモリ部５、６、７に分割して保
存する。そのデータにフィルタ処理を施す間に次のデー
タを第４のメモリ部に保存する。次にフィルタ処理を行
うデータ（領域Ｂのデータ）の領域Ａと重複する部分は
既に第２、第３のメモリ部に保存されているので、第２
〜第４のメモリ部のデータを用いて領域Ｂのフィルタ処
理を行う。重複するデータを保存する必要がないのでメ
モリ部の回路規模が縮小されると共に、同じデータを再
び読み込む必要がないので処理速度が向上する。
ィルタ処理を施すフィルタ装置において、回路規模を縮
小し、処理速度を向上する。 【解決手段】 フィルタ処理を行うデータ（領域Ａのデ
ータ）を第１〜第３のメモリ部５、６、７に分割して保
存する。そのデータにフィルタ処理を施す間に次のデー
タを第４のメモリ部に保存する。次にフィルタ処理を行
うデータ（領域Ｂのデータ）の領域Ａと重複する部分は
既に第２、第３のメモリ部に保存されているので、第２
〜第４のメモリ部のデータを用いて領域Ｂのフィルタ処
理を行う。重複するデータを保存する必要がないのでメ
モリ部の回路規模が縮小されると共に、同じデータを再
び読み込む必要がないので処理速度が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、逐次、シリアルに
入力される画像情報などのマトリックスデータに所定の
処理を施す信号処理装置に関し、特に、取り込んだマト
リックスデータのバースト転送に関する。
入力される画像情報などのマトリックスデータに所定の
処理を施す信号処理装置に関し、特に、取り込んだマト
リックスデータのバースト転送に関する。
【０００２】
【従来の技術】デジタル画像信号に対して、ノイズを除
去したり、輪郭を鮮明にしたりする処理を一般的にフィ
ルタ処理と呼ぶ。画像信号のフィルタ処理は、対象とす
る画素データの周囲の画素データを基に所定の演算を施
す、２次元フィルタである場合が多い。例えば平均化の
２次元フィルタであれば、対象とする画素を中心とした
例えば５×５画素のデータの平均値をその画素のデータ
とする。また、メディアンフィルタであれば、５×５画
素のデータの中央値をその画素データとする。また、１
回のフィルタ処理では完全にノイズの除去ができないた
め、複数回のフィルタ処理を施す場合もある。
去したり、輪郭を鮮明にしたりする処理を一般的にフィ
ルタ処理と呼ぶ。画像信号のフィルタ処理は、対象とす
る画素データの周囲の画素データを基に所定の演算を施
す、２次元フィルタである場合が多い。例えば平均化の
２次元フィルタであれば、対象とする画素を中心とした
例えば５×５画素のデータの平均値をその画素のデータ
とする。また、メディアンフィルタであれば、５×５画
素のデータの中央値をその画素データとする。また、１
回のフィルタ処理では完全にノイズの除去ができないた
め、複数回のフィルタ処理を施す場合もある。
【０００３】図３を用いてフィルタ処理の動作を説明す
る。１枚の画像データは数百から数百万の画素データの
集合であり、図３（ａ）は画像信号の左上隅部分を示し
ている。まず、２０×２０画素よりなる領域Ａにフィル
タ処理を施す。図３（ｂ）に示すように、領域Ａに５×
５画素を用いたフィルタ処理を１回施すと、処理結果は
１６×１６画素の領域Ａ’となる。幅２画素分の周囲領
域は、フィルタ処理を施せないため、不要なデータとな
る。次に、領域Ａ’を基に２回目のフィルタ処理を施す
と、処理結果は１２×１２画素の領域Ａ’’となり、同
様に３回目のフィルタ処理を施すと、８×８画素の領域
Ａ’’’となる。従って、５×５画素を用いたフィルタ
処理を２０×２０画素のデータに３回施すと、８×８画
素のデータを得ることができる。
る。１枚の画像データは数百から数百万の画素データの
集合であり、図３（ａ）は画像信号の左上隅部分を示し
ている。まず、２０×２０画素よりなる領域Ａにフィル
タ処理を施す。図３（ｂ）に示すように、領域Ａに５×
５画素を用いたフィルタ処理を１回施すと、処理結果は
１６×１６画素の領域Ａ’となる。幅２画素分の周囲領
域は、フィルタ処理を施せないため、不要なデータとな
る。次に、領域Ａ’を基に２回目のフィルタ処理を施す
と、処理結果は１２×１２画素の領域Ａ’’となり、同
様に３回目のフィルタ処理を施すと、８×８画素の領域
Ａ’’’となる。従って、５×５画素を用いたフィルタ
処理を２０×２０画素のデータに３回施すと、８×８画
素のデータを得ることができる。
【０００４】領域Ｂは、領域Ａよりも行方向に８画素ず
れた領域である。領域Ｂに領域Ａと同様のフィルタ処理
を施すことによって、Ａ’’’に隣接した８×８画素の
領域Ｂ’’’を得ることができる。同様に、領域Ｂより
も更に８画素ずれた領域Ｃ（図示しない）から、領域
Ｃ’’’を得る。それらを図３（ｃ）に示すように連結
することによって、１行分のフィルタ処理を行うことが
できる。
れた領域である。領域Ｂに領域Ａと同様のフィルタ処理
を施すことによって、Ａ’’’に隣接した８×８画素の
領域Ｂ’’’を得ることができる。同様に、領域Ｂより
も更に８画素ずれた領域Ｃ（図示しない）から、領域
Ｃ’’’を得る。それらを図３（ｃ）に示すように連結
することによって、１行分のフィルタ処理を行うことが
できる。
【０００５】１行分のフィルタ処理が終了したら、列方
向に８画素ずれたデータに同様の処理を施していくこと
によって、全画面のフィルタ処理を行うことができる。
向に８画素ずれたデータに同様の処理を施していくこと
によって、全画面のフィルタ処理を行うことができる。
【０００６】図４は上述したフィルタ処理を行う従来の
フィルタ装置の一例を示すブロック図である。フレーム
メモリ１０１、読み出し制御回路１０２、メモリ切り換
え回路１０３、第１の切り換えスイッチ１０４、第１の
メモリ１０５、第２のメモリ１０６、第２の切り換えス
イッチ１０７、フィルタ処理回路１０８を有する。
フィルタ装置の一例を示すブロック図である。フレーム
メモリ１０１、読み出し制御回路１０２、メモリ切り換
え回路１０３、第１の切り換えスイッチ１０４、第１の
メモリ１０５、第２のメモリ１０６、第２の切り換えス
イッチ１０７、フィルタ処理回路１０８を有する。
【０００７】フレームメモリ１０１は映像信号が入力さ
れ、これを一時的に記憶する。読み出し制御回路１０２
はフィルタ処理に用いる画素のデータをフレームメモリ
１０１から読み出し、スイッチ１０４を介して第１のメ
モリ１０５もしくは第２のメモリ１０６に出力する。第
１及び第２のメモリ１０５、１０６は、それぞれ２０×
２０画素分のデータを記憶できる容量を有している。フ
ィルタ処理回路１０８は、第１もしくは第２のメモリ１
０５、１０６の記憶内容を読み出してフィルタ処理を行
う。メモリ切り換え回路１０３は第１及び第２の切り換
えスイッチ１０４、１０７を連動して切り換える。
れ、これを一時的に記憶する。読み出し制御回路１０２
はフィルタ処理に用いる画素のデータをフレームメモリ
１０１から読み出し、スイッチ１０４を介して第１のメ
モリ１０５もしくは第２のメモリ１０６に出力する。第
１及び第２のメモリ１０５、１０６は、それぞれ２０×
２０画素分のデータを記憶できる容量を有している。フ
ィルタ処理回路１０８は、第１もしくは第２のメモリ１
０５、１０６の記憶内容を読み出してフィルタ処理を行
う。メモリ切り換え回路１０３は第１及び第２の切り換
えスイッチ１０４、１０７を連動して切り換える。
【０００８】次に、図４の装置の動作について説明す
る。まず、メモリ切り換え回路１０３は第１の切り換え
スイッチ１０４を第１のメモリに、第２の切り換えスイ
ッチ１０７を第２のメモリに接続している。読み出し制
御回路１０２は図３の領域Ａにあたる画素のデータをフ
レームメモリ１０１から読み出し、第１のメモリ１０５
に入力する。次に、メモリ切り換え回路１０３は、第
１、第２のスイッチ１０４、１０７を切り換える。読み
出し制御回路は、領域Ｂのデータをフレームメモリ１０
１から読み出して、第２のメモリ１０６に書き込む。同
時にフィルタ処理回路１０８は領域Ａのデータを第１の
メモリ１０５から読み出し、フィルタ処理を施して出力
する。次に、メモリ切り換え回路が第１、第２のスイッ
チを切り換え、領域Ｃのデータを第１のメモリに書き込
むと同時に第２のメモリに保存されている領域Ｂのデー
タにフィルタ処理を施す。以下同様に動作する。
る。まず、メモリ切り換え回路１０３は第１の切り換え
スイッチ１０４を第１のメモリに、第２の切り換えスイ
ッチ１０７を第２のメモリに接続している。読み出し制
御回路１０２は図３の領域Ａにあたる画素のデータをフ
レームメモリ１０１から読み出し、第１のメモリ１０５
に入力する。次に、メモリ切り換え回路１０３は、第
１、第２のスイッチ１０４、１０７を切り換える。読み
出し制御回路は、領域Ｂのデータをフレームメモリ１０
１から読み出して、第２のメモリ１０６に書き込む。同
時にフィルタ処理回路１０８は領域Ａのデータを第１の
メモリ１０５から読み出し、フィルタ処理を施して出力
する。次に、メモリ切り換え回路が第１、第２のスイッ
チを切り換え、領域Ｃのデータを第１のメモリに書き込
むと同時に第２のメモリに保存されている領域Ｂのデー
タにフィルタ処理を施す。以下同様に動作する。
【０００９】データの読み出しと、フィルタ処理には一
定の時間を要する。図４の装置は、第１、第２のメモリ
を使い分けることによって読み出しとフィルタ処理を同
時に行うことで、動作を効率化させている。
定の時間を要する。図４の装置は、第１、第２のメモリ
を使い分けることによって読み出しとフィルタ処理を同
時に行うことで、動作を効率化させている。
【００１０】
【発明が解決しようとする課題】図４に示した従来の装
置は、フィルタ処理に用いる画素データを保存できる容
量を有するメモリを２つ有するため、回路規模が大き
く、より回路規模の小さい装置が求められている。
置は、フィルタ処理に用いる画素データを保存できる容
量を有するメモリを２つ有するため、回路規模が大き
く、より回路規模の小さい装置が求められている。
【００１１】また、読み出し制御回路１０２が所定デー
タを読み出し、これを第１もしくは第２のメモリ１０
４、１０７に書き込むために要する時間は、フィルタ処
理回路１０８がフィルタ処理を行うために要する時間よ
りも長く必要であるため、読み出し、書き込み動作が終
了するまでの間、フィルタ処理回路１０８は動作を停止
せねばならず、より動作速度の速い装置が求められてい
る。
タを読み出し、これを第１もしくは第２のメモリ１０
４、１０７に書き込むために要する時間は、フィルタ処
理回路１０８がフィルタ処理を行うために要する時間よ
りも長く必要であるため、読み出し、書き込み動作が終
了するまでの間、フィルタ処理回路１０８は動作を停止
せねばならず、より動作速度の速い装置が求められてい
る。
【００１２】
【課題を解決するための手段】本発明は上記課題を解決
するためになされ、一画面を構成する複数列の第１の画
像データに対してフィルタ処理を施す画像データ処理装
置であって、第１の画像データの一部をｎ列分ずつ保存
する複数のメモリ部と、複数のメモリ部の一部から、ｍ
列（ｍ＞ｎ）分の第１の画像データを読み込んで所定の
処理を施し、ｎ列分の第２の画像データを得るフィルタ
処理部とを有し、メモリ部はｎ×ｘ≧ｍを満たす最小の
自然数ｘよりも少なくとも１個多く並列配置され、フィ
ルタ処理部のフィルタ処理に応答してｍ列の第１の画像
データをフィルタ処理部に出力すると共に、次のｎ列の
第１の画像データを、ｍ列の第１の画像データが記憶さ
れていたメモリ部とは別のメモリ部に保存する画像デー
タ処理装置である。
するためになされ、一画面を構成する複数列の第１の画
像データに対してフィルタ処理を施す画像データ処理装
置であって、第１の画像データの一部をｎ列分ずつ保存
する複数のメモリ部と、複数のメモリ部の一部から、ｍ
列（ｍ＞ｎ）分の第１の画像データを読み込んで所定の
処理を施し、ｎ列分の第２の画像データを得るフィルタ
処理部とを有し、メモリ部はｎ×ｘ≧ｍを満たす最小の
自然数ｘよりも少なくとも１個多く並列配置され、フィ
ルタ処理部のフィルタ処理に応答してｍ列の第１の画像
データをフィルタ処理部に出力すると共に、次のｎ列の
第１の画像データを、ｍ列の第１の画像データが記憶さ
れていたメモリ部とは別のメモリ部に保存する画像デー
タ処理装置である。
【００１３】更に、第１の画像データを保存するフレー
ムメモリと、フレームメモリから所定のｎ列の第１のデ
ータを読み出す読み出し制御部と、読み出し制御部とメ
モリ部のうちの一つとを切り換えて接続するセレクタ
と、フィルタ処理部とメモリ部のうちの一つとを切り換
えて接続するセレクタとを有する。
ムメモリと、フレームメモリから所定のｎ列の第１のデ
ータを読み出す読み出し制御部と、読み出し制御部とメ
モリ部のうちの一つとを切り換えて接続するセレクタ
と、フィルタ処理部とメモリ部のうちの一つとを切り換
えて接続するセレクタとを有する。
【００１４】
【発明の実施の形態】図１は本発明の一実施形態を示す
ブロック図である。フレームメモリ１、読み出し制御回
路２、セレクタ切り換え回路３、第１のセレクタ４、第
１〜第４のメモリ５、６、７、８、第２のセレクタ９、
フィルタ処理回路１０を有する。
ブロック図である。フレームメモリ１、読み出し制御回
路２、セレクタ切り換え回路３、第１のセレクタ４、第
１〜第４のメモリ５、６、７、８、第２のセレクタ９、
フィルタ処理回路１０を有する。
【００１５】フレームメモリ１は映像信号が入力され、
これを一時的に記憶する。読み出し制御回路２はフィル
タ処理に用いる画素のデータの約１／３をフレームメモ
リ１から読み出し、セレクタ４を介して第１〜第４のメ
モリ５、６、７、８に出力する。第１〜第４のメモリ
５、６、７、８は、それぞれフィルタ処理に必要な画素
データの約１／３の大きさ、即ち、２０行８列分のデー
タを記憶できる容量を有している。フィルタ処理回路１
０は、第１〜第４のメモリの記憶内容をセレクタ９を介
して読み出してフィルタ処理を行う。メモリ切り換え回
路３は第１及び第２のセレクタ４、９を連動して切り換
える。
これを一時的に記憶する。読み出し制御回路２はフィル
タ処理に用いる画素のデータの約１／３をフレームメモ
リ１から読み出し、セレクタ４を介して第１〜第４のメ
モリ５、６、７、８に出力する。第１〜第４のメモリ
５、６、７、８は、それぞれフィルタ処理に必要な画素
データの約１／３の大きさ、即ち、２０行８列分のデー
タを記憶できる容量を有している。フィルタ処理回路１
０は、第１〜第４のメモリの記憶内容をセレクタ９を介
して読み出してフィルタ処理を行う。メモリ切り換え回
路３は第１及び第２のセレクタ４、９を連動して切り換
える。
【００１６】次に、本実施形態の動作について図２を用
いて説明する。図２（ａ）に示す第１のタイミングにお
いて、まず、メモリ切り換え回路３は第１のセレクタ４
を第１のメモリ５に接続しており、第１のメモリ５に最
初の２０行８列分のデータを書き込む。次にセレクタ４
を第２のメモリ６、第３のメモリ７に順次切り換え、第
１〜第３のメモリ５、６、７に２０行２４列分のデータ
を書き込む。
いて説明する。図２（ａ）に示す第１のタイミングにお
いて、まず、メモリ切り換え回路３は第１のセレクタ４
を第１のメモリ５に接続しており、第１のメモリ５に最
初の２０行８列分のデータを書き込む。次にセレクタ４
を第２のメモリ６、第３のメモリ７に順次切り換え、第
１〜第３のメモリ５、６、７に２０行２４列分のデータ
を書き込む。
【００１７】次に図２（ｂ）に示す第２のタイミングに
おいて、セレクタ切り換え回路３は第１のセレクタを第
４のメモリ８に接続し読み出し制御回路は、第３のメモ
リ７に記憶されている画素データの次の８列分のデータ
を書き込む。同時にセレクタ切り換え回路３は第２のセ
レクタ９を第１〜第３のメモリ５、６、７に順次接続さ
せ、フィルタ処理回路１０は、図３の領域Ａにあたるデ
ータを読み出して、フィルタ処理を施す。
おいて、セレクタ切り換え回路３は第１のセレクタを第
４のメモリ８に接続し読み出し制御回路は、第３のメモ
リ７に記憶されている画素データの次の８列分のデータ
を書き込む。同時にセレクタ切り換え回路３は第２のセ
レクタ９を第１〜第３のメモリ５、６、７に順次接続さ
せ、フィルタ処理回路１０は、図３の領域Ａにあたるデ
ータを読み出して、フィルタ処理を施す。
【００１８】次に図２（ｃ）に示す第３のタイミングに
おいて、読み出し制御回路２は、第１のメモリ５に次の
８列のデータを上書きし、これと同時にフィルタ処理回
路は、領域Ｂのデータを読み出して、これにフィルタ処
理を施す。
おいて、読み出し制御回路２は、第１のメモリ５に次の
８列のデータを上書きし、これと同時にフィルタ処理回
路は、領域Ｂのデータを読み出して、これにフィルタ処
理を施す。
【００１９】次に図２（ｄ）に示す第４のタイミングに
おいて、第２のメモリ６に次の８列のデータを上書き
し、これと同時に領域Ｃのデータを読み出してフィルタ
処理を施す。以下、同様に、一つのメモリに書き込みを
行うと同時に３つのメモリからデータを読み出して、フ
ィルタ処理を施す。
おいて、第２のメモリ６に次の８列のデータを上書き
し、これと同時に領域Ｃのデータを読み出してフィルタ
処理を施す。以下、同様に、一つのメモリに書き込みを
行うと同時に３つのメモリからデータを読み出して、フ
ィルタ処理を施す。
【００２０】図４に示した従来の装置と比較して、本実
施形態の特長は大きく二つ上げられる。第１に、装置の
規模が小さい点、第２に、装置の動作が速い点である。
施形態の特長は大きく二つ上げられる。第１に、装置の
規模が小さい点、第２に、装置の動作が速い点である。
【００２１】従来装置は読み出しとフィルタ処理を同時
に行うために２０×２０画素データを保存できるメモリ
部を２つ有している。即ち、第１、第２のメモリを合計
して４０×２０画素のデータを保持する容量を有する。
しかし、フィルタ処理を施すために読み込む領域は、例
えば図３の領域Ａと領域Ｂのように、一部が重なってい
る。そこで、本実施形態の装置は、８×２０画素のデー
タを保持する第１〜第４のメモリを有し、データを重複
して保存しないようにしたのである。その結果、第１〜
第４のメモリの合計容量は３２×２０画素分の容量とな
り、従来に比較して４／５の大きさに縮小することがで
きたのである。
に行うために２０×２０画素データを保存できるメモリ
部を２つ有している。即ち、第１、第２のメモリを合計
して４０×２０画素のデータを保持する容量を有する。
しかし、フィルタ処理を施すために読み込む領域は、例
えば図３の領域Ａと領域Ｂのように、一部が重なってい
る。そこで、本実施形態の装置は、８×２０画素のデー
タを保持する第１〜第４のメモリを有し、データを重複
して保存しないようにしたのである。その結果、第１〜
第４のメモリの合計容量は３２×２０画素分の容量とな
り、従来に比較して４／５の大きさに縮小することがで
きたのである。
【００２２】また、従来装置が領域Ａにフィルタ処理を
施す間に読み出して第２のメモリ部に保存しなければな
らないデータは、領域Ｂ全体、２０×２０画素データで
あった。これに対して、本実施形態装置は領域Ａと領域
Ｂの重なっているデータをもう一度利用することができ
るので、フィルタ処理の間に読み込まなければならない
データは、領域Ｂの一部、８×２０画素データであれば
よい。従って、読み込み、書き込みに要する時間は２／
５に短縮される。フィルタ処理装置の動作速度を律速し
ていたのは読み込み、書き込み時間であるので、この時
間が短縮されたことは、即ちフィルタ処理装置の動作速
度が向上することに他ならない。
施す間に読み出して第２のメモリ部に保存しなければな
らないデータは、領域Ｂ全体、２０×２０画素データで
あった。これに対して、本実施形態装置は領域Ａと領域
Ｂの重なっているデータをもう一度利用することができ
るので、フィルタ処理の間に読み込まなければならない
データは、領域Ｂの一部、８×２０画素データであれば
よい。従って、読み込み、書き込みに要する時間は２／
５に短縮される。フィルタ処理装置の動作速度を律速し
ていたのは読み込み、書き込み時間であるので、この時
間が短縮されたことは、即ちフィルタ処理装置の動作速
度が向上することに他ならない。
【００２３】本実施形態において、２０列のデータに３
回のフィルタを施して８列のデータを得る装置を例示し
て説明したが、もちろんこの限りではない。ｍ列のデー
タにフィルタ処理を施してｎ列のデータを得ると読み替
えて実施することができる。このとき、ｍ列のデータ
は、ｎ列ずつずらして読み込まれて処理されるので、一
つのメモリ部のデータ容量はｎ列分のデータを記憶でき
るようにしておくのが好適である。そして、メモリ部の
個数は、本実施形態では４であるが、これは、２０列分
のデータを８列ずつ３つに分けて記憶し、処理中に読み
込んでおくための別のメモリ部が１つで合計４つとした
ものである。メモリ部個数の最小値は、メモリ部の記憶
できる列数ｎと、処理するのに用いる列数ｍによって決
定され、 ｎ×ｘ≧ｍ を満たす最小の自然数ｘによって、（ｘ＋１）となる。
本実施形態では、 ８ｘ≧２０ を満たす最小の自然数は３であるので、メモリ部の個数
は４とした。もちろんこれ以上の個数のメモリ部を備え
てもよい。
回のフィルタを施して８列のデータを得る装置を例示し
て説明したが、もちろんこの限りではない。ｍ列のデー
タにフィルタ処理を施してｎ列のデータを得ると読み替
えて実施することができる。このとき、ｍ列のデータ
は、ｎ列ずつずらして読み込まれて処理されるので、一
つのメモリ部のデータ容量はｎ列分のデータを記憶でき
るようにしておくのが好適である。そして、メモリ部の
個数は、本実施形態では４であるが、これは、２０列分
のデータを８列ずつ３つに分けて記憶し、処理中に読み
込んでおくための別のメモリ部が１つで合計４つとした
ものである。メモリ部個数の最小値は、メモリ部の記憶
できる列数ｎと、処理するのに用いる列数ｍによって決
定され、 ｎ×ｘ≧ｍ を満たす最小の自然数ｘによって、（ｘ＋１）となる。
本実施形態では、 ８ｘ≧２０ を満たす最小の自然数は３であるので、メモリ部の個数
は４とした。もちろんこれ以上の個数のメモリ部を備え
てもよい。
【００２４】
【発明の効果】以上に述べたように、本願のフィルタ処
理装置によれば、ｘ個のメモリ部にｍ列のマトリックス
データを分割して保存し、ｍ列のマトリックスデータに
フィルタ処理を施すと共に、次のｎ列のマトリックスデ
ータを別のメモリ部に保存するので、重複するデータを
保存する必要がなく、メモリ部の回路規模を縮小でき、
また、重複するデータをあらためて読み出し、書き込む
必要がないのでフィルタ処理装置の動作速度を向上する
ことができる。
理装置によれば、ｘ個のメモリ部にｍ列のマトリックス
データを分割して保存し、ｍ列のマトリックスデータに
フィルタ処理を施すと共に、次のｎ列のマトリックスデ
ータを別のメモリ部に保存するので、重複するデータを
保存する必要がなく、メモリ部の回路規模を縮小でき、
また、重複するデータをあらためて読み出し、書き込む
必要がないのでフィルタ処理装置の動作速度を向上する
ことができる。
【図１】本発明の実施形態のフィルタ装置のブロック図
である。
である。
【図２】本発明の実施形態の動作を説明する図である。
【図３】フィルタ処理の動作を説明する図である。
【図４】従来のフィルタ装置のブロック図である。
１ フレームメモリ ２ 読み出し制御部 ３ セレクタ切り換え部 ４、９ セレクタ ５、６、７、８ メモリ部 １０ フィルタ処理部
Claims (2)
- 【請求項１】 一画面を構成する複数列の第１の画像デ
ータに対してフィルタ処理を施す画像データ処理装置で
あって、前記第１の画像データの一部をｎ列分ずつ保存
する複数のメモリ部と、該複数のメモリ部の一部から、
ｍ列（ｍ＞ｎ）分の前記第１の画像データを読み込んで
所定の処理を施し、ｎ列分の第２の画像データを得るフ
ィルタ処理部とを有し、前記メモリ部はｎ×ｘ≧ｍを満
たす最小の自然数ｘよりも少なくとも１個多く並列配置
され、フィルタ処理部のフィルタ処理に応答して前記ｍ
列の第１の画像データを前記フィルタ処理部に出力する
と共に、次のｎ列の第１の画像データを、前記ｍ列の第
１の画像データが記憶されていたメモリ部とは別の前記
メモリ部に保存することを特徴とする画像データ処理装
置。 - 【請求項２】 前記第１の画像データを保存するフレー
ムメモリと、該フレームメモリから所定のｎ列の前記第
１のデータを読み出す読み出し制御部と、該読み出し制
御部と前記メモリ部のうちの一つとを切り換えて接続す
るセレクタと、前記フィルタ処理部と前記メモリ部のう
ちの一つとを切り換えて接続するセレクタとを更に有す
ることを特徴とする請求項１に記載の画像データ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19472399A JP2001022923A (ja) | 1999-07-08 | 1999-07-08 | 画像データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19472399A JP2001022923A (ja) | 1999-07-08 | 1999-07-08 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001022923A true JP2001022923A (ja) | 2001-01-26 |
Family
ID=16329181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19472399A Pending JP2001022923A (ja) | 1999-07-08 | 1999-07-08 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001022923A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041140B1 (en) | 2003-12-30 | 2011-10-18 | Adobe Systems Incorporated | Healing by texture synthesis in differential space |
| WO2017183273A1 (ja) * | 2016-04-20 | 2017-10-26 | 株式会社日立国際電気 | 画像処理装置 |
-
1999
- 1999-07-08 JP JP19472399A patent/JP2001022923A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041140B1 (en) | 2003-12-30 | 2011-10-18 | Adobe Systems Incorporated | Healing by texture synthesis in differential space |
| WO2017183273A1 (ja) * | 2016-04-20 | 2017-10-26 | 株式会社日立国際電気 | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60153088A (ja) | メモリ・デ−タ・シフト装置 | |
| JP2002304624A (ja) | フィルタ処理装置及び撮像装置 | |
| US6557086B1 (en) | Memory write and read control | |
| JPH0798980A (ja) | マルチポートフィールドメモリ | |
| JPH02230383A (ja) | 画像処理装置 | |
| JP2003219185A (ja) | 画像処理装置及び画像処理方法 | |
| JP2000311241A (ja) | 画像処理装置 | |
| JP2001022923A (ja) | 画像データ処理装置 | |
| JPH01291387A (ja) | 画像処理装置 | |
| JP4237046B2 (ja) | 画像処理装置 | |
| US6614438B1 (en) | Data-processing arrangement for processing different types of data | |
| US20050281338A1 (en) | Method for pre-processing block based digital data | |
| JP3553376B2 (ja) | 並列画像処理プロセッサ | |
| JPH01109890A (ja) | デマルチプレクサ | |
| JP3833366B2 (ja) | 画像データ記憶装置 | |
| US6598146B1 (en) | Data-processing arrangement comprising a plurality of processing and memory circuits | |
| JPH07107706B2 (ja) | 遅延段数の可変なラインバツフア | |
| JPH09212637A (ja) | 画像処理プロセッサ | |
| JPH0764524A (ja) | 画像表示装置 | |
| US5887137A (en) | Data processing apparatus having a sorting unit to provide sorted data to a processor | |
| JPH05161094A (ja) | デジタルビデオラインを記憶するためのプログラマブル装置 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH01201781A (ja) | ラインメモリ制御方式 | |
| JP2001307086A (ja) | メモリ制御装置 | |
| JP2719327B2 (ja) | 画像処理装置用バッファリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |