JP2001016521A - ディジタル映像受信表示装置 - Google Patents

ディジタル映像受信表示装置

Info

Publication number
JP2001016521A
JP2001016521A JP11184542A JP18454299A JP2001016521A JP 2001016521 A JP2001016521 A JP 2001016521A JP 11184542 A JP11184542 A JP 11184542A JP 18454299 A JP18454299 A JP 18454299A JP 2001016521 A JP2001016521 A JP 2001016521A
Authority
JP
Japan
Prior art keywords
image data
pixels
unit
graphic
osd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11184542A
Other languages
English (en)
Inventor
Toshihisa Ohiro
敏久 大廣
Koji Matsushita
耕司 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11184542A priority Critical patent/JP2001016521A/ja
Publication of JP2001016521A publication Critical patent/JP2001016521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 ディジタル放送における画像データには複数
種類の画素数がある。この画像データにOSDデータを
合成して表示する場合、OSDデータ用のフォントメモ
リに1種類の大きさのフォントメモリを備え、画素数の
異なった画像データに合成して表示すると、異なったO
SDの画面表示スタイルになるという課題がある。 【解決手段】 1種類の大きさのフォントメモリ110
を備え、OSD制御部105にフォーマットコンバータ
107を設け、そのフォーマットコンバータ107で、
OSDデータを画像データの画素数に合わせて拡大縮小
し、OSD合成部108でOSDデータと画像データと
合成し、表示部111で表示する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル放送の
画素数の異なる画像データにオンスクリーンディスプレ
イ(以下OSDと表記する)データを合成して表示するデ
ィジタル映像受信表示装置に関する。
【0002】
【従来の技術】この種のディジタル映像受信表示装置
は、例えば、VTRで信号を再生した時に、モニター画
面上に「再生」という文字を映し出すものであり、従来
のディジタル映像受信表示装置は、図6のブロック図に
示すように、アンテナ601でキャッチしたディジタル
放送受信信号が、チューナ,復調器,誤り訂正部,トラ
ンスポートデコーダ,デスクランブラで構成されたディ
ジタル放送受信/デコード部602に入力され、このデ
ィジタル放送受信/デコード部602において、チュー
ニングされたディジタル放送受信信号を復調し、誤り訂
正処理を行い、放送用のデータであるトランスポートス
トリームに変換し、複数の番組を含むトランスポートス
トリームがトランスポートデコーダにおいて1番組だけ
のデータを含むMPEG等で圧縮されたデータであるP
ES(パケタイズドエレメンタリーストリーム)に変換さ
れ、画像データ生成部603に送られる。
【0003】上記の画像データ生成部603は圧縮され
た画像データが入力され、そのデータを復号する。
【0004】また、リモコン受信部608およびディジ
タル放送受信/デコード部602で得られた画像データ
の画素数情報をもとに、OSD制御部604のメモリ6
05のOSDビットマップ上にグラフィック画面を生成
し、ここで得られたOSDデータと上記画像データ生成
部603で得られた画像データをOSD合成部606で
合成し、表示部607で表示する。
【0005】ここで、ディジタル放送における画像デー
タには画面の縦方向および横方向の画素数の組み合わせ
が480×640,720×1280,1080×19
20といった具合に複数種類の画素数があり、その異な
った画素数の画像データにOSDデータを合成して表示
を行う際、複数の画像データ全てに一定のOSDデータ
の画面表示を行うため、フォントメモリ610にそれぞ
れの画素数に合わせたフォントを複数種類備え、さらに
複数種類の画像データ中の最大の画素数に合わせたOS
Dビットマップをメモリ605に備えている。
【0006】そこでディジタル放送受信/デコード部6
02およびマイコン609で得られた画像データの画素
数の情報によりフォントメモリ610に備えられた複数
種類のフォントから画像データの画素数に合ったフォン
トを選択し、さらにOSDビットマップも画像データの
画素数に合わせ選択してOSDビットマップ上に画像デ
ータの画素数に合ったグラフィック画面を生成し、OS
Dデータを生成している(特開平8−297478号公
報参照)。
【0007】
【発明が解決しようとする課題】画像データの画素数が
480×640,720×1280,1080×192
0といった複数種類の画素数があるディジタル放送にお
いて、画像データにOSDデータを合成して表示する場
合、フォントメモリに1種類の大きさのフォントを備
え、画素数の異なった画像データに合成して表示する
と、異なったOSDの画面表示スタイルになるという問
題があるため、上記従来のディジタル映像受信表示装置
においては、画像データの複数種類の画素数に合わせて
複数種類のフォントをフォントメモリに備え、画素数に
合わせてフォントを選択し、画像データに合成して表示
するものであるが、複数種類のフォントをフォントメモ
リに備えるためメモリサイズが非常に大きくなり、ま
た、複数種類の画像データ中の最大の画素数に合わせた
OSDビットマップを確保する必要があり、さらに、配
置テーブルも無駄で、コスト高になる。また、画素数に
合わせフォント,OSDビットマップを選択するため、
マイコンの制御が非常に難しくなる。
【0008】本発明は上述の課題を解決し、OSDデー
タ用のフォントメモリのメモリサイズが小さくて済み、
OSDビットマップの大きさも複数種類ある画像データ
中の最大の画素数に合わせる必要がないディジタル映像
受信表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題を解決するため
に本発明のディジタル映像受信表示装置は、画面の縦方
向および横方向の画素数の組み合わせが複数種類存在す
る映像信号を受信する受信手段と、前記受信手段によっ
て得られた映像信号の画像データの画面の縦方向および
横方向の画素数をあらわす画素数認識手段と、前記受信
手段によって得られた映像信号の画像を生成する画像デ
ータ生成部と、画面の縦方向および横方向の画素数が一
定の値を有するグラフィック画面生成部と、前記グラフ
ィック画面生成部に文字またはグラフィック表示を行う
グラフィック描画手段とを有し、前記画素数認識手段で
得られた値をもとに、前記グラフィック画面生成部から
読み出したグラフィック情報を、グラフィック画面変換
部により画面の縦方向または横方向に画素の補間または
間引きを行って、前記画像データ生成部で得られた画像
データの縦方向または横方向の画素数に近似させるよう
に拡大または縮小を行い、画像合成部により前記画像デ
ータ生成部の画像データに合成し、その画像合成部の出
力を表示部で画像表示するものであり、文字またはグラ
フィック表示を行うためのフォントメモリのメモリサイ
ズが小さくて済み、また、グラフィック画面生成部の大
きさも複数ある画像データ中の最大の画素数に合わせる
必要がなくなるものである。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、画面の縦方向および横方向の画素数の組み合わせが
複数種類存在する映像信号を受信する受信手段と、前記
受信手段によって得られた映像信号の画像データの画面
の縦方向および横方向の画素数をあらわす画素数認識手
段と、前記受信手段によって得られた映像信号の画像を
生成する画像データ生成部と、画面の縦方向および横方
向の画素数が一定の値を有するグラフィック画面生成部
と、前記グラフィック画面生成部に文字またはグラフィ
ック表示を行うグラフィック描画手段とを有し、前記画
素数認識手段で得られた値をもとに、前記グラフィック
画面生成部から読み出したグラフィック情報を、グラフ
ィック画面変換部により画面の縦方向または横方向に画
素の補間または間引きを行って、前記画像データ生成部
で得られた画像データの縦方向または横方向の画素数に
近似させるように拡大または縮小を行い、画像合成部に
より前記画像データ生成部の画像データに合成し、その
画像合成部の出力を表示部で画像表示するディジタル映
像受信表示装置であり、グラフィック画面生成部から読
み出したグラフィック情報を、画素数認識手段で得られ
た値をもとに画素の補間または間引きを行うことによっ
て、画像データの画素数に近似させるという作用を有す
るものであり、グラフィック表示を行うためのフォント
メモリのメモリサイズが小さくて済み、また、グラフィ
ック画面生成部の大きさも複数ある画像データ中の最大
の画素数に合わせる必要がなくなるものである。
【0011】以下、本発明の実施の形態について図面を
参照して説明する。
【0012】(実施の形態)図1は、本発明の実施の形
態におけるディジタル映像受信表示装置のブロック図で
あり、101は、アンテナ102またはケーブル103
でキャッチしたディジタル放送受信信号が入力されるデ
ィジタル放送受信/デコード部であり、チューナ,復調
器,誤り訂正部,トランスポートデコーダ,デスクラン
ブラで構成されている。
【0013】104は、ディジタル放送受信/デコード
部101において、チューニングされたディジタル放送
受信信号が復調され、誤り訂正処理が行われ、複数番組
を含む放送用のデータであるトランスポートストリーム
が1番組だけのデータを含むMPEG等で圧縮されたデ
ータであるPES(パケタイズドエレメンタリーストリ
ーム)に変換され、スクランブルのかかったデータにつ
いてはデスクランブラされて入力される画像データ生成
部であり、圧縮されたデータ(PES)を復号し元の画
像データに変換するものである。
【0014】105は、OSDビットマップを備えるメ
モリ106とそのメモリ106から入力されるフォーマ
ットコンバータ107とそのフォーマットコンバータ1
07から入力されるOSD合成部108で構成されるO
SD制御部であり、リモコン受信部109および前記デ
ィジタル放送受信/デコード部101で得られた情報を
もとに1種類のフォントメモリ110のフォントで、画
面の縦方向および横方向の画素数が一定の値を有するグ
ラフィック画面生成部であるメモリ106のOSDビッ
トマップ上にグラフィック描画手段により文字またはグ
ラフィック表示を行って、OSDデータを作成し、その
OSDデータをグラフィック画面変換部であるフォーマ
ットコンバータ107に送り、フォーマットコンバータ
107はOSDデータを、前記画像データ生成部104
で得られた画像データの画素数に合わせて拡大縮小を行
った後、画像合成部であるOSD合成部108に送って
前記画像データ生成部104で復号された画像データと
合成し、表示部111で画像データ上にOSDデータの
表示を行うものである。
【0015】なお、フォーマットコンバータ107での
拡大縮小率は、マイコン112により、ディジタル放送
受信/デコード部101でデコードされたトランスポー
トストリームから画像データの縦および横の画素数を読
み取り、そのデータにより決定されるものである。
【0016】図2は、図1におけるフォーマットコンバ
ータ107内部の詳細ブロック図であり、図1における
OSDビットマップを備えるメモリ106からのOSD
データがスイッチ部201の可動端子202に入力さ
れ、スイッチ部201の一方の固定端子203が水平グ
ラフィック変換回路204および垂直グラフィック変換
回路205を経て、図1におけるOSD合成部108に
出力され、他方の固定端子206は直接に、OSD合成
部108に出力される。
【0017】また、図1におけるマイコン112で得ら
れた画像データの画素数データが画素数認識部207に
入力され、その画素数認識部207の出力がスイッチ部
201,水平グラフィック変換回路204,垂直グラフ
ィック変換回路205に加えられ、スイッチ部201に
おいては、画像データの画素数データをもとに拡大縮小
を行うか、または、そのままのOSDデータを出力する
かを決定してスイッチングを行い、拡大縮小を行う場合
は、画素数データに合わせて水平グラフィック変換回路
204および垂直グラフィック変換回路205において
OSDデータのグラフィック変換を行う。
【0018】次に示す表1は図1におけるフォーマット
コンバータ107の拡大率を示すものである。
【0019】
【表1】
【0020】上記拡大率を有するフォーマットコンバー
タ107の動作を説明すると、図1におけるメモリ10
6のOSDビットマップおよびフォントメモリ110と
して、画像データの画素数480×640に対応するも
のを1種類備え、まず、マイコン112で得られた画像
データの画素数データが画素数480×640である場
合は、図2におけるスイッチ部201の可動端子202
を固定端子206に倒してOSDデータをそのままOS
D合成部108へ出力する。次に、マイコン112で得
られた画像データの画素数データが画素数720×12
80である場合は、画像データの縦方向および横方向を
3/2倍に拡大し、マイコン112で得られた画像デー
タの画素数データが画素数1080×1920の場合
は、画像データの縦方向および横方向を2倍に拡大す
る。
【0021】次に、図2に示す本実施の形態における水
平グラフィック変換回路204および垂直グラフィック
変換回路205の水平グラフィック変換および垂直グラ
フィック変換について図面を参照して説明する。
【0022】図3は水平方向の補間による水平グラフィ
ック変換の原理図であり、変換前の画素をX0,X1,
X2…とし、変換後の画素をY0,Y1,Y2…とする
と、3/2倍に水平グラフィック変換を行う場合、Y0
はX0と等しい画素であり、Y1はX0の1/4倍とX
1の3/4倍した画素を足し合わせて作り出した画素で
あり、Y2はX1の3/4倍とX2の1/4倍した画素
を足し合わせて作り出した画素であり、Y3以降は以上
を繰り返して作り出した画素である。
【0023】次に2倍に水平グラフィック変換を行う場
合、Y0はX0と等しい画素であり、Y1はX0の1/
2倍とX1の1/2倍した画素を足し合わせて作り出し
た画素であり、Y2以降は以上を繰り返して作り出した
画素である。
【0024】図4は垂直方向の補間による垂直グラフィ
ック変換の原理図であり、垂直グラフィック変換も水平
グラフィック変換と同様の変換式を用いる。変換前のラ
インをA0,A1,A2…とし、変換後のラインをB
0,B1,B2…とすると、3/2倍に垂直グラフィッ
ク変換を行う場合、B0はA0と等しいラインであり、
B1はA0に含まれる画素すべてに1/4倍したものと
A1に含まれる画素すべてに3/4倍したものを足し合
わせて作り出したラインであり、B2は A1に含まれ
る画素すべてに3/4倍したものとA2に含まれる画素
すべてに1/4倍したものを足し合わせて作り出したラ
インであり、B3以降は以上を繰り返して作り出したラ
インである。
【0025】次に2倍に垂直グラフィック変換を行う場
合、B0はA0と等しいラインであり、B1はA0に含
まれる画素すべてに1/2倍したものとA1に含まれる
画素すべてに1/2倍したものを足し合わせて作り出し
たラインであり、B2以降は以上を繰り返して作り出し
たラインである。
【0026】図5(a)は、3/2倍変換の場合の図2
における水平グラフィック変換回路204および垂直グ
ラフィック変換回路205の詳細ブロック図であり、図
3で説明した変換前画素のX0,X1,X2…がこの回
路に入力される。
【0027】まず、X0がラッチ回路501,502,
503にそれぞれ入力され、Y0を出力する場合はラッ
チ回路501でラッチしたデータをスイッチ504で選
択する。
【0028】次に、Y1を出力する場合はラッチ回路5
02でX0をラッチし、1/4倍の掛算器を通した出力
をスイッチ505で選択し、ラッチ回路503でX1を
ラッチし、3/4倍の掛算器を通した出力をスイッチ5
06で選択し、それらを足算器507で足し合わせ、ス
イッチ504でそれを選択する。Y2を出力する場合も
同様にラッチ回路502でX1をラッチし、3/4倍の
掛算器を通した出力とラッチ回路503でX2をラッチ
し、1/4倍の掛算器を通した出力を足算器507で足
し合わせ、スイッチ504でそれを選択する。Y3以降
は以上を繰り返し、水平方向のグラフィック変換を行
う。
【0029】次に、上記水平方向のグラフィック変換を
行った画素の3ライン分をラインメモリ508,50
9,510それぞれに溜める。変換前のラインを図4で
説明したA0,A1,A2…とし、変換後のラインをB
0,B1,B2…とする。
【0030】まず、B0を出力する場合はラインメモリ
508に溜められたデータA0のアドレスを指定し、ス
イッチ513で選択する。次にB1を出力する場合はラ
インメモリ509のA0のアドレスを指定し、1/4倍
の掛算器を通した出力をスイッチ511で選択し、ライ
ンメモリ510のA1のアドレスを指定し、3/4倍の
掛算器を通した出力をスイッチ512で選択し、それら
を足算器514で足し合わせ、スイッチ513でそれを
選択する。B2を出力する場合も同様にラインメモリ5
09のA1のアドレスを指定し、3/4倍の掛算器を通
した出力とラインメモリ510のA1のアドレスを指定
し、1/4倍の掛算器を通した出力を足算器514で足
し合わせ、スイッチ513でそれを選択する。B3以降
は以上を繰り返し、垂直方向のグラフィック変換を行
う。
【0031】図5(b)は、2倍変換の場合の図2にお
ける水平グラフィック変換回路204および垂直グラフ
ィック変換回路205の詳細ブロック図であり、図5
(a)においては掛算器が1/4倍と3/4倍の掛算器
であったのに対し、図5(b)では1/2倍の掛算器に
なっている点が異なり、その他の点は図5(a)と同様
であり、動作も上記の図5(a)における動作と同様で
ある。
【0032】なお、図3,図4,図5では画素の補間に
ついて説明したが、入力される映像信号の画像データの
画素数およびOSDビットマップ上に作成したOSDデ
ータの画素数に応じて画素の間引きが行われることがあ
ることはいう迄もない。
【0033】以上のように、本実施の形態におけるディ
ジタル映像受信表示装置によれば、1種類のフォントメ
モリ110のフォントでOSDビットマップ上に文字ま
たはグラフィック表示を行って作成したOSDデータ
を、フォーマットコンバータ107で画像データの画素
数に合わせて拡大縮小を行うものであり、フォントメモ
リのメモリサイズも小さくて済み、また、OSDビット
マップの大きさも画像データ中の最大の画素数に合わせ
る必要がなくなるものである。
【0034】
【発明の効果】以上のように、本発明のディジタル映像
受信表示装置によれば、ディジタル放送における異なっ
た複数の画素数をもつ画像データにOSDデータを合成
して表示する場合でも、フォントメモリ用のメモリサイ
ズを大きなものにしなくても、OSDデータの画面表示
スタイルを一定にでき、低コストにでき、マイコンの制
御も簡単にできる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるディジタル映像受
信表示装置のブロック図
【図2】図1におけるフォーマットコンバータ107内
部の詳細ブロック図
【図3】本発明の実施の形態におけるディジタル映像受
信表示装置の水平グラフィック変換の原理図
【図4】本発明の実施の形態におけるディジタル映像受
信表示装置の垂直グラフィック変換の原理図
【図5】図2における水平グラフィック変換回路204
および垂直グラフィック変換回路205の詳細ブロック
【図6】従来のディジタル映像受信表示装置のブロック
【符号の説明】
101 ディジタル放送受信/デコード部 102 アンテナ 103 ケーブル 104,603 画像データ生成部 105,604OSD制御部 106,605 メモリ 107 フォーマットコンバータ 108,606OSD合成部 109,608 リモコン受信部 110,610 フォントメモリ 111,607 表示部 112,609 マイコン 201 スイッチ部 202 可動端子 203,206 固定端子 204 水平グラフィック変換回路 205 垂直グラフィック変換回路 207 画素数認識部 501,502,503 ラッチ回路 504,505,506,511,512,513 ス
イッチ 507,514 足算器 508,509,510 ラインメモリ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C025 AA30 BA01 BA11 BA28 CA09 CA11 CB08 CB10 DA01 DA08 5C082 AA02 AA22 AA24 AA37 AA39 BA02 BA12 BA27 BB03 BB15 BB32 BC16 CA33 CA34 CA56 CA84 CB01 DA32 DA53 DA86 MM04 MM07

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 画面の縦方向および横方向の画素数の組
    み合わせが複数種類存在する映像信号を受信する受信手
    段と、前記受信手段によって得られた映像信号の画像デ
    ータの画面の縦方向および横方向の画素数をあらわす画
    素数認識手段と、前記受信手段によって得られた映像信
    号の画像を生成する画像データ生成部と、画面の縦方向
    および横方向の画素数が一定の値を有するグラフィック
    画面生成部と、前記グラフィック画面生成部に文字また
    はグラフィック表示を行うグラフィック描画手段とを有
    し、前記画素数認識手段で得られた値をもとに、前記グ
    ラフィック画面生成部から読み出したグラフィック情報
    を、グラフィック画面変換部により画面の縦方向または
    横方向に画素の補間または間引きを行って、前記画像デ
    ータ生成部で得られた画像データの縦方向または横方向
    の画素数に近似させるように拡大または縮小を行い、画
    像合成部により前記画像データ生成部の画像データに合
    成し、その画像合成部の出力を表示部で画像表示するデ
    ィジタル映像受信表示装置。
JP11184542A 1999-06-30 1999-06-30 ディジタル映像受信表示装置 Pending JP2001016521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11184542A JP2001016521A (ja) 1999-06-30 1999-06-30 ディジタル映像受信表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11184542A JP2001016521A (ja) 1999-06-30 1999-06-30 ディジタル映像受信表示装置

Publications (1)

Publication Number Publication Date
JP2001016521A true JP2001016521A (ja) 2001-01-19

Family

ID=16155038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11184542A Pending JP2001016521A (ja) 1999-06-30 1999-06-30 ディジタル映像受信表示装置

Country Status (1)

Country Link
JP (1) JP2001016521A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置
JP2006030683A (ja) * 2004-07-16 2006-02-02 Canon Inc 信号処理装置
JP2007110750A (ja) * 2006-12-19 2007-04-26 Fujitsu Ten Ltd デジタル放送用表示装置およびデジタル放送用表示制御装置
CN100362562C (zh) * 2005-07-15 2008-01-16 合肥工业大学 基于fpga的数字osd控制器
US7768564B2 (en) 2004-05-14 2010-08-03 Canon Kabushiki Kaisha Video apparatus and image sensing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266792A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置
US7768564B2 (en) 2004-05-14 2010-08-03 Canon Kabushiki Kaisha Video apparatus and image sensing apparatus
US8553127B2 (en) 2004-05-14 2013-10-08 Canon Kabushiki Kaisha Video apparatus and image sensing apparatus
JP2006030683A (ja) * 2004-07-16 2006-02-02 Canon Inc 信号処理装置
CN100362562C (zh) * 2005-07-15 2008-01-16 合肥工业大学 基于fpga的数字osd控制器
JP2007110750A (ja) * 2006-12-19 2007-04-26 Fujitsu Ten Ltd デジタル放送用表示装置およびデジタル放送用表示制御装置

Similar Documents

Publication Publication Date Title
US6493036B1 (en) System and method for scaling real time video
KR100412763B1 (ko) 화상 처리 장치
KR100190250B1 (ko) 디지탈 텔레비전 수신기
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JP2005217971A (ja) オンスクリーン重畳装置
KR20010022788A (ko) 영상표시장치 및 프로그램 기록매체
JP2001016521A (ja) ディジタル映像受信表示装置
JP2004040696A (ja) 映像フォーマット変換装置及びデジタル放送受信装置
JP2003283925A (ja) 画像合成装置及び方法
JP4357239B2 (ja) 映像信号処理装置及び映像表示装置
JP2002142199A (ja) データ放送表示方法およびデータ放送受信装置
JP3000855B2 (ja) 文字図形処理装置及び情報処理装置
JP2009098304A (ja) 画像処理装置及び画像処理方法
JPH0686241A (ja) 表示装置
JP2001155673A (ja) 走査型電子顕微鏡
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
JP2002359779A (ja) 画像合成装置及び方法
WO2000024194A1 (fr) Dispositif et procede de traitement d'images
JP2809322B2 (ja) Muse信号の子画面表示回路
JP2820068B2 (ja) 画像データ合成表示装置
JPH0686188A (ja) 表示装置
JPH02202189A (ja) テレビジョン受信機
JP2007074526A (ja) 画像処理装置
JP2006157694A (ja) 映像出力装置及び映像出力方法
JPH06113225A (ja) 映像信号処理装置およびアドレス発生回路