JP2001014212A5 - - Google Patents

Download PDF

Info

Publication number
JP2001014212A5
JP2001014212A5 JP1999180839A JP18083999A JP2001014212A5 JP 2001014212 A5 JP2001014212 A5 JP 2001014212A5 JP 1999180839 A JP1999180839 A JP 1999180839A JP 18083999 A JP18083999 A JP 18083999A JP 2001014212 A5 JP2001014212 A5 JP 2001014212A5
Authority
JP
Japan
Prior art keywords
memory
data
prefetch
controller
prefetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1999180839A
Other languages
English (en)
Japanese (ja)
Other versions
JP2001014212A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP11180839A priority Critical patent/JP2001014212A/ja
Priority claimed from JP11180839A external-priority patent/JP2001014212A/ja
Priority to US09/598,198 priority patent/US6697882B1/en
Publication of JP2001014212A publication Critical patent/JP2001014212A/ja
Publication of JP2001014212A5 publication Critical patent/JP2001014212A5/ja
Withdrawn legal-status Critical Current

Links

JP11180839A 1999-06-25 1999-06-25 メモリ制御装置及び方法とそれを用いた描画装置及び印刷装置 Withdrawn JP2001014212A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11180839A JP2001014212A (ja) 1999-06-25 1999-06-25 メモリ制御装置及び方法とそれを用いた描画装置及び印刷装置
US09/598,198 US6697882B1 (en) 1999-06-25 2000-06-21 Memory controller and method control method, and rendering device and printing device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11180839A JP2001014212A (ja) 1999-06-25 1999-06-25 メモリ制御装置及び方法とそれを用いた描画装置及び印刷装置

Publications (2)

Publication Number Publication Date
JP2001014212A JP2001014212A (ja) 2001-01-19
JP2001014212A5 true JP2001014212A5 (enExample) 2005-07-14

Family

ID=16090267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11180839A Withdrawn JP2001014212A (ja) 1999-06-25 1999-06-25 メモリ制御装置及び方法とそれを用いた描画装置及び印刷装置

Country Status (2)

Country Link
US (1) US6697882B1 (enExample)
JP (1) JP2001014212A (enExample)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366509A (ja) * 2001-06-06 2002-12-20 Mitsubishi Electric Corp ダイレクトメモリアクセスコントローラおよびそのアクセス制御方法
JP4085983B2 (ja) * 2004-01-27 2008-05-14 セイコーエプソン株式会社 情報処理装置およびメモリアクセス方法
WO2009037970A1 (ja) * 2007-09-21 2009-03-26 Murata Manufacturing Co., Ltd. 落下検知装置、磁気ディスク装置および携帯電子機器
US9461930B2 (en) 2009-04-27 2016-10-04 Intel Corporation Modifying data streams without reordering in a multi-thread, multi-flow network processor
US9444757B2 (en) 2009-04-27 2016-09-13 Intel Corporation Dynamic configuration of processing modules in a network communications processor architecture
US9218290B2 (en) * 2009-04-27 2015-12-22 Intel Corporation Data caching in a network communications processor architecture
US9384136B2 (en) 2013-04-12 2016-07-05 International Business Machines Corporation Modification of prefetch depth based on high latency event
JP6294732B2 (ja) * 2014-03-31 2018-03-14 株式会社メガチップス データ転送制御装置及びメモリ内蔵装置
JP6891159B2 (ja) * 2018-11-28 2021-06-18 株式会社藤商事 遊技機
JP7250971B2 (ja) * 2019-01-16 2023-04-03 株式会社藤商事 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263424A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd コンピュータ装置
US5978866A (en) * 1997-03-10 1999-11-02 Integrated Technology Express, Inc. Distributed pre-fetch buffer for multiple DMA channel device
US6012106A (en) * 1997-11-03 2000-01-04 Digital Equipment Corporation Prefetch management for DMA read transactions depending upon past history of actual transfer lengths
TW406229B (en) * 1997-11-06 2000-09-21 Hitachi Ltd Data process system and microcomputer

Similar Documents

Publication Publication Date Title
JP2000181773A5 (enExample)
JP2001014212A5 (enExample)
JPH08185355A (ja) データメモリおよびその動作方法
US6697882B1 (en) Memory controller and method control method, and rendering device and printing device using the same
JP2001125829A5 (enExample)
US5745707A (en) Bus control device for computer system having computer and DMA device
JP2006260525A (ja) キャッシュ回路
EP1703405A3 (en) Information processing device and data control method in information processing device
JP4266900B2 (ja) 画像処理システム
JP5233541B2 (ja) メモリ制御回路、電子機器制御装置、および、複合機
JPH11212733A (ja) 外部記憶システム
JPH09282873A (ja) メモリ装置
JPH09319657A (ja) 命令読み込み用バッファを備えたプロセッサ
JPH0520188A (ja) キヤツシユ制御装置
KR0144093B1 (ko) 다수의 프로세서가 하나의 캐쉬 메모리를 공유하는 시스템 장치 및 방법
JP3735495B2 (ja) ディスク制御装置
JP2834073B2 (ja) グラフィックシステム
JP4583981B2 (ja) 画像処理装置
JP3491335B2 (ja) 情報転送装置
JP2003186626A5 (enExample)
JPH0776941B2 (ja) データ先読み制御方式
JPS603224B2 (ja) ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式
JPH0863396A (ja) ディスクキャッシュ装置
JP2003015955A (ja) キャッシュコントローラ及びコンピュータシステム
JPH05233451A (ja) ディスク・キャッシュメモリ・コントローラシステム